KR100809918B1 - 테스트핸들러의 테스트지원방법 및 테스트핸들러 - Google Patents

테스트핸들러의 테스트지원방법 및 테스트핸들러 Download PDF

Info

Publication number
KR100809918B1
KR100809918B1 KR1020060085990A KR20060085990A KR100809918B1 KR 100809918 B1 KR100809918 B1 KR 100809918B1 KR 1020060085990 A KR1020060085990 A KR 1020060085990A KR 20060085990 A KR20060085990 A KR 20060085990A KR 100809918 B1 KR100809918 B1 KR 100809918B1
Authority
KR
South Korea
Prior art keywords
test
lot
semiconductor devices
test tray
tray
Prior art date
Application number
KR1020060085990A
Other languages
English (en)
Inventor
심재균
나윤성
전인구
김창래
이윤열
Original Assignee
(주)테크윙
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)테크윙 filed Critical (주)테크윙
Priority to KR1020060085990A priority Critical patent/KR100809918B1/ko
Application granted granted Critical
Publication of KR100809918B1 publication Critical patent/KR100809918B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • G01R31/2601Apparatus or methods therefor
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/04Housings; Supporting members; Arrangements of terminals
    • G01R1/0408Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433Sockets for IC's or transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/67333Trays for chips

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

본 발명은 테스트핸들러의 테스트지원방법 및 테스트핸들러에 관한 것으로, 본 발명에 따르면 하나의 테스트트레이에 서로 다른 랏의 반도체소자들을 함께 로딩시키면서 하나의 테스트트레이에 배열 안착되는 반도체소자들의 랏별 구분정보를 기억한 후, 반도체소자들의 테스트가 완료되면 해당 테스트트레이로부터 전후 랏별 구분정보에 따라 반도체소자들을 분류하여 언로딩시킴으로써, 테스터의 가동률을 높여 궁극적으로 반도체소자들의 테스트 시간을 절감할 수 있는 기술이 개시된다.
테스트핸들러, 랏(LOT)

Description

테스트핸들러의 테스트지원방법 및 테스트핸들러{TEST SUPPORT METHOD OF TEST HANDLER AND TEST HANDLER}
도1 내지 도2는 종래 기술에 따른 전(前) 랏에 대한 테스트지원 후에 후(後) 랏에 대한 테스트지원이 이루어지는 문제점을 설명하기 위한 개념도이다.
도3은 본 발명의 실시예에 따른 테스트핸들러에 대한 블록도이다.
도4는 도3의 테스트핸들러에서 이루어지는 본 발명의 실시예에 따른 테스트지원방법에 대한 흐름도이다.
*도면의 주요 부분에 대한 부호의 설명*
310 : 로딩부
320 : 테스트지원부
330 : 언로딩부
340 : 아이디판독부
350 : 제어부
351 : 기억수단 352 : 판단수단
353 : 제어수단
360 : 입력부
본 발명은 테스트핸들러(TEST HANDLER)의 테스트(TEST) 지원방법 및 테스트핸들러(TEST HANDLER)에 관한 것으로, 더욱 상세하게는 서로 다른 랏(LOT)의 연속적인 테스트지원을 위한 기술에 관한 것이다.
테스트핸들러는 소정의 제조공정을 거쳐 제조된 반도체소자들을 고객트레이(CUSTOMER TRAY)로부터 테스트트레이(TEST TRAY)로 로딩(LOADING)시킨 후, 테스트트레이에 배열된 반도체소자들이 테스터(TESTER)에 의해 테스트(TEST)될 수 있도록 한 다음, 테스트 결과에 따라 반도체소자를 등급별로 분류하여 다시 테스트트레이에서 고객트레이로 언로딩(UNLOADING)시킴으로써 테스터에 의한 반도체소자들의 테스트를 지원하는 기기이다. 이러한 테스트핸들러에 관한 기술은 이미 다수의 공개문서들을 통해 공개되어 있으며, 또한, 본 발명의 출원인에 의해서도 이미 다수가 출원(출원번호 : 10-2005-0109164, 10-2005-0112390, 10-2005-0124222, 10-2005-0124224, 10-2006-0006842, 10-2006-0007763, 10-2006-0013054, 10-2006-0018087 등) 및 등록되어 있다.
일반적으로, 반도체소자는 일정한 물량(랏, LOT, 이하 "랏"으로 표기함) 별로 관리되고 테스트되는 데, 이는 반도체소자의 생산라인의 구별(예를 들어 특정 랏에 불량률이 높다면 해당 특정 랏이 생산된 생산라인을 쉽게 추적할 수 있음), 수요자의 구별(예를 들어 동일한 성능이나 기능의 반도체소자를 수요자에게 납품해 야 하는 경우를 들 수 있음) 등의 필요성에 기인한다. 따라서 반도체소자들은 랏별로 구분되어 테스트핸들러에 공급되고, 해당 랏의 반도체소자들에 대한 테스트가 종료되면 다음 랏의 반도체소자들을 테스트핸들러에 공급하는 방식을 취하게 된다.
종래의 테스트핸들러는 전(前) 랏의 반도체소자들에 대한 테스트지원이 모두 종료되면, 후(後) 랏의 반도체소자들에 대한 테스트지원을 수행하였다. 즉, 도1에서 참조되는 바와 같이 전 랏의 반도체소자들에 대한 테스트가 종료된 후 양부(良否)에 따라서 모두 분류되어 전 랏의 테스트지원이 종료되고 나서야 후 랏의 반도체소자들에 대한 테스트지원이 이루어졌던 것이다. 그런데, 이러한 종래기술에 의하는 경우, 도2에서 참조되는 바와 같이 전 랏의 마지막 물량을 배열한 테스트트레이가 테스트위치(Tp)에서 벗어나 언로딩위치(Up)로 향한 후, 후 랏의 최초 물량들을 배열한 테스트트레이가 로딩위치(Lp)에서 테스트위치(Tp)로 오는 시점까지(화살표 a+b) 테스터가 후 랏 대기시간(테스터의 공회전 시간)을 가진다. 이러한 점은 복수의 랏이 궁극적으로 테스트 완료되는 데 걸리는 시간의 증가 및 테스터의 가동효율 저하라는 문제요인으로 작용한다.
따라서 본 발명의 발명자들은 본 발명에 앞서 전 랏의 마지막 물량이 모두 로딩된 후 언로딩위치에서 로딩위치로 순차적으로 오는 2장의 테스트트레이를 빈 상태로 테스트위치로 보낸 후, 전 랏의 마지막 물량이 모두 로딩된 후 3번째로 오는 테스트트레이부터 후 랏의 물량을 로딩시킴으로써 테스터의 후 랏 대기시간을 크게 줄여 테스터의 가동률을 향상시킬 수 있는 기술을 개발한 바 있었다. 전 랏의 마지막 물량이 모두 로딩된 후 로딩위치로 순차적으로 오는 2장의 테스트트레이를 빈 상태로 테스터 측으로 보내는 이유는 전 랏과 후 랏의 반도체소자들을 구분하기 위해서 이다.
그런데, 그러한 경우에도 여전히 빈 테스트트레이 2개를 순환시키는 데 따른 테스터의 후 랏 대기시간 및 가동률의 감소는 여전히 있게 된다.
또한, 테스트트레이 별로 전후 랏을 구별하기 때문에 하나의 테스트트레이에 로딩된 전 랏의 마지막 물량이 적은 경우, 예를 들어 32개의 반도체소자를 배열시킬 수 있는 테스트트레이에 전 랏의 마지막 남은 2개의 물량만을 배열시킨 후 테스터를 가동시킨다는 것은 매우 비효율적일 뿐만 아니라 경우에 따라 테스트시간을 크게 지연시키는 요소로 작용할 수 있다. 왜냐하면 반도체소자의 종류에 따라서는 용량이 크고 여러 테스트조건이 필요하여 반도체소자의 양부를 테스트하기 위한 시간이 수 시간에 이를 수도 있는데, 이러한 경우에도 테스트트레이에 단 몇 개의 반도체소자만을 배열시킨 후 테스트를 지원해야 하기 때문이다.
한편, 근래에 들어서는 반도체소자의 수요량이 날로 폭증하면서 테스터에 의해 1회에 테스트될 수 있는 반도체소자의 개수를 늘려야만 하는 필요성에 당면하게 되었다. 따라서 복수의 테스트트레이에 배열된 반도체소자들을 한꺼번에 테스트되도록 하거나, 하나의 테스트트레이에 배열될 수 있는 반도체소자의 개수를 늘리는 기술이 개발 및 제안되고 있다. 그런데, 이렇게 1회에 테스트될 수 있는 반도체소자의 개수를 늘리는 경우에는 상기한 문제점들이 더욱 더 커지게 된다.
본 발명은 상술한 문제점들을 해결하기 위한 것으로, 본 발명의 목적은 서로 다른 랏의 반도체소자들을 하나의 테스트트레이에 배열시킬 수 있도록 하는 기술을 제공하는 것이다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 테스트핸들러의 테스트지원방법은, 전(前) 랏(LOT)의 마지막 물량을 로딩위치에 있는 테스트트레이로 모두 로딩시킨 후, 후(後) 랏의 반도체소자들을 상기 테스트트레이로 로딩시키는 로딩단계; 상기 로딩단계에서 상기 테스트트레이로 로딩되어 배열되는 반도체소자들의 전후 랏별 구분정보를 기억하는 기억단계; 상기 로딩단계에서 로딩이 완료된 상기 테스트트레이가 테스트위치로 이송되어 오면, 상기 테스트트레이에 배열된 반도체소자들이 테스터에 의해 테스트될 수 있도록 지원하는 테스트지원단계; 상기 테스트지원단계에서 반도체소자들의 테스트가 완료된 상기 테스트트레이가 언로딩위치로 이송되어 오면, 상기 테스트트레이의 반도체소자들을 상기 기억단계에서 기억된 상기 전후 랏별 구분정보에 따라 분류하여 고객트레이들로 언로딩시키는 언로딩단계; 를 포함하는 것을 특징으로 한다.
상기 기억단계에서 기억되는 상기 전후 랏별 구분정보는 상기 테스트트레이에 로딩되어 행렬형태로 배열되는 반도체소자들의 행 및 열의 위치 정보인 것을 더 구체적인 특징으로 한다.
상기 기억단계는, 상기 정해진 전 랏의 물량을 모두 로딩하기 전에 로딩하는 반도체소자들은 전 랏의 반도체소자로 기억하고, 상기 정해진 전 랏의 물량을 모두 로딩한 후에 로딩하는 반도체소자들은 후 랏의 반도체소자로 기억하는 것을 더 구체적인 특징으로 한다.
상기 언로딩위치에 있는 상기 테스트트레이의 아이디를 판독하는 아이디판독단계; 및 상기 아이디판독단계에서 판독된 상기 테스트트레이의 아이디에 의해 상기 테스트트레이가 상기 언로딩위치에 있음을 확인하는 확인단계; 를 더 포함하는 것을 더 구체적인 특징으로 한다.
또한, 상기한 목적을 달성하기 위한 본 발명에 따른 테스트핸들러의 테스트지원방법은, 로딩위치에 있는 테스트트레이로 로딩되는 복수의 랏(LOT)의 반도체소자들의 랏별 구분정보를 기억한 후, 로딩이 완료된 상기 테스트트레이가 테스트위치로 오면 상기 테스트트레이의 반도체소자들이 테스터에 의해 테스트될 수 있도록 지원한 다음, 상기 테스트트레이의 반도체소자들의 테스트가 완료되어 상기 테스트트레이가 언로딩위치로 오면 상기 언로딩위치에 있는 상기 테스트트레이의 반도체소자들을 상기 랏별 구분정보에 따라 분류하여 고객트레이들로 언로딩시키는 것을 특징으로 한다.
또한, 상기한 목적을 달성하기 위한 본 발명에 따른 테스트핸들러는, 고객트레이들로부터 로딩위치의 테스트트레이로 반도체소자들을 로딩시키는 로딩부; 상기 로딩부에 의해 로딩이 완료된 상기 테스트트레이가 테스트위치로 오면, 상기 테스트트레이에 배열된 반도체소자가 테스터에 의해 테스트될 수 있도록 지원하는 테스트지원부; 상기 테스트지원부에 의해 반도체소자들의 테스트가 완료된 상기 테스트 트레이가 언로딩위치로 오면, 상기 테스트트레이로부터 고객트레이들로 반도체소자들을 언로딩시키는 언로딩부; 및 상기 로딩부, 테스트지원부 및 언로딩부를 제어하되, 상기 로딩부에 의해 고객트레이들로부터 상기 테스트트레이로 로딩되는 반도체소자들의 전후(前後) 랏(LOT)별 구분정보를 기억한 후, 상기 테스트트레이가 상기 언로딩위치로 오면 상기 언로딩부에 의해 상기 전후 랏별 구분정보에 따라 상기 테스트트레이로부터 반도체소자들을 분류하여 고객트레이들로 언로딩시키도록 하는 제어부; 를 포함하는 것을 특징으로 한다.
상기 테스트트레이의 아이디를 판독하는 아이디판독부; 를 더 포함하며, 상기 제어부는 상기 아이디판독부에 의해 아이디가 판독된 상기 테스트트레이를 특정하여 상기 전후 랏별 구분정보와 함께 기억하고, 상기 언로딩부가 특정된 상기 테스트트레이로부터 상기 전후 랏별 구분정보에 따라 분류하여 언로딩하도록 제어하는 것을 더 구체적인 특징으로 한다.
상기 제어부는, 상기 로딩부에서 고객트레이들로부터 상기 테스트트레이로 로딩되는 반도체소자들의 상기 전후 랏별 구분정보를 기억하는 기억수단; 및 전(前) 랏의 반도체소자들이 고객트레이로부터 상기 테스트트레이로 모두 로딩되면 후(後) 랏의 반도체소자들을 고객트레이로부터 상기 테스트트레이로 로딩하도록 상기 로딩부를 제어하되, 상기 기억수단이 로딩되는 반도체소자들에 대한 상기 전후 랏별 구분정보를 기억한 후, 상기 기억수단에 기억된 상기 전후 랏별 구분정보에 따라 상기 언로딩부가 상기 테스트트레이의 반도체소자들을 전후 랏별로 분류하여 언로딩시키도록 제어하는 제어수단; 을 포함하는 것을 더 구체적인 특징으로 한다.
이하에서는 상술한 바와 같은 본 발명에 따른 테스트핸들러의 테스트지원방법 및 테스트핸들러에 대한 바람직한 실시예를 첨부된 도면을 참조하여 더 상세히 설명하되, 주지된 기술이나 중복되는 설명에 대하여는 설명의 편의와 간결함을 위하여 가급적 생략하거나 압축하기로 한다.
도3은 본 발명의 실시예에 따른 테스트핸들러에 대한 블록도이다.
도3에서 참조되는 바와 같이, 본 실시예에 따른 테스트핸들러는 로딩부(310), 테스트지원부(320), 언로딩부(330), 아이디판독부(340), 제어부(350) 및 입력부(360) 등을 포함한다.
로딩부(310)는 반도체소자들을 고객트레이로부터 로딩위치(Lp)에 있는 테스트트레이로 로딩시키는 역할을 수행한다.
테스트지원부(320)는 테스트위치(Tp)에 있는 테스트트레이를 테스터 측에 도킹시켜 테스트트레이에 배열된 반도체소자들이 테스터의 소켓에 교합되어 테스트가 이루어질 수 있도록 지원한다.
언로딩부(330)는 테스트 완료된 반도체소자들을 테스트 결과의 양부(良否)에 따라 분류하면서 언로딩위치(Up)에 있는 테스트트레이로부터 고객트레이들로 언로딩시키는 역할을 수행한다.
아이디판독부(340)는 테스트트레이의 아이디를 판독한다. 아이디판독 기술과 관련하여서 현재 테스트핸들러에 적용된 주지기술은 테스트트레이마다 형성된 구멍의 개수, 크기나 위치 등을 서로 다르게 하여 테스트트레이마다 고유의 자기 아이 디를 가지도록 하고, 그러한 구멍의 개수, 크기나 위치 등을 판독함으로써 판독된 테스트트레이를 특정할 수 있도록 하는 것이다. 본 실시예에서는 아이디판독부(340)가 언로딩위치(Up)에 있는 테스트트레이의 아이디를 판독하도록 구성된다. 이는 테스트지원이 이루어지기에 앞서 아이디판독부(340)에 의해 모든 테스트트레이의 아이디를 판독하도록 한 후, 추후 언 로딩시에도 언로딩위치(Up)에 있는 테스트트레이를 재차 확인할 수 있도록 하기 위한 것이다.
제어부(350)는, 로딩부(310)를 제어하여 반도체소자들을 로딩시키고, 테스트지원부(320)를 제어하여 테스트가 이루어질 수 있도록 지원하며, 언로딩부(330)를 제어하여 테스트된 반도체소자들을 언로딩시킨다. 그리고 아이디판독부(340)로 하여금 언로딩위치(Up)에 있는 테스트트레이의 아이디를 판독하도록 지시한다. 이러한 제어부(350)는 더 구체적으로 기억수단(351), 판단수단(352) 및 제어수단(353) 등을 포함하여 구성된다.
기억수단(351)은 사용자로부터 입력되는 전(前) 랏의 물량, 아이디판독부(340)에 의해 판독된 테스트트레이의 아이디, 테스트트레이에 로딩되어 배열되는 반도체소자들의 랏별 구분정보 등을 기억한다. 여기서 랏별 구분정보는 테스트트레이의 특정한 위치에 배열된 반도체소자가 전 랏의 것인지 후 랏의 것인지를 구분할 수 있는 정보이며, 이에 대해서는 후에 더 구체적으로 설명하도록 한다.
판단수단(352)은 기억수단(351)에 저장된 전 랏의 물량정보를 토대로 전 랏의 물량이 모두 로딩되었는지를 판단한다.
제어수단(353)은 판단수단에 의해 전 랏의 물량이 모두 로딩되었다고 판단되 면, 그 시점을 기준으로 전 랏과 후 랏을 구분한 후, 전 랏의 물량이 모두 로딩된 상태에서도 로딩위치(Lp)에 있는 테스트트레이에 반도체소자들이 더 배열될 수 있는 여유가 있는 경우에는 후 랏의 반도체소자들을 계속하여 해당 테스트트레이에 로딩시키도록 로딩부(310)를 제어한다. 그리고 로딩되어 행렬형태로 배열되는 반도체소자들의 행과 열의 위치에 따른 랏별 구분정보를 아이디판독부(340)에 의해 판독된 해당 테스트트레이의 아이디에 매칭시켜 기억수단(351)에 기억시킨다. 또한, 추후 해당 테스트트레이가 언로딩위치(Up)로 오면 기억수단(351)에 의해 기억된 정보를 토대로 서로 다른 랏의 반도체소자들이 각각 별개의 고객트레이에 언로딩될 수 있도록 언로딩부(330)를 제어한다.
입력부(360)는 사용자의 명령이나 각 랏의 물량정보와 같은 필요한 정보를 입력시키기 위해 마련된다.
상기와 같은 본 발명에 따른 테스트핸들러에서 이루어지는 테스트지원방법에 대하여 도4의 흐름도를 참조하여 설명하면서 각 구성의 역할에 대하여 더 상세히 설명한다. 다만, 본 발명의 특징은 하나의 테스트트레이에 전 랏과 후 랏의 반도체소자들이 함께 배열된 후 언로딩과정에서 분류될 수 있도록 하는 것이므로 편의상 전 랏과 후 랏의 반도체소자들이 함께 배열되는 시점에서 로딩위치에 있는 테스트트레이를 기준으로 각 단계마다 순서를 붙여 설명하도록 하겠다.
1. 아이디판독<S401>
먼저, 반도체소자들의 테스트를 지원하기에 앞서, 제어부(350)는 테스트트레이들을 빈 상태로 로딩위치(Lp), 테스트위치(Tp) 및 언로딩위치(Up)를 포함하는 일정한 경로(C, 도3참조) 상을 순환시키도록 한다. 이 때, 제어부(350)는 아이디판독부(340)를 가동시켜 언로딩위치(Up)에 있는 테스트트레이들의 아이디를 판독하도록 하여 언로딩위치(Up)를 거치는 테스트트레이들을 각각 특정한다. 이러한 아이디판독단계를 가짐으로써 제어부(350)는 추후 일정한 경로(C) 상을 순환하는 임의의 테스트트레이가 현재 어느 위치에 있는 지를 파악할 수 있게 된다.
아이디판독 단계는 테스트핸들러의 최초구동 시, 테스트트레이들의 교환 시, 테스트트레이들의 위치가 바뀌었을 시 등 기억장치에 테스트트레이의 상황이 기억되어 있지 않거나 기억장치에 기억되어 있던 테스트트레이의 상황과 현재의 테스트트레이 상황이 다를 시에만 실시한다.
2. 로딩<S402>
단계 S401에서 모든 테스트트레이들에 대한 아이디가 판독되어 각각의 테스트트레이들이 특정되면, 제어수단(353)은 로딩부(310)를 제어하여 고객트레이로부터 로딩위치(Lp)에 있는 테스트트레이로 반도체소자들을 로딩시킨다. 지속적인 로딩에 의해 전 랏의 마지막 물량이 현재 로딩위치(Lp)에 있는 테스트트레이로 모두 로딩되면, 제어부는 계속하여 로딩부(310)를 통해 후 랏의 반도체소자들을 전 랏의 반도체소자들이 배열된 이외의 부분에 로딩시킨다. 따라서 현재 로딩위치에 있는 테스트트레이에 전 랏의 마지막 물량이 전부 로딩된 경우에도, 테스트트레이에 반도체소자들이 더 배열될 수 있는 여유가 있는 경우에는 후 랏의 반도체소자들을 계 속하여 해당 테스트트레이에 로딩될 수 있게 된다. 이 때, 전 랏의 마지막 물량이 전부 로딩되었는지 여부는 판단수단(352)이 기억수단(351)에 의해 기억된 전 랏의 물량정보를 토대로 판단되어질 수 있다.
3. 기억<S403>
기억수단(351)은 단계S402에서 테스트트레이로 로딩되어 배열되는 반도체소자들의 전후 랏별 구분정보를 기억한다. 전후 랏별 구분정보로는, 반도체소자들이 테스트트레이 상에 행렬형태로 배열될 때 행과 열에 따른 위치정보인데, 전/후 랏 정보, 즉, 전 랏의 물량이 모두 로딩된 시점을 기준으로 그 이전에 로딩된 반도체소자들은 전 랏의 반도체소자로 그 이후에 로딩되는 반도체소자들은 후 랏의 반도체소자로 기억한다. 예를 들어 16 X 4의 행렬형태로 총 64개의 반도체소자들이 배열될 수 있는 테스트트레이가 구비된 경우, 전 랏의 마지막 물량 30개가 테스트트레이의 일부분에 모두 로딩되면, 테스트트레이의 나머지 부분, 더 구체적으로는 나머지 부분의 행렬의 위치에 로딩된 반도체소자들은 후 랏의 것들로 구분할 수 있는 것이다.
또한, 기억수단(351)은 단계 S401에서 판독되어 특정된 테스트트레이에 대한 아이디도 전후 랏별 구분정보와 함께 매칭시켜 기억한다.
이로써 제어부(350)는 어떠한 특정 테스트트레이에 전 랏과 후 랏, 즉, 서로 다른 랏의 반도체소자들이 로딩되었을 때, 테스트트레이의 임의의 행과 열에 위치한 반도체소자가 어느 랏의 것인지를 알 수 있게 되는 것이다.
4. 테스트지원<S404>
계속하여 테스트트레이에 반도체소자들의 로딩이 완료된 후, 해당 테스트트레이가 테스트위치(Tp)로 이송되어 오면, 제어부(350)는 테스트지원부(320)로 하여금 해당 테스트트레이에 배열된 전 랏과 후 랏의 반도체소자들이 테스터에 의해 테스트될 수 있도록 지원한다.
5. 확인<S405>
단계 S404를 거치면서 테스트트레이에 배열된 반도체소자들의 테스트가 완료된 후 해당 테스트트레이가 언로딩위치(Up)로 이송되어 오면, 아이디판독부(340)는 해당 테스트트레이의 아이디를 판독하여 그 결과를 제어부(350)로 보내고, 제어부(350)는 아이디판독부(340)로부터 온 판독결과에 의해 현재 언로딩위치(Up)에 있는 테스트트레이가 어떠한 테스트트레이인지를 확인한다. 물론, 일정한 경로(C) 상에서 테스트트레이들은 순차적으로 순환하게 되기 때문에 제어부(350)는 현재 언로딩위치(Up)에 있는 테스트트레이가 어떠한 테스트트레이인지를 알 수 있으나, 본 과정이 더 추가됨으로 인하여 더욱 확실하게 언로딩위치(Up)에 있는 테스트트레이를 확인할 수 있게 되는 것이다.
6. 언로딩<S406>
제어부(350)는 단계 S405에 의해 아이디판독부(340)로부터 온 아이디를 기억되어 있는 특정된 테스트트레이의 아이디와 비교하여 현재 언로딩위치(Up)에 있는 테스트트레이가 전 랏과 후 랏의 물량이 함께 배열된 특정된 테스트트레이인 것이 확인되면, 언로딩부(330)를 제어하여 특정된 테스트트레이에 배열된 반도체소자들을 기억수단(351)에 저장된 랏별 구분정보를 토대로 분류하여 고객트레이들에 언로 딩시킴으로써, 특정된 테스트트레이에 함께 배열된 전 랏과 후 랏의 반도체소자들이 언로딩과정에서는 서로 다른 고객트레이에 언로딩될 수 있도록 한다. 따라서 궁극적으로 같은 테스트트레이에 함께 배열된 서로 다른 랏의 반도체소자들이 언로딩과정을 통해 다시 랏이 구분될 수 있게 되는 것이다.
한편, 본 발명은 테스트트레이의 아이디를 판독함으로써 전 랏과 후 랏의 반도체소자들이 함께 배열된 테스트트레이를 특정하고, 언로딩 시에 활용하여 반도체소자들을 랏별로 분류하고 있지만, 실시하기에 따라서는 로딩위치에서 언로딩위치까지 오는 순번을 통해서도 전 랏과 후 랏의 반도체소자들이 함께 배열된 테스트트레이를 확인할 수도 있는 등 여러 응용들이 가능할 수 있을 것이다.
또한, 하나의 랏에 대한 테스트가 이루어지면서 해당 하나의 랏은 프라임(PRIME) 랏과 프라임 랏에서 불량으로 판정되어 리테스트(RETEST)를 거쳐야 하는 리테스트 랏으로 구분될 수도 있으며, 본 발명은 그러한 프라임 랏과 리테스트 랏의 연속적인 테스트지원에도 얼마든지 적용 가능할 것이다.
따라서 이상과 같이 본 발명에 대한 구체적인 설명은 첨부된 도면을 참조한 실시예에 의해서 이루어졌지만, 상술한 실시예는 본 발명의 바람직한 예를 들어 설명하였을 뿐이기 때문에, 본 발명이 상기의 실시예에만 국한되는 것으로 이해되어져서는 아니 되며, 본 발명의 권리범위는 후술하는 청구범위 및 그 등가개념으로 이해되어져야 할 것이다.
이상에서 상세히 설명한 바와 같이 본 발명에 따르면 전 랏과 후 랏의 반도체소자들을 동일한 테스트트레이에 함께 로딩시킨 후, 언로딩과정에서 전 랏과 후 랏의 반도체소자들을 분류할 수 있도록 함으로써, 테스터가 후 랏 대기시간을 가지지 아니하도록 하여 궁극적으로 테스터의 가동률을 높이고 복수의 랏에 대한 테스트시간이 단축될 수 있도록 하는 효과가 있다.

Claims (8)

  1. 전(前) 랏(LOT)의 마지막 물량을 로딩위치에 있는 테스트트레이로 모두 로딩시킨 후, 후(後) 랏의 반도체소자들을 상기 테스트트레이로 로딩시키는 로딩단계;
    상기 로딩단계에서 상기 테스트트레이로 로딩되어 배열되는 반도체소자들의 전후 랏별 구분정보(테스트트레이로 로딩되어 배열되는 반도체소자가 전 랏의 물량인지 후 랏의 물량인지를 구분하기 위한 정보)를 기억하는 기억단계;
    상기 로딩단계에서 로딩이 완료된 상기 테스트트레이가 테스트위치로 이송되어 오면, 상기 테스트트레이에 배열된 반도체소자들이 테스터에 의해 테스트될 수 있도록 지원하는 테스트지원단계;
    상기 테스트지원단계에서 반도체소자들의 테스트가 완료된 상기 테스트트레이가 언로딩위치로 이송되어 오면, 상기 테스트트레이의 반도체소자들을 상기 기억단계에서 기억된 상기 전후 랏별 구분정보에 따라 분류하여 고객트레이들로 언로딩시키는 언로딩단계; 를 포함하는 것을 특징으로 하는 테스트핸들러의 테스트지원방법.
  2. 제1항에 있어서,
    상기 기억단계에서 기억되는 상기 전후 랏별 구분정보는 상기 테스트트레이에 로딩되어 행렬형태로 배열되는 반도체소자들의 행 및 열의 위치 정보인 것을 특징으로 하는 테스트핸들러의 테스트지원방법.
  3. 제1항에 있어서,
    상기 기억단계는, 상기 정해진 전 랏의 물량을 모두 로딩하기 전에 로딩하는 반도체소자들은 전 랏의 반도체소자로 기억하고, 상기 정해진 전 랏의 물량을 모두 로딩한 후에 로딩하는 반도체소자들은 후 랏의 반도체소자로 기억하는 것을 특징으로 하는 테스트핸들러의 테스트지원방법.
  4. 제1항에 있어서,
    상기 언로딩위치에 있는 상기 테스트트레이의 아이디를 판독하는 아이디판독단계; 및
    상기 아이디판독단계에서 판독된 상기 테스트트레이의 아이디에 의해 상기 테스트트레이가 상기 언로딩위치에 있음을 확인하는 확인단계; 를 더 포함하는 것을 특징으로 하는 테스트핸들러의 테스트지원방법.
  5. 로딩위치에 있는 테스트트레이로 로딩되는 복수의 랏(LOT)의 반도체소자들의 랏별 구분정보(테스트트레이로 로딩되어 배열되는 반도체소자가 전 랏의 물량인지 후 랏의 물량인지를 구분하기 위한 정보)를 기억한 후, 로딩이 완료된 상기 테스트트레이가 테스트위치로 오면 상기 테스트트레이의 반도체소자들이 테스터에 의해 테스트될 수 있도록 지원한 다음, 상기 테스트트레이의 반도체소자들의 테스트가 완료되어 상기 테스트트레이가 언로딩위치로 오면 상기 언로딩위치에 있는 상기 테스트트레이의 반도체소자들을 상기 랏별 구분정보에 따라 분류하여 고객트레이들로 언로딩시키는 것을 특징으로 하는 테스트핸들러의 테스트지원방법.
  6. 고객트레이들로부터 로딩위치의 테스트트레이로 반도체소자들을 로딩시키는 로딩부;
    상기 로딩부에 의해 로딩이 완료된 상기 테스트트레이가 테스트위치로 오면, 상기 테스트트레이에 배열된 반도체소자가 테스터에 의해 테스트될 수 있도록 지원하는 테스트지원부;
    상기 테스트지원부에 의해 반도체소자들의 테스트가 완료된 상기 테스트트레이가 언로딩위치로 오면, 상기 테스트트레이로부터 고객트레이들로 반도체소자들을 언로딩시키는 언로딩부; 및
    상기 로딩부, 테스트지원부 및 언로딩부를 제어하되, 상기 로딩부에 의해 고객트레이들로부터 상기 테스트트레이로 로딩되는 반도체소자들의 전후(前後) 랏(LOT)별 구분정보(테스트트레이로 로딩되어 배열되는 반도체소자가 전 랏의 물량인지 후 랏의 물량인지를 구분하기 위한 정보)를 기억한 후, 상기 테스트트레이가 상기 언로딩위치로 오면 상기 언로딩부에 의해 상기 전후 랏별 구분정보에 따라 상기 테스트트레이로부터 반도체소자들을 분류하여 고객트레이들로 언로딩시키도록 하는 제어부; 를 포함하는 것을 특징으로 하는 테스트핸들러.
  7. 제6항에 있어서,
    상기 테스트트레이의 아이디를 판독하는 아이디판독부; 를 더 포함하며,
    상기 제어부는 상기 아이디판독부에 의해 아이디가 판독된 상기 테스트트레이를 특정하여 상기 전후 랏별 구분정보와 함께 기억하고, 상기 언로딩부가 특정된 상기 테스트트레이로부터 상기 전후 랏별 구분정보에 따라 분류하여 언로딩하도록 제어하는 것을 특징으로 하는 테스트핸들러.
  8. 제6항에 있어서,
    상기 제어부는,
    상기 로딩부에서 고객트레이들로부터 상기 테스트트레이로 로딩되는 반도체소자들의 상기 전후 랏별 구분정보를 기억하는 기억수단; 및
    전(前) 랏의 반도체소자들이 고객트레이로부터 상기 테스트트레이로 모두 로딩되면 후(後) 랏의 반도체소자들을 고객트레이로부터 상기 테스트트레이로 로딩하도록 상기 로딩부를 제어하되, 상기 기억수단이 로딩되는 반도체소자들에 대한 상기 전후 랏별 구분정보를 기억한 후, 상기 기억수단에 기억된 상기 전후 랏별 구분정보에 따라 상기 언로딩부가 상기 테스트트레이의 반도체소자들을 전후 랏별로 분류하여 언로딩시키도록 제어하는 제어수단; 을 포함하는 것을 특징으로 하는 테스트핸들러.
KR1020060085990A 2006-09-07 2006-09-07 테스트핸들러의 테스트지원방법 및 테스트핸들러 KR100809918B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060085990A KR100809918B1 (ko) 2006-09-07 2006-09-07 테스트핸들러의 테스트지원방법 및 테스트핸들러

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060085990A KR100809918B1 (ko) 2006-09-07 2006-09-07 테스트핸들러의 테스트지원방법 및 테스트핸들러

Publications (1)

Publication Number Publication Date
KR100809918B1 true KR100809918B1 (ko) 2008-03-06

Family

ID=39397608

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060085990A KR100809918B1 (ko) 2006-09-07 2006-09-07 테스트핸들러의 테스트지원방법 및 테스트핸들러

Country Status (1)

Country Link
KR (1) KR100809918B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101055082B1 (ko) 2010-05-13 2011-08-08 (주)티에스이 멀티빈을 이용한 led 칩 소팅 방법
KR20150129904A (ko) * 2014-05-12 2015-11-23 (주)테크윙 테스트핸들러 및 이를 이용한 전자부품 테스트 방법
KR20180110546A (ko) * 2017-03-29 2018-10-10 (주)테크윙 전자부품 테스트용 핸들러
CN110726914A (zh) * 2018-07-17 2020-01-24 三星电子株式会社 用于半导体器件的测试方法及用于半导体器件的测试系统
KR20200049732A (ko) * 2020-04-27 2020-05-08 (주)테크윙 테스트핸들러 및 이를 이용한 전자부품 테스트 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08233901A (ja) * 1994-12-28 1996-09-13 Advantest Corp Icテスタ用分離型ハンドラシステム
JPH09318703A (ja) * 1996-05-31 1997-12-12 Toshiba Corp Icハンドラ
JPH1123659A (ja) 1997-07-07 1999-01-29 Nec Corp 半導体装置のテストシステム
KR20070035612A (ko) * 2004-07-23 2007-03-30 가부시키가이샤 아드반테스트 전자 부품 시험 장치 및 전자 부품 시험 장치의 편성 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08233901A (ja) * 1994-12-28 1996-09-13 Advantest Corp Icテスタ用分離型ハンドラシステム
JPH09318703A (ja) * 1996-05-31 1997-12-12 Toshiba Corp Icハンドラ
JPH1123659A (ja) 1997-07-07 1999-01-29 Nec Corp 半導体装置のテストシステム
KR20070035612A (ko) * 2004-07-23 2007-03-30 가부시키가이샤 아드반테스트 전자 부품 시험 장치 및 전자 부품 시험 장치의 편성 방법

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101055082B1 (ko) 2010-05-13 2011-08-08 (주)티에스이 멀티빈을 이용한 led 칩 소팅 방법
KR20150129904A (ko) * 2014-05-12 2015-11-23 (주)테크윙 테스트핸들러 및 이를 이용한 전자부품 테스트 방법
KR102128545B1 (ko) * 2014-05-12 2020-07-01 (주)테크윙 테스트핸들러 및 이를 이용한 전자부품 테스트 방법
KR20180110546A (ko) * 2017-03-29 2018-10-10 (주)테크윙 전자부품 테스트용 핸들러
KR102272262B1 (ko) 2017-03-29 2021-07-05 (주)테크윙 전자부품 테스트용 핸들러
CN110726914A (zh) * 2018-07-17 2020-01-24 三星电子株式会社 用于半导体器件的测试方法及用于半导体器件的测试系统
KR20200008743A (ko) * 2018-07-17 2020-01-29 삼성전자주식회사 반도체 장치의 테스트 방법및 반도체 장치의 테스트 시스템
KR102653937B1 (ko) * 2018-07-17 2024-04-02 삼성전자주식회사 반도체 장치의 테스트 방법및 반도체 장치의 테스트 시스템
KR20200049732A (ko) * 2020-04-27 2020-05-08 (주)테크윙 테스트핸들러 및 이를 이용한 전자부품 테스트 방법
KR102170713B1 (ko) * 2020-04-27 2020-10-27 (주)테크윙 테스트핸들러 및 이를 이용한 전자부품 테스트 방법

Similar Documents

Publication Publication Date Title
US6078188A (en) Semiconductor device transporting and handling apparatus
US6066822A (en) Semiconductor device testing apparatus and semiconductor device testing system having a plurality of semiconductor device testing apparatus
KR100524632B1 (ko) 테스트-번인 장치, 그 테스트-번인 장치를 이용한 인라인시스템 및 그 시스템을 이용한 테스트 방법
KR100809918B1 (ko) 테스트핸들러의 테스트지원방법 및 테스트핸들러
US20080038098A1 (en) Electronic Device Test Apparatus
US20040239359A1 (en) Device test apparatus and test method
US20070040570A1 (en) Method for testing semiconductor devices and an apparatus therefor
JP5186370B2 (ja) 電子部品移送方法および電子部品ハンドリング装置
US6960908B2 (en) Method for electrical testing of semiconductor package that detects socket defects in real time
US20070075719A1 (en) Method of testing semiconductor devices and handler used for testing semiconductor devices
US6198273B1 (en) IC tester simultaneously testing plural ICS
TW484013B (en) A method for testing electronic device and electronic testing device
JPH1123659A (ja) 半導体装置のテストシステム
US20090140761A1 (en) Method of testing semiconductor device
KR100792488B1 (ko) 테스트핸들러의 테스트지원방법 및 테스트핸들러
KR102128545B1 (ko) 테스트핸들러 및 이를 이용한 전자부품 테스트 방법
US6922050B2 (en) Method for testing a remnant batch of semiconductor devices
JPH08150583A (ja) Ic移載装置つきオートハンドラ
KR100818324B1 (ko) 테스트핸들러의 테스트 지원방법 및 테스트핸들러
US20090276175A1 (en) Automatic selective retest for multi-site testers
KR20020083742A (ko) 반도체 소자 검사장치
KR100809365B1 (ko) 테스트핸들러의 테스트지원방법 및 테스트핸들러
KR101350999B1 (ko) 반도체 장치의 테스트 방법 및 이를 수행하기 위한 테스트핸들러
JPH09318703A (ja) Icハンドラ
KR100899559B1 (ko) 에스에스디(ssd) 테스트 핸들러

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130220

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140220

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150212

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170217

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180202

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190207

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20200203

Year of fee payment: 13