KR101055082B1 - 멀티빈을 이용한 ｌｅｄ 칩 소팅 방법 - Google Patents

멀티빈을 이용한 ｌｅｄ 칩 소팅 방법 Download PDF

Info

Publication number
KR101055082B1
KR101055082B1 KR1020100044871A KR20100044871A KR101055082B1 KR 101055082 B1 KR101055082 B1 KR 101055082B1 KR 1020100044871 A KR1020100044871 A KR 1020100044871A KR 20100044871 A KR20100044871 A KR 20100044871A KR 101055082 B1 KR101055082 B1 KR 101055082B1
Authority
KR
South Korea
Prior art keywords
bin
chip
preliminary
limit
sorting
Prior art date
Application number
KR1020100044871A
Other languages
English (en)
Inventor
박윤순
김선영
Original Assignee
(주)티에스이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)티에스이 filed Critical (주)티에스이
Priority to KR1020100044871A priority Critical patent/KR101055082B1/ko
Application granted granted Critical
Publication of KR101055082B1 publication Critical patent/KR101055082B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2893—Handling, conveying or loading, e.g. belts, boats, vacuum fingers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2632—Circuits therefor for testing diodes
    • G01R31/2635—Testing light-emitting diodes, laser diodes or photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67271—Sorting devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Led Devices (AREA)

Abstract

본 발명에 따르면, 테스트가 완료된 LED 칩의 빈 맵을 저장하는 단계; 빈 맵을 이용하여 빈 번호와 빈분류 칩개수를 추출하는 단계; 한계 칩개수를 결정하는 단계; 한계 칩개수보다 작은 빈분류 칩개수를 가진 빈 번호를 멀티빈으로 지정하는 단계; 테스트가 완료된 LED 칩이 멀티빈에 속하는 빈 번호에 해당하는 등급을 가지는지 여부를 확인하는 단계; 멀티빈에 속하지 않는 빈 번호에 해당하는 등급을 가지는 LED 칩을 노멀빈 소팅하는 단계; 멀티빈에 속하는 빈 번호에 해당하는 등급을 가지는 LED 칩을 멀티빈 소팅하는 단계; 및 멀티빈으로 분류된 LED 칩들을 전용 소터에 의해 소팅하는 단계를 포함하는 것을 특징으로 하는, 멀티빈을 이용한 LED 칩 소팅 방법이 제공된다. 이에 따라, 한계 칩개수보다 작은 빈분류 칩개수를 가진 빈 번호에 해당하는 등급을 가지는 LED 칩을 멀티빈 소팅함으로써, 불필요한 빈 교체 시간을 줄이고 소터의 가동율을 증가시킬 수 있다.

Description

멀티빈을 이용한 ＬＥＤ 칩 소팅 방법{Method for sorting LED chips by using multi bins}
본 발명은 멀티빈(multi bin)을 이용한 LED 칩 소팅 방법에 관한 것으로서, 더욱 구체적으로 테스트가 완료된 LED 칩을 등급에 맞는 빈(bin)으로 소팅하는, 멀티빈을 이용한 LED 칩 소팅 방법에 관한 것이다.
최근, LED 칩을 활용한 제품이 발전을 거듭하고 있으며, 제품 어플리케이션이 다양화됨에 따라 LED 칩에 대한 더욱 세분화된 분류가 이루어지고 있다.
종래기술에 따른 LED 칩 테스트와 소팅은, 웨이퍼 상의 칩들에 대한 전기적 테스트와 광측정을 수행하여 빈 결과를 추출하는 단독 프로버(prober), 및 단독 프로버에서 검사된 결과값을 제공받아 어드레싱(addressing)과 결과값을 이용하여 빈을 소팅하는 단독 소터(sorter)에 의해 이루어졌다. 기존에는, 단독 소터가 블록타입(block type)으로서, 각각의 블록마다 1개의 빈이 들어 있으며 10개의 블록을 소팅한 다음에 사람이 인위적으로 블록을 교체하는 매뉴얼 장비이었다. 현재는, LED 프로버와 소터가 한 장비에 있는 일체형 장비로 변모하고 있고 블록타입이 아닌 링타입(ring type)으로 빈이 많아도 다량의 빈을 소팅할 수 있다.
도 1은 종래기술에 따른 LED 칩 소팅 방법을 설명하는 순서도이다. 도 1을 참조하여, 종래기술에 따른 LED 칩 소팅 방법을 설명하면 다음과 같다. 먼저, LED 칩들을 적재한 웨이퍼를 로딩한다(S10). 그 다음에 웨이퍼에 적재된 LED 칩을 픽업하여 LED 칩에 대한 테스트를 수행한다(S20). 테스트가 완료되면, LED 칩의 빈 맵(bin map; 테스트 결과, 어드레스(adress) 등의 정보를 담은 데이터)을 메모리에 저장한다(S30). 그 다음에, 테스트가 완료된 LED 칩이 적재된 웨이퍼를 소터로 이동시킨 후에(S40), 빈 맵을 이용하여 LED 칩을 소팅한다(S50).
이와 같은 종래기술에 따른 LED 칩 소팅 방법에 따르면, 다음과 같은 2가지 문제점이 있다. 첫째, 등급의 개수도 늘어나 소량의 LED 칩이 분류되는 등급도 많아지고 있다. 이러한 경우, 다량의 LED 칩이 분류되는 등급의 빈에 LED 칩이 가득차게 되면, 소량의 LED 칩이 분류되는 등급의 빈은 비어 있는 공간이 많이 남아 있어도 다른 LED 칩을 소팅하기 위해 교체해야 했었다. 이에 따라, 불필요한 빈 교체 시간이 많이 소요되는 문제점이 있었다. 둘째, 비어 있는 공간이 많은 빈을 빈번하게 교체함에 따라 소팅이 자주 중단되어 소터의 가동율이 저하되는 문제점이 있었다.
본 발명은, 멀티빈으로 분류된 LED 칩들을 전용 소터에 의해 소팅함으로써, 불필요한 빈 교체 시간을 줄이고 소터의 가동율을 증가시키기 위한, 멀티빈을 이용한 LED 칩 소팅 방법을 제공하는 데에 그 목적이 있다.
본 발명에 따르면, 테스트가 완료된 LED 칩의 빈 맵을 저장하는 단계; 빈 맵을 이용하여 빈 번호와 빈분류 칩개수를 추출하는 단계; 한계 칩개수를 결정하는 단계; 한계 칩개수보다 작은 빈분류 칩개수를 가진 빈 번호를 멀티빈으로 지정하는 단계; 테스트가 완료된 LED 칩이 멀티빈에 속하는 빈 번호에 해당하는 등급을 가지는지 여부를 확인하는 단계; 멀티빈에 속하지 않는 빈 번호에 해당하는 등급을 가지는 LED 칩을 노멀빈(normal bin) 소팅하는 단계; 멀티빈에 속하는 빈 번호에 해당하는 등급을 가지는 LED 칩을 멀티빈 소팅하는 단계; 및 멀티빈으로 분류된 LED 칩들을 전용 소터에 의해 소팅하는 단계를 포함하는 것을 특징으로 하는, 멀티빈을 이용한 LED 칩 소팅 방법이 제공된다.
본 발명에 따르면, 한계 칩개수보다 작은 빈분류 칩개수를 가진 빈 번호에 해당하는 등급의 LED 칩을 멀티빈 소팅하고, 멀티빈으로 분류된 LED 칩들을 전용 소터에 의해 소팅함으로써, 불필요한 빈 교체 시간을 줄이고 소터의 가동율을 증가시킬 수 있다.
도 1은 종래기술에 따른 LED 칩 소팅 방법을 설명하는 순서도이다.
도 2는 본 발명의 일 실시형태에 따른, 멀티빈을 이용한 LED 칩 소팅 방법을 설명하는 순서도이다.
도 3은 도 2에 도시된 한계 칩개수를 결정하는 단계를 더욱 구체적으로 설명하는 순서도이다.
이하, 본 발명에 따른, 멀티빈을 이용한 LED 칩 소팅 방법의 바람직한 실시형태를 첨부된 도면을 참조하여 상세히 설명한다.
도 2는 본 발명의 일 실시형태에 따른 멀티빈을 이용한 LED 칩 소팅 방법을 설명하는 순서도이고, 도 3은 도 2에 도시된 한계 칩개수를 결정하는 단계를 더욱 구체적으로 설명하는 순서도이다. 본 명세서에서, '멀티빈'은 통상적인 소팅으로 분류되지 않고 별도의 소팅으로 분류될 LED 칩이 소팅되는 빈을 의미하는 것으로 한다. 또한, 본 명세서에서, '노멀빈'은 통상적인 소팅으로 분류될 LED 칩이 소팅되는 빈을 의미하는 것으로 한다.
도 2를 참조하여, 본 발명의 일 실시형태에 따른 멀티빈을 이용한 LED 칩 소팅 방법을 설명하면 다음과 같다. 먼저, LED 칩들을 적재한 웨이퍼를 로딩한다(S110). 그 다음에, 웨이퍼에 적재된 LED 칩을 픽업하여 LED 칩을 테스트한다(S120). LED 칩에 대한 테스트가 완료되면, LED 칩의 빈 맵을 저장한다(S130). 빈 맵을 이용하여, 빈 번호와 빈분류 칩개수(해당 빈으로 분류되는 LED 칩들의 개수)를 추출한다(S140). 그 다음에, 한계 칩개수(노멀빈 소팅되는 등급 중 가장 적은 개수의 LED 칩을 가지는 등급의 LED 칩 개수)를 결정한다(S150).
도 3을 참조하여, 한계 칩개수를 결정하는 단계를 구체적으로 설명하면 다음과 같다. 먼저, 예비 한계 칩개수(한계 칩개수가 될 것으로 예상되는 개수) 및 예비 빈 퍼센티지(percentage)(전체 빈들 중 가장 적은 LED 칩을 가진 빈으로부터 한계 칩개수를 가진 빈까지의 빈들이 차지할 것으로 예상되는 퍼센티지)를 입력한다(S151). 그 다음에, 예비 한계 칩개수가 예비 빈 퍼센티지에 대응하는 빈 번호의 빈분류 칩개수와 동일한지 여부를 확인한다(S152). 예비 한계 칩개수가 예비 빈 퍼센티지에 대응하는 빈 번호의 빈분류 칩개수와 다른 경우, 예비 한계 칩개수가 예비 빈 퍼센티지에 대응하는 빈 번호의 빈분류 칩개수보다 작은지 여부를 확인한다(S153).
예비 한계 칩개수가 예비 빈 퍼센티지에 대응하는 빈 번호의 빈분류 칩개수보다 작은 경우, 예비 한계 칩개수를 증가시키고(S154), S152로 돌아와, 예비 한계 칩개수가 예비 빈 퍼센티지에 대응하는 빈 번호의 빈분류 칩개수와 동일한지 여부를 다시 확인한다. S154에서, 예비 한계 칩개수는 1씩 증가시키는 것이 바람직하다. 예비 한계 칩개수가 예비 빈 퍼센티지에 대응하는 빈 번호의 빈분류 칩개수보다 큰 경우, 예비 빈 퍼센티지를 증가시키고(S155), S152로 돌아와, 예비 한계 칩개수가 예비 빈 퍼센티지에 대응하는 빈 번호의 빈분류 칩개수와 동일한지 여부를 다시 확인한다. S155에서, 예비 빈 퍼센티지는 100/(등급 개수)(%)만큼 증가시키는 것이 바람직하다. 예비 한계 칩개수가 예비 빈 퍼센티지에 대응하는 빈 번호의 빈분류 칩개수와 동일한 경우, 예비 한계 칩개수를 한계 칩개수로 결정한다(S156).
한계 칩개수가 결정되면, 한계 칩개수보다 작은 빈분류 칩개수를 가진 빈 번호를 멀티빈으로 지정한다(S160). 그 다음에, 테스트가 완료된 LED 칩이 멀티빈에 속하는 빈 번호에 해당하는 등급을 가지는지 여부를 확인한다(S170). 테스트가 완료된 LED 칩이 멀티빈에 속하지 않는 빈 번호에 해당하는 등급을 가지는 경우, 이러한 LED 칩을 노멀빈 소팅한다(S180). 테스트가 완료된 LED 칩이 멀티빈에 속하는 빈 번호에 해당하는 등급을 가지는 경우, 이러한 LED 칩을 멀티빈 소팅한다(S190). 그 다음에, 멀티빈 소팅에 의해 멀티빈으로 분류된 LED 칩들을 각각의 LED 칩에 맞는 등급의 빈으로 전용 소터에 의해 소팅한다(S191). 본 명세서에 기재된 '전용 소터'는, 노멀빈 소팅과 멀티빈 소팅을 행하는 소터 이외의 별도의 소터로서, 멀티빈으로 분류된 LED 칩들을 소팅하는 소터를 의미한다.
본 실시형태에 따른, 멀티빈을 이용한 LED 칩 소팅 방법을 종래기술에 따른 LED 칩 소팅 방법과 비교하면 다음과 같다.
등급 1 2 3 4 5 6 7 8 9 10
칩
개수
100
100
100
50
6
7
5
4
3
3
빈
교체 시간
(ms)
20000
20000
20000
20000
20000
20000
20000
20000
20000
20000
전체 빈
교체 시간
(ms)
200000
칩 1개 소팅 시간
(ms)
250
250
250
250
250
250
250
250
250
250
동일 빈
소팅 시간
(ms)
25000
25000
25000
12500
1500
1750
1250
1000
750
750
소팅 시간
(ms)
94500
소팅 시간
+
교체 시간
(ms)
94500 + 200000 = 294500
등급 1 2 3 4 5 6 7 8 9 10
칩
개수
100
100
100
50
6
7
5
4
3
3
빈
교체 시간
(ms)
20000
20000
20000
20000
20000
전체 빈
교체 시간
(ms)
100000
칩 1개 소팅 시간
(ms)
250
250
250
250
250
250
250
250
250
250
동일 빈
소팅 시간
(ms)
25000
25000
25000
12500
7000
소팅 시간
(ms)
94500
소팅 시간
+
교체 시간
(ms)
94500 + 100000 = 194500
표 1은 종래기술에 따른 LED 칩 소팅 방법에 의한 소팅 시간과 빈 교체 시간을 예시적으로 설명한 표이며, 표 2는 본 실시형태에 따른, 멀티빈을 이용한 LED 칩 소팅 방법에 의한 소팅 시간과 빈 교체 시간을 예시적으로 설명한 표이다.
종래기술에 따른 LED 칩 소팅 방법에 의하면, 표 1에 기재된 바와 같이, 전체 등급 개수가 10개이고, 1등급부터 10등급까지의 LED 칩 개수가 각각 100개, 100개, 100개, 50개, 6개, 7개, 5개, 4개, 3개, 3개인 경우, 전체 빈 교체 시간은 20000 (ms) × 10 (개)인 200000 (ms)이다. 또한, LED 칩 1개 당 소팅 시간이 250 (ms)라면, 전체 LED 칩 소팅 시간은 94500 (ms)가 된다. 따라서, 전체 LED 칩들을 소팅하고 교체하는 시간은 294500 (ms)가 된다.
반면에, 본 실시형태에 따른, 멀티빈을 이용한 LED 칩 소팅 방법의 경우, 한계 칩개수가 10개라고 가정하면, 표 2에 기재된 바와 같이 5등급부터 10등급까지의 LED 칩들이 멀티빈 소팅된다. 따라서, 전체 빈 교체 시간은 20000 (ms) × 5 (개)인 100000 (ms)가 된다. 이에 따라, 전체 LED 칩 소팅 시간은 종래기술에 따른 LED 칩 소팅 방법과 같지만, 전체 LED 칩들을 소팅하고 교체하는 시간은 100000 (ms)가 줄어든 194500 (ms)가 된다.
이와 같이, 본 실시형태에 따른, 멀티빈을 이용한 LED 칩 소팅 방법은, 빈분류 칩개수가 한계 칩개수보다 작은 빈 번호에 해당하는 등급의 LED 칩을 멀티빈 소팅하고 멀티빈으로 분류된 LED 칩들을 전용 소터에 의해 소팅함으로써, 불필요한 빈 교체 시간을 줄일 수 있다. 또한, 빈분류 칩개수가 한계 칩개수보다 작은 빈 번호에 해당하는 등급의 LED 칩의 경우, 기존에는 빈에 비어 있는 공간이 많이 남아 있어도 교체해야 했으나, 본 실시형태에 따르면, 전용 소터에 의해 최종적으로 소팅되는 빈의 내부공간을 최대한 활용할 수 있기 때문에 소팅 중단이 감소되고 소터의 가동율을 증가시킬 수 있다.
본 발명은 첨부된 예시 도면의 바람직한 실시형태를 중심으로 도시하고 설명하였지만, 이에 한정하지 않고 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 이하의 청구범위에 기재된 본 발명의 기술적 사상의 범위 내에서 다양한 변형된 형태로 실시할 수 있음은 물론이다.

Claims (4)

  1. 테스트가 완료된 LED 칩의 빈 맵을 저장하는 단계;
    상기 빈 맵을 이용하여 빈 번호와 빈분류 칩개수를 추출하는 단계;
    한계 칩개수를 결정하는 단계;
    한계 칩개수보다 작은 빈분류 칩개수를 가진 빈 번호를 멀티빈으로 지정하는 단계;
    테스트가 완료된 LED 칩이 상기 멀티빈에 속하는 빈 번호에 해당하는 등급을 가지는지 여부를 확인하는 단계;
    상기 멀티빈에 속하지 않는 빈 번호에 해당하는 등급을 가지는 LED 칩을 노멀빈 소팅하는 단계;
    상기 멀티빈에 속하는 빈 번호에 해당하는 등급을 가지는 LED 칩을 멀티빈 소팅하는 단계; 및
    상기 멀티빈으로 분류된 LED 칩들을 전용 소터에 의해 소팅하는 단계를 포함하는 것을 특징으로 하는, 멀티빈을 이용한 LED 칩 소팅 방법.
  2. 제 1 항에 있어서, 상기 한계 칩개수를 결정하는 단계는,
    예비 한계 칩개수 및 예비 빈 퍼센티지를 입력하는 단계;
    상기 예비 한계 칩개수가 상기 예비 빈 퍼센티지에 대응하는 빈 번호의 빈분류 칩개수와 동일한지 여부를 확인하는 단계;
    상기 예비 한계 칩개수가 상기 예비 빈 퍼센티지에 대응하는 빈 번호의 빈분류 칩개수와 다른 경우, 상기 예비 한계 칩개수가 상기 예비 빈 퍼센티지에 대응하는 빈 번호의 빈분류 칩개수보다 작은지 여부를 확인하는 단계;
    상기 예비 한계 칩개수가 상기 예비 빈 퍼센티지에 대응하는 빈 번호의 빈분류 칩개수보다 작은 경우, 상기 예비 한계 칩개수를 증가시키는 단계;
    상기 예비 한계 칩개수가 상기 예비 빈 퍼센티지에 대응하는 빈 번호의 빈분류 칩개수보다 큰 경우, 상기 예비 빈 퍼센티지를 증가시키는 단계; 및
    상기 예비 한계 칩개수가 상기 예비 빈 퍼센티지에 대응하는 빈 번호의 빈분류 칩개수와 동일한 경우, 상기 예비 한계 칩개수를 한계 칩개수로 결정하는 단계를 포함하는 것을 특징으로 하는, 멀티빈을 이용한 LED 칩 소팅 방법.
  3. 제 2 항에 있어서, 상기 예비 한계 칩개수를 증가시키는 단계에서 상기 예비 한계 칩개수를 1씩 증가시키는 것을 특징으로 하는, 멀티빈을 이용한 LED 칩 소팅 방법.
  4. 제 2 항에 있어서, 상기 예비 빈 퍼센티지를 증가시키는 단계에서 상기 예비 빈 퍼센티지를 100/(등급 개수)(%)만큼 증가시키는 것을 특징으로 하는, 멀티빈을 이용한 LED 칩 소팅 방법.
KR1020100044871A 2010-05-13 2010-05-13 멀티빈을 이용한 ｌｅｄ 칩 소팅 방법 KR101055082B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100044871A KR101055082B1 (ko) 2010-05-13 2010-05-13 멀티빈을 이용한 ｌｅｄ 칩 소팅 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100044871A KR101055082B1 (ko) 2010-05-13 2010-05-13 멀티빈을 이용한 ｌｅｄ 칩 소팅 방법

Publications (1)

Publication Number Publication Date
KR101055082B1 true KR101055082B1 (ko) 2011-08-08

Family

ID=44932987

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100044871A KR101055082B1 (ko) 2010-05-13 2010-05-13 멀티빈을 이용한 ｌｅｄ 칩 소팅 방법

Country Status (1)

Country Link
KR (1) KR101055082B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102785798A (zh) * 2012-04-07 2012-11-21 杭州中为光电技术股份有限公司 一种大容量led分光机落料桶的使用方法
CN103969942A (zh) * 2014-05-04 2014-08-06 湘能华磊光电股份有限公司 集成式光刻板制作方法及其制得led芯片晶粒的分选方法
CN104409394A (zh) * 2014-11-18 2015-03-11 湘能华磊光电股份有限公司 一种提高led芯片分选效率的方法及系统
CN109285796A (zh) * 2017-07-21 2019-01-29 应用材料公司 旋转式分选机的自动化

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08233901A (ja) * 1994-12-28 1996-09-13 Advantest Corp Ｉｃテスタ用分離型ハンドラシステム
JPH09318703A (ja) * 1996-05-31 1997-12-12 Toshiba Corp Ｉｃハンドラ
KR100809365B1 (ko) 2006-09-07 2008-03-05 (주)테크윙 테스트핸들러의 테스트지원방법 및 테스트핸들러
KR100809918B1 (ko) 2006-09-07 2008-03-06 (주)테크윙 테스트핸들러의 테스트지원방법 및 테스트핸들러

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08233901A (ja) * 1994-12-28 1996-09-13 Advantest Corp Ｉｃテスタ用分離型ハンドラシステム
JPH09318703A (ja) * 1996-05-31 1997-12-12 Toshiba Corp Ｉｃハンドラ
KR100809365B1 (ko) 2006-09-07 2008-03-05 (주)테크윙 테스트핸들러의 테스트지원방법 및 테스트핸들러
KR100809918B1 (ko) 2006-09-07 2008-03-06 (주)테크윙 테스트핸들러의 테스트지원방법 및 테스트핸들러

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102785798A (zh) * 2012-04-07 2012-11-21 杭州中为光电技术股份有限公司 一种大容量led分光机落料桶的使用方法
CN103969942A (zh) * 2014-05-04 2014-08-06 湘能华磊光电股份有限公司 集成式光刻板制作方法及其制得led芯片晶粒的分选方法
CN104409394A (zh) * 2014-11-18 2015-03-11 湘能华磊光电股份有限公司 一种提高led芯片分选效率的方法及系统
CN104409394B (zh) * 2014-11-18 2017-01-25 湘能华磊光电股份有限公司 一种提高led芯片分选效率的方法及系统
CN109285796A (zh) * 2017-07-21 2019-01-29 应用材料公司 旋转式分选机的自动化

Similar Documents

Publication Publication Date Title
KR102474252B1 (ko) 충진재 셀들, 탭 셀들, 디캡 셀들, 스크라이브 라인들, 및／또는 더미 충진, 그리고 이들을 포함하는 제품 ｉｃ 칩들의 용도와는 달리 사용되는 부위들에의 ｉｃ 테스트 구조들 및／또는 전자 비임 타깃 패드들의 편의적 배치
KR101055082B1 (ko) 멀티빈을 이용한 ｌｅｄ 칩 소팅 방법
US6950771B1 (en) Correlation of electrical test data with physical defect data
KR100998388B1 (ko) 프로브 재검사 데이터 분석을 사용한 웨이퍼 검사 시의생산성 제고
US6154714A (en) Method for using wafer navigation to reduce testing times of integrated circuit wafers
US6504123B2 (en) Process for sorting integrated circuit devices
CN109767996A (zh) 晶圆缺陷分析系统及分析方法
US8072233B2 (en) Method and apparatus for monitoring via's in a semiconductor fab
CN104597392B (zh) 测试数据深度溯源的方法
CN101561474B (zh) 可动态变更测试流程的测试方法
JP5202556B2 (ja) 制御装置、試験装置および制御方法
JP3995768B2 (ja) 不良解析方法及びその装置
US7127697B1 (en) Methods of utilizing programmable logic devices having localized defects in application-specific products
KR20090056599A (ko) 반도체 장치의 테스트 방법
Singh et al. Screening for known good die (KGD) based on defect clustering: an experimental study
CN108037433B (zh) 一种集成电路测试数据的筛选方法及装置
JP2016213430A (ja) 半導体装置の製造方法およびプログラム
WO2007046629A1 (en) Semiconductor package sorting method
CN105138440A (zh) 一种自带对比功能的标准单元库功能测试方法
CN110853694B (zh) 一种nand闪存缺陷的修复方法
Fang et al. Adaptive test pattern reordering for diagnosis using k-nearest neighbors
CN116013816A (zh) Led芯片的分选方法、系统及计算机设备
CN116666244A (zh) 熔丝熔断方法和装置
US7079960B2 (en) Auto classification shipping system
CN1488953A (zh) 用于预测板测试覆盖率的方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140801

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150728

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190709

Year of fee payment: 9