JPH09318703A - Icハンドラ - Google Patents

Icハンドラ

Info

Publication number
JPH09318703A
JPH09318703A JP8139070A JP13907096A JPH09318703A JP H09318703 A JPH09318703 A JP H09318703A JP 8139070 A JP8139070 A JP 8139070A JP 13907096 A JP13907096 A JP 13907096A JP H09318703 A JPH09318703 A JP H09318703A
Authority
JP
Japan
Prior art keywords
lot
test
tray
retest
handler
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8139070A
Other languages
English (en)
Inventor
Yoshikazu Iizuka
塚 義 和 飯
Koretoshi Miyaoka
岡 己 利 宮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP8139070A priority Critical patent/JPH09318703A/ja
Publication of JPH09318703A publication Critical patent/JPH09318703A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Electric Properties And Detecting Electric Faults (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】 【課題】 作業者の仕事量を減らすと共に、稼働率の低
下を防ぎ、また、一つのロットのテスト時間を短縮させ
るICハンドラを得る。 【解決手段】 再テストの条件及び回数を記憶手段に記
憶させる一方、この条件に基づき、IC分類制御手段
が、再テストを要するICを別のIC収納部に収納し、
再テストの回数が設定数を越えたICを通常のIC収納
部に収納し、再テストを要するICをテストのためのI
C供給部に戻す。また、ロットIDを記憶手段に記憶さ
せると共に、情報書換手段がこのロットIDに対応させ
てICハンドラ内のICの場所及びそれぞれのテスト結
果をICの処理の進行に対応して記憶手段に記憶させ、
この記憶情報に応じてIC分類手段が前回分のロットの
再テストを要するICを、次のロットの1回目のテスト
に割込ませる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、IC供給部からI
Cをテスト部に搬送し、ICの電気的な特性をテストし
た後、テスト結果に基づきそのICをIC収納部に分類
・収納するICハンドラに関する。
【0002】
【従来の技術】ICハンドラはIC製造現場において広
く使われている。図11は従来のICハンドラの透視図
であり、図12はこれを裏側より見た裏面図である。こ
れら各図において、IC供給部1はICを収容すると共
に、エレベータ機構を有する複数個のトレーストッカ1a
と、トレー位置決め機構1bとを備える。IC移載部2は
X軸移動機構2a、Y軸移動機構2b、Z軸移動機構2c及び
これに取付けられたIC吸着パット2dでなり、トレー位
置決め機構1bに固定されたトレー上のICをIC吸着パ
ット2dで吸引してテストトレー搬送部3に渡すものであ
る。テストトレー搬送部3はテストトレー位置決め機構
3a、エレベータ機構を有する予熱槽3b、テストトレー搬
送コンベア3c及びテストトレーID読込み装置3dを備
え、予熱したICをテストトレーと共にテスト部4に搬
送する。
【0003】テスト部4はテストを実行するテストヘッ
ド4a及びテストボード4bと、テストトレーの位置決めを
行うテストトレー位置決め機構4c及びこれを押えるテス
トトレー押え機構4dと、さらに、テストトレーのIDを
読取るテストトレーID読込み装置4eとで構成されてい
る。テストトレー搬送部5はテストを終了したICを常
温に復帰させて次工程に搬送するもので、テストトレー
搬送コンベア5a、常温復帰槽5b、テストトレー位置決め
機構5c及びテストトレーID読込み装置5dを備えてい
る。IC分類部6はテストを完了したICを分類・収納
するもので、X軸移動機構6a、Y軸移動機構6b、Z軸移
動機構6c及びその先端に取付けられたIC吸着パット6d
を備える。IC収納部7はエレベータ機構を備えたトレ
ーストッカ7a及びトレー位置決め機構7bを有しており、
テストトレー搬送コンベア8aでなるテストトレー搬送部
8は空になったテストトレーをテストトレー搬送部3に
移動するものである。一方、トレー搬送装置9はトレー
ストッカ1a内の空トレーを空トレーバッファ10に移
動したり、空トレーバッファ10内の空トレーをIC収
納部7に供給したりするもので、Y軸移動機構9a及びト
レー吸着機構9bを有している。そして、トレーストッカ
10a 及びトレー位置決め機構10b とで空トレーバッファ
10を構成している。
【0004】また、上述したIC供給部1、IC移載部
2・・・空トレーバッファ10を制御するための制御コン
ピュータ11を備え、さらに、各種の情報を入出力する入
力手段としての操作パネル12を備えている。
【0005】上記のように構成されたICハンドラにつ
いて、ICの供給からテスト、分類・収納までの概略動
作を以下に説明する。先ず、トレーストッカ1aにセット
されたトレーをエレベータによってトレー位置決め機構
1bに移動し固定する。そこで、IC移載部2はそれぞれ
X軸、Y軸、Z軸の各移動機構2a,2b,2cを駆動すると
共にIC吸着パット2dを用いてトレー上のICをテスト
トレー位置決め機構3a上のテストトレーに移載する。こ
のようにして、テストトレーがICで一杯になるか、ト
レーより供給するICが無くなるとテストトレーを予熱
槽3bに入れ、ICを設定温度まで加熱(又は冷却)す
る。
【0006】次に、ICが設定温度に到達すると、テス
トトレー搬送コンベア3cによりテストトレーを予熱槽3b
からテスト部4まで搬送し、テストトレー位置決め機構
4cでテストトレーとテストボード4bとの位置合わせを行
った後、テストトレー押え機構4dでテストトレーをテス
トボード4bに押さえ付け、ICとテストボード4bとを電
気的に接触させてテストを行う。
【0007】次に、テストが終わるとテストトレー搬送
コンベア5aによってテストトレーをテスト部4から常温
復帰槽5bに搬送し、常温復帰槽5b内でICを常温に戻
す。ICが常温に戻るとテストトレーをテストトレー位
置決め機構5cで固定し、IC分類部6により、テストの
結果に合わせてテストトレー上のICをトレー位置決め
機構7bにセットされているトレーに分類・収納する。
【0008】次に、IC分類部6によりICを抜かれて
空になったテストトレーをテストトレー搬送コンベア8a
によってテストトレー位置決め機構5cからテストトレー
位置決め機構3aに搬送し、再びICの移載を行う。テス
トトレーは1枚では効率が悪いので、通常複数枚使用
し、移載、テスト、分類・収納の処理を並列に行う。
【0009】また、IC移載部2によってICが抜かれ
て空になったトレーをトレー搬送装置9によりトレー位
置決め機構1bから空トレーバッファ10に移す。そして、
空トレーバッファ10に積まれた空トレーはIC収納部7
にトレー位置決め機構7bに供給される仕組みになってい
る。
【0010】以上の動作はIC供給部1にセットされた
ICが全てIC収納部7に分類・収納されるまで繰返さ
れる。作業者は1ロット分のテストが終わるとIC供給
部1から再テストを行うICを取出し、再びIC供給部
1にセットして再テストを行う。そして、再テストを完
了するとIC収納部7のICを全て取出し、ICハンド
ラ内を空の状態にしてから次のロットのICをIC供給
部1にセットし、テストを始める。
【0011】図13は、ICが1枚のテストトレーに移
載されて、テストされ、分類されるまでの流れを示すタ
イムチャートである。この場合、ICハンドラの各ユニ
ットは並列動作が可能であるため、実際上は後述する図
8(a)のようなパイプライン的な流れになる。
【0012】
【発明が解決しようとする課題】上述した従来のICハ
ンドラは、自動再テスト機能を備えていないため、作業
者が1ロットのテストの終了後に再テストの対象となっ
たICを抜取り、再度ICハンドラにセットして再テス
トを行っていた。そのため、作業者から見れば二度手間
となり、ICハンドラから見れば作業者が迅速に対応し
ないと稼働率が下がってしまうという問題があった。
【0013】また、複数のロットを連続してテストする
いわゆる、連続ロット処理を行うと、ICハンドラの稼
働率は向上する。しかし、1ロットのテストを終了する
毎に実行することが好ましいこのロットのICに対する
再テストができないため、現在連続処理しているロット
のテストが終了するのを待って処理しなければならず、
再テストを要するロットに対する処理時間が確実に伸び
てしまうという問題があった。便法として、再テスト分
は別のICハンドラで処理すれば時間短縮は図られる
が、空いているICハンドラが無い場合には、上述した
ように、現在処理しているロットのテストの終了を待た
なければならず、やはり処理時間が延び、仮に、空いて
いるICハンドラがあったとしても、空きハンドラを探
す作業と、ロットを空きハンドラにセットし直す作業が
増えるため、運用が複雑になるという問題があった。
【0014】本発明は上記の課題を解決するためになさ
れたもので、第1の目的は作業者の仕事量を減らすと共
に、作業待ちによるICハンドラの稼働率の低下を防ぐ
ICハンドラを提供することにある。
【0015】また、本発明の第2の目的は再テスト処理
を連続ロット処理に組入れることによって、連続ロット
処理をする場合でも一つのロットのテスト開始から終了
までの時間を確実に短縮させるICハンドラを提供する
ことにある。
【0016】
【課題を解決するための手段】本発明に係る請求項1の
ICハンドラは、テスト対象ロットの供給に先立ち、再
テストを必要とするテスト結果の条件及び再テストの繰
返し制限回数を入力して、これを記憶手段に記憶させる
一方、記憶されたテスト結果の条件に基づき、IC分類
制御手段が、再テストが不要なICを第1のIC収納部
に収納し、再テストを要するICを第2のIC収納部に
収納し、再テストの回数が記憶手段に記憶された制限回
数を越えたICを第1のIC収納部に収納するように
し、しかも、搬送制御手段が第2のIC収納部のICを
IC供給部に戻すようにしたので、作業者の仕事量を減
らすことができ、また、作業待ちによるICハンドラの
稼働率の低下を防ぐことができる。
【0017】本発明に係る請求項2のICハンドラは、
IC供給部及びIC収納部を複数ロット分備えるとき、
入力手段を介してロットを識別するロットIDを入力し
て記憶手段に記憶させると共に、情報書換手段がこのロ
ットIDに対応させてICハンドラ内のICの場所及び
それぞれのテスト結果をICの処理の進行に対応して記
憶手段に記憶させ、この記憶情報に応じてIC分類手段
が前回分のロットの再テストを要するICを、次のロッ
トの1回目のテストに割込ませるようにしたので、作業
者の仕事量の軽減、及びICハンドラの稼働率の向上を
図ると同時に、連続ロット処理をする場合でも一つのロ
ットのテスト開始から終了までの時間を確実に短縮させ
ることができる。
【0018】
【発明の実施の形態】以下、本発明を図面に示す好適な
実施形態に基づいて詳細に説明する。図2は本発明の第
1の実施形態の構成を示す透視図であり、図中、従来装
置を示す図11と同一の要素には同一の符号を付してそ
の説明を省略する。この装置は、IC収納部7と空トレ
ーバッファ10との間に、トレーストッカ13a と、これに
対応する位置に設けられたトレー位置決め機構13b とで
なる再テストIC収納部13を付加した点が図11と構成
を異にしており、これ以外は図11と全く同一に構成さ
れている。
【0019】図1は図2に示したICハンドラの各構成
要素をブロックで示すと共に、これらの構成要素を制御
する制御コンピュータ11の主要な機能をブロックで示し
た機能ブロック図である。図中、図2と同一の要素には
同一の符号を付し、かつ、ICの移動経路を点線の矢印
で示したものである。ここで、ICに対する再テストの
条件がロット毎に、操作パネル12から制御コンピュータ
11に入力され、これらがメモリ100 に書込まれる。メモ
リ100 は、図3に示すように、ロット情報管理テーブル
101 、テストトレー情報管理テーブル102 及びテスト結
果管理テーブル103 を備えている。このうち、ロット情
報管理テーブル101 は「テストトレーID」とそのロッ
トがセットされている「使用供給ストッカ」とそのロッ
トのICハンドラ内での「処理順」からなり、テストト
レー情報管理テーブル102 は「テストトレーID」とそ
のテストトレーの現在の「位置」とそのテストトレーに
載っているロットの「積載ロットID」からなり、テス
ト結果管理テーブル103 は「テストトレーID」とその
テストトレーの「X座標」、「Y座標」とその座標上の
ICの「テスト結果」からなっている。なお、これらの
テーブル101 〜103の各情報の書換えは、図1中の情報
書換手段150 によって実行される。
【0020】また、制御コンピュータ11は、IC移載部
2を制御するためのIC移載制御手段110 と、テストト
レー搬送部3,5,8を制御するテストトレー搬送制御
手段120 と、IC分類部6を制御するIC分類制御手段
130 と、トレー搬送装置9を制御するトレー搬送制御手
段140 とを備えている。これらの機能のうち、テストト
レー搬送制御手段120 の処理手順は従来装置と全く同様
であるため、その説明を省略し、再テストIC収納部13
を新たに設けたことに対応するIC移載制御手段110 、
IC分類制御手段130 及びトレー搬送制御手段140 の動
作について、最初に概略を説明し、続いて、フローチャ
ートに従って主要な機能の処理手順を説明する。
【0021】作業者はロット毎のテストに先立ち、操作
パネル12から再テストの条件を入力する。再テストの条
件は通常、テスト結果の分類データを使用する。ここ
で、再テストの条件とは、再テストを必要とするテスト
結果の条件と、再テスト繰返し制限回数である。そし
て、従来装置の動作説明と同様にして、IC供給部1に
おいてトレーを固定すると、IC移載部2はトレー上の
ICをテストトレーに移載する。このテストトレーが予
熱槽で加熱された後、テスト部4に搬送され、ここでテ
ストが行われる。テストが終わるとテストトレーは常温
復帰槽を通してICを常温に戻す処理が行われた後、I
C分類部6により、テストの結果に合わせてIC収納部
7に分類・収納される。この際、ICを抜かれて空にな
ったテストトレーは、再びICの移載を行う位置に戻さ
れる。また、IC移載部2によってICが抜かれて空に
なったトレーはトレー搬送装置9により空トレーバッフ
ァ10に移され、さらに、空トレーバッファ10に積まれた
空トレーはIC収納部7に供給される。
【0022】この過程で、IC分類部6はテスト結果が
メモリ100 に記憶された再テスト条件と一致したICを
再テストIC収納部13に一旦収納し、テスト結果が再テ
スト条件と一致しないICは前述したようにIC収納部
7に分類・収納される。そして、IC供給部1から供給
されたICが全てIC収納部7又は再テストIC収納部
13に収納されると、トレー搬送制御手段140 は、再テス
トIC収納部13のトレーストッカ13a に積まれたトレー
をトレー搬送装置9によりIC供給部1のトレーストッ
カ1aに移し替える。
【0023】再テストICを載せたトレーの移し替えが
終わると、1回目のテストと同様にIC供給部1の再テ
ストICをテストトレーに移載してテストし、IC収納
部7に分類・収納する。通常は再テスト回数を1回と
し、再テストICはテスト後、さらに再テストIC収納
部13に収納することはなく、全てIC収納部7に分類・
収納される。
【0024】図4はこれらの処理に伴う1ロットの処理
時間を、従来装置のそれと併せて示したもので、従来装
置においては(a)に示した如く、1回目のテストから
2回目のテスト、すなわち、再テストに移るまで、作業
者の都合に起因する待ち時間、及び再テストの段取りの
時間を必要としたが、第1の実施形態によれば(b)に
示した如く、1回目のテストに続いて2回目のテスト、
すなわち、再テストが開始されることになる。
【0025】図5は第1の実施形態におけるIC移載制
御手段110 の処理手順を示すフローチャートである。す
なわち、ステップ111 にて指定したロットに対するテス
トの開始指令が与えられたか否かを判定し、開始指令が
与えられておれば、ステップ112 でIC供給部1におけ
る指定されたロットに対応するトレーストッカ1aのトレ
ーからテストトレーにICを移載する。続いてIC供給
部1にテストを指示されたロットに対応するICのトレ
ーが残っているか否かを判定し、残っている限りステッ
プ112 の移載処理及びステップ113 の判定処理を継続す
る。そして、指定されたロットに対応するICのトレー
が残っていないときにはステップ114 でテストトレー搬
送制御手段120 に対して、ICが詰まったテストトレー
の搬送と、空きテストトレーの供給を要求し、ステップ
115 でIC供給部1にテストの指令が与えられた他のロ
ットのトレーがトレーストッカ1aにあるか否かを判定
し、このトレーが無くなるまでステップ112 〜115 の処
理を繰返し、他のロットのトレーが無くなった段階で、
ステップ111 の処理に戻る。
【0026】図6は同じく第1の実施形態におけるIC
分類制御手段130 の処理手順を示すフローチャートであ
る。ここでは、先ずステップ131 で分類すべきICを載
せたテストトレーが所定の位置に到着したか否かを判定
し、到着した場合にはステップ132 にてテストトレーの
IDを読取る。続いて、ステップ133 において、読取っ
たテストトレーのIDを条件としてテスト結果管理テー
ブル103 (図3参照)からICのテスト結果を検索し、
さらに、テストトレー情報管理テーブル102 及びロット
情報管理テーブル101 (図3参照)からテスト回数を検
索する。次に、ステップ134 では、テスト中のロットに
対するテスト回数が指定された数に達したか否かを判定
し、達していないときにはステップ135 でテスト結果が
予め入力された再テスト条件に一致するか否かを判定
し、一致しておればステップ136AにてICを再テストI
C収納部13に収納し、反対に、一致していなければステ
ップ136BにてICをIC収納部7に収納する。続いて、
ステップ137 では、テストトレー上にICが残っている
かどうかを判定し、残っておればステップ135 〜137の
処理を繰返し、残っていないときは、最初のステップ13
1 の処理に戻る。一方、ステップ134 の処理にて、テス
ト中のロットに対するテスト回数が指定された数に達し
たと判定された場合には、ステップ138 にてICをその
テスト結果に応じたIC収納部7に収納し、ステップ13
9 でテストトレー上にICが残っているか否かの判定を
して、残っている限りステップ138 ,139 の収納、判定
の処理を継続し、残っていないと判定された場合にはス
テップ131 以下の処理に戻る。
【0027】図7は同じく第1の実施形態におけるトレ
ー搬送制御手段140 の処理手順を示すフローチャートで
ある。ここでは、先ずステップ141 でIC供給部1のト
レーは空か否かを判定し、空であればステップ142 でI
C供給部1のトレーを空トレーバッファ10に搬送し、空
でなければステップ143 でIC収納部7にトレーがセッ
トされているか否かを判定し、セットされていないとき
には、ステップ144 で空トレーバッファ10のトレーをI
C収納部7に搬送する。次に、ステップ145 では一つの
ロットに対するIC分類部6の分類・収納の処理が終了
したか否かを判定し、終了していないときにはステップ
141 〜145 の処理を繰返し、終了した場合にはステップ
146 で再テストIC収納部13にトレーがあるか否かを判
定し、ここにトレーがあった場合に限り、ステップ147
でそのトレーをIC供給部1に搬送し、続いて、ロット
情報管理テーブル101 のテスト回数を「1」だけ大きく
更新する処理を実行して最初のステップ141 の処理に戻
る。
【0028】以上に説明したように、図5〜図7のフロ
ーチャートに示した処理によって図4(b)に示した動
作を行わせることができる。因みに、再テストを実行す
ることに対応するIC移載部2、予熱槽3b、テスト部
4、常温復帰槽5b及びIC分類部6の処理のタイムチャ
ートを示すと図8のようになり、(a)は従来装置に対
応するもの、(b)は本実施形態に対応するものであ
る。この図8からも明らかなように、従来装置では作業
の待ち時間が存在したが、本実施形態ではIC分類部6
の分類・収納の完了と略同時に再テストが開始される。
【0029】かくして、第1の実施形態によれば、作業
者の仕事量を減らすと共に、作業待ちによるICハンド
ラの稼働率の低下を防ぐことができる。
【0030】ところで、第1の実施形態では、図9
(a)に示したように、1ロット目の1回目のテストを
終了したICに対する分類・収納が終了した時点で、1
ロット目の再テスト対象のICの移載を開始し、この1
ロット目の再テスト対象のICの分類・収納を終了した
時点から2ロット目の1回目のテストのためのICの移
載が開始される。ここで、ICハンドラに接続され、実
際にICの電気的特性を測定する、図示省略のテスタ
は、図9(a)に示した1ロット目のテスト終了時刻t
1 から1ロット目の再テスト開始時刻t2 まで動作を休
止し、さらに、1ロット目の再テスト終了時刻t3 から
2ロット目のテスト開始時刻t4 まで動作を休止する。
つまり、2サイクル分だけテスト動作を休止する。一般
に、テスタはICハンドラと比較して高価であり、その
休止は稼働率の低下を意味し、経済的損失につながる。
【0031】第2の実施形態はこのテスタを連続稼働さ
せようとするものである。一般に、連続ロット処理にお
いては、図9(b)に示すように、1ロット目の最後の
移載と2ロット目の最初の移載とに特別な時間間隔を空
けることなく行われる。この間に1ロット目の再テスト
対象のICをIC供給部1に移動させるならば、2ロッ
ト目の移載間隔に合わせて、1ロット目の再テスト対象
のICの移載が可能になる。この場合、2ロット目の移
載を開始してからできるだけ早いタイミングにて、1ロ
ット目の再テスト対象のICの移載を割込ませるなら
ば、少なくとも1ロット目の再テスト完了時刻を早める
ことができる。そこで、図9(b)における時刻t0
て2ロット目の移載を開始したとして、この時刻t0
ら通常の移載間隔をおいた時刻t1 にて1ロット目の再
テスト対象ICの移載を開始し、さらに、時刻t1 から
通常の移載間隔を空けた時刻t2 で2ロット目の続きの
ICの移載を開始する。これによって、図9(a)に示
した、テスタの動作休止がなくなって、テスタを連続的
に稼働させることができる。
【0032】図10はこれらの制御を実行するIC移載
制御手段110 の処理手順を示すフローチャートである。
これは、図5に示したフローチャートの処理ステップ11
1 と処理ステップ112 との間に、処理ステップ116A,11
6B,117 〜119 を加入したもので、説明の重複を避ける
ために、図5に対して新たに追加した処理ステップにつ
いてのみ以下に説明する。
【0033】ステップ111 にて指定したロットに対する
テストの開始指令が与えられたと判定された場合、ステ
ップ116AにてICを移載すべきテストトレーが空か否
か、すなわち、現在のロットの1サイクル分の移載が終
了したか否かを判定する。空でないと判定した場合には
前述したステップ112 〜115 の移載処理を継続する。そ
して、テストトレーが空になったと判定したとき、ステ
ップ116Bの処理に進む。ステップ116BではIC供給部1
に再テストのロット分のICがあるか否かを判定し、な
ければ前述のステップ112 以下の処理を実行し、再テス
トのロット分のICがある場合にはステップ117 にて再
テストロットがあるIC供給部1のトレーストッカ1aの
トレーからテストトレーにICを移載する。続いて、ス
テップ118でIC供給部1に再テストのICが残ってい
るか否かを判定し、残りが無くなるまでステップ117 ,
118 の処理を継続し、残りが無くなった段階にてステッ
プ119 の処理に移る。ステップ119 ではテストトレー搬
送制御手段120 に対してテストトレーの搬送と空トレー
の供給を要求する。このステップ119 の処理を終了した
段階で、ステップ112 の処理に戻る。
【0034】かくして、図1中のIC移載制御手段110
にて図10に示した処理を実行することによつて図9
(b)を用いて説明したテスト動作が行われる。すなわ
ち、1ロット目のICを全てテストトレーに移載して予
熱槽3bに搬送し、空のテストトレーをテストトレー位置
決め機構3aに固定したら1ロット目の最後の分類を待た
ずに2ロット目のICをテストトレーに移載し、テスト
工程に流す。そして、1ロット目の最後のテストが終わ
りIC分類部6により分類された段階で再テストIC収
納部13のトレーを1ロット目が使用していたIC供給部
1に移す。1ロット目の再テストICが全てIC供給部
1に移動したら、2ロット目の移載の区切りの良いとこ
ろで1ロット目の再テスト分のICの移載に切り替え
る。ここで、「区切りの良いところ」とは1枚のテスト
トレーへの移載が終わり、新しく空のテストトレーがテ
ストトレー位置決め機構3aにセットされた時を言う。そ
して、1ロット目の再テスト分のICの移載が全て完了
して、1ロット目の再テスト分のICを載せたテストト
レーが予熱槽3bに送られたとき、再び、2ロット目の続
きのICの移載を開始する。
【0035】ここで、図3に示したロット情報管理テー
ブル101 、テストトレー情報管理テーブル102 及びテス
ト結果管理テーブル103 の関係、及び、その検索につい
て、以下に説明する。
【0036】ロット情報管理テーブル101 とテストトレ
ー情報管理テーブル102 とはそれぞれの「ロットID」
と「積載ロットID」を連結キーとしてお互いの情報を
連結することができ、テストトレー情報管理テーブル10
2 とテスト結果管理テーブル103 はそれぞれの「テスト
トレーID」を連結キーとしてお互いの情報を連結する
ことができる。
【0037】このような情報管理により、例えば、テス
トトレー位置決め機構5cにテストトレーがきた場合、テ
ストトレー情報管理テーブル102 から「分類」位置にあ
るテストトレーIDを検索し、そのテストトレーIDを
キーとしてテスト結果管理テーブル103 からそのテスト
トレーに載っているICの「X座標」「Y座標」「テス
ト結果」を検索し、その情報をIC分類部6に渡して分
類処理を行う。そして、再テスト条件に合ったICをI
C収納部7に分類・収納するか、再テストIC収納部13
に収納するかの判断はテストトレー情報管理テーブル10
2 から積載ロットIDを検索し、そのロットIDをキー
としてロット情報管理テーブル101 からテスト回数を検
索し、その回数が予め決められた再テスト回数に達して
いた場合はIC収納部7に分類・収納し、そうでなけれ
ば再テストIC収納部13に収納する。また、再テストI
C収納部13に一旦収納されたトレーをIC供給部1のど
のトレーストッカ1aに移動させるかもロット情報テーブ
ルからロットIDをキーとして使用供給ストッカを検索
することによって判断できる。
【0038】かくして、第2の実施形態によれば、作業
者の仕事量の軽減、及びICハンドラの稼働率の向上を
図ると同時に、連続ロット処理をする場合でも一つのロ
ットのテスト開始から終了までの時間を確実に短縮させ
ることができる。
【0039】
【発明の効果】以上の説明によって明らかなように、本
発明によれば、作業者の仕事量を例えば二分の一に減ら
すと共に、作業待ちによるICハンドラの稼働率の低下
を防ぐことができる。
【0040】また、もう一つのの発明によれば、作業者
の仕事量の軽減、及びICハンドラの稼働率の向上を図
ると同時に、連続ロット処理をする場合でも一つのロッ
トのテスト開始から終了までの時間を確実に短縮させる
ことができる。
【図面の簡単な説明】
【図1】本発明の第1の実施形態の各構成要素及びこれ
らを制御する制御コンピュータの主要な機能を示すブロ
ック図。
【図2】図1に示した実施形態のハードウェア構成を示
した透視図。
【図3】図1に示した実施形態を構成するメモリの内容
を示した図。
【図4】図1に示した実施形態の処理時間を、従来装置
のものと併せて示したタイムチャート。
【図5】図1に示した実施形態を構成する制御コンピュ
ータの処理手順を示すフローチャート。
【図6】図1に示した実施形態を構成する制御コンピュ
ータの処理手順を示すフローチャート。
【図7】図1に示した実施形態を構成する制御コンピュ
ータの処理手順を示すフローチャート。
【図8】図1に示した実施形態の処理時間を、従来装置
のものと併せて示したタイムチャート。
【図9】図1に示した実施形態のテスト部の休止時間、
及び、その改善処理を説明するためのタイムチャート。
【図10】本発明の第2の実施形態を構成する制御コン
ピュータの処理手順を示すフローチャート。
【図11】従来のICハンドラの構成を示す透視図。
【図12】図11に示した従来のICハンドラの裏面
図。
【図13】図11に示した従来のICハンドラの処理時
間を示したタイムチャート。
【符号の説明】
1 IC供給部 2 IC移載部 3 テストトレー搬送部 4 テスト部 5 テストトレー搬送部 6 IC分類部 7 IC収納部 8 テストトレー搬送部 9 トレー搬送装置 10 空トレーバッファ 11 制御コンピュータ 12 操作パネル 13 再テストIC収納部 100 メモリ 101 ロット情報管理テーブル 102 テストトレー情報管理テーブル 103 テスト結果管理テーブル 110 IC移載制御手段 120 テストトレー搬送制御手段 130 IC分類制御手段 140 トレー搬送制御手段 150 情報書換手段

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】IC供給部から供給されるICの電気的特
    性をロット単位でテストし、テスト結果に応じてテスト
    後のICをIC収納部に分類・収納するICハンドラに
    おいて、テスト対象ロットの供給に先立ち、再テストを
    必要とするテスト結果の条件及び再テストの繰返し制限
    回数を入力する入力手段と、入力されたテスト結果の条
    件及び再テストの繰返し制限回数を記憶する記憶手段
    と、前記記憶手段に記憶されたテスト結果の条件に基づ
    き、再テストが不要なICを第1のIC収納部に収納
    し、再テストを要するICを第2のIC収納部に収納
    し、再テストの回数が前記記憶手段に記憶された制限回
    数を越えたICを第1のIC収納部に収納するIC分類
    制御手段と、前記第2のIC収納部のICを前記IC供
    給部に戻して再テストを実行させる搬送制御手段とを備
    えたことを特徴とするICハンドラ。
  2. 【請求項2】前記IC供給部及びIC収納部を複数ロッ
    ト分備え、前記入力手段は、さらに、ロットを識別する
    ロットIDを入力する機能を有し、かつ、前記記憶手段
    はロットIDに対応させてICハンドラ内のICの場所
    及びそれぞれのテスト結果を記憶する領域を有してお
    り、ICハンドラ内のICの処理の進行に対応して情報
    書換手段が前記記憶手段の情報を書換える構成とし、前
    記IC分類手段は前記記憶手段に記憶された情報に基づ
    いて、前回分のロットの再テストを要するICの再テス
    トを次のロットの1回目のテストに割込ませるように分
    類・収納する機能を備えたことを特徴とする請求項1に
    記載のICハンドラ。
JP8139070A 1996-05-31 1996-05-31 Icハンドラ Pending JPH09318703A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8139070A JPH09318703A (ja) 1996-05-31 1996-05-31 Icハンドラ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8139070A JPH09318703A (ja) 1996-05-31 1996-05-31 Icハンドラ

Publications (1)

Publication Number Publication Date
JPH09318703A true JPH09318703A (ja) 1997-12-12

Family

ID=15236798

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8139070A Pending JPH09318703A (ja) 1996-05-31 1996-05-31 Icハンドラ

Country Status (1)

Country Link
JP (1) JPH09318703A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007026433A1 (ja) * 2005-08-31 2007-03-08 Hirata Corporation ワークハンドリング装置
KR100792488B1 (ko) * 2006-09-07 2008-01-10 (주)테크윙 테스트핸들러의 테스트지원방법 및 테스트핸들러
KR100809918B1 (ko) * 2006-09-07 2008-03-06 (주)테크윙 테스트핸들러의 테스트지원방법 및 테스트핸들러
JP2010014593A (ja) * 2008-07-04 2010-01-21 Renesas Technology Corp 半導体装置の検査方法および製造方法
KR101055082B1 (ko) * 2010-05-13 2011-08-08 (주)티에스이 멀티빈을 이용한 led 칩 소팅 방법
JP2012250790A (ja) * 2011-06-01 2012-12-20 Mitsubishi Electric Corp 自動仕分け装置
CN104614656A (zh) * 2013-11-05 2015-05-13 京元电子股份有限公司 半导体芯片重测系统及其重测方法
JP2017067591A (ja) * 2015-09-30 2017-04-06 セイコーエプソン株式会社 電子部品搬送装置および電子部品検査装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007026433A1 (ja) * 2005-08-31 2007-03-08 Hirata Corporation ワークハンドリング装置
JP4879181B2 (ja) * 2005-08-31 2012-02-22 平田機工株式会社 ワークハンドリング装置
US8529185B2 (en) 2005-08-31 2013-09-10 Hirata Corporation Work handling apparatus
KR100792488B1 (ko) * 2006-09-07 2008-01-10 (주)테크윙 테스트핸들러의 테스트지원방법 및 테스트핸들러
KR100809918B1 (ko) * 2006-09-07 2008-03-06 (주)테크윙 테스트핸들러의 테스트지원방법 및 테스트핸들러
JP2010014593A (ja) * 2008-07-04 2010-01-21 Renesas Technology Corp 半導体装置の検査方法および製造方法
KR101055082B1 (ko) * 2010-05-13 2011-08-08 (주)티에스이 멀티빈을 이용한 led 칩 소팅 방법
JP2012250790A (ja) * 2011-06-01 2012-12-20 Mitsubishi Electric Corp 自動仕分け装置
CN104614656A (zh) * 2013-11-05 2015-05-13 京元电子股份有限公司 半导体芯片重测系统及其重测方法
JP2017067591A (ja) * 2015-09-30 2017-04-06 セイコーエプソン株式会社 電子部品搬送装置および電子部品検査装置

Similar Documents

Publication Publication Date Title
US6078188A (en) Semiconductor device transporting and handling apparatus
US6563331B1 (en) Test and burn-in apparatus, in-line system using the test and burn-in apparatus, and test method using the in-line system
US7042243B2 (en) Device test apparatus and test method including control unit(s) between controller and test units
JP3226780B2 (ja) 半導体装置のテストハンドラ
EP0646801B1 (en) Testing apparatus for testing and handling a multiplicity of devices
JPH1123659A (ja) 半導体装置のテストシステム
JP3494828B2 (ja) 水平搬送テストハンドラ
JP2003500855A (ja) ウェーハ加工装置
JPH09318703A (ja) Icハンドラ
JP3691195B2 (ja) 半導体装置の製造方法
US20040253753A1 (en) Method for testing a remnant batch of semiconductor devices
JP2000214217A (ja) 半導体試験方法および半導体テストシステム
KR100835999B1 (ko) Ic 소팅 핸들러 및 그 제어방법
JP2000147056A (ja) テストハンドラシステムおよびその制御方法
JPH09178807A (ja) Ic検査用オートハンドラ
JPH05223894A (ja) プリント板ユニット試験システム
JPH10340937A (ja) 複合icテストシステム
JPH068080A (ja) ワーク供給制御システム
JP3151877B2 (ja) 部品実装方法及び装置
JPH08262103A (ja) Ic搬送器が循環するオートハンドラの再選別方法
JP2606095B2 (ja) Ic分類挿抜機
JP2808966B2 (ja) プローバ
JP4585685B2 (ja) 半導体デバイス試験装置の制御方法・半導体デバイス試験装置
JPH0792224A (ja) Icテスト装置
US20020013878A1 (en) Method and system for sequentially programming memory-containing integrated circuits