JP2000147056A - テストハンドラシステムおよびその制御方法 - Google Patents

Abstract

(57)【要約】 【課題】 占有スペースが小さく、スループットが高い
テストハンドラシステムおよびその制御方法を提供す
る。 【解決手段】 被試験体であるＩＣ１０の電気的特性を
試験するテスト部４と、ＩＣ１０をテスト部４に供給す
るローダ部２と、テスト部４により試験された半導体装
置を収納するアンローダ部５と、メモリ１５とを備えた
テストハンドラシステムにおいて、テスト部４の試験結
果に基づいてＩＣ分類部３２が各ＩＣ１０について良品
または不良品、およびそれらの程度に対応した等級であ
るカテゴリに分類し、この分類結果に従ってＩＣ移載部
９がＩＣ１０を良品収納箇所２６または不良品収納箇所
２７のいずれかにそれぞれ所定の順序で収納する。各Ｉ
Ｃの分類結果は、アンローダ部５における収納箇所とＩ
Ｃ１０の収納順序で特定される収納位置とに対応させて
メモリ１５の試験結果管理テーブル１６に格納する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置の試験
装置およびその制御方法に関し、特に、半導体装置を試
験部に供給し、その試験結果に応じて半導体装置を良品
と不良品に分類して収納するテストハンドラシステムお
よびその制御方法に関する。

【０００２】

【従来の技術】テストハンドラシステムは、半導体装置
の電気的特性などの試験を高い効率で実施するための装
置として実用化され、半導体製造プロセスにおいて広く
使用されている。

【０００３】従来の技術によるテストハンドラシステム
の一例について図面を参照しながら簡単に説明する。

【０００４】図９は、従来の技術によるテストハンドラ
システムの一例を示す略示平面図である。同図に示すテ
ストハンドラシステム１００は、製造工程を終了した半
導体装置であるＩＣ１０を多数（本例では６０個）搭載
した製品トレイ７を受取って、このＩＣ１０をテストト
レイ６内に供給するローダ部２と、テストトレイ６を矢
印で示す経路で搬送する図示しないテストトレイ搬送部
２１と、搬送されたテストトレイ６内のＩＣ１０に対し
て電気的特性などを試験するテスト部４と、試験済のＩ
Ｃ１０をその試験結果における良否の程度に対応させた
等級に分類して製品トレイ７に順次収納するアンローダ
部５と、製品トレイ７とテストトレイ６との間でＩＣ１
０を移載するＩＣ移載部９とを備えている。ＩＣ移載部
９は、複数の吸着パッド１３を有しＸ、Ｙ、Ｚの３方向
に移動自由な搬送アーム３ａ，３ｂを備えている。テス
トトレイ６は、多数のキャリア、同図に示す例では３２
個のキャリア２４を有し、搬送アーム３ａの吸着パッド
１３により製品トレイ７内のＩＣ１０がこのキャリア２
４上に移載される。このキャリア２４は、特に図示しな
いが、ＩＣ１０を保持するとともに、内部配線を介して
裏面に備える電極とＩＣ１０のリード線とを接続するリ
ード押えを有している。ＩＣ１０は、このリード押えに
よりキャリア２４に保持されてテスト部４まで搬送さ
れ、テスタはキャリア２４の電極にプローブ針を当接す
ることによりテスト信号をＩＣ１０に供給し、また、Ｉ
Ｃ１０から応答信号を受け、所定の期待値と比較するこ
とにより、ＩＣ１０の良否を判定する。

【０００５】図９に示すテストハンドラシステム１００
のアンローダ部５の拡大平面図を図１１に、また、略示
側面図を図１０に示す。図１０に示すように、アンロー
ダ部５は、試験結果の良否の程度に対応させた等級であ
るカテゴリ、本例では良品１〜ｎ、不良品１〜ｎのカテ
ゴリに予め対応付けられたエレベータ２５を備えてい
る。試験済のＩＣ１０は、このアンローダ部５で吸着パ
ッド１３により複数個まとめて吸上げられ、搬送アーム
３ｂにより矢印で示すように移動して試験結果に応じた
カテゴリが割当てられたエレベータ２５に搭載された製
品トレイ７に分類され収納される。

【０００６】このように、従来のテストハンドラシステ
ムは、試験結果の良否の程度に対応させた等級であるカ
テゴリの数量に相当する数量のエレベータを備えること
により、試験済のＩＣ１０を分類・収納していた。

【０００７】

【発明が解決しようとする課題】しかしながら、上述の
収納方法では、多数のエレベータを備える必要があるた
め、テストハンドラシステムの装置外形が大きくなる
上、搬送機構が複雑になって部品点数が多くなり、この
ことが装置のコストダウンに対する障害となっていた。
また、エレベータに積載される製品トレイの数量も多く
なるため、ロットエンドで製品トレイの搬出処理におい
て誤認が発生するおそれがあり、現場作業員の負担が大
きかった。

【０００８】さらに、吸着された複数個のＩＣ１０につ
いて別個のカテゴリが割当てられる場合は、搬送アーム
の動作が複雑になるためアンロードに費やす時間が非常
に長くなる。この結果、搬送処理能力が低下し、ひいて
は装置全体の処理能力が低下する、という問題もあっ
た。

【０００９】このような問題の解決策として、１つの製
品トレイに複数のカテゴリを割当てて分類数を減少させ
ることにより搬送処理能力を上げる方法もあった。しか
し、この方法では、同一トレイ内に複数のカテゴリが混
在することになり、その後の工程でカテゴリ分類できな
い、という問題点があった。

【００１０】本発明は、上記事情に鑑みてなされたもの
であり、その目的は小さな占有スペースでスループット
の高いテストハンドラシステムおよびその制御方法を提
供することにある。

【００１１】

【課題を解決するための手段】本発明は、以下の手段に
より上記課題の解決を図る。

【００１２】即ち、本発明によれば、被試験体である半
導体装置の電気的特性を試験する試験部と、この半導体
装置を上記試験部に供給する供給部と、上記試験部の試
験結果に基づいて上記半導体装置ごとに、良品または不
良品、およびそれらの程度に対応した等級であるカテゴ
リに分類する分類手段と、この分類手段の分類結果に基
づいて良品に属する半導体装置を収納する良品収納箇所
と、不良品に属する半導体装置を収納する不良品収納箇
所とを有する収納部と、上記分類手段による分類結果を
上記収納部の収納位置に対応させて上記収納箇所ごとに
テーブルとして格納する記憶手段と、を備えたテストハ
ンドラシステムが提供される。

【００１３】上記収納部は、上記良品収納箇所および上
記不良品収納箇所のそれぞれに配設されて上記半導体装
置を所定の順序で収納する製品トレイを積載するエレベ
ータを有し、上記収納位置は、上記製品トレイが上記エ
レベータに積載される順序と、上記半導体装置を上記製
品トレイ内に収納する上記所定の順序に基づいて特定さ
れることが好ましい。

【００１４】また、本発明によれば、被試験体である半
導体装置の電気的特性を試験する試験部と、この半導体
装置を上記試験部に供給する供給部と、上記試験部によ
り試験された半導体装置を収納する収納部と、記憶手段
と、を備えたテストハンドラシステムの制御方法であっ
て、上記収納部内に、上記試験部により良品と判定され
た半導体装置を収納する良品収納箇所と、上記試験部に
より不良品と判定された半導体装置を収納する不良品収
納箇所とを設け、上記試験部の試験結果に基づいて良品
または不良品、およびそれらの程度に対応した等級であ
るカテゴリに上記半導体装置を分類し、この分類結果に
基づいて上記半導体装置を上記良品収納箇所または上記
不良品収納箇所のいずれかにそれぞれ所定の順序で収納
し、上記分類結果をこの所定の順序で特定される上記収
納箇所内の収納位置に対応させて上記記憶手段のテーブ
ルに格納させるテストハンドラシステムの制御方法が提
供される。

【００１５】

【発明の実施の形態】以下、本発明の実施の形態のいく
つかについて図面を参照しながら説明する。

【００１６】なお、以下の各図において、図９ないし図
１１と同一の部分については、同一の参照番号を付して
その詳細な説明を省略する。

【００１７】図１は、本発明にかかるテストハンドラシ
ステムの実施の一形態の概略構成を示すブロック図であ
る。本実施形態のテストハンドラシステム１は、後述す
るように、良品収納箇所および不良品収納箇所でなるア
ンローダ部５と、試験結果に基づいて各ＩＣ１０を良品
または不良品、および所定のカテゴリに分類するＩＣ分
類部３２と、この分類結果を上記収納箇所内における収
納位置とともに記憶する試験結果管理テーブル１６を格
納するメモリ１５とを備えた点に特徴がある。

【００１８】図１に示すテストハンドラシステム１は、
ＩＣ１０を搭載した製品トレイ７を受取って、このＩＣ
１０をテストトレイ６内に供給する供給部であるローダ
部２と、テストトレイ６を破線矢印で示す経路で搬送す
るテストトレイ搬送部２１と、搬送されたテストトレイ
６内のＩＣ１０を試験するテスタ部４と、試験済のＩＣ
１０をその良否の程度に対応した複数の等級であるカテ
ゴリに分類する分類手段であるＩＣ分類部３２と、ＩＣ
分類部３２の分類結果を受けて、良品カテゴリに属する
ＩＣ１０は良品収納箇所の製品トレイ７に順次収納し、
不良品カテゴリに属するＩＣ１０は不良品収納箇所の製
品トレイ７に順次収納する収納部であるアンローダ部５
と、製品トレイ７とテストトレイ６との間でＩＣ１０を
移載するＩＣ移載部９と、製品トレイ７をローダ部２と
アンローダ部５との間で搬送する製品トレイ搬送部２２
と、装置全体を制御する制御コンピュータ８とを備えて
いる。

【００１９】制御コンピュータ８は、製品トレイ搬送部
２２を制御する製品トレイ搬送制御手段３４と、ＩＣ移
載部９を制御するＩＣ移載制御手段３３と、テストトレ
イ搬送部２１を制御するテストトレイ搬送制御手段３１
と、本実施形態において特徴的な試験結果管理テーブル
１６を格納するメモリ１５と、試験結果管理テーブル１
６の記憶内容をフロッピーディスクドライブ装置などの
記録媒体書込手段に転送する記憶内容転送手段１８とを
備えている。

【００２０】ＩＣ分類部３２は、テスト部４から試験結
果の情報を受けて各ＩＣ１０についてその良否の程度に
対応したカテゴリである、良品１〜ｎ、不良品１〜ｎの
カテゴリを割当てて、アンローダ部５内の良品収納箇所
または不良品収納箇所内のいずれの製品トレイ７に収納
するかを決定し、この収納箇所情報をＩＣ移載制御手段
３３に供給する。ＩＣ移載制御手段３３は、この収納箇
所情報に基づいてＩＣ移載部９を制御して良品収納箇所
または不良品収納箇所内における所定の製品トレイ７内
に所定の順序でＩＣ１０を移載して収納するとともに、
この収納順序で特定される収納位置の情報をメモリ１５
に供給する。メモリ１５は、収納箇所情報と収納位置情
報に上記カテゴリを対応付けて試験結果管理テーブル１
６に格納する。

【００２１】アンローダ部５の収納箇所は、良品収納箇
所と不良品収納箇所のみで構成される。このアンローダ
部５のより具体的な略示平面図を図２に示す。同図に
は、ＩＣ分類部３２から受けた収納箇所情報および収納
位置情報に基づいてＩＣ移載制御手段３３から指示を受
けてＩＣ移載部９が試験済のＩＣ１０を搬送アーム３ｂ
を用いて良品収納箇所２６内の製品トレイ７ａまたは不
良品収納箇所２７内における製品トレイ７ｂに移載する
様子が示されている。

【００２２】図３は、収納箇所情報および収納位置情報
と試験結果管理テーブル１６との対応関係を説明する模
式図である。各ＩＣ１０の収納位置は、製品トレイ７の
所定の位置を基準としてＸ方向とＹ方向における序数で
定義する。各収納箇所における製品トレイ７は、例えば
同図に示すように、各収納箇所の最上段からカウントし
た枚数で特定し、良品収納箇所については７ａ１〜７ａ
ｎ、不良品収納箇所については７ｂ１〜７ｂｎと定義す
る。試験結果管理テーブル１６には、製品トレイＮ
ｏ．、収納位置であるＸ座標およびＹ座標、並びに試験
結果に基づいて割当てられたカテゴリを記録する。この
カテゴリは、良品収納箇所における試験結果管理テーブ
ル１６ａでは、良品１〜良品ｎが格納され、また、不良
品収納箇所においては、試験結果管理テーブル１６ｂに
不良品１〜不良品ｎが格納される。

【００２３】試験結果管理テーブル１６の一例を図４お
よび図５を用いてより具体的に説明する。

【００２４】図４は、図３に示す良品収納箇所の最上段
の製品トレイ７ａ１に収納された試験済ＩＣの一具体例
を示す略示平面図である。図４においてはマトリクス状
に載置されたＩＣのうち、コーナ部のＩＣ１０ａ〜１０
ｈが示されている。

【００２５】本実施形態では、製品トレイ７のコーナ部
のうち平面視において切欠きが設けられたコーナ部を基
準位置としてＩＣの収納位置を定義する。従って、図４
に示すＩＣ１０ａ〜１０ｈの収納位置（Ｘ，Ｙ）はそれ
ぞれ（１，１）、（２，１）、（３，１）、（４，
１）、（４，２）、（３，２）、（２，２）、（１，
２）となり、この順序は、同図において破線矢印で示す
ように、ＩＣ移載部９がＩＣ１０を製品トレイ７内に収
納する順序に対応している。また、同図からは各ＩＣに
ついて試験結果に対応して割当てられたカテゴリがそれ
ぞれ良品２，良品１，良品（ｎ−１），良品ｎ，良品
４，良品３，良品ｎ，良品（ｎ−１）であることがわか
る。よって、メモリ１５内の試験結果管理テーブル１６
ａは、図５に示すとおりに作成される。

【００２６】図１に戻り、制御コンピュータ８は、この
試験結果管理テーブル１６の記憶内容をロットエンドで
記憶内容転送手段１８により内部または外部のフロッピ
ーディスクドライブ装置１９などの記録媒体書込手段３
５に転送し、次のロットの試験のためにメモリ１５の内
容をクリアする。

【００２７】図６ないし図８は、試験結果管理テーブル
１６の記憶内容の具体的な出力形態を説明するブロック
図である。

【００２８】図６は、試験結果管理テーブル１６の記憶
内容の第１の出力形態を示す。同図に示すテストハンド
ラシステム２０は、フロッピーディスクドライブ装置１
９を内部に備え、ロットエンドにより試験結果管理テー
ブル１６の記憶内容をフロッピーディスクなどの記録媒
体に書込む。記録媒体への書込みに代え、または記録媒
体への書込みとともに、プリンタ４１を用いて記憶内容
を出力しても良い。このように、ロット単位で試験結果
管理テーブル１６の記憶内容を出力することにより、テ
ストハンドラシステム２０内部のメモリ１５の記憶容量
を小さくすることができる。

【００２９】図７は、試験結果管理テーブル１６の記憶
内容の第２の出力形態を示す。同図に示すテストハンド
ラシステム３０は、外部の専用記憶装置４２にメモリ１
５の記憶内容を出力して記憶させる。この場合は、試験
結果管理テーブル１６の内容を長期に保存することがで
きる。

【００３０】図８は、試験結果管理テーブル１６の記憶
内容の第３の出力形態を示すものであり、同図に示すテ
ストハンドラシステム４０は、次の試験工程におけるテ
スタ４５に収納箇所情報、収納位置情報およびカテゴリ
情報を直接出力する。この場合もデータの保存が長期に
わたって可能になるとともに、記録媒体の搬送が不要に
なるので、さらに処理能力を向上させることができる。

【００３１】このように、本実施形態のテストハンドラ
システムによれば、ＩＣ分類部３２により試験済ＩＣに
ついて良品であるか不良品であるかの概略分類を行い、
良品収納箇所または不良品収納箇所内の収納位置や試験
結果に対応したカテゴリ等の詳細情報はメモリ１５内の
試験結果管理テーブル１６に格納するので、エレベータ
の数量を減少させることができ、アンローダ部の容積を
縮小することができる。これにより装置全体の占有スペ
ースが縮小されるとともに、スループットを向上させる
ことができる。また、アンローダ部の構造が簡略化され
るので、開発・部品費用が小さくなるとともに、現場作
業員のロット処理の作業効率も向上する。

【００３２】以上、本発明の実施の形態について説明し
たが、本発明は上記形態に限るものでなく、その要旨を
逸脱しない範囲で種々変形して適用することができる。
上記実施形態ではアンローダ部を良品収納箇所および不
良品収納箇所で構成したが、これに限ることなく、例え
ば再テスト機能を有するテストハンドラシステムであれ
ば再テストＩＣ収納箇所をさらに設けるなど、仕様に応
じて収納箇所の数量を増加させても良い。

【００３３】

【発明の効果】以上詳述したとおり、本発明は、以下の
効果を奏する。

【００３４】即ち、本発明にかかるテストハンドラシス
テムによれば、試験部の試験結果に基づいて半導体装置
ごとに、良品または不良品、およびカテゴリに分類する
分類手段と、この分類結果を上記収納部における収納位
置に対応させて上記半導体装置ごとにテーブルとして格
納する記憶手段とを備えているので、収納部の容積を小
さくすることができる。これにより、小さな占有スペー
スでスループットの高いテストハンドラシステムが提供
される。

【００３５】また、本発明にかかるテストハンドラシス
テムの制御方法によれば、試験部の試験結果に基づいて
半導体装置ごとに、良品または不良品、およびカテゴリ
に分類し、この分類結果に基づいて上記半導体装置を収
納部の良品収納箇所または不良品収納箇所に収納し、上
記分類結果を上記収納箇所での収納順序で特定される収
納位置に対応させて記憶手段のテーブルに格納させるの
で、テストハンドラシステム全体の占有スペースを縮小
するとともに、高いスループットで半導体装置を試験す
ることができる。

【図面の簡単な説明】

【図１】本発明にかかるテストハンドラシステムの実施
の一形態の概略構成を示すブロック図である。

【図２】図１に示すテストハンドラシステムのアンロー
ダ部のより具体的な構成を示す略示平面図である。

【図３】試験結果管理テーブルの説明図である。

【図４】製品トレイ内に収納された試験済ＩＣの一具体
例を示す略示平面図である。

【図５】試験結果管理テーブルの一具体例である。

【図６】試験結果管理テーブルの記憶内容の第１の出力
形態を示すブロック図である。

【図７】試験結果管理テーブルの記憶内容の第２の出力
形態を示すブロック図である。

【図８】試験結果管理テーブルの記憶内容の第３の出力
形態を示すブロック図である。

【図９】従来の技術によるテストハンドラシステムの一
例を示す略示平面図である。

【図１０】図９に示すテストハンドラシステムのアンロ
ーダ部の略示側面図である。

【図１１】図１０に示すアンローダ部の拡大平面図であ
る。

【符号の説明】

１，２０，３０，４０，１００ テストハンドラシステ
ム ２ ローダ部（供給部） ３ａ，３ｂ 搬送アーム ４ テスト部 ５ アンローダ部（収納部） ６ テストトレイ ７，７ａ〜７ｄ，７ａ１〜７ａｎ，７ｄ１〜７ｄｎ 製
品トレイ ８ 制御コンピュータ ９ ＩＣ移載部 １０，１０ａ〜１０ｈ ＩＣ（被試験体） １３ 吸着パッド １５ メモリ １６，１６ａ，１６ｂ 試験結果管理テーブル １８ 記憶内容転送手段 １９ フロッピーディスクドライブ装置 ２１ テストトレイ搬送部 ２２ 製品トレイ搬送部 ２４ キャリア ２６ 良品収納箇所 ２７ 不良品収納箇所 ３１ テストトレイ搬送制御手段 ３２ ＩＣ分類部 ３３ ＩＣ移載制御手段 ３４ 製品トレイ搬送制御手段 ３５ 記録媒体書込手段 ４１ プリンタ ４２ 専用記憶装置 ４５ テスタ

Claims (3)

【特許請求の範囲】
1. 【請求項１】被試験体である半導体装置の電気的特性を
   試験する試験部と、 前記半導体装置を前記試験部に供給する供給部と、 前記試験部の試験結果に基づいて前記半導体装置ごと
   に、良品または不良品、およびそれらの程度に対応した
   等級であるカテゴリに分類する分類手段と、 前記分類手段の分類結果に基づいて良品に属する半導体
   装置を収納する良品収納箇所と、不良品に属する半導体
   装置を収納する不良品収納箇所とを有する収納部と、 前記分類手段による分類結果を前記収納部の収納位置に
   対応させて前記収納箇所ごとにテーブルとして格納する
   記憶手段と、を備えたテストハンドラシステム。
2. 【請求項２】前記収納部は、前記良品収納箇所および前
   記不良品収納箇所のそれぞれに配設されて前記半導体装
   置を所定の順序で収納する製品トレイを積載するエレベ
   ータを有し、 前記収納位置は、前記製品トレイが前記エレベータに積
   載される順序と、前記半導体装置を前記製品トレイ内に
   収納する前記所定の順序に基づいて特定されることを特
   徴とする請求項１に記載のテストハンドラシステム。
3. 【請求項３】被試験体である半導体装置の電気的特性を
   試験する試験部と、前記半導体装置を前記試験部に供給
   する供給部と、前記試験部により試験された半導体装置
   を収納する収納部と、記憶手段と、を備えたテストハン
   ドラシステムの制御方法であって、 前記収納部内に、前記試験部により良品と判定された半
   導体装置を収納する良品収納箇所と、前記試験部により
   不良品と判定された半導体装置を収納する不良品収納箇
   所とを設け、 前記試験部の試験結果に基づいて良品または不良品、お
   よびそれらの程度に対応した等級であるカテゴリに前記
   半導体装置を分類し、この分類結果に基づいて前記半導
   体装置を前記良品収納箇所または前記不良品収納箇所の
   いずれかにそれぞれ所定の順序で収納し、前記分類結果
   を前記所定の順序で特定される前記収納箇所内の収納位
   置に対応させて前記記憶手段のテーブルに格納させるテ
   ストハンドラシステムの制御方法。