JPS6095930A - 集積回路試験システム及び集積回路装置 - Google Patents

集積回路試験システム及び集積回路装置

Info

Publication number
JPS6095930A
JPS6095930A JP58202658A JP20265883A JPS6095930A JP S6095930 A JPS6095930 A JP S6095930A JP 58202658 A JP58202658 A JP 58202658A JP 20265883 A JP20265883 A JP 20265883A JP S6095930 A JPS6095930 A JP S6095930A
Authority
JP
Japan
Prior art keywords
test
integrated circuit
program
type
test program
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58202658A
Other languages
English (en)
Other versions
JPH0658925B2 (ja
Inventor
Soichi Suzuki
鈴木　荘一
Takao Futahara
蓋原　崇夫
Mitsuo Fujii
藤井　美津男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP58202658A priority Critical patent/JPH0658925B2/ja
Priority to EP84112834A priority patent/EP0144680B1/en
Priority to DE8484112834T priority patent/DE3475740D1/de
Priority to US06/664,764 priority patent/US4691287A/en
Publication of JPS6095930A publication Critical patent/JPS6095930A/ja
Publication of JPH0658925B2 publication Critical patent/JPH0658925B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31908—Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/006—Identification
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H01L2223/5444—Marks applied to semiconductor devices or parts containing identification or tracking information for electrical read out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は集積回路（Ｉｃという）の試験システム及び集
積回路装置に関する。
〔発明の技術的背景とその問題点〕
一般にＩＣの試験を行なうに当っては、テストされるデ
バイス（被測定ＩＣ）の品種が変わると、その都度作業
者が第１図の如く該品種（現在テスト中のＩＣの品種）
のテスト用プログラム（テストプログラム）を、紙テー
プｌ。
磁気テープ２．フロッピディスク３．ディスク４等のプ
ログラムの保管媒体から捜し出し、テストシステム５に
読み込ませてテストを実行している。第１図において６
はテスタ本体、２はテスタ制御用端末装置、８はテスト
テバイス（テストされるデバイス）である。
しかし上記のような方法では、作業者がテストデバイス
の品種を正確に認識して該品種のテストプログラムを捜
し出し、テストシステムに読み込ませる必要があるため
、品種交換毎に人手と時間がかかる。また異品種が混入
していてもこれを不良と判定するため、予め品種別に分
類しておく必要がある。このため少量多品種生産の場合
、作業が繁雑で紛られしく作業効率が悪い。その上、今
後デバイスのカスタム化か進み更に少量品種化の傾向が
促進されてくると、１０ツト中に複数品種製造され、品
種間の分類をせずに製品化することが不可欠の技術とな
ってくるが、従来技術ではこれに対応することは不可能
であった。
〔発明の目的〕
本発明は上詑冥悄に鑑みてなされたもので、ＩＣ製品の
品種切換えの際、人手によるテストプログラム゛ロード
の作業が不要になるはかりでなく、品種間の分類をせず
に製品化することか可能となり、省力化及び大幅なテス
ト効率向上が図れる集積回路試験システムを提供しよう
と・するものである。同時に、このようなシステムに適
する集積回路装置を提供しようとするものである。
〔発明の概要〕
本発明は上記目的を達成するために、ＩＣ内部にもたせ
た固有の情報（例えば品種を特定できる情報〕により、
現在テスト中のＩＣのテストプログラムを自動的にロー
ディングさせ、テストを行なうようにしたものである。
〔発明の冥施例〕
以下図面を参照して本発明の一冥施例を説明する。第２
図は品種を区別する情報源（この場合複数ビットのＲＯ
Ｍ）Ｊ　！ｌを内蔵したＩＣチップ１１で、ＪＪはＩＣ
内部回路、１４はパッドで、このうち１４．．１４ｍは
電源ＶＤＤ用パッド、１４．は電源Ｖｓｓ用パッド、１
４゜、〜Ｊ　＃、ｎ　はＩＣ品種区別情報導出用パッド
である。第３図は第２°図のチップの実装製品で、２１
は本体ｇ’　２２、〜２２．はパッド１４．〜５４、に
対応する外部導出ビン、２亀・、〜’ｅ２ｏｎ　はパッ
ドｌ　４ｏ、　〜Ｉ　ｄｅｎに対応する外部導出ビンで
ある。
本発明によるシステムでは、デバイス〔テストされるＩ
Ｃ即ち例えばＩＣチップＩｆあるいは本体２１〕内に品
種を区別する情報源として何ピットかのメモリ部例えば
Ｒ（ＪＭｊｊ？を設け、ウェハテストであればその信号
読み出し用バッドｌ　４６．−１４６１１　及び電源１
４．〜１４．等を、あるいは製品テストであれば他のビ
ン及び電源２２．〜２２．等を一定位置に決めておく。
そしてウェハテストあるいは製品テストに応じて上記デ
バイス１１あるいは２１に、テストスタート時にテスタ
（第４図）から特定の信号が入力されて、デバイスＪＪ
あるいは２１ｊ７３のＲＵＭ　Ｊ　２から品種を区別す
る情報を読み出す。
この１＃報から記憶装置内の該品種に対応するテストプ
ログラムを指示して（第６図）、必要なら縞５図のフロ
ーチャートにあるように自動的にテスタ内に上記テスト
プログラムをローディンＮ−＋スー矛ｔ、イキフｈ４ル
曲餡弐剖　卆バ１１の分類か行なわれるものである。
第４図は上記テストシステムの具体例であり、３１はテ
スタ、３２は各ＩＣ品番のテストプログラム（第６図参
照）をそなえた記憶装置、３３は円部記憶装置をそなえ
た制御部（例えばｃｐ、。
に対応）、３４は（ｈ号発生部、３５は他号解読部、３
６はテストデバイスｌｌあるいは２１の測定系である。
第５図は第４図の動作例を示す。まずテストデバイスＥ
ｌあるいは２１をｂ「足位置にセットする。そ（してテ
ストデバイスＪｌあるいは２１と測定系３６とのコンタ
クトが行なわれる。制御ｉＪＪは他号発生部３４および
測定系３６を通してテストデバイス＆ｌあるいは２１に
電源覧圧ＶＤＤ　、　Ｖｓｓを印那し、特定の入力信号
つまり品細区別情報取出し入力をテストデバイス１１あ
るいは２１に与える。制御ｓ３３は測定系３６および他
号解読部３５を通してテストデバイスからの、応答（ｂ
号に応じ一′Ｃ該当するテストプログラムを指示（認識
）する（第６図参照）。
次に制御部３３は、自己の内部記憶装置にテストプログ
ラムがロードされているか否かを判断する。その結果”
ＮＯ″（否）であれば、記憶装置３２から該当するテス
トプログラムのローディングを行ない、伯号発生部３−
１測足系３６−（ｈ号解読部３５を介してテストデバイ
ス５１あるいは２１のテストを実行する。もし上記制御
部３３の内部記憶装置に既にテストプログラムがロード
されていた際には、そのテストプログラムが該当品種つ
まり現在テスト中のテストデバイスの品種か否かを判断
する。その結果″ＮＯ＃であれば、記憶装置３２から該
当するテストプログラムのローディングを行なってテス
トを実行する。一方’Ｙｅｓ　’の判断結果であれば、
前からローダイングされているテストプログラムは該当
プログラムであるから、この場合は記憶装置１ｆ３２か
られざわざテストプログラムのローディングを行なう必
要がないから（アンロープインク）、そのままテストを
実行し、品種の分類を行なうものである。
〔発明の効果〕
以上説明した如く本発明によれば、ＩＣ内の同頁の情報
により、テストシステムが目動的にロードすべき記憶装
置内のテストプログラムを指定し、ローティングまたは
アンローディングの実行を行なうため、品種切換え時に
人手を会する必要がないのはもとより、品種間の分類を
セずに製品化し、最終テストの段階で品種別に分類する
ことも可能となる。これによって省力化及び大幅なテス
ト効果向上が図れるのみならず、今後ま丁ま丁カスタム
化し、生機多品種化するデバイスのテストに有益な技術
となるものである。
【図面の簡単な説明】
第１図は従来のＩＣの試験システムの構成図、鵠２図は
本発明の一英ＩＲＡ例に用いるテストデバイスのＩＣチ
ップの平面図、第３図は同完成品の平面図、第４・図は
同実施例のシステムを示す構成図、爾５図は同構成の作
用を示すフローチャート、第６図は同作用の説明に用い
る品種グログラムの指定状態を示す図である。 １１・・・ｌＣチップ（テストデバイス）、１２・・・
１０Ｍ％　１４・・・パッド、１−０１〜Ｊ４ｎ　・・
・ＩＣ品種区別ｔｌｖ報擲出用パッド、２１・・・１０
本体（テストデバイス）％　２２゜、〜２２６ｎ　・・
・ＩＣ品種区別情味導出用ビン、３２・・・記憶装置１
．３ｊ・・・制御部、３４・・・伯号発生部、３５・・
・信号解し一柚１．？６・・・測定系。 出馳人代理人　弁理士　鈴　江　武　彦星図 ら 第　２　口 ｆｓ４図 第３門 ３フ 第５０ 第６１”１

Claims (1)

  1. 【特許請求の範囲】 ０）　被測冗集積回路の内部にもたせたｎｉｌ記集積回
    路の種別に関する固有のＩＣ報を読み出しかつ前記種別
    を利足する手段を設け、複数個の集積回路のテストプロ
    グラムを格納した記憶手段を設け、６１■記判定された
    集積回路の種別に応じたテストプログラムを前記記憶手
    段から取り出し、テストヲ冥行するようにしたこと七特
    徴とする集積回路試験システム。 （２）　前記固有の情報は、前記果柄回路の内部（３）
    前ｉじ記憶手段からローディングされたテストシステム
    。 Ｉｔ％　伽≦シ４１；＋鋳口袋も１−７　ｃ＋＋Ｉ−ｗ
    −’を五υ−＾シ誓ｓ　＋？ｉ；也善積するメモリ部と
    、前記情報を集積回路外部に読み出すイＳ号読み出し用
    パッドとを備えることを特徴とする集積回路装置。
JP58202658A 1983-10-31 1983-10-31 集積回路試験装置 Expired - Lifetime JPH0658925B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP58202658A JPH0658925B2 (ja) 1983-10-31 1983-10-31 集積回路試験装置
EP84112834A EP0144680B1 (en) 1983-10-31 1984-10-24 Ic device and a system for testing the same
DE8484112834T DE3475740D1 (en) 1983-10-31 1984-10-24 Ic device and a system for testing the same
US06/664,764 US4691287A (en) 1983-10-31 1984-10-25 IC device and a system for testing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58202658A JPH0658925B2 (ja) 1983-10-31 1983-10-31 集積回路試験装置

Publications (2)

Publication Number Publication Date
JPS6095930A true JPS6095930A (ja) 1985-05-29
JPH0658925B2 JPH0658925B2 (ja) 1994-08-03

Family

ID=16460992

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58202658A Expired - Lifetime JPH0658925B2 (ja) 1983-10-31 1983-10-31 集積回路試験装置

Country Status (4)

Country Link
US (1) US4691287A (ja)
EP (1) EP0144680B1 (ja)
JP (1) JPH0658925B2 (ja)
DE (1) DE3475740D1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61256647A (ja) * 1985-05-09 1986-11-14 Nec Corp 半導体装置の検査方法
JPH01100943A (ja) * 1987-10-13 1989-04-19 Nec Corp マスタースライス方式の半導体集積回路装置
JPH04343242A (ja) * 1991-05-21 1992-11-30 Nec Yamagata Ltd Ｌｓｉテストシステム
JP2014085180A (ja) * 2012-10-22 2014-05-12 Murata Mfg Co Ltd 電子部品の検査装置、検査方法、及び検査プログラム

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5043910A (en) * 1985-04-19 1991-08-27 Graphtec Kabushikikaisha Printed circuit board function testing system
US4841456A (en) * 1986-09-09 1989-06-20 The Boeing Company Test system and method using artificial intelligence control
US4853628A (en) * 1987-09-10 1989-08-01 Gazelle Microcircuits, Inc. Apparatus for measuring circuit parameters of a packaged semiconductor device
DE58903298D1 (de) * 1989-06-29 1993-02-25 Siemens Ag Schaltungsanordnung zur identifikation integrierter halbleiterschaltkreise.
DE58903184D1 (de) * 1989-06-29 1993-02-11 Siemens Ag Schaltungsanordung zur identifikation integrierter halbleiterschaltkreise.
JP2888081B2 (ja) * 1993-03-04 1999-05-10 日本電気株式会社 半導体記憶装置
US5360747A (en) * 1993-06-10 1994-11-01 Xilinx, Inc. Method of reducing dice testing with on-chip identification
JP2786152B2 (ja) * 1996-04-25 1998-08-13 日本電気アイシーマイコンシステム株式会社 半導体集積回路装置
KR101003116B1 (ko) 2008-08-08 2010-12-21 주식회사 하이닉스반도체 패드를 제어하는 반도체 메모리 장치 및 그 장치가 장착된 멀티칩 패키지
KR101143443B1 (ko) * 2010-03-29 2012-05-23 에스케이하이닉스 주식회사 반도체 장치 및 그 리페어 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5925258A (ja) * 1982-07-30 1984-02-09 Fujitsu Ltd 半導体集積回路装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2631483A1 (de) * 1976-07-13 1978-01-19 Siemens Ag Verfahren zum pruefen von steckbaren einheiten in einem rechnergesteuerten pruefgeraet
US4070565A (en) * 1976-08-18 1978-01-24 Zehntel, Inc. Programmable tester method and apparatus
US4517661A (en) * 1981-07-16 1985-05-14 International Business Machines Corporation Programmable chip tester having plural pin unit buffers which each store sufficient test data for independent operations by each pin unit
US4493045A (en) * 1981-10-19 1985-01-08 Fairchild Camera & Instrument Corp. Test vector indexing method and apparatus
US4488354A (en) * 1981-11-16 1984-12-18 Ncr Corporation Method for simulating and testing an integrated circuit chip

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5925258A (ja) * 1982-07-30 1984-02-09 Fujitsu Ltd 半導体集積回路装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61256647A (ja) * 1985-05-09 1986-11-14 Nec Corp 半導体装置の検査方法
JPH01100943A (ja) * 1987-10-13 1989-04-19 Nec Corp マスタースライス方式の半導体集積回路装置
JPH04343242A (ja) * 1991-05-21 1992-11-30 Nec Yamagata Ltd Ｌｓｉテストシステム
JP2014085180A (ja) * 2012-10-22 2014-05-12 Murata Mfg Co Ltd 電子部品の検査装置、検査方法、及び検査プログラム

Also Published As

Publication number Publication date
EP0144680A1 (en) 1985-06-19
US4691287A (en) 1987-09-01
EP0144680B1 (en) 1988-12-21
DE3475740D1 (en) 1989-01-26
JPH0658925B2 (ja) 1994-08-03

Similar Documents

Publication Publication Date Title
JPS6095930A (ja) 集積回路試験システム及び集積回路装置
US6563331B1 (en) Test and burn-in apparatus, in-line system using the test and burn-in apparatus, and test method using the in-line system
CN111209152B (zh) Dram芯片老化测试设备、方法、计算机设备及存储介质
JP2002538465A (ja) 単一のテスターチャンネルを使用して複数のデバイスの同時テストを行うための分散型インターフェース
EP1173853B1 (en) Failure capture apparatus and method for automatic test equipment
US20030033566A1 (en) Internal cache for on chip test data storage
CN103336935B (zh) 一种探针卡识别装置和方法
TW200536033A (en) Auto recovery wafer testing apparatus and wafer testing method
TWI686810B (zh) 記憶體晶片超頻測試方法
JPH06119799A (ja) メモリ試験装置
US20070061659A1 (en) Methods for testing a plurality of semiconductor devices in parallel and related apparatus
CN112309492A (zh) 内存芯片超频测试模块及其方法
JPS6053043A (ja) 半導体集積回路装置
CN112317352B (zh) 记忆体晶片超频测试方法
JP3805188B2 (ja) 複合メモリモジュールおよびその選別方法
JPH0252446A (ja) 集積回路の試験装置
KR20060029841A (ko) 변형된 입출력용 인쇄회로패턴을 갖는 반도체 소자검사장치의 검사보오드 및 이를 이용한 검사방법
JP2003016798A (ja) メモリテスト方法および多層メモリ
JP2629785B2 (ja) 半導体記憶回路装置の検査装置
JPH0572245A (ja) プローブ接触状態判別装置
JPS62169342A (ja) メモリｉｃテスト装置
JPH05256914A (ja) テスト回路
JPH0450536B2 (ja)
JP2002181886A (ja) 部品ハンドラ、ｉｃ測定システム、ｉｃの分別方法
JPH03138956A (ja) ハンドラ