JP2013196713A - 半導体装置の試験方法 - Google Patents
半導体装置の試験方法 Download PDFInfo
- Publication number
- JP2013196713A JP2013196713A JP2012060095A JP2012060095A JP2013196713A JP 2013196713 A JP2013196713 A JP 2013196713A JP 2012060095 A JP2012060095 A JP 2012060095A JP 2012060095 A JP2012060095 A JP 2012060095A JP 2013196713 A JP2013196713 A JP 2013196713A
- Authority
- JP
- Japan
- Prior art keywords
- data
- semiconductor memory
- test
- output
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【解決手段】パッケージ10内に複数の半導体メモリチップ20A、20Bを有し、複数の半導体メモリチップは、チップ選択の端子CSA,CSBを除いて、パッケージの端子に共通に接続され、試験時には、入出力データを圧縮して入出力する機能を有する半導体装置1の試験方法であって、パッケージ外から圧縮して入力し、1個の半導体メモリチップに書き込んだ試験データを、1個の半導体メモリチップから圧縮せずに読み出して、他の半導体メモリチップに書き込む。
【選択図】図5
Description
このような圧縮機能を使用することで、同じ条件ならば同時測定数が拡大される。
図1は、半導体装置の試験方法を説明する図である。
図7は、実施形態の半導体装置の試験方法における、データの書込み、転送および読み出しを説明する図である。
図6および図7を参照して実施形態の半導体装置の試験方法を説明する。
10 パッケージ
20、20A、20B 半導体メモリチップ
21、21A、21B チップ電極パッド
22 パッケージ電極パッド
23 端子
30、30A、30B メモリセル
310−31n、31A0−31An、31B0−31Bn セレクタ
32 出力バッファ
330−33n、33A0−33An、33B0−33Bn XOR回路
34、34A、34B AND回路
35、35A、35B Hi−Z制御回路
360−36n、36A0−36An、36B0−36Bn 入力Tr
370−37n、37A0−37An、37B0−37Bn 入力バッファ
380−38n、38A0−38An、38B0−38Bn 出力Tr
390−39n、39A0−39An、39B0−39Bn 出力バッファ
100 試験装置
Claims (5)
- 同一パッケージ内に複数の半導体メモリチップを有し、前記複数の半導体メモリチップは、チップ選択の端子を除いて、前記パッケージの端子に共通に接続され、試験時には、入出力データを圧縮して入出力する機能を有する半導体装置の試験方法であって、
前記パッケージ外から圧縮して入力し、1個の前記半導体メモリチップに書き込んだ試験データを、前記1個の半導体メモリチップから圧縮せずに読み出して、他の前記半導体メモリチップに書き込むことを、含む半導体装置の試験方法。 - 前記同一パッケージ内に3個以上の前記半導体メモリチップを有する場合には、前記他の半導体メモリチップに書き込まれた前記試験データを、前記他の半導体メモリチップから圧縮せずに読み出して、さらに他の前記半導体メモリチップに書き込むことを、含む請求項1記載の半導体装置の試験方法。
- 前記パッケージ外から前記試験データを圧縮して入力する前に、前記パッケージ外から圧縮して初期化データを入力して、1個の前記半導体メモリチップに書き込み、書き込んだ前記初期化データを圧縮せずに読み出して、他の前記半導体メモリチップに書き込む動作を行って、前記複数の半導体メモリチップに前記初期化データを書き込む初期化動作を行う、請求項1または2記載の半導体装置の試験方法。
- 前記試験データは、前記初期化データの反転データである請求項1から3のいずれか1項記載の半導体装置の試験方法。
- 前記他の半導体メモリチップに書き込まれた前記試験データを、圧縮して前記パッケージ外に読み出し、圧縮して前記パッケージ外から入力した元の前記試験データと照合することを、含む請求項1から4のいずれか1項記載の半導体装置の試験方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012060095A JP2013196713A (ja) | 2012-03-16 | 2012-03-16 | 半導体装置の試験方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012060095A JP2013196713A (ja) | 2012-03-16 | 2012-03-16 | 半導体装置の試験方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013196713A true JP2013196713A (ja) | 2013-09-30 |
Family
ID=49395467
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012060095A Pending JP2013196713A (ja) | 2012-03-16 | 2012-03-16 | 半導体装置の試験方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013196713A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112631216A (zh) * | 2020-12-11 | 2021-04-09 | 江苏晶度半导体科技有限公司 | 一种基于dqn和dnn孪生神经网络算法的半导体测试封装生产线性能预测控制系统 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0362245A (ja) * | 1989-07-31 | 1991-03-18 | Nec Corp | 半導体集積回路 |
JPH04275654A (ja) * | 1991-03-01 | 1992-10-01 | Nec Corp | 情報処理装置の記憶部診断方式 |
JP2006073153A (ja) * | 2004-09-06 | 2006-03-16 | Renesas Technology Corp | 入出力縮退回路 |
JP2006085770A (ja) * | 2004-09-14 | 2006-03-30 | Toshiba Corp | 半導体記憶装置 |
US20090153176A1 (en) * | 2007-12-13 | 2009-06-18 | Elpida Memory, Inc. | Semiconductor device |
JP2009289374A (ja) * | 2008-05-30 | 2009-12-10 | Elpida Memory Inc | 半導体記憶装置、及び該半導体記憶装置のテスト方法 |
JP2010040082A (ja) * | 2008-08-01 | 2010-02-18 | Elpida Memory Inc | 半導体記憶装置及び半導体記憶装置のテスト方法 |
JP2012014771A (ja) * | 2010-06-30 | 2012-01-19 | Elpida Memory Inc | 半導体装置 |
-
2012
- 2012-03-16 JP JP2012060095A patent/JP2013196713A/ja active Pending
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0362245A (ja) * | 1989-07-31 | 1991-03-18 | Nec Corp | 半導体集積回路 |
JPH04275654A (ja) * | 1991-03-01 | 1992-10-01 | Nec Corp | 情報処理装置の記憶部診断方式 |
JP2006073153A (ja) * | 2004-09-06 | 2006-03-16 | Renesas Technology Corp | 入出力縮退回路 |
JP2006085770A (ja) * | 2004-09-14 | 2006-03-30 | Toshiba Corp | 半導体記憶装置 |
US20090153176A1 (en) * | 2007-12-13 | 2009-06-18 | Elpida Memory, Inc. | Semiconductor device |
JP2009146493A (ja) * | 2007-12-13 | 2009-07-02 | Elpida Memory Inc | Mcp半導体記憶装置とそのテスト方法 |
JP2009289374A (ja) * | 2008-05-30 | 2009-12-10 | Elpida Memory Inc | 半導体記憶装置、及び該半導体記憶装置のテスト方法 |
JP2010040082A (ja) * | 2008-08-01 | 2010-02-18 | Elpida Memory Inc | 半導体記憶装置及び半導体記憶装置のテスト方法 |
JP2012014771A (ja) * | 2010-06-30 | 2012-01-19 | Elpida Memory Inc | 半導体装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112631216A (zh) * | 2020-12-11 | 2021-04-09 | 江苏晶度半导体科技有限公司 | 一种基于dqn和dnn孪生神经网络算法的半导体测试封装生产线性能预测控制系统 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9638751B2 (en) | Parallel test device and method | |
JP2004234770A (ja) | 半導体記憶装置とテスト方法 | |
US7971117B2 (en) | Test circuits of semiconductor memory device for multi-chip testing and method for testing multi chips | |
JP2004528669A (ja) | 試験および修復のための、回路および方法 | |
US20090303814A1 (en) | Integrated circuit that stores defective memory cell addresses | |
US9640279B1 (en) | Apparatus and method for built-in test and repair of 3D-IC memory | |
US8074144B2 (en) | Semiconductor storage device | |
US7624317B2 (en) | Parallel bit test circuit and method for semiconductor memory device | |
US20080168316A1 (en) | Parallel bit test apparatus and parallel bit test method capable of reducing test time | |
US7487414B2 (en) | Parallel bit test circuits for testing semiconductor memory devices and related methods | |
WO2006063850A2 (en) | Random access memory having test circuit with test data compression | |
US11531584B2 (en) | Memory device and test operation thereof | |
KR20100024588A (ko) | 돈 캐어 기능을 갖는 테스트 수행회로를 가지는 반도체 메모리 장치 | |
JP2008299925A (ja) | 半導体メモリ | |
US9618575B2 (en) | Semiconductor device having plural data input/output terminals configured for write test and read test operations | |
JP2012038377A (ja) | 半導体装置及びその試験方法 | |
KR100192590B1 (ko) | 반도체 메모리 장치의 병렬 비트 테스트회로 | |
JP2013196713A (ja) | 半導体装置の試験方法 | |
US7302622B2 (en) | Integrated memory having a test circuit for functional testing of the memory | |
KR20130076121A (ko) | 반도체 메모리 장치의 병렬 테스트 회로 및 병렬 테스트 방법 | |
US10460769B2 (en) | Memory device including error detection circuit | |
KR101212737B1 (ko) | 반도체 메모리 장치 | |
KR100871691B1 (ko) | 병렬 비트 테스트 방법 및 그 방법을 사용하는 반도체메모리 장치 | |
US11410742B1 (en) | Microelectronic device testing, and related devices, systems, and methods | |
JP2011065686A (ja) | システムインパッケージとその試験方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141202 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20150612 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151015 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151110 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160329 |