JP2003279626A - 半導体ｉｃ素子の検査工程の損失要因自動分析管理システムとその方法 - Google Patents
半導体ｉｃ素子の検査工程の損失要因自動分析管理システムとその方法Info
- Publication number
- JP2003279626A JP2003279626A JP2002137569A JP2002137569A JP2003279626A JP 2003279626 A JP2003279626 A JP 2003279626A JP 2002137569 A JP2002137569 A JP 2002137569A JP 2002137569 A JP2002137569 A JP 2002137569A JP 2003279626 A JP2003279626 A JP 2003279626A
- Authority
- JP
- Japan
- Prior art keywords
- inspection
- data
- time
- time data
- loss factor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
- G06Q10/00—Administration; Management
- G06Q10/04—Forecasting or optimisation specially adapted for administrative or management purposes, e.g. linear programming or "cutting stock problem"
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
- G01R31/2834—Automated test systems [ATE]; using microprocessors or computers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
- G11C2029/5606—Error catch memory
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Theoretical Computer Science (AREA)
- Business, Economics & Management (AREA)
- Human Resources & Organizations (AREA)
- Strategic Management (AREA)
- Economics (AREA)
- Software Systems (AREA)
- Tourism & Hospitality (AREA)
- Development Economics (AREA)
- Entrepreneurship & Innovation (AREA)
- Marketing (AREA)
- Operations Research (AREA)
- Quality & Reliability (AREA)
- Game Theory and Decision Science (AREA)
- General Business, Economics & Management (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【課題】 検査工程で発生する損失要因を自動的に分析
し管理する損失要因自動分析管理システム及びその方法
を提供する。 【解決手段】 複数の検査サイクル各々に対して、検査
工程の進行によってリアルタイムで原始データを生成す
る（５１）。そして、複数の検査サイクル各々に対し、
原始データに基づいて検査時間データ及びインデックス
時間データを生成する（５２）。次に、生成された原始
データと検査時間データ及びインデックス時間データに
基づいて損失時間データを算出し（５３）、算出された
データを検査工程データを生成し格納する（５４）。そ
の後、格納された検査工程データを分析し（５５）、使
用者インタフェースに出力する。
し管理する損失要因自動分析管理システム及びその方法
を提供する。 【解決手段】 複数の検査サイクル各々に対して、検査
工程の進行によってリアルタイムで原始データを生成す
る（５１）。そして、複数の検査サイクル各々に対し、
原始データに基づいて検査時間データ及びインデックス
時間データを生成する（５２）。次に、生成された原始
データと検査時間データ及びインデックス時間データに
基づいて損失時間データを算出し（５３）、算出された
データを検査工程データを生成し格納する（５４）。そ
の後、格納された検査工程データを分析し（５５）、使
用者インタフェースに出力する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路
（ＩＣ）素子の検査技術に関し、より詳しくは、半導体
ＩＣ素子の検査工程で検査システムの損失要因を自動的
に分析し管理する損失要因自動分析管理システム及びそ
の方法に関する。
（ＩＣ）素子の検査技術に関し、より詳しくは、半導体
ＩＣ素子の検査工程で検査システムの損失要因を自動的
に分析し管理する損失要因自動分析管理システム及びそ
の方法に関する。
【０００２】
【従来の技術】半導体ＩＣ素子は、回路設計、ウェーハ
製造、組立工程を経て完成され、出荷する前に電気的性
能及び信頼性を検査する検査工程を経る。ＩＣ素子の性
能検査は、大きくＤＣテストと、ＡＣテストと、機能テ
ストとに分けられる。ＤＣテストは、ＩＣ素子の直流特
性を検査するもので、開放／短絡（open/short）テス
ト、入力電流、出力電圧、電源電流などを測定する。Ａ
Ｃテストは、ＩＣ素子のタイミングを測定するもので、
入力端子にパルス信号を印加して、入出力運搬遅延時間
（access time）、出力信号の開始時間と終了時間など
の動作特性を測定する。機能テストは、例えば、メモリ
ＩＣ素子の場合、メモリの実際動作速度で各メモリセル
の読み取り／書込み機能や相互干渉などをテストするも
のであり、パターン発生器で作られた検査パターンを規
定のレベルに変換したパルスを、被検査ＩＣ素子、すな
わちＤＵＴ（device under unit）に印加し、ＤＵＴの
出力信号を規定レベルと比較する。この比較結果を、パ
ターン発生器で発生した出力期待パターンと比較し、動
作の良否を検査する。一般的にＡＣテストと機能テスト
を兼ねたダイナミック機能テストが実施される。
製造、組立工程を経て完成され、出荷する前に電気的性
能及び信頼性を検査する検査工程を経る。ＩＣ素子の性
能検査は、大きくＤＣテストと、ＡＣテストと、機能テ
ストとに分けられる。ＤＣテストは、ＩＣ素子の直流特
性を検査するもので、開放／短絡（open/short）テス
ト、入力電流、出力電圧、電源電流などを測定する。Ａ
Ｃテストは、ＩＣ素子のタイミングを測定するもので、
入力端子にパルス信号を印加して、入出力運搬遅延時間
（access time）、出力信号の開始時間と終了時間など
の動作特性を測定する。機能テストは、例えば、メモリ
ＩＣ素子の場合、メモリの実際動作速度で各メモリセル
の読み取り／書込み機能や相互干渉などをテストするも
のであり、パターン発生器で作られた検査パターンを規
定のレベルに変換したパルスを、被検査ＩＣ素子、すな
わちＤＵＴ（device under unit）に印加し、ＤＵＴの
出力信号を規定レベルと比較する。この比較結果を、パ
ターン発生器で発生した出力期待パターンと比較し、動
作の良否を検査する。一般的にＡＣテストと機能テスト
を兼ねたダイナミック機能テストが実施される。
【０００３】このようなＩＣ素子の検査工程は、半導体
素子の生産で多くの費用と時間を必要とする。ＩＣ素子
の検査には、複雑で且つ高価の検査システムが必要であ
り、高効率のＩＣハンドラーを使用しなければならな
い。半導体ＩＣ素子の機能が向上するに伴って検査工程
にかかるコストも徐々に高まり、検査時間も長くなって
いる。したがって、検査システムに損失要因が発生すれ
ば、製品の収率に大きな影響を及ぼし、生産性を左右す
る主要変数となる。ＩＣ素子の検査工程は、通常ロット
（ｌｏｔ）単位で行われ、一つのロットには約１，００
０個以上のＩＣ素子が含まれる。一つのロットを検査す
る過程で、検査システムの実稼働、ローディング、イン
デックス、アンローディング、瞬間停止、故障修理、ロ
ット交替、再検査時間など多くの損失時間が発生する。
素子の生産で多くの費用と時間を必要とする。ＩＣ素子
の検査には、複雑で且つ高価の検査システムが必要であ
り、高効率のＩＣハンドラーを使用しなければならな
い。半導体ＩＣ素子の機能が向上するに伴って検査工程
にかかるコストも徐々に高まり、検査時間も長くなって
いる。したがって、検査システムに損失要因が発生すれ
ば、製品の収率に大きな影響を及ぼし、生産性を左右す
る主要変数となる。ＩＣ素子の検査工程は、通常ロット
（ｌｏｔ）単位で行われ、一つのロットには約１，００
０個以上のＩＣ素子が含まれる。一つのロットを検査す
る過程で、検査システムの実稼働、ローディング、イン
デックス、アンローディング、瞬間停止、故障修理、ロ
ット交替、再検査時間など多くの損失時間が発生する。
【０００４】しかしながら、従来の検査工程では、この
ような損失要因を作業者が手作業で計算したり経験だけ
に依存していた。したがって、損失要因データが作業者
毎に互いに異なり、信頼性が低下するだけでなく、追跡
できない損失要因データも発生するため、損失要因を分
析し管理することが不可能であった。半導体集積回路素
子が高性能の少量生産方式で製造販売され、市場適時性
（time-to-market）の要求が徐々に高まるに応じて、検
査工程の生産性と収率向上は、必然的な課題となるに至
り、検査工程の損失を最大限低減し、検査システムの設
備稼動率を最適化することが切実に要請されている。
ような損失要因を作業者が手作業で計算したり経験だけ
に依存していた。したがって、損失要因データが作業者
毎に互いに異なり、信頼性が低下するだけでなく、追跡
できない損失要因データも発生するため、損失要因を分
析し管理することが不可能であった。半導体集積回路素
子が高性能の少量生産方式で製造販売され、市場適時性
（time-to-market）の要求が徐々に高まるに応じて、検
査工程の生産性と収率向上は、必然的な課題となるに至
り、検査工程の損失を最大限低減し、検査システムの設
備稼動率を最適化することが切実に要請されている。
【０００５】また、いろいろな種類の半導体ＩＣ素子を
大量で生産、販売する製造メーカでは、数多くの検査器
を使用するが、ＩＣ素子別に及び／または検査器別に検
査工程を效率的に管理し分析することが必要である。
大量で生産、販売する製造メーカでは、数多くの検査器
を使用するが、ＩＣ素子別に及び／または検査器別に検
査工程を效率的に管理し分析することが必要である。
【０００６】
【発明が解決しようとする課題】本発明の目的は、検査
工程で発生する損失要因を自動的に分析し管理する損失
要因自動分析管理システム及びその方法を提供すること
にある。本発明の他の目的は、検査システムの損失に迅
速に対処すると共に、検査システムの設備稼動率を向上
させる損失要因自動分析管理システム及びその方法を提
供することにある。本発明のさらに他の目的は、検査工
程で発生する多様な時間データを正確で且つ迅速に集計
し管理する損失要因自動分析管理システム及びその方法
を提供することにある。
工程で発生する損失要因を自動的に分析し管理する損失
要因自動分析管理システム及びその方法を提供すること
にある。本発明の他の目的は、検査システムの損失に迅
速に対処すると共に、検査システムの設備稼動率を向上
させる損失要因自動分析管理システム及びその方法を提
供することにある。本発明のさらに他の目的は、検査工
程で発生する多様な時間データを正確で且つ迅速に集計
し管理する損失要因自動分析管理システム及びその方法
を提供することにある。
【０００７】
【課題を解決するための手段】本発明に係る検査工程損
失要因自動分析及び管理システムは、互いに異なる複数
の半導体ＩＣ素子を複数の検査器を使用してロット単位
で検査する半導体ＩＣ検査工程で発生する損失要因を分
析し管理する。前記ロットは、同じ半導体ＩＣ素子複数
個が所定の個数で含まれ、前記ロット単位の検査工程で
は、複数の検査サイクルが順次的に進行しながら実施さ
れる。損失要因自動分析管理システムは、（Ａ）複数の
検査サイクル各々に対して検査結果を確認し、再検査を
するか否かを判定する手段と、（Ｂ）ロット単位に含ま
れた被検査ＩＣ素子を検査ヘッドにローディングし、検
査結果によってＩＣ素子を分類し検査ヘッドからアンロ
ーディングするＩＣ素子ローディング／アンローディン
グ手段と、（Ｃ）検査工程の進行過程で発生する時間デ
ータに基づいて原始データを生成する原始データ生成手
段と、（Ｄ）原始データに基づいて検査時間データ及び
インデックス時間データを算出し、損失時間データを算
出するデータ算出手段と、（Ｅ）原始データ及び算出さ
れたデータを格納するデータ格納手段と、（Ｆ）原始デ
ータ及び算出されたデータを、複数のロット、複数の検
査器、ＩＣ素子ローディング／アンローディング手段に
よって分析し、使用者インタフェースを介して出力する
データ分析及び出力手段とを備えている。
失要因自動分析及び管理システムは、互いに異なる複数
の半導体ＩＣ素子を複数の検査器を使用してロット単位
で検査する半導体ＩＣ検査工程で発生する損失要因を分
析し管理する。前記ロットは、同じ半導体ＩＣ素子複数
個が所定の個数で含まれ、前記ロット単位の検査工程で
は、複数の検査サイクルが順次的に進行しながら実施さ
れる。損失要因自動分析管理システムは、（Ａ）複数の
検査サイクル各々に対して検査結果を確認し、再検査を
するか否かを判定する手段と、（Ｂ）ロット単位に含ま
れた被検査ＩＣ素子を検査ヘッドにローディングし、検
査結果によってＩＣ素子を分類し検査ヘッドからアンロ
ーディングするＩＣ素子ローディング／アンローディン
グ手段と、（Ｃ）検査工程の進行過程で発生する時間デ
ータに基づいて原始データを生成する原始データ生成手
段と、（Ｄ）原始データに基づいて検査時間データ及び
インデックス時間データを算出し、損失時間データを算
出するデータ算出手段と、（Ｅ）原始データ及び算出さ
れたデータを格納するデータ格納手段と、（Ｆ）原始デ
ータ及び算出されたデータを、複数のロット、複数の検
査器、ＩＣ素子ローディング／アンローディング手段に
よって分析し、使用者インタフェースを介して出力する
データ分析及び出力手段とを備えている。
【０００８】また、損失要因自動分析管理システムは、
（Ａ）ロット各々に対応する検査プログラムにより駆動
される複数の検査器と、検査器に被検査ＩＣ素子をロー
ディングし、検査結果によってＩＣ素子を分類しアンロ
ーディングするＩＣ素子ローディング／アンローディン
グ手段とを各々含む複数の検査システムと、（Ｂ）複数
の検査システムで発生する時間データを、複数のロッ
ト、複数の検査サイクル別に統合処理し、格納するデー
タ格納手段を含むサーバーシステムと、（Ｃ）サーバー
システムに電気的に連結され、使用者インタフェースを
介して作業者と通信する端末システムとを含む。複数の
検査器及び／またはサーバーシステムは、検査工程の進
行過程で発生する時間データに基づいて原始データを生
成する原始データ生成手段と、原始データに基づいて検
査時間データ、インデックス時間データ及び損失時間デ
ータを算出するデータ算出手段とを含む。
（Ａ）ロット各々に対応する検査プログラムにより駆動
される複数の検査器と、検査器に被検査ＩＣ素子をロー
ディングし、検査結果によってＩＣ素子を分類しアンロ
ーディングするＩＣ素子ローディング／アンローディン
グ手段とを各々含む複数の検査システムと、（Ｂ）複数
の検査システムで発生する時間データを、複数のロッ
ト、複数の検査サイクル別に統合処理し、格納するデー
タ格納手段を含むサーバーシステムと、（Ｃ）サーバー
システムに電気的に連結され、使用者インタフェースを
介して作業者と通信する端末システムとを含む。複数の
検査器及び／またはサーバーシステムは、検査工程の進
行過程で発生する時間データに基づいて原始データを生
成する原始データ生成手段と、原始データに基づいて検
査時間データ、インデックス時間データ及び損失時間デ
ータを算出するデータ算出手段とを含む。
【０００９】本発明に係る検査工程の損失要因自動分析
管理方法は、互いに異なる複数の半導体ＩＣ素子を複数
の検査器を使用してロット単位で検査する半導体ＩＣ検
査工程で発生する損失要因を分析し管理する。ここで、
ロットは、同じ半導体ＩＣ素子複数個が所定の個数で含
まれ、ロット単位検査工程は、複数の検査サイクルが順
次的に進行しながら実施される。損失要因分析管理方法
は、（Ａ）複数の検査サイクル各々に対して、検査工程
の進行によってリアルタイムで原始データを生成する段
階と、（Ｂ）複数の検査サイクル各々に対して、原始デ
ータに基づいて検査時間データ及びインデックス時間デ
ータを生成する段階と、（Ｃ）原始データと検査時間デ
ータ及びインデックス時間データに基づいて損失時間デ
ータを算出する段階と、（Ｄ）算出段階で生成されたデ
ータに基づいて検査工程データを生成し格納する段階
と、（Ｅ）検査工程データを分析し、使用者インタフェ
ースに出力する段階とを含む。
管理方法は、互いに異なる複数の半導体ＩＣ素子を複数
の検査器を使用してロット単位で検査する半導体ＩＣ検
査工程で発生する損失要因を分析し管理する。ここで、
ロットは、同じ半導体ＩＣ素子複数個が所定の個数で含
まれ、ロット単位検査工程は、複数の検査サイクルが順
次的に進行しながら実施される。損失要因分析管理方法
は、（Ａ）複数の検査サイクル各々に対して、検査工程
の進行によってリアルタイムで原始データを生成する段
階と、（Ｂ）複数の検査サイクル各々に対して、原始デ
ータに基づいて検査時間データ及びインデックス時間デ
ータを生成する段階と、（Ｃ）原始データと検査時間デ
ータ及びインデックス時間データに基づいて損失時間デ
ータを算出する段階と、（Ｄ）算出段階で生成されたデ
ータに基づいて検査工程データを生成し格納する段階
と、（Ｅ）検査工程データを分析し、使用者インタフェ
ースに出力する段階とを含む。
【００１０】
【発明の実施の形態】以下、図面を参照して本発明の一
実施例を説明する。半導体ＩＣ素子の検査は、それを製
造するいろいろな過程で行われるが、本明細書での説明
は、主として半導体ＩＣ素子をウェーハ製造し、パッケ
ージ工程をした後の最終検査（final test）について説
明する。しかし、本発明の属する技術分野における通常
の知識を有する者なら本発明がこれだけに限らず、多様
に適用されることができることを容易に理解することが
できると解するべきである。最終検査は、パッケージさ
れたＩＣ素子の静的及び動的電気的特性を検査し、ＩＣ
素子が設計仕様を満足するか、顧客が特別に要請した要
件を満足するかを確認するが、この最終検査を通過した
ＩＣ素子が顧客に出荷される。複数の半導体ＩＣ素子を
複数の検査器を用いて検査する半導体ＩＣ検査工程は、
ロット単位で行われるが、一つのロットには、約１，０
００個のＩＣ素子が入っていることが普通である。検査
器は、ロットに入っているそれぞれの被検査素子のＤＣ
特性とＡＣ特性及びダイナミック電気的特性を測定す
る。被検査素子は、その特性が設計当時に計画した基準
を満足するかなどを検査することによって、これが検査
器を通過する（pass）か通過しないか（fail）によって
分類される。最終検査を通過した製品に対して標本検査
を実施し（これは、通常「品質確認（ＱＡ）検査」とい
う）、これを通過した製品が出荷される。
実施例を説明する。半導体ＩＣ素子の検査は、それを製
造するいろいろな過程で行われるが、本明細書での説明
は、主として半導体ＩＣ素子をウェーハ製造し、パッケ
ージ工程をした後の最終検査（final test）について説
明する。しかし、本発明の属する技術分野における通常
の知識を有する者なら本発明がこれだけに限らず、多様
に適用されることができることを容易に理解することが
できると解するべきである。最終検査は、パッケージさ
れたＩＣ素子の静的及び動的電気的特性を検査し、ＩＣ
素子が設計仕様を満足するか、顧客が特別に要請した要
件を満足するかを確認するが、この最終検査を通過した
ＩＣ素子が顧客に出荷される。複数の半導体ＩＣ素子を
複数の検査器を用いて検査する半導体ＩＣ検査工程は、
ロット単位で行われるが、一つのロットには、約１，０
００個のＩＣ素子が入っていることが普通である。検査
器は、ロットに入っているそれぞれの被検査素子のＤＣ
特性とＡＣ特性及びダイナミック電気的特性を測定す
る。被検査素子は、その特性が設計当時に計画した基準
を満足するかなどを検査することによって、これが検査
器を通過する（pass）か通過しないか（fail）によって
分類される。最終検査を通過した製品に対して標本検査
を実施し（これは、通常「品質確認（ＱＡ）検査」とい
う）、これを通過した製品が出荷される。
【００１１】図１は、本実施例による検査工程の損失要
因自動分析管理システム（以下、単に「システム」とい
う）のブロック図である。本実施例によるシステムは、
検査システム１０、サーバーシステム２０、及び端末シ
ステム３０を含む。検査システム１０は、検査器１２
（tester）と、ハンドラー（handler）１５とを含む。
検査器１２は、中央プロセッサー（例えば、ＣＰＵ）
と、関連電子回路ハードウェアとを含み、ソフトウェ
ア、すなわち検査プログラムにより駆動される。検査器
１２は、被検査ＩＣ素子（図示せず）に検査信号を印加
し、被検査素子からの出力信号と、基準信号とを比較し
て、検査結果信号を提供する。被検査ＩＣ素子は、通常
検査基板（test board）にソケット実装された状態で検
査が進行される。検査基板は、被検査素子と電気的信号
をやりとりする回路を含む。検査器１２は、例えば、Ａ
ｄｖａｎｔｅｓｔ社またはＡｎｄｏ社で提供する検査器
である。ハンドラー１５は、被検査ＩＣ素子をキャリア
トレイ（carrier tray）から検査トレイ（test tray）
に運搬し、検査トレイに入っている被検査ＩＣ素子を検
査ヘッド、すなわち検査基板のソケットに実装し、検査
器１２と被検査ＩＣ素子とを電気的に連結する。検査器
１２とハンドラー１５とは、ケーブル１６を介して電気
的に連結されている。
因自動分析管理システム（以下、単に「システム」とい
う）のブロック図である。本実施例によるシステムは、
検査システム１０、サーバーシステム２０、及び端末シ
ステム３０を含む。検査システム１０は、検査器１２
（tester）と、ハンドラー（handler）１５とを含む。
検査器１２は、中央プロセッサー（例えば、ＣＰＵ）
と、関連電子回路ハードウェアとを含み、ソフトウェ
ア、すなわち検査プログラムにより駆動される。検査器
１２は、被検査ＩＣ素子（図示せず）に検査信号を印加
し、被検査素子からの出力信号と、基準信号とを比較し
て、検査結果信号を提供する。被検査ＩＣ素子は、通常
検査基板（test board）にソケット実装された状態で検
査が進行される。検査基板は、被検査素子と電気的信号
をやりとりする回路を含む。検査器１２は、例えば、Ａ
ｄｖａｎｔｅｓｔ社またはＡｎｄｏ社で提供する検査器
である。ハンドラー１５は、被検査ＩＣ素子をキャリア
トレイ（carrier tray）から検査トレイ（test tray）
に運搬し、検査トレイに入っている被検査ＩＣ素子を検
査ヘッド、すなわち検査基板のソケットに実装し、検査
器１２と被検査ＩＣ素子とを電気的に連結する。検査器
１２とハンドラー１５とは、ケーブル１６を介して電気
的に連結されている。
【００１２】検査器１２は、ソフトウェアの制御によっ
て、検査基板に命令信号を送り、検査基板から出力され
る検査データを受けて、被検査ＩＣ素子の性能と特性を
判断する。この判断結果によって、検査器１２は、ケー
ブル１６を介してハンドラー１５に素子分類命令（binn
ing instruction）信号を送信し、ハンドラー１５は、
この命令信号によってＩＣ素子を分類しキャリアトレイ
に運搬する。図１には、ハンドラー１５が検査器１２と
分離されたものを示しているが、ハンドラーと検査器が
一体になったものを使用してもよいこともちろんであ
る。
て、検査基板に命令信号を送り、検査基板から出力され
る検査データを受けて、被検査ＩＣ素子の性能と特性を
判断する。この判断結果によって、検査器１２は、ケー
ブル１６を介してハンドラー１５に素子分類命令（binn
ing instruction）信号を送信し、ハンドラー１５は、
この命令信号によってＩＣ素子を分類しキャリアトレイ
に運搬する。図１には、ハンドラー１５が検査器１２と
分離されたものを示しているが、ハンドラーと検査器が
一体になったものを使用してもよいこともちろんであ
る。
【００１３】ハンドラー１５の処理量は、主としてその
機械的条件により決定されるが、これを通常ハンドラー
のインデックス時間（index time）で示す。インデック
ス時間は、ハンドラー内部において被検査ＩＣ素子を運
搬しトレイを運搬する移動距離と、移動速度、そして検
査結果信号によってＩＣ素子を分類する分類項目の個数
及び検査器１２とハンドラー１５間の電気的インタフェ
ースの伝送速度等に影響を受ける。被検査ＩＣ素子の実
際検査時間［または検査器の中央処理処置（ＣＰＵ）の
稼動時間］もインデックス時間に影響を及ぼす。
機械的条件により決定されるが、これを通常ハンドラー
のインデックス時間（index time）で示す。インデック
ス時間は、ハンドラー内部において被検査ＩＣ素子を運
搬しトレイを運搬する移動距離と、移動速度、そして検
査結果信号によってＩＣ素子を分類する分類項目の個数
及び検査器１２とハンドラー１５間の電気的インタフェ
ースの伝送速度等に影響を受ける。被検査ＩＣ素子の実
際検査時間［または検査器の中央処理処置（ＣＰＵ）の
稼動時間］もインデックス時間に影響を及ぼす。
【００１４】サーバーシステム２０は、損失要因を算出
するサーバーコンピュータ２２と、データベース２５と
を含む。サーバーコンピュータ２０は、検査器１２とハ
ンドラー１５の組みで構成されたそれぞれの検査システ
ム１０で発生する時間データを統合管理し処理する。検
査工程で発生する時間データと、これを基礎にして算出
される損失データは、サーバーコンピュータ２０により
制御されるデータベース２５に格納されるが、このデー
タについては後述する。
するサーバーコンピュータ２２と、データベース２５と
を含む。サーバーコンピュータ２０は、検査器１２とハ
ンドラー１５の組みで構成されたそれぞれの検査システ
ム１０で発生する時間データを統合管理し処理する。検
査工程で発生する時間データと、これを基礎にして算出
される損失データは、サーバーコンピュータ２０により
制御されるデータベース２５に格納されるが、このデー
タについては後述する。
【００１５】端末システム３０は、複数の端末コンピュ
ータ３２を含む。端末コンピュータ３２は、損失要因デ
ータを分析して、または分析されたデータに基づいて、
標準時間データ照会、損失報告、インデックス時間分析
などのような使用者インタフェースを介してその結果を
出力する。検査システム１０、サーバーコンピュータ２
２及び端末システム３０は、ネットワーク２６に連結さ
れている。ネットワーク２６は、例えば、イーサネット
（Ethernet：登録商標）である。
ータ３２を含む。端末コンピュータ３２は、損失要因デ
ータを分析して、または分析されたデータに基づいて、
標準時間データ照会、損失報告、インデックス時間分析
などのような使用者インタフェースを介してその結果を
出力する。検査システム１０、サーバーコンピュータ２
２及び端末システム３０は、ネットワーク２６に連結さ
れている。ネットワーク２６は、例えば、イーサネット
（Ethernet：登録商標）である。
【００１６】図２は、本実施例による検査工程の損失要
因自動分析管理方法（以下、方法という）の全体流れを
示す。本実施例では、検査システムの動作開始から終了
までの全過程で設備状態の時間データを生成する。この
時間データは、検査工程の損失要因を分析する原始デー
タ（raw data）として使われ、これを検査工程にリアル
タイムで反映しなければならない。
因自動分析管理方法（以下、方法という）の全体流れを
示す。本実施例では、検査システムの動作開始から終了
までの全過程で設備状態の時間データを生成する。この
時間データは、検査工程の損失要因を分析する原始デー
タ（raw data）として使われ、これを検査工程にリアル
タイムで反映しなければならない。
【００１７】図２を参照すれば、検査工程の進行によっ
てリアルタイムで原始データを生成する（段階５１）。
原始データに基づいて検査時間データとインデックス時
間データを算出し（段階５２）、損失要因を損失時間デ
ータの形態で算出する（段階５３）。本実施例による検
査工程は、同じ半導体ＩＣ素子複数個を一定の個数単
位、すなわちロット単位で進行されるが、互いに異なる
ロットに適用される複数の検査システムと複数の製品に
対して検査が同時に行われる大量検査工程においてそれ
ぞれのロットに対する複数の検査サイクル各々に対して
前記原始データと検査時間データ及びインデックス時間
データを生成し算出する。
てリアルタイムで原始データを生成する（段階５１）。
原始データに基づいて検査時間データとインデックス時
間データを算出し（段階５２）、損失要因を損失時間デ
ータの形態で算出する（段階５３）。本実施例による検
査工程は、同じ半導体ＩＣ素子複数個を一定の個数単
位、すなわちロット単位で進行されるが、互いに異なる
ロットに適用される複数の検査システムと複数の製品に
対して検査が同時に行われる大量検査工程においてそれ
ぞれのロットに対する複数の検査サイクル各々に対して
前記原始データと検査時間データ及びインデックス時間
データを生成し算出する。
【００１８】前記の各段階５１、５２、５３で生成され
る時間データに基づいて、検査サイクル、検査ロット進
行によって検査工程データを生成し、これを格納する
（段階５４）。検査工程データは、複数のロット各々に
対して、複数の被検査ＩＣ素子製品各々に対して、複数
の検査システム各々に対して、統合処理されたデータで
ある。本実施例による分析ツールによりデータを分析し
（段階５５）、状況照会（段階５６）、損失報告書（段
階５７）、インデックス時間分析器（段階５８）のよう
な使用者インタフェースに出力することによって、検査
工程の損失要因を管理する。
る時間データに基づいて、検査サイクル、検査ロット進
行によって検査工程データを生成し、これを格納する
（段階５４）。検査工程データは、複数のロット各々に
対して、複数の被検査ＩＣ素子製品各々に対して、複数
の検査システム各々に対して、統合処理されたデータで
ある。本実施例による分析ツールによりデータを分析し
（段階５５）、状況照会（段階５６）、損失報告書（段
階５７）、インデックス時間分析器（段階５８）のよう
な使用者インタフェースに出力することによって、検査
工程の損失要因を管理する。
【００１９】図３は、原始データ生成過程を検査工程の
進行順序によって示す。半導体ＩＣ素子は、ロット単位
で検査し、その結果によって被検査ＩＣ素子の不良可否
を判断する。検査プログラムが実行されてロット検査が
進行することにより（段階６０）、検査器の開始時間を
抽出する（段階６１）。検査プログラムは、ＴＤＬ（Te
st Description Language）で記述されたプログラムで
ある。ＴＤＬは、ＨＤＬ（Hardware Description Langu
age）やＶＨＤＬ（Verilog ＨＤＬ）のようなハードウ
ェア記述言語で構成される。検査プログラムは、ソース
コード形態を有するが、作業者は、工程に必要な変数を
検査プログラムに入力し、検査器ハードウェアの検査動
作を定義する。検査プログラムには、検査シークエンス
（test sequence）と分類（binning）プロセスが記述さ
れ、検査器の動作を制御する。それぞれの検査サイクル
が始まれば（段階６２）、検査サイクルの開始時間を抽
出する（段階６３）。検査プログラムから各検査サイク
ルの開始時間を抽出することによって、検査サイクル開
始時間を原始データとして生成することができる。単位
検査サイクルが終われば（段階６４）、検査サイクルの
終了時間を抽出するが（段階６５）、これも検査プログ
ラムを修正することによって生成される。検査サイクル
は、検査プログラムにより区分されることができるが、
メモリＩＣ素子の場合、ＤＣ、ＡＣ、機能テストが一つ
の検査サイクルを構成する。それぞれの検査サイクルが
終わる時ごとに、検査結果を確認し、再検査するか否か
を判定する（段階６６）。
進行順序によって示す。半導体ＩＣ素子は、ロット単位
で検査し、その結果によって被検査ＩＣ素子の不良可否
を判断する。検査プログラムが実行されてロット検査が
進行することにより（段階６０）、検査器の開始時間を
抽出する（段階６１）。検査プログラムは、ＴＤＬ（Te
st Description Language）で記述されたプログラムで
ある。ＴＤＬは、ＨＤＬ（Hardware Description Langu
age）やＶＨＤＬ（Verilog ＨＤＬ）のようなハードウ
ェア記述言語で構成される。検査プログラムは、ソース
コード形態を有するが、作業者は、工程に必要な変数を
検査プログラムに入力し、検査器ハードウェアの検査動
作を定義する。検査プログラムには、検査シークエンス
（test sequence）と分類（binning）プロセスが記述さ
れ、検査器の動作を制御する。それぞれの検査サイクル
が始まれば（段階６２）、検査サイクルの開始時間を抽
出する（段階６３）。検査プログラムから各検査サイク
ルの開始時間を抽出することによって、検査サイクル開
始時間を原始データとして生成することができる。単位
検査サイクルが終われば（段階６４）、検査サイクルの
終了時間を抽出するが（段階６５）、これも検査プログ
ラムを修正することによって生成される。検査サイクル
は、検査プログラムにより区分されることができるが、
メモリＩＣ素子の場合、ＤＣ、ＡＣ、機能テストが一つ
の検査サイクルを構成する。それぞれの検査サイクルが
終わる時ごとに、検査結果を確認し、再検査するか否か
を判定する（段階６６）。
【００２０】被検査ＩＣ素子が判定段階６６を通過すれ
ば、検査サイクルが所定の回数Ｎと同一であるか判断し
（段階６７）、同一でない場合には、次の検査サイクル
に進行し（段階６８）、検査工程を続いて進行し、前記
段階６２に戻る。段階６３、６４、６５及び６６は、被
検査ＩＣ素子が判定段階６６を満足する限り、Ｎ回繰り
返す。回数Ｎは、正の整数であり、該当ロットに対して
実施される検査サイクルの数を意味する。これは、検査
プログラムにより指定され、被検査ＩＣ素子の種類、使
われる検査器の類型、検査項目によって変わることがで
きる。
ば、検査サイクルが所定の回数Ｎと同一であるか判断し
（段階６７）、同一でない場合には、次の検査サイクル
に進行し（段階６８）、検査工程を続いて進行し、前記
段階６２に戻る。段階６３、６４、６５及び６６は、被
検査ＩＣ素子が判定段階６６を満足する限り、Ｎ回繰り
返す。回数Ｎは、正の整数であり、該当ロットに対して
実施される検査サイクルの数を意味する。これは、検査
プログラムにより指定され、被検査ＩＣ素子の種類、使
われる検査器の類型、検査項目によって変わることがで
きる。
【００２１】被検査ＩＣ素子が判定段階６６を通過せず
に再検査工程に進行すると、再検査開始時間を抽出し
（段階７０）、それぞれの再検査サイクルを開始する
（段階７１）。再検査サイクルの開始時間抽出（段階７
２）、再検査サイクルの終了時間抽出（段階７３）、再
検査サイクルの進行回数Ｍの確認（段階７４）及び再検
査サイクル増加（段階７５）の繰り返し過程は、前述し
た１次検査過程と同様である。回数Ｍも、検査サイクル
数Ｎと類似の方法で指定され、その値が決定される。検
査サイクル＝Ｎ及び／または再検査サイクル＝Ｍが満足
されると、ロット検査終了段階７６に移動して、最終終
了時間を抽出し（段階７７）、これを格納する（段階７
８）。
に再検査工程に進行すると、再検査開始時間を抽出し
（段階７０）、それぞれの再検査サイクルを開始する
（段階７１）。再検査サイクルの開始時間抽出（段階７
２）、再検査サイクルの終了時間抽出（段階７３）、再
検査サイクルの進行回数Ｍの確認（段階７４）及び再検
査サイクル増加（段階７５）の繰り返し過程は、前述し
た１次検査過程と同様である。回数Ｍも、検査サイクル
数Ｎと類似の方法で指定され、その値が決定される。検
査サイクル＝Ｎ及び／または再検査サイクル＝Ｍが満足
されると、ロット検査終了段階７６に移動して、最終終
了時間を抽出し（段階７７）、これを格納する（段階７
８）。
【００２２】原始データの生成は、検査プログラムを修
正することによって実施することができるが、検査器で
使用する運営体制に合わせて検査プログラムを開発しな
ければならない。例えば、Advantestの半導体メモリ素
子検査器で原始データを生成できる検査プログラムは、
例えば、下記のようなサブルーチンを含んでもよい。こ
れは、ＡＴＬ（Advan Test Language）プログラミング
言語で具現される。 （サブルーチンの一例） GENERAL[5] INTIM1=0 STRING ATIM（6） = "00" STRING STTM1（20） = "00" STRING ENTER（1） = ?<#0A>? READ TIMER T0 INTIM1/* CPU TIME READ */ ATIM = ASCII（INTIM1） STTM1 = GDAY（1） /* CYCLE END TIME READ */ SEARCH ASC CPUTIM : WTCPU1 CLEAR! 9 APPEND! 9 W ASC CPUTIM WRITE! 9 ENTER，ATIM、" "，STTM1 CLOSE! 9 /* CPUTIM.ASC FILEが存在すれば、１CYCLEをAPPENDし、FILEがなければ、新 規で作る */ APPD2: SEARCH ASC CPUTIM2 : WTCPU2 CLEAR! 9 APPEND! 9 W ASC CPUTIM2 WRITE! 9 W ASC CPUTIM2 CLOSE! 9 GOTO SDISP WTCPU1: CLEAR! 9 OPEN! 9 W ASC CPUTIM WRITE! 9 ENTER，ATIM，" "，STTIM1 CLOSE! 9 GOTO APPD2 WTCPU2: CLEAR! 9 OPEN! 9 W ASC CPUTIM2 WRITE! 9 ENTER，ATIM，" "，STTM1 CLOSE! 9 SDISP:
正することによって実施することができるが、検査器で
使用する運営体制に合わせて検査プログラムを開発しな
ければならない。例えば、Advantestの半導体メモリ素
子検査器で原始データを生成できる検査プログラムは、
例えば、下記のようなサブルーチンを含んでもよい。こ
れは、ＡＴＬ（Advan Test Language）プログラミング
言語で具現される。 （サブルーチンの一例） GENERAL[5] INTIM1=0 STRING ATIM（6） = "00" STRING STTM1（20） = "00" STRING ENTER（1） = ?<#0A>? READ TIMER T0 INTIM1/* CPU TIME READ */ ATIM = ASCII（INTIM1） STTM1 = GDAY（1） /* CYCLE END TIME READ */ SEARCH ASC CPUTIM : WTCPU1 CLEAR! 9 APPEND! 9 W ASC CPUTIM WRITE! 9 ENTER，ATIM、" "，STTM1 CLOSE! 9 /* CPUTIM.ASC FILEが存在すれば、１CYCLEをAPPENDし、FILEがなければ、新 規で作る */ APPD2: SEARCH ASC CPUTIM2 : WTCPU2 CLEAR! 9 APPEND! 9 W ASC CPUTIM2 WRITE! 9 W ASC CPUTIM2 CLOSE! 9 GOTO SDISP WTCPU1: CLEAR! 9 OPEN! 9 W ASC CPUTIM WRITE! 9 ENTER，ATIM，" "，STTIM1 CLOSE! 9 GOTO APPD2 WTCPU2: CLEAR! 9 OPEN! 9 W ASC CPUTIM2 WRITE! 9 ENTER，ATIM，" "，STTM1 CLOSE! 9 SDISP:
【００２３】図４は、本発明の一実施例に係る検査工程
の流れを検査器とハンドラーの動作とに分けて示す。図
４に示した段階のうち、図３の流れと対応する段階に対
しては同じ図面符号を使用する。
の流れを検査器とハンドラーの動作とに分けて示す。図
４に示した段階のうち、図３の流れと対応する段階に対
しては同じ図面符号を使用する。
【００２４】前段階のロット検査が終了すれば（段階７
９）、ロットを変えて現在ロットの検査が始まる（段階
６０）。したがって、段階７９と段階６０間の時間は、
ロット交替時間を意味する。ロット検査の開始は、ハン
ドラーの開始段階８４と対応する。ハンドラーは、被検
査素子を、例えば、キャリアトレイから検査トレイにロ
ーディングし（段階８５）、加熱／冷却チャンバーに運
搬して、素子を加熱検査または冷却検査に適合するよう
に加熱または冷却する（段階８６）。通常、被検査素子
の加熱は、約８３℃に素子を加熱し、冷却は、−５℃に
素子の温度を低くする。加熱または冷却にかかる時間
は、通常ソーク時間（soak time）という。加熱または
冷却済みの素子は、検査ヘッド（test head）にローデ
ィングされ、検査器と被検査ＩＣ素子とが電気的に連結
される。
９）、ロットを変えて現在ロットの検査が始まる（段階
６０）。したがって、段階７９と段階６０間の時間は、
ロット交替時間を意味する。ロット検査の開始は、ハン
ドラーの開始段階８４と対応する。ハンドラーは、被検
査素子を、例えば、キャリアトレイから検査トレイにロ
ーディングし（段階８５）、加熱／冷却チャンバーに運
搬して、素子を加熱検査または冷却検査に適合するよう
に加熱または冷却する（段階８６）。通常、被検査素子
の加熱は、約８３℃に素子を加熱し、冷却は、−５℃に
素子の温度を低くする。加熱または冷却にかかる時間
は、通常ソーク時間（soak time）という。加熱または
冷却済みの素子は、検査ヘッド（test head）にローデ
ィングされ、検査器と被検査ＩＣ素子とが電気的に連結
される。
【００２５】被検査素子のローディングが終われば、ハ
ンドラーからローディング完了信号が検査器に伝送さ
れ、検査器で検査プログラムが始まり（段階８０）、検
査サイクルが始まる（段階６２）。それぞれの検査サイ
クルが被検査ＩＣ素子に対して進行され、現在の検査サ
イクルが終了する（段階６４）。検査サイクルが進行さ
れる間、又は、計測が必要な場合には、計測モジュール
が動作し、その開始時間と終了時間を抽出する（段階８
１）。
ンドラーからローディング完了信号が検査器に伝送さ
れ、検査器で検査プログラムが始まり（段階８０）、検
査サイクルが始まる（段階６２）。それぞれの検査サイ
クルが被検査ＩＣ素子に対して進行され、現在の検査サ
イクルが終了する（段階６４）。検査サイクルが進行さ
れる間、又は、計測が必要な場合には、計測モジュール
が動作し、その開始時間と終了時間を抽出する（段階８
１）。
【００２６】計測モジュールの動作は、計測プログラム
（calibration program）が実行されることを意味する
が、例えば、検査器で検査する被検査ＩＣ素子が変更さ
れた場合、検査器の温度が基準温度範囲を外れた場合、
検査プログラムのタイミングが変更された場合、あるい
は検査プログラムの全域変数（global parameter）が変
更された場合、計測プログラムが実行されることができ
る。
（calibration program）が実行されることを意味する
が、例えば、検査器で検査する被検査ＩＣ素子が変更さ
れた場合、検査器の温度が基準温度範囲を外れた場合、
検査プログラムのタイミングが変更された場合、あるい
は検査プログラムの全域変数（global parameter）が変
更された場合、計測プログラムが実行されることができ
る。
【００２７】検査サイクル開始段階６２と検査サイクル
の終了段階６４との間の時間が検査時間データとして抽
出される。計測モジュール開始段階８１と計測モジュー
ル終了段階８２との間の時間は、計測時間データとして
抽出される。検査サイクルが終了すれば、検査サイクル
の進行回数によって、新しい検査サイクルが繰り返され
ることもでき、１次検査終了段階８３に移動することも
できる。１次検査の終了段階８３とロット検査終了段階
７６との間の時間は、再検査時間データとして生成され
る。
の終了段階６４との間の時間が検査時間データとして抽
出される。計測モジュール開始段階８１と計測モジュー
ル終了段階８２との間の時間は、計測時間データとして
抽出される。検査サイクルが終了すれば、検査サイクル
の進行回数によって、新しい検査サイクルが繰り返され
ることもでき、１次検査終了段階８３に移動することも
できる。１次検査の終了段階８３とロット検査終了段階
７６との間の時間は、再検査時間データとして生成され
る。
【００２８】一方、検査サイクルが終了すれば、その信
号をハンドラーに伝送し、検査結果によって被検査ＩＣ
素子をハンドラーでＢＩＮ分類する（段階８８）。ハン
ドラーの被検査素子ローディング段階８７とＢＩＮ分類
段階８８との間の時間は、インデックス時間データとし
て格納される。ロード検査が終了すれば、ハンドラー
は、ＢＩＮ別に分類されたＩＣ素子をトレイにアンロー
ディングする（段階８９）。検査が進行される間、ジャ
ム（ｊａｍ）、すなわち装備の一時的故障が発生した場
合、この時間は、ジャム時間データとして抽出される。
ジャム時間は、簡単な修理でリペアできる装備の瞬間的
または一時的な故障を意味する。
号をハンドラーに伝送し、検査結果によって被検査ＩＣ
素子をハンドラーでＢＩＮ分類する（段階８８）。ハン
ドラーの被検査素子ローディング段階８７とＢＩＮ分類
段階８８との間の時間は、インデックス時間データとし
て格納される。ロード検査が終了すれば、ハンドラー
は、ＢＩＮ別に分類されたＩＣ素子をトレイにアンロー
ディングする（段階８９）。検査が進行される間、ジャ
ム（ｊａｍ）、すなわち装備の一時的故障が発生した場
合、この時間は、ジャム時間データとして抽出される。
ジャム時間は、簡単な修理でリペアできる装備の瞬間的
または一時的な故障を意味する。
【００２９】図５は、本発明の実施例に係る時間データ
抽出方法を説明する図である。図５に示したものは、検
査システムで一つのロットを検査する過程を細分化し
て、必要な時間データを算出するロジックを意味する。
ローディング時間データは、ハンドラーが動作を始めた
時間から、最初検査サイクルが始まる時間まで算出され
る。計測時間は、それぞれのサイクル検査時間を平均し
た平均検査時間より一定の値Ｃ１だけ大きい検査時間か
ら平均検査時間を引いた時間の合計を意味する。前述し
たように、理論的に計測時間は、計測モジュールの動作
時間、すなわち計測プログラムの開始時間と終了時間と
の差異によりその値が定められる。しかしながら、検査
プログラムでこの計測プログラムの開始時間と終了時間
を出力できない場合には、検査サイクルの開始時間と終
了時間の差異により定義される検査器のＣＰＵ動作時間
のうち平均ＣＰＵ動作時間より所定の値だけ大きい動作
時間を求め、これから平均動作時を引くことにより、計
測時間への近似値を算出する。ここで、Ｃ１は、経験的
または統計的に定められる定数であり、本発明の一実施
例では「２」である。
抽出方法を説明する図である。図５に示したものは、検
査システムで一つのロットを検査する過程を細分化し
て、必要な時間データを算出するロジックを意味する。
ローディング時間データは、ハンドラーが動作を始めた
時間から、最初検査サイクルが始まる時間まで算出され
る。計測時間は、それぞれのサイクル検査時間を平均し
た平均検査時間より一定の値Ｃ１だけ大きい検査時間か
ら平均検査時間を引いた時間の合計を意味する。前述し
たように、理論的に計測時間は、計測モジュールの動作
時間、すなわち計測プログラムの開始時間と終了時間と
の差異によりその値が定められる。しかしながら、検査
プログラムでこの計測プログラムの開始時間と終了時間
を出力できない場合には、検査サイクルの開始時間と終
了時間の差異により定義される検査器のＣＰＵ動作時間
のうち平均ＣＰＵ動作時間より所定の値だけ大きい動作
時間を求め、これから平均動作時を引くことにより、計
測時間への近似値を算出する。ここで、Ｃ１は、経験的
または統計的に定められる定数であり、本発明の一実施
例では「２」である。
【００３０】ジャム時間データは、インデックス時間の
うち一定の時間値Ｃ２より大きいか同一であり、Ｃ３よ
り小さいものとして定められる。本発明の一実施例で、
時間値Ｃ２は６０秒であり、Ｃ３は５分であり、この値
は、経験的、統計的に定められる。インデックス時間が
Ｃ３、例えば、５分以上であることは、故障時間データ
として格納される。ここで、故障時間データとは、簡単
な修理でリペアされない装備の長期間故障を意味する
が、通常検査器やハンドラーの設備故障による時間であ
る。ジャム故障は、例えば、ハンドラーでＩＣ素子を移
す途中に落としたり、装備中間に詰め込まれる等の理由
で生じることができる。一方、長期間故障は、大きく二
つの例を挙げることができるが、一つは、検査工程に用
いられるいろいろな設備に含まれた部品の寿命が尽き、
自然的な摩耗などにより設備が正常的な動作をできない
場合と、他の一つは、作業者の誤った操作や部品の誤動
作による場合である。
うち一定の時間値Ｃ２より大きいか同一であり、Ｃ３よ
り小さいものとして定められる。本発明の一実施例で、
時間値Ｃ２は６０秒であり、Ｃ３は５分であり、この値
は、経験的、統計的に定められる。インデックス時間が
Ｃ３、例えば、５分以上であることは、故障時間データ
として格納される。ここで、故障時間データとは、簡単
な修理でリペアされない装備の長期間故障を意味する
が、通常検査器やハンドラーの設備故障による時間であ
る。ジャム故障は、例えば、ハンドラーでＩＣ素子を移
す途中に落としたり、装備中間に詰め込まれる等の理由
で生じることができる。一方、長期間故障は、大きく二
つの例を挙げることができるが、一つは、検査工程に用
いられるいろいろな設備に含まれた部品の寿命が尽き、
自然的な摩耗などにより設備が正常的な動作をできない
場合と、他の一つは、作業者の誤った操作や部品の誤動
作による場合である。
【００３１】再検査時間データは、サイクル終了時間
後、再検査サイクルの開始時間で生成され、アンローデ
ィング時間データは、最終検査サイクルが終了した後、
ロット検査が終了するまでの時間である。交替時間デー
タは、以前のロット検査が終了した後、現在ロットが始
まった時間で抽出される。ソケットオフ時間データは、
検査ヘッドにある検査基板のソケットが並列検査で故障
となった時に生じる損失を時間値で換算したことを意味
する。例えば、一つの検査基板に６４個のソケットがあ
り、一つの検査基板を検査するのに６４分がかかると仮
定する時、一つの被検査ＩＣ素子を検査するのに１分が
かかることになる。ところが、仮りに６４個のソケット
のうち６個でソケットオフ故障が生じた場合、５８個の
ソケットのみに対して検査が実施され、この場合にも、
検査時間は、６４分がかかることになる。したがって、
一つの被検査ＩＣ素子を検査するのにかかる時間は、１
分６秒となる。つまり、ソケットオフのような故障が生
じた場合には、被検査ＩＣ素子それぞれの検査時間に６
秒の損失が生じるものである。
後、再検査サイクルの開始時間で生成され、アンローデ
ィング時間データは、最終検査サイクルが終了した後、
ロット検査が終了するまでの時間である。交替時間デー
タは、以前のロット検査が終了した後、現在ロットが始
まった時間で抽出される。ソケットオフ時間データは、
検査ヘッドにある検査基板のソケットが並列検査で故障
となった時に生じる損失を時間値で換算したことを意味
する。例えば、一つの検査基板に６４個のソケットがあ
り、一つの検査基板を検査するのに６４分がかかると仮
定する時、一つの被検査ＩＣ素子を検査するのに１分が
かかることになる。ところが、仮りに６４個のソケット
のうち６個でソケットオフ故障が生じた場合、５８個の
ソケットのみに対して検査が実施され、この場合にも、
検査時間は、６４分がかかることになる。したがって、
一つの被検査ＩＣ素子を検査するのにかかる時間は、１
分６秒となる。つまり、ソケットオフのような故障が生
じた場合には、被検査ＩＣ素子それぞれの検査時間に６
秒の損失が生じるものである。
【００３２】前述した８個の時間データ、すなわちロー
ディング時間データ、計測時間データ、ジャム時間デー
タ、故障時間データ、再検査時間データ、アンローディ
ング時間データ、交替時間データ、ソケットオフ時間デ
ータは、検査工程の損失要因データを構成する。しか
し、このようなデータは、図面を参照して本明細書で説
明したものだけに限らず、検査システムや被検査ＩＣ素
子によって変わることができるということは、本発明の
属する技術分野において通常の知識を有するなら容易に
理解することができるだろう。一方、サイクル別検査時
間データは、各サイクルで検査器のＣＰＵ稼動時間の合
計で生成され、インデックス時間データは、（ｎ＋１）
回サイクル開始時間とｎ回サイクル終了時間との差で生
成される。
ディング時間データ、計測時間データ、ジャム時間デー
タ、故障時間データ、再検査時間データ、アンローディ
ング時間データ、交替時間データ、ソケットオフ時間デ
ータは、検査工程の損失要因データを構成する。しか
し、このようなデータは、図面を参照して本明細書で説
明したものだけに限らず、検査システムや被検査ＩＣ素
子によって変わることができるということは、本発明の
属する技術分野において通常の知識を有するなら容易に
理解することができるだろう。一方、サイクル別検査時
間データは、各サイクルで検査器のＣＰＵ稼動時間の合
計で生成され、インデックス時間データは、（ｎ＋１）
回サイクル開始時間とｎ回サイクル終了時間との差で生
成される。
【００３３】図６は、本発明の一実施例に係る検査工程
損失要因自動分析及び管理システムの構成ブロック図で
ある。検査器１２は、データ生成プログラム部８２と、
データ格納部８５及びインタフェース８６を含む。デー
タ生成プログラム部８２は、原始データを生成し、原始
データから平均検査時間と計測時間及びそれぞれの検査
サイクルに対するインデックス時間データを算出し、算
出されたデータをデータ格納部８５にファイルとして格
納する。検査器１２は、インタフェース８６とネットワ
ーク（図１の２６）を介して格納されたデータファイル
をサーバー２２に伝送する。
損失要因自動分析及び管理システムの構成ブロック図で
ある。検査器１２は、データ生成プログラム部８２と、
データ格納部８５及びインタフェース８６を含む。デー
タ生成プログラム部８２は、原始データを生成し、原始
データから平均検査時間と計測時間及びそれぞれの検査
サイクルに対するインデックス時間データを算出し、算
出されたデータをデータ格納部８５にファイルとして格
納する。検査器１２は、インタフェース８６とネットワ
ーク（図１の２６）を介して格納されたデータファイル
をサーバー２２に伝送する。
【００３４】サーバー２２は、損失データ算出プログラ
ム部９０、第１テーブル９３及び第２テーブル９５を含
む。検査器１２から伝送されたデータのうち平均検査時
間データと平均インデックス時間データは、第１テーブ
ル９３に格納され、各サイクルのインデックス時間デー
タは、第２テーブル９５に格納される。第２テーブル９
５にデータが入力されると、損失データ算出プログラム
部９０が動作し、前述した損失データを算出し、第２テ
ーブル９５に格納し、損失時間データを更新（update）
する。データベース（図１の２５）は、第１テーブル９
３と第２テーブル９５を含む。
ム部９０、第１テーブル９３及び第２テーブル９５を含
む。検査器１２から伝送されたデータのうち平均検査時
間データと平均インデックス時間データは、第１テーブ
ル９３に格納され、各サイクルのインデックス時間デー
タは、第２テーブル９５に格納される。第２テーブル９
５にデータが入力されると、損失データ算出プログラム
部９０が動作し、前述した損失データを算出し、第２テ
ーブル９５に格納し、損失時間データを更新（update）
する。データベース（図１の２５）は、第１テーブル９
３と第２テーブル９５を含む。
【００３５】端末コンピュータ３２は、データ分析ツー
ル９６と、使用者インタフェース９８及びディスプレイ
９９を含む。データ分析ツール９６は、標準検査時間、
設備稼動率、損失時間指標、損失率、損失要因を分析
し、その結果を使用者インタフェース９８を介してディ
スプレイ９９に画面表示する。本実施例は、所定の時間
内に検査できるＩＣ素子の数を最大にして生産高を高め
ることが重要な生産性指向の大量検査工程に適合し、検
査工程に含まれる数多くの検査器と被検査ＩＣ製品に基
づいてデータを分析することによって、データ分析ツー
ル９６は、検査工程を統合的に管理し分析することがで
きるようにする。
ル９６と、使用者インタフェース９８及びディスプレイ
９９を含む。データ分析ツール９６は、標準検査時間、
設備稼動率、損失時間指標、損失率、損失要因を分析
し、その結果を使用者インタフェース９８を介してディ
スプレイ９９に画面表示する。本実施例は、所定の時間
内に検査できるＩＣ素子の数を最大にして生産高を高め
ることが重要な生産性指向の大量検査工程に適合し、検
査工程に含まれる数多くの検査器と被検査ＩＣ製品に基
づいてデータを分析することによって、データ分析ツー
ル９６は、検査工程を統合的に管理し分析することがで
きるようにする。
【００３６】図７は、本実施例によって検査工程の損失
要因を分析し管理する使用者インタフェースの一例であ
り、設備稼動時間の分析画面を示す。設備稼動時間は、
検査器設備、ハンドラー設備によって画面出力されるこ
ともでき、製品別、日付別、工程別、ロットサイズ別に
画面出力され、検査時間、各種損失時間、達成率、ソケ
ットオフ率、収率などを照会することができる。検査工
程全体に対する設備稼動時間を照会することもでき、所
望の特定プロセスに対する稼動時間を照会することがで
きる。一方、フィルタ機能を利用すれば、達成率が低い
異常設備を速く探し出すことができ、それに対する原因
をも直ちに分析することができる。図７で、損失コード
とグラフは、それぞれの損失時間に対する比率をパーセ
ントで表示し、これをグラフで視覚化することによっ
て、損失の主要原因を容易に把握できるようにする。
要因を分析し管理する使用者インタフェースの一例であ
り、設備稼動時間の分析画面を示す。設備稼動時間は、
検査器設備、ハンドラー設備によって画面出力されるこ
ともでき、製品別、日付別、工程別、ロットサイズ別に
画面出力され、検査時間、各種損失時間、達成率、ソケ
ットオフ率、収率などを照会することができる。検査工
程全体に対する設備稼動時間を照会することもでき、所
望の特定プロセスに対する稼動時間を照会することがで
きる。一方、フィルタ機能を利用すれば、達成率が低い
異常設備を速く探し出すことができ、それに対する原因
をも直ちに分析することができる。図７で、損失コード
とグラフは、それぞれの損失時間に対する比率をパーセ
ントで表示し、これをグラフで視覚化することによっ
て、損失の主要原因を容易に把握できるようにする。
【００３７】図８は、本実施例によって検査工程の損失
要因を分析し管理する使用者インタフェースの他の例で
あり、インデックス時間分析画面を示す。インデックス
時間分析は、ハンドラー別、検査器別にディスプレイす
ることができ、ロットに対する詳細データを照会するこ
とができる。インデックス時間は、最小値、最大値、平
均値で表示され、これを互いに比較し分析することがで
きる。複数のハンドラー各々に対するインデックス時間
を平均で換算し、グラフで表示することによって、ハン
ドラーによるインデックス時間の差異を明確に把握する
ことができる。ハンドラーをクリックすれば、そのハン
ドラーを使用する検査器がリストアップされ、検査器に
よるインデックス時間推移も比較することができる。ま
た、ハンドラーや検査器を選択、クリックすれば、その
ハンドラーや検査器で発生した詳細ロットデータが出力
される。
要因を分析し管理する使用者インタフェースの他の例で
あり、インデックス時間分析画面を示す。インデックス
時間分析は、ハンドラー別、検査器別にディスプレイす
ることができ、ロットに対する詳細データを照会するこ
とができる。インデックス時間は、最小値、最大値、平
均値で表示され、これを互いに比較し分析することがで
きる。複数のハンドラー各々に対するインデックス時間
を平均で換算し、グラフで表示することによって、ハン
ドラーによるインデックス時間の差異を明確に把握する
ことができる。ハンドラーをクリックすれば、そのハン
ドラーを使用する検査器がリストアップされ、検査器に
よるインデックス時間推移も比較することができる。ま
た、ハンドラーや検査器を選択、クリックすれば、その
ハンドラーや検査器で発生した詳細ロットデータが出力
される。
【００３８】図９は、本実施例によって検査工程の損失
要因を分析し管理する使用者インタフェースのさらに他
の例であり、標準時間分析画面を示す。標準時間分析画
面は、製品別、バージョン（version）別、検査器モデ
ル、ハンドラーモデル別に検査時間、インデックス時
間、素子当り時間などを分析し、作業者がこれを照会で
きるようにする。検査時間選択では、計測時間が含まれ
たものと、計測時間が含まれないもの、２つを選択でき
る。作業者が照会しようとする製品の番号（ＩＤ）を知
らなくても、製品選択メニューで製品の類型（例えば、
６４Ｍ ＤＲＡＭ、１２８Ｍ ＤＲＡＭ）、バージョン、
構成（例えば、×４、×８）を選択することによって照
会が可能である。例えば、Ｔ５３６５検査器とＭＲ５５
００ハンドラーを使用して被検査ＩＣ素子を１６−並列
で検査した時、標準検査時間は、３５秒であり、標準イ
ンデックス時間は、２秒である。
要因を分析し管理する使用者インタフェースのさらに他
の例であり、標準時間分析画面を示す。標準時間分析画
面は、製品別、バージョン（version）別、検査器モデ
ル、ハンドラーモデル別に検査時間、インデックス時
間、素子当り時間などを分析し、作業者がこれを照会で
きるようにする。検査時間選択では、計測時間が含まれ
たものと、計測時間が含まれないもの、２つを選択でき
る。作業者が照会しようとする製品の番号（ＩＤ）を知
らなくても、製品選択メニューで製品の類型（例えば、
６４Ｍ ＤＲＡＭ、１２８Ｍ ＤＲＡＭ）、バージョン、
構成（例えば、×４、×８）を選択することによって照
会が可能である。例えば、Ｔ５３６５検査器とＭＲ５５
００ハンドラーを使用して被検査ＩＣ素子を１６−並列
で検査した時、標準検査時間は、３５秒であり、標準イ
ンデックス時間は、２秒である。
【００３９】本発明は、本発明の技術的思想から逸脱す
ることなく、他の種々の形態で実施することができる。
前述の実施例は、あくまでも、本発明の技術内容を明ら
かにするものであって、そのような具体例のみに限定し
て狭義に解釈されるべきものではなく、本発明の精神と
特許請求の範囲内で、いろいろと変更して実施すること
ができるものである。
ることなく、他の種々の形態で実施することができる。
前述の実施例は、あくまでも、本発明の技術内容を明ら
かにするものであって、そのような具体例のみに限定し
て狭義に解釈されるべきものではなく、本発明の精神と
特許請求の範囲内で、いろいろと変更して実施すること
ができるものである。
【００４０】
【発明の効果】以上説明したように、本発明によれば、
検査工程で発生する多様な時間データを正確で且つ迅速
に集計し管理し、損失要因を自動的に分析し管理するこ
とが可能である。従来には、設備稼動率の変数である時
間データが作業者の手作業や経験によるものだったが、
本発明で生成され算出されたデータは、設備の状態をそ
のまま反映するものであり、人為的な要素が入ることが
できないため、正確な設備稼動率を求めることができ、
ここに及ぼす損失時間データを最大限で細分化すること
によって、損失データの微細管理が可能であり、検査工
程ラインの改善活動にも利用できる。
検査工程で発生する多様な時間データを正確で且つ迅速
に集計し管理し、損失要因を自動的に分析し管理するこ
とが可能である。従来には、設備稼動率の変数である時
間データが作業者の手作業や経験によるものだったが、
本発明で生成され算出されたデータは、設備の状態をそ
のまま反映するものであり、人為的な要素が入ることが
できないため、正確な設備稼動率を求めることができ、
ここに及ぼす損失時間データを最大限で細分化すること
によって、損失データの微細管理が可能であり、検査工
程ラインの改善活動にも利用できる。
【００４１】また、数多くの検査設備を使用する大量検
査工程で設備による時間データと損失データを自動的に
分析し管理することによって、純粋稼動時間が低下する
設備に対してどんな問題のために損失が生じるかを容易
に知ることができ、負荷がかかっている或る部位に対し
て速かに措置を取ることができる。また、製品別、工程
別、ロットサイズ別にデータを分析することによって、
製品別にどの設備で稼動率が最も高いか、最も低いかそ
の流れを把握できるので、最適の検査環境を構築でき、
設備効率を極大化できる。
査工程で設備による時間データと損失データを自動的に
分析し管理することによって、純粋稼動時間が低下する
設備に対してどんな問題のために損失が生じるかを容易
に知ることができ、負荷がかかっている或る部位に対し
て速かに措置を取ることができる。また、製品別、工程
別、ロットサイズ別にデータを分析することによって、
製品別にどの設備で稼動率が最も高いか、最も低いかそ
の流れを把握できるので、最適の検査環境を構築でき、
設備効率を極大化できる。
【図１】本発明の一実施例に係る検査工程の損失要因自
動分析管理システムの全体構造を示すブロック図であ
る。
動分析管理システムの全体構造を示すブロック図であ
る。
【図２】本発明の一実施例に係る検査工程の損失要因自
動分析管理方法の流れを示す模式図である。
動分析管理方法の流れを示す模式図である。
【図３】本発明の一実施例に係る検査工程の損失要因自
動分析管理方法における原始データ生成プロセスを示す
模式図である。
動分析管理方法における原始データ生成プロセスを示す
模式図である。
【図４】本発明の一実施例に係る検査工程の損失要因自
動分析管理方法における検査工程の流れを検査器とハン
ドラーの動作とに区分して示す模式図である。
動分析管理方法における検査工程の流れを検査器とハン
ドラーの動作とに区分して示す模式図である。
【図５】本発明の一実施例に係る検査工程の損失要因自
動分析管理方法における時間データ抽出方法を説明する
図である。
動分析管理方法における時間データ抽出方法を説明する
図である。
【図６】本発明の一実施例に係る検査工程の損失要因自
動分析管理システムの構成を示すブロック図である。
動分析管理システムの構成を示すブロック図である。
【図７】本発明の一実施例に係る検査工程の損失要因自
動分析管理システムの使用者インタフェースを示す模式
図である。
動分析管理システムの使用者インタフェースを示す模式
図である。
【図８】本発明の一実施例に係る検査工程の損失要因自
動分析管理システムの他の使用者インタフェースを示す
模式図である。
動分析管理システムの他の使用者インタフェースを示す
模式図である。
【図９】本発明の一実施例に係る検査工程の損失要因自
動分析システムのさらに他の使用者インタフェースを示
す模式図である。
動分析システムのさらに他の使用者インタフェースを示
す模式図である。
１０ 検査システム
１２ 検査器
１５ ハンドラー
２０ サーバーシステム
２２ サーバー
２５ データベース
３０ 端末システム
３２ 端末コンピュータ
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 金 成玉
大韓民国忠清南道天安市新防洞897番地ド
ゥーラエ現代アパート204棟306号
Ｆターム(参考） 2G003 AA07 AB01 AB18 AF00 AF02
AH00 AH01
2G132 AA01 AB02 AD01 AE23 AE24
AL00 AL09 AL25
Claims (24)
- 【請求項１】 互いに異なる複数の半導体ＩＣ素子を複
数の検査器を使用してロット単位で検査する半導体ＩＣ
の検査工程で発生する損失要因を分析し管理する損失要
因自動分析管理システムであって、 前記ロット単位は、同一の半導体ＩＣ素子が所定の個数
で含まれ、ロット単位の検査工程では、複数の検査サイ
クルが順次的に進行しながら実施され、 前記複数の検査サイクルの各々に対して検査結果を確認
し、再検査の可否を判定する手段と、 前記ロット単位に含まれた被検査ＩＣ素子を検査ヘッド
にローディングし、検査結果によってＩＣ素子を分類
し、前記検査ヘッドからアンローディングするＩＣ素子
ローディング／アンローディング手段と、 前記検査工程の進行過程で発生する時間データに基づい
て原始データを生成する原始データ生成手段と、 前記原始データに基づいて検査時間データ及びインデッ
クス時間データを算出し、損失時間データを算出するデ
ータ算出手段と、 前記原始データ及び算出されたデータを格納するデータ
格納手段と、 前記原始データ及び算出されたデータを、複数のロッ
ト、複数の検査器、ＩＣ素子ローディング／アンローデ
ィング手段によって分析し、使用者インタフェースを介
して出力するデータ分析及び出力手段と、 を備えることを特徴とする損失要因自動分析管理システ
ム。 - 【請求項２】 互いに異なる複数の半導体ＩＣ素子を複
数の検査器を使用してロット単位で検査する半導体ＩＣ
の検査工程で発生する損失要因を分析し管理する損失要
因自動分析管理システムであって、 前記ロット単位は、同一の半導体ＩＣ素子が所定の個数
で含まれ、ロット単位の検査工程では、複数の検査サイ
クルが順次的に進行しながら実施され、 前記ロット単位の各々に対応する検査プログラムにより
駆動される複数の検査器と、前記検査器に被検査ＩＣ素
子をローディングし、検査結果によってＩＣ素子を分類
しアンローディングするＩＣ素子ローディング／アンロ
ーディング手段とを各々有する複数の検査システムと、 前記複数の検査システムで発生する時間データを、前記
複数のロット、複数の検査サイクル別に統合処理し、処
理された時間データを格納するデータ格納手段を有する
サーバーシステムと、 前記サーバーシステムに電気的に連結され、使用者イン
タフェースを介して作業者と通信する端末システムとを
備え、 前記複数の検査器及び／または前記サーバーシステム
は、前記検査工程の進行過程で発生する時間データに基
づいて原始データを生成する原始データ生成手段と、前
記原始データに基づいて検査時間データ、インデックス
時間データ及び損失時間データを算出するデータ算出手
段とを有することを特徴とする損失要因自動分析管理シ
ステム。 - 【請求項３】 前記検査器は、検査プログラムの命令に
よって動作する中央プロセッサーを有し、前記原始デー
タの生成は、前記検査プログラムの出力データであるこ
とを特徴とする請求項１又は２に記載の損失要因自動分
析管理システム。 - 【請求項４】 前記検査器は、検査プログラムの命令に
よって動作する中央プロセッサーを有し、前記検査時間
は、前記検査サイクルの各々に対する前記中央プロセッ
サーの動作時間であることを特徴とする請求項１又は２
に記載の損失要因自動分析管理システム。 - 【請求項５】 前記インデックス時間は、前記複数の検
査サイクルにおいて（ｎ＋１）回の検査サイクルの開始
時間と、ｎ回の検査サイクルの終了時間との差により生
成されることを特徴とする請求項１又は２に記載の損失
要因自動分析管理システム。 - 【請求項６】 前記インデックス時間は、前記ＩＣ素子
ローディング／アンローディング手段のインデックス時
間であることを特徴とする請求項５に記載の損失要因自
動分析管理システム。 - 【請求項７】 前記データ格納手段は、それぞれのロッ
トに対する検査時間データ及びインデックス時間データ
が格納される第１テーブルと、該当ロットの検査サイク
ル各々に対する検査時間データ及びインデックス時間デ
ータを格納する第２テーブルとを有することを特徴とす
る請求項１又は２に記載の損失要因自動分析管理システ
ム。 - 【請求項８】 前記第２テーブルは、検査サイクルの回
数の増加によって持続的に更新されることを特徴とする
請求項７に記載の損失要因自動分析管理システム。 - 【請求項９】 前記損失時間データは、ローディング時
間データ、ジャム時間データ、再検査時間データ、アン
ローディング時間データ及び交替時間データを含むこと
を特徴とする請求項１又は２に記載の損失要因自動分析
管理システム。 - 【請求項１０】 前記ローディング時間データは、前記
ＩＣ素子ローディング／アンローディング手段の動作開
始後、最初の検査サイクルの開始時間により算出される
ことを特徴とする請求項９に記載の損失要因自動分析管
理システム。 - 【請求項１１】 前記ジャム時間データは、前記インデ
ックス時間が第１整数より大きく第２整数より小さい条
件を満足するインデックス時間により算出され、前記第
１整数と第２整数とは、統計的に定められることを特徴
とする請求項９に記載の損失要因自動分析管理システ
ム。 - 【請求項１２】 前記再検査時間データは、前記複数の
検査サイクルのそれぞれの開始時間及び再検査サイクル
の開始時間により算出されることを特徴とする請求項９
に記載の損失要因自動分析管理システム。 - 【請求項１３】 前記アンローディング時間データは、
それぞれのロットに対する複数の検査サイクルのうち最
終検査サイクルの終了時間と該当ロットに対する検査終
了時間とにより算出されることを特徴とする請求項９に
記載の損失要因自動分析管理システム。 - 【請求項１４】 前記交替時間データは、前記複数の検
査サイクルの各々に対して（ｎ−１）回の検査サイクル
の終了時間と、ｎ回の検査サイクルの開始時間により算
出されることを特徴とする請求項９に記載の損失要因自
動分析管理システム。 - 【請求項１５】 前記損失時間データは、計測時間デー
タをさらに含み、前記計測時間データは、前記検査時間
のうち第３整数より大きい検査時間と平均検査時間との
差により算出されることを特徴とする請求項９に記載の
損失要因自動分析管理システム。 - 【請求項１６】 前記損失時間データは、故障時間デー
タをさらに含み、前記故障時間データは、第４整数より
大きいインデックス時間により算出されることを特徴と
する請求項９に記載の損失要因自動分析管理システム。 - 【請求項１７】 前記損失時間データは、ソケットオフ
時間データをさらに含み、前記ソケットオフ時間データ
は、検査ヘッドにある検査基板のソケットが並列検査で
故障となった時に生じる損失を時間値で換算するデータ
であることを特徴とする請求項９に記載の損失要因自動
分析管理システム。 - 【請求項１８】 前記使用者インタフェースは、設備稼
動時間を、検査器設備、ハンドラー設備及び被検査ＩＣ
素子別、日付別、工程別、ロットサイズ別に画面出力
し、検査時間、損失データ、達成率、ソケットオフ率、
収率を照会可能であり、検査工程全体に対する設備稼動
時間データを照会可能な画面インタフェースを提供する
ことを特徴とする請求項１又は２に記載の損失要因自動
分析管理システム。 - 【請求項１９】 前記使用者インタフェースは、被検査
ＩＣ素子の検査ロット別にインデックス時間の最小値、
最大値、平均値を表示し、ハンドラー各々に対するイン
デックス時間の差異と変化を示す画面インタフェースを
提供することを特徴とする請求項１又は２に記載の損失
要因自動分析管理システム。 - 【請求項２０】 互いに異なる複数の半導体ＩＣ素子を
複数の検査器を使用してロット単位で検査する半導体Ｉ
Ｃの検査工程で発生する損失要因を分析し管理する損失
要因自動分析管理方法であって、 前記ロット単位は、同一の半導体ＩＣ素子が所定の個数
で含まれ、ロット単位の検査工程では、複数の検査サイ
クルが順次的に進行しながら実施され、 前記複数の検査サイクルの各々に対して、前記検査工程
の進行によってリアルタイムで原始データを生成する段
階と、 前記複数の検査サイクルの各々に対して、前記原始デー
タに基づいて検査時間データ及びインデックス時間デー
タを生成する段階と、 前記原始データと検査時間データ及びインデックス時間
データに基づいて損失時間データを算出する段階と、 前記損失時間データを算出する段階で生成された損失時
間データに基づいて検査工程データを生成し格納する段
階と、 前記検査工程データを分析し、使用者インタフェースに
出力する段階と、 を含むことを特徴とする損失要因自動分析管理方法。 - 【請求項２１】 前記原始データの生成段階は、 検査器の開始時間データを抽出する段階と、 検査サイクルの開始時間及び終了時間データを抽出する
段階と、 検査サイクルが終了すると、検査結果を確認し、再検査
の可否を判定する段階と、 検査サイクルの回数を判断し、前記検査サイクル開始時
間をデータ抽出段階に戻るか、または検査工程を継続す
べきかを判断する段階と、 前記再検査の可否の判定する段階で再検査が必要だと判
定された場合、再検査サイクルに進行する段階と、 最終検査サイクルが終了すると、最終終了時間データを
抽出する段階と、 を含むことを特徴とする請求項２０に記載の損失要因自
動分析管理方法。 - 【請求項２２】 検査器の開始時間データを抽出する段
階ならびに検査サイクルの開始時間及び終了時間データ
を抽出する段階で得られた複数の時間データは、前記検
査器の動作を制御する検査プログラムの出力データとし
て生成されることを特徴とする請求項２１に記載の損失
要因自動分析管理方法。 - 【請求項２３】 前記損失時間データを算出する段階で
は、ローディング時間データ、ジャム時間データ、再検
査時間データ、アンローディング時間データ及び交替時
間データを算出することを特徴とする請求項２０に記載
の損失要因自動分析管理方法。 - 【請求項２４】 前記損失時間データを算出する段階
は、計測時間データ、故障時間データ及びソケットオフ
時間データを算出することを特徴とする請求項２０に記
載の損失要因自動分析管理方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0026070A KR100429116B1 (ko) | 2001-05-14 | 2001-05-14 | 반도체 ｉｃ 소자의 검사 공정 손실 요인 자동 분석 및관리 시스템과 그 방법 |
| KR2001-26070 | 2001-05-14 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003279626A true JP2003279626A (ja) | 2003-10-02 |
| JP4153720B2 JP4153720B2 (ja) | 2008-09-24 |
Family
ID=19709426
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002137569A Expired - Fee Related JP4153720B2 (ja) | 2001-05-14 | 2002-05-13 | 半導体ｉｃ素子の検査工程の損失要因自動分析管理システムとその方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6857090B2 (ja) |
| JP (1) | JP4153720B2 (ja) |
| KR (1) | KR100429116B1 (ja) |
| DE (1) | DE10203761A1 (ja) |
| TW (1) | TW552426B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005292135A (ja) * | 2004-03-31 | 2005-10-20 | Teradyne Inc | デューティサイクルを測定する方法 |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020006624A1 (en) * | 2000-06-30 | 2002-01-17 | Town Terence C. | Method and assay for diagnosing substance dependency |
| JP4134567B2 (ja) * | 2002-02-05 | 2008-08-20 | 沖電気工業株式会社 | 半導体装置のテスト方法及びテストシステム |
| DE10328719B4 (de) * | 2003-06-25 | 2007-02-01 | Infineon Technologies Ag | Verfahren zum Testen von elektronischen Bauteilen |
| EP1649299B1 (en) * | 2003-07-23 | 2009-02-25 | Intellitech Corporation | System and method for optimized test and configuration throughput of electronic circuits |
| US6961674B2 (en) | 2003-08-11 | 2005-11-01 | Hewlett-Packard Development Company, L.P. | System and method for analysis of cache array test data |
| TW200535604A (en) * | 2004-04-16 | 2005-11-01 | Hon Hai Prec Ind Co Ltd | Test data collection and management system and method |
| US8725748B1 (en) * | 2004-08-27 | 2014-05-13 | Advanced Micro Devices, Inc. | Method and system for storing and retrieving semiconductor tester information |
| US20060236185A1 (en) * | 2005-04-04 | 2006-10-19 | Ronald Baker | Multiple function results using single pattern and method |
| US7370257B2 (en) * | 2005-04-08 | 2008-05-06 | Lsi Logic Corporation | Test vehicle data analysis |
| JPWO2007043144A1 (ja) * | 2005-10-05 | 2009-04-16 | ヒューレット−パッカード デベロップメント カンパニー エル．ピー． | 負荷試験装置およびその方法 |
| US20070113124A1 (en) * | 2005-11-14 | 2007-05-17 | Chi-Tung Chang | Method of testing integrated circuit and apparatus therefor |
| US7835881B1 (en) * | 2006-04-24 | 2010-11-16 | Invantest, Inc. | System, method, and computer program product for testing and re-testing integrated circuits |
| JP2009093278A (ja) * | 2007-10-04 | 2009-04-30 | Hitachi Global Storage Technologies Netherlands Bv | 状態表示方法及び状態表示システム |
| US10118200B2 (en) * | 2009-07-06 | 2018-11-06 | Optimal Plus Ltd | System and method for binning at final test |
| US9310437B2 (en) * | 2011-03-25 | 2016-04-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Adaptive test sequence for testing integrated circuits |
| PL2664936T3 (pl) * | 2012-05-10 | 2018-12-31 | Omicron Electronics Gmbh | Urządzenie pomiarowe do testowania elektrycznego przełącznika mocy |
| WO2016085672A1 (en) * | 2014-11-26 | 2016-06-02 | Corning Optical Communications LLC | Transceivers using a pluggable optical body |
| CN108931974B (zh) * | 2018-08-10 | 2021-04-16 | 无锡曼克斯电子科技有限公司 | 一种控制器自动检测方法 |
| US20230016663A1 (en) * | 2021-07-16 | 2023-01-19 | Changxin Memory Technologies, Inc. | Method for detecting abnormity, method for repairing and system for detecting abnormity for machine slot |
| CN116521572B (zh) * | 2023-07-03 | 2023-09-19 | 天津金城银行股份有限公司 | 网页脚本可视化验证方法、系统、终端设备和存储介质 |
Family Cites Families (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2479926A (en) * | 1947-10-11 | 1949-08-23 | Brush Dev Co | Electrotransducer and method of making same |
| JPS62250681A (ja) * | 1986-04-23 | 1987-10-31 | Murata Mfg Co Ltd | 磁気ヘツドが一端側に、他端側に支持部材が取付けられた積層バイモルフ |
| JP2965602B2 (ja) * | 1990-02-26 | 1999-10-18 | 日立金属株式会社 | 積層型変位素子 |
| US5400263A (en) | 1992-04-06 | 1995-03-21 | Hewlett-Packard Company | Apparatus and method for specifying the flow of test execution and the binning for a testing system |
| JPH0677260A (ja) * | 1992-08-25 | 1994-03-18 | Toshiba Corp | ワーク搬送装置 |
| DE69326004T2 (de) | 1993-09-20 | 1999-11-25 | Hewlett Packard Gmbh | Testapparat mit grosser Kapazität |
| US5589765A (en) | 1995-01-04 | 1996-12-31 | Texas Instruments Incorporated | Method for final testing of semiconductor devices |
| JP3356569B2 (ja) * | 1995-01-12 | 2002-12-16 | 株式会社東芝 | 半導体生産管理システム |
| KR970051822A (ko) * | 1995-12-23 | 1997-07-29 | 김광호 | 반도체제조설비의 데이타 가공분석 자동화방법 |
| JP2743913B2 (ja) * | 1996-06-07 | 1998-04-28 | 日本電気株式会社 | 工程手順検証装置 |
| US5828985A (en) | 1996-11-20 | 1998-10-27 | Advantest Corp. | Semiconductor test system |
| US6078189A (en) * | 1996-12-13 | 2000-06-20 | International Business Machines Corporation | Dynamic test reordering |
| US5951704A (en) | 1997-02-19 | 1999-09-14 | Advantest Corp. | Test system emulator |
| JP3867862B2 (ja) * | 1997-04-16 | 2007-01-17 | 株式会社ルネサステクノロジ | 半導体集積回路およびメモリの検査方法 |
| KR100216066B1 (ko) | 1997-05-20 | 1999-08-16 | 윤종용 | 반도체 집적회로 소자 검사공정 제어 시스템 및 제어방법 |
| KR19990001946A (ko) * | 1997-06-18 | 1999-01-15 | 윤종용 | 반도체 공정관리 시스템 및 공정관리 방법 |
| KR100269942B1 (ko) * | 1998-02-03 | 2000-10-16 | 윤종용 | 반도체제조설비관리방법 |
| JP4502414B2 (ja) * | 1998-04-09 | 2010-07-14 | Ｏｋｉセミコンダクタ株式会社 | 生産管理情報出力装置及び生産管理情報出力方法 |
| JPH11341838A (ja) * | 1998-05-20 | 1999-12-10 | Tokin Ceramics Corp | 積層型圧電アクチュエータ |
| US6057679A (en) | 1998-06-12 | 2000-05-02 | Credence Systems Corporation | Integrated circuit tester having amorphous logic for real-time data analysis |
| KR20000026994A (ko) | 1998-10-26 | 2000-05-15 | 카를-에른스트 쿠산케 | 겹층용 보강 이음쇠 |
| JP2001202795A (ja) * | 2000-01-21 | 2001-07-27 | Nec Corp | メモリｌｓｉ不良解析装置および解析方法 |
| JP3838024B2 (ja) * | 2000-11-27 | 2006-10-25 | 株式会社村田製作所 | 縦結合型マルチモード圧電フィルタ |
| US7937313B2 (en) * | 2001-06-29 | 2011-05-03 | Goldman Sachs & Co. | Method and system for stress testing simulations of the behavior of financial instruments |
-
2001
- 2001-05-14 KR KR10-2001-0026070A patent/KR100429116B1/ko active IP Right Grant
- 2001-06-05 TW TW090113542A patent/TW552426B/zh not_active IP Right Cessation
- 2001-10-09 US US09/971,934 patent/US6857090B2/en not_active Expired - Lifetime
-
2002
- 2002-01-25 DE DE10203761A patent/DE10203761A1/de not_active Ceased
- 2002-05-13 JP JP2002137569A patent/JP4153720B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005292135A (ja) * | 2004-03-31 | 2005-10-20 | Teradyne Inc | デューティサイクルを測定する方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW552426B (en) | 2003-09-11 |
| JP4153720B2 (ja) | 2008-09-24 |
| KR20020087528A (ko) | 2002-11-23 |
| DE10203761A1 (de) | 2002-12-05 |
| US20030005376A1 (en) | 2003-01-02 |
| US6857090B2 (en) | 2005-02-15 |
| KR100429116B1 (ko) | 2004-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4153720B2 (ja) | 半導体ｉｃ素子の検査工程の損失要因自動分析管理システムとその方法 | |
| KR100216066B1 (ko) | 반도체 집적회로 소자 검사공정 제어 시스템 및 제어방법 | |
| US7710137B2 (en) | Method and apparatus for relative testing of integrated circuit devices | |
| KR100761851B1 (ko) | 실시간으로 최적화되는 반도체 소자의 전기적 검사를 위한 컴퓨터로 실행 가능한 저장매체 및 그 적용방법 | |
| US5030905A (en) | Below a minute burn-in | |
| US20120330593A1 (en) | Integrated cross-tester analysis and real-time adaptive test | |
| JP3009743B2 (ja) | 半導体デバイス搬送処理装置 | |
| JP4728968B2 (ja) | データ解析の方法および装置 | |
| JP2010226125A (ja) | 半導体テストのための方法および装置 | |
| KR101685780B1 (ko) | 테스트 셀 컨트롤러의 결정 및 실행 트리의 생성 및 스케줄링 | |
| US20080231307A1 (en) | Testing method using a scalable parametric measurement macro | |
| US9689923B2 (en) | Adaptive electrical testing of wafers | |
| CN113407531A (zh) | 晶圆测试数据的分析方法、平台、电子设备及存储介质 | |
| JP3613596B2 (ja) | 半導体素子検査装置の安定度分析方法 | |
| US7774670B2 (en) | Method and apparatus for dynamically determining tester recipes | |
| US7983778B2 (en) | Method and apparatus for reducing setups during test, mark and pack operations | |
| CN116577638A (zh) | 一种电路板智能测试系统、方法、装置及介质 | |
| Nelson et al. | Extracting defect density and size distributions from product ICs | |
| JP3614838B2 (ja) | 半導体検査システム及び半導体デバイスの検査方法 | |
| Pham et al. | Eliminating Re-Burn-In in semiconductor manufacturing through statistical analysis of production test data | |
| US20050114058A1 (en) | Method for analyzing inspected data, apparatus and its program | |
| TW516149B (en) | Automated wafer re-testing process | |
| Deshpande et al. | Digital Semiconductor Testing Methodologies | |
| KR20070081539A (ko) | 반도체 칩 패키지 테스트 방법 | |
| CN118114152A (zh) | 查找晶圆测试失效原因的方法、系统及可读存储介质 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050113 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080220 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080225 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080526 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080609 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080704 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4153720 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110711 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120711 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130711 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |