JPH0821807B2 - マイクロ波回路モジュールの製造装置 - Google Patents

マイクロ波回路モジュールの製造装置

Info

Publication number
JPH0821807B2
JPH0821807B2 JP5105014A JP10501493A JPH0821807B2 JP H0821807 B2 JPH0821807 B2 JP H0821807B2 JP 5105014 A JP5105014 A JP 5105014A JP 10501493 A JP10501493 A JP 10501493A JP H0821807 B2 JPH0821807 B2 JP H0821807B2
Authority
JP
Japan
Prior art keywords
circuit module
microwave circuit
active functional
combination
characteristic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP5105014A
Other languages
English (en)
Other versions
JPH06296106A (ja
Inventor
勇平 小杉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP5105014A priority Critical patent/JPH0821807B2/ja
Priority to US08/224,660 priority patent/US5396433A/en
Priority to EP94105397A priority patent/EP0622840B1/en
Priority to DE69425775T priority patent/DE69425775T2/de
Priority to AU59338/94A priority patent/AU667769B2/en
Priority to CA002120804A priority patent/CA2120804C/en
Priority to TW083109131A priority patent/TW252220B/zh
Publication of JPH06296106A publication Critical patent/JPH06296106A/ja
Publication of JPH0821807B2 publication Critical patent/JPH0821807B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Automation & Control Theory (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microwave Amplifiers (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はマイクロ波回路モジュー
ルの製造装置に関し、特にマイクロ波通信機器などに使
用されるマイクロ波回路モジュールの組立て検査方法に
関する。
【０００２】
【従来の技術】ＭＭＩＣ（Ｍｉｃｒｏｗａｖｅ Ｍｏｎ
ｏｌｉｔｈｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉ
ｔ）は漸く実用化の段階に至っている。超高周波の集積
回路が一般のディジタルＩＣと大きく異なる点は集中定
数のみで実現できないことで、分布定数回路を必要とす
ることである。
【０００３】とは言え、上記集積回路は分布定数回路を
大規模に組込むことにも向いていない。分布定数回路は
波長にしたがってサイズが決定され、一般的に配置上大
きな占有面積を必要とする。
【０００４】ＭＭＩＣはヒ化ガリウム（ＧａＡｓ）を使
用することが多いこと、特性上の要求から薄いウェハが
好ましいこと、価格が高いことなどの理由によって大型
化は不利な点が多い。したがって、ＭＭＩＣは大規模な
集積にはあまり向かないという欠点を有している。
【０００５】かかる欠点を解決し、分布定数回路素子を
含む大規模なマイクロ波回路を経済的に実現する手段と
して、本願出願人は「複合マイクロ波回路モジュール」
（特願昭４−２９１０３１）を提案している。
【０００６】この「複合マイクロ波回路モジュール」
は、図１０に示すように、多層に重ね合わせた誘電体基
板の２つの層に導体層によるグランド面を上層２６と下
層２３に形成し、中層部に信号伝達のための１つ以上の
導体層からなる信号回路２４，２５を形成している。
【０００７】また、「複合マイクロ波回路モジュール」
は、信号回路２４，２５に沿って２つのグランド面を互
いに短絡するスルーホール３２，３４によりその信号回
路２４，２５を取り囲むシールドを施し、これらの回路
がＭＭＩＣ，ＩＣ，トランジスタ，ダイオードなどの能
動機能素子２８と、ストリップライン，マイクロストリ
ップライン，コプレーナ線路などのパターンにより形成
された受動素子とを含み、これらを互いに電気的に接続
することで、一体化構造としている。
【０００８】尚、図１０において２０はベースプレー
ト、２１は電圧制御発振器、２２は導体蓋（ＣＡＰ）、
２７は配線層、２９は信号パターン、３０は電源パター
ン、３１はボンディングワイヤ、３３はチップ搭載ラン
ド、３５は導体パターン、３６はランドである。
【０００９】上記の「複合マイクロ波回路モジュール」
においては、能動機能素子とこれらを接続するために細
分化された接続基板とを一体の多層基板内の配線パター
ンにより実現し、接続による特性劣化を排除して工数低
減を図っている。
【００１０】また、「複合マイクロ波回路モジュール」
においては、マイクロ波回路が共通のケースに収容され
ることによって生ずる回路間の結合による干渉やケース
のキャビティとしての共振をシールド構造や能動機能素
子を収容するキャビティ構造により回避している。
【００１１】さらに、「複合マイクロ波回路モジュー
ル」においては、周辺回路を含む一体化及び集積化によ
り、従来必要だった多くの実装階層の低減を図り、小型
化や低価格化を達成している。この「複合マイクロ波回
路モジュール」は特に受動素子の組込みに不向きなＭＭ
ＩＣ技術を補完し、受動素子や線路を含むより大規模な
集積化を図っている。
【００１２】上記のキャビティ構造は信号伝送のための
中層部より上の誘電体をうがって穴を形成してＭＭＩＣ
などの半導体素子の実装場所とし、その場所に半導体素
子を実装するとともに、除去された上面のグランド面を
導体蓋で覆う構造とすることで実現されている。
【００１３】また、この「複合マイクロ波回路モジュー
ル」のシール構造は導体蓋により気密シールを実現し、
実装した半導体素子をその導体蓋により外界からの汚染
から保護する構造とすることで実現されている。
【００１４】上記「複合マイクロ波回路モジュール」に
おいては上述した特徴以外にも以下に示すような特徴を
有している。
【００１５】第一に、「複合マイクロ波回路モジュー
ル」においては、中層部に導体によるランドを設け、こ
のランドを下層グランド面と複数のＶＩＡホールによっ
て接続して（ＲＦインピーダンスを下げて）実装素子の
グランド面とするとともに、そのＶＩＡホールの中を金
属で充填して下層への熱抵抗を低減し、放熱を図る構造
としている。
【００１６】第二に、「複合マイクロ波回路モジュー
ル」においては、上記のＶＩＡホールを半導体チップ中
のトランジスタ部などの局所的発熱部の直下に設け、熱
抵抗を低減する構造としている。
【００１７】第三に、「複合マイクロ波回路モジュー
ル」においては、中層回路層と下層グランド層との間に
導体層による複数のランドを設け、この導体ランドを交
互にキャパシタランド及びグランドランドとし、キャパ
シタランド間同士、グランド面とグランドランド同士と
を夫々ＶＩＡホールで接続して積層コンデンサを形成
し、実装素子（搭載チップ）のバイパスコンデンサとす
るとともに、多層に積層された導体ランドにより熱を横
方向に分散して熱抵抗を下げる構造としている。
【００１８】第四に、「複合マイクロ波回路モジュー
ル」においては、中層部にきわめて薄い誘電体層を設
け、この両面に対向する導体パターンによる容量結合を
形成し、直流を遮断する伝送線路を形成する構造として
いる。
【００１９】第五に、「複合マイクロ波回路モジュー
ル」においては、上層グランド層の上にさらに誘電体層
を設け、これに導体パターンを形成して配線パターンと
し、この配線パターンを用いて配線を行う構造としてい
る。
【００２０】第六に、「複合マイクロ波回路モジュー
ル」においては、内層との接続部にランドを設け、直近
のグランド層とにコンデンサを形成してバイパスコンデ
ンサとし、内層からのＲＦ漏洩を防止する構造としてい
る。
【００２１】
【発明が解決しようとする課題】上述の複合マイクロ波
回路モジュールは大規模なマイクロ波回路をコンパクト
な形で実現することができる技術であるが、複数の能動
機能素子を含む。これら能動機能素子は製造上の特性の
バラツキが避けられないので、複合マイクロ波回路モジ
ュール全体の製造歩留を高めるために特別な工夫が必要
である。
【００２２】例えば、増幅器や発振器、及びミキサなど
の能動機能素子を合計５個含む回路モジュール全体の製
造歩留として９０％以上を得たい場合、単純に５個の能
動機能素子に製造歩留を割り振ると、各々の素子は９８
％以上の歩留が必要である。この製造歩留を組立工事に
も割り振れば、各々の素子の歩留要求値はさらに高くな
る。
【００２３】上述したように、能動機能素子は特性のバ
ラツキが避けられないが、その理由はヒ化ガリウムを用
いた超高周波の集積回路であり、かつアナログ回路であ
るためである。
【００２４】したがって、能動機能素子の特性のバラツ
キを含めて９８％の歩留を要求するのは非現実的であ
り、このような要求をすれば能動機能素子単体としてバ
ラツキ規格に入るものは低い率にとどまってしまう。よ
って、複合マイクロ波回路モジュールを経済的に高い歩
留で得ようとするならば、特別な方策を考えなければな
らない。
【００２５】このような場合、一般に考えられる方法と
しては、能動機能素子を実装した後に複合マイクロ波回
路モジュールの電気的な特性をチェックし、そのチェッ
ク結果に応じて能動機能素子周辺のマイクロストリップ
線路を調整することで、所望の性能を得る方法である。
【００２６】しかしながら、上記の方法では大規模な回
路であるが故に、全体が組み上がってからでは調整が難
しいという問題がある。また、能動機能素子は汚れに弱
く、調整が終了するまではシールをすることができない
ので、信頼性が低下するという問題がある。
【００２７】さらに、能動機能素子周辺のマイクロスト
リップ線路の調整に高度の熟練が要求されるのみなら
ず、その調整に多大の時間を要し、高価になるという問
題がある。
【００２８】そこで、本発明の目的は上記の問題点を解
消し、低コストで高信頼性のマイクロ波回路モジュール
を高い総合歩留で生産することができるマイクロ波回路
モジュールの製造装置を提供することにある。
【００２９】
【課題を解決するための手段】本発明によるマイクロ波
回路モジュールの製造装置は、複数の能動機能素子を基
板上に搭載してなるマイクロ波回路モジュールの製造装
置であって、製造直後の能動機能素子各々の特性検査結
果を前記能動機能素子各々に対応付けて記憶する記憶手
段と、前記能動機能素子各々を組合せた後の特性値が予
め設定された所定範囲内となるように前記記憶手段の内
容を基に前記能動機能素子各々の組合せを決定する決定
手段と、前記決定手段で決定された組合せの能動機能素
子各々の特性検査結果を基に該組合せの特性値を算出す
る算出手段と、前記算出手段で算出された特性値が前記
所定範囲外のときに該特性値を前記所定範囲内となるよ
うに調整する調整内容及びその調整量を演算する演算手
段と、前記演算手段の演算結果に基づいて前記基板を処
理する処理手段と、前記処理手段によって処理された基
板上に前記決定手段で決定された組合せの能動機能素子
を搭載する組立手段とを備えている。
【００３０】
【実施例】次に、本発明について図面を参照して説明す
る。
【００３１】図１は本発明の一実施例の構成を示すブロ
ック図である。図において、ウェハ検査部２は機能素子
ウェハ１上の能動機能素子を全数検査し、それらを選別
して機能素子ウェハ保管部４に保管するとともに、その
検査結果（能動機能素子の特性）をチップデータ部３に
記録する。
【００３２】チップ組合せマッチング部５はチップデー
タ部３の内容を基に、選別されて識別された複数種の能
動機能素子を組合せたときに所望の特性に近くなるよう
に、複数種の能動機能素子の最適な組合せを決定する。
【００３３】特性計算部６はチップ組合せマッチング部
５によって決定された組合せの複数種の能動機能素子を
マイクロ波回路モジュールとして組合せたときにいかな
る特性が予測されるかを計算し、その計算結果が所望の
規格範囲内に入っているか否かを判定する。
【００３４】基板調整量計算部７は特性計算部６で計算
した特性が所望の規格範囲内に入っていないと判定され
た場合、マイクロ波回路モジュールの基板の調整量を計
算する。すなわち、基板調整量計算部７はマイクロ波回
路モジュールの基板内の特定箇所に用意した調整可能部
分にいかなる加工を加えればその特性が所望の規格範囲
内に入るかをシミュレートして求め、そのシミュレート
の結果を調整加工指示データとして調整加工指示データ
部８に記録する。
【００３５】基板調整工事部９は調整加工指示データ部
８に記録されたデータを基に、基板１０に対してアナロ
グ回路的チューニングとして何等かの調整工事を行い、
調整した基板を組立検査部１１に送る。
【００３６】組立検査部１１はチップ組合せマッチング
部５によって決定された組合せの複数種の能動機能素子
を、基板調整工事部９で調整された基板上に搭載してマ
イクロ波回路モジュールを組立てる。組立検査部１１は
組立てたマイクロ波回路モジュールを検査し、必要に応
じて調整を行ってマイクロ波回路モジュールの組立てを
終了する。
【００３７】図２は本発明の一実施例によるマイクロ波
回路モジュールの組立て動作を示す図である。これら図
１及び図２を用いて本発明の一実施例によるマイクロ波
回路モジュールの組立て動作について説明する。
【００３８】機能素子ウェハ１ａ，１ｂ，１ｃ上の能動
機能素子Ａ，Ｂ，Ｃはウェハ検査部２のオンウェハテス
ト２ａ-1，２ｂ-1，２ｃ-1で全数検査される。このオン
ウェハテスト２ａ-1，２ｂ-1，２ｃ-1では直流ないし低
周波でテストが行われ、１枚のウェハ上に配置されてい
る多数の回路チップ各々について配線パターンの欠陥の
有無や低周波での評価などが行われる。オンウェハテス
ト２ａ-1，２ｂ-1，２ｃ-1ではこれら配線パターンの欠
陥の有無や低周波での評価などのデータを基に完全に不
良なものの識別が行われる。
【００３９】次に、機能素子ウェハ１ａ，１ｂ，１ｃ上
の能動機能素子Ａ，Ｂ，Ｃはウェハ検査部２のオンウェ
ハテスト２ａ-2，２ｂ-2，２ｃ-2で全数検査される。こ
のオンウェハテスト２ａ-2，２ｂ-2，２ｃ-2では実際に
使用される高い周波数で高周波プローブを用いて特性検
査、つまり機能検査が行われる。
【００４０】上記の機能検査のデータはオンウェハテス
ト２ａ-1，２ｂ-1，２ｃ-1のテスト結果とともに夫々対
応するチップデータ部３ａ，３ｂ，３ｃに記録されると
ともに、この機能検査のデータを基に特性が許容バラツ
キ範囲を越える回路チップを識別する。
【００４１】ここで、チップデータ部３ａ，３ｂ，３ｃ
には完全に不良なものや特性が許容バラツキ範囲を越え
る回路チップ以外の回路チップのデータが保存される。
上記のオンウェハテスト２ａ-1，２ｂ-1，２ｃ-1及びオ
ンウェハテスト２ａ-2，２ｂ-2，２ｃ-2で検査された検
査済みの機能素子ウェハ１ａ，１ｂ，１ｃは機能素子ウ
ェハ保管部４に保管される。このとき、機能素子ウェハ
保管部４内において機能素子ウェハ４ａ，４ｂ，４ｃは
後から識別可能なように保管される。
【００４２】以上の処理動作が図２のステップ１におけ
るオンウェハテスト２ａ-1，２ｂ-1，２ｃ-1及びオンウ
ェハテスト２ａ-2，２ｂ-2，２ｃ-2による機能素子ウェ
ハ１ａ，１ｂ，１ｃ上の能動機能素子Ａ，Ｂ，Ｃの全数
検査の処理動作である。
【００４３】次に、図２のステップ２では、上記ステッ
プ１で取得した機能素子ウェハ１ａ，１ｂ，１ｃ上の能
動機能素子Ａ，Ｂ，Ｃのオンウェハテストデータが処理
される。尚、オンウェハテストデータは能動機能素子
Ａ，Ｂ，Ｃ毎に、夫々のウェハ内の個々の回路チップ毎
に取得されており、回路チップ間のバラツキやロット間
のバラツキもある。
【００４４】複数種の能動機能素子Ａ，Ｂ，Ｃは１つの
マイクロ波回路モジュール内に収容されるので、上記の
回路チップの組合せが重要となってくる。チップ組合せ
マッチング部５はこれら複数種の回路チップの最適な組
合せを見出だすマッチングを行う。
【００４５】ここでのストラテジはできるだけ多くの回
路チップを廃棄しないで使えるようにすることを第一に
考える。つまり、ベストの組合せで所望の特性の中心に
位置するような僅かな組合せを選定するよりは、所望の
特性から許容できる範囲でバラツいても、できるだけ多
くの回路チップを救済するようなストラテジを採用して
いる。
【００４６】これにより、チップ組合せマッチング部５
はチップデータ部３の内容を基に、選別されて識別され
た複数種の能動機能素子を組合せたときに所望の特性に
近くなるように、複数種の能動機能素子の最適な組合せ
を決定する。
【００４７】特性計算部６はチップ組合せマッチング回
路５で組合せが選択された複数種の能動機能素子Ａ，
Ｂ，Ｃをマイクロ波回路モジュールとして組合せたとき
にいかなる特性が予測されるかを計算し、その計算結果
が所望の規格範囲内に入っているか否かを判定する。
【００４８】基板調整量計算部７は特性計算部６で計算
した特性が所望の規格範囲内に入っていないと判定され
た場合、マイクロ波回路モジュールの基板内の特定箇所
に用意した調整可能部分にいかなる加工を加えればその
特性が所望の規格範囲内に入るかをシミュレートして求
め、そのシミュレートの結果を調整加工指示データとし
て調整加工指示データ部８に記録する。ここで、基板調
整量計算部７は上記調整加工指示データを、チップ組合
せマッチング回路５で組合せが選択された複数種の能動
機能素子Ａ，Ｂ，Ｃに対して１セット毎に計算する。
【００４９】基板調整工事部９は調整加工指示データ部
８に記録された複数種の能動機能素子Ａ，Ｂ，Ｃの１セ
ット毎のデータを基に、ワイヤボンディングによる方法
やストリップラインパターンの一部をレーザ光の照射に
より蒸発させて切断あるいは除去する方法、及び強誘電
体片を接着する方法などによって基板を調整する。
【００５０】図２のステップ３では、選択された組合せ
の能動機能素子Ａ，Ｂ，Ｃの１セットと、それに対応す
る調整加工済みの基板１０ａとの組立てと検査とが行わ
れる。このステップ３には特別に準備されたロボットを
用いるのがよい。
【００５１】すなわち、正しい回路チップの組合せを間
違いなく得るためには、人間が扱うよりも機械の方が正
確に扱うことができる。また、保管された複数種の機能
素子ウェハ４ａ，４ｂ，４ｃから選択された組合せの回
路チップをピックアップして組立てるのに適した組立て
設備は、専用設備としてロボットを用いるのが適当であ
る。
【００５２】ステップ３では複数種の機能素子ウェハ４
ａ〜４ｃの回路チップ単位の分割１２ａ，１２ｂ，１２
ｃを行い、回路チップをピックアップできるようにす
る。この後に、組立検査部１１の組立て工程１１ａでは
調整加工済みの基板１０ａに対し、それと組合されるべ
き能動機能素子Ａ，Ｂ，Ｃの回路チップをピックアップ
する。
【００５３】組立て工程１１ａでは調整加工済みの基板
１０ａとピックアップされた回路チップとに対してダイ
ボンディングを行い、さらにワイヤボンディングを加
え、その後に回路チップの収容部にカバーを取付けてシ
ールを行う。
【００５４】組立て工程１１ａによる組立ての後に、検
査工程１１ｂでは組立てられたマイクロ波回路モジュー
ルの特性が規格内にあるか否かが判定される。この検査
工程１１ｂで規格内に入っているものは良品であるが、
規格から外れているものは次の調整工程１１ｃを用意す
る場合もある。但し、調整を大規模に実施することはデ
メリットが多いので、調整工程１１ｃでは小規模な調整
に止めている。
【００５５】図３及び図４は図１のチップ組合せマッチ
ング部５による組合せの決定を説明するための図であ
る。これら図３及び図４を用いてチップ組合せマッチン
グ部５による組合せの決定について説明する。
【００５６】チップ組合せマッチング部５におけるマッ
チングのアルゴリズムは目的とするマイクロ波回路モジ
ュールの機能によって異なってくる。ここでは図３に示
す周波数変換―増幅器モジュールについて説明する。
尚、図３において、Ｃ１はＲＦ増幅器チップ、Ｃ２はミ
キサチップ、Ｃ３はＩＦ増幅器チップ、Ｆはフィルタ、
Ｐ１はＲＦ端子、Ｐ２はＬＯ端子、Ｐ３はＩＦ端子であ
る。
【００５７】ＲＦ端子Ｐ１からＬＯ端子Ｐ２の伝達関数
は、基本的にはＲＦ増幅器チップＣ１，ミキサチップＣ
２，フィルタＦ，ＩＦ増幅器チップＣ３各々の特性の掛
け算である。この回路中で、ＲＦ増幅器チップＣ１とＩ
Ｆ増幅器チップＣ３との利得―周波数特性と平均利得と
の２項目がバラついた場合に、多数の回路チップの組合
せからベストの特性のマッチを取るのではなく、できる
だけ多くの回路チップを廃棄しないで使えるようにする
方法について以下説明する。
【００５８】この場合、ＲＦ増幅器チップＣ１の特性と
ＩＦ増幅器チップＣ３の特性とが逆になるもの同士を組
合せれば、できるだけ多くの回路チップを廃棄しないで
使えるようになる。
【００５９】すなわち、ＲＦ増幅器チップＣ１はゲイン
特性が周波数ｆの増加とともに増大するもの［図４
（ａ）参照］を、またＩＦ増幅器チップＣ３はゲイン特
性が周波数ｆの増加とともに低下するもの［図４（ｂ）
参照］を組合せれば、全体としてのゲイン―周波数ｆの
特性はフラットに近付く［図４（ｃ）参照］。また、平
均ゲインもプラス（＋）のものとマイナス（−）のもの
とを組合せれば、全体として所望のトータルゲインに近
付けることができる。
【００６０】全体としてできるだけ多くの回路チップを
廃棄しないで使えるようにするためには種々の方法があ
るが、これを能率よく実施するにはステップ１でオンウ
ェハテスト後のデータをカテゴライズしておく必要があ
る。このカテゴライズしておくことによって、特性の傾
向順に並んでいるもの同士を単に組合せるだけで最適な
組合せの決定が可能となる。
【００６１】図５は図１の基板調整量計算部７による計
算結果の一例を示す図である。図５（ａ）は調整される
前の状態を示す図であり、図５（ｂ）はレーザ光で抵抗
パターンをカットして抵抗値を増大させた状態を示す図
であり、図５（ｃ）はワイヤボンディングにより抵抗値
を減少させた状態を示す図である。
【００６２】例えば、図３に示すように、ＲＦ増幅器チ
ップＣ１とＩＦ増幅器チップＣ３とを組合せたときにＩ
Ｆ増幅器チップＣ３の周波数特性が大きく、全体として
の周波数特性が所望の規格内に入らない場合がある。
【００６３】この場合、基板内に傾斜調整用等化回路
（Ａｍｐｌｉｔｕｄｅ Ｅｑｕａｌｉｚｅｒ）が組込ん
であれば、決められた範囲内の調整が可能となる。その
調整は内部の１個ないし複数の抵抗値を変えることで行
うことができる。この抵抗値の変更を図５（ｂ）または
図５（ｃ）に示す方法によって行うのである。
【００６４】図６は図１の基板調整工事部９による基板
の調整工事を示す図である。図６（ａ）はワイヤボンデ
ィングによって調整を行う方法を示す図であり、図６
（ｂ）はマイクロストリップラインパターンの一部をレ
ーザ光の照射により蒸発させて切断あるいは除去して調
整を行う方法を示す図であり、図６（ｃ）は強誘電体片
を接着して調整を行う方法を示す図である。
【００６５】図７は本発明の他の実施例によるマイクロ
波回路モジュールの組立て動作を示す図である。図にお
いて、本発明の他の実施例は図２のステップ２に基板特
性検査工程１３を設けた以外は本発明の一実施例と同様
の構成となっており、同一構成要素には同一符号を付し
てある。また、それら同一構成要素の動作は本発明の一
実施例と同様である。
【００６６】マイクロ波回路モジュールの組立てにおい
て、基板にも製造上のバラツキがあり、このバラツキが
無視できない程度である場合には、基板の特性のバラツ
キを考慮して調整工事を行う必要がある。
【００６７】すなわち、チップ組合せマッチング部５で
組合せが決定された回路チップを搭載する基板の特性を
基板特性検査工程１３で測定し、その測定データを特性
計算部６に送る。
【００６８】特性計算部６はチップ組合せマッチング部
５で決定された組合せの回路チップの特性と、基板特性
検査工程１３で測定された測定データとを基に、これら
回路チップと基板とがマイクロ波回路モジュールとして
組合せたときにいかなる特性が予測されるかを計算し、
その計算結果が所望の規格範囲内に入っているか否かを
判定する。
【００６９】基板調整量計算部７は特性計算部６で計算
した特性が所望の規格範囲内に入っていないと判定され
た場合、マイクロ波回路モジュールの基板内の特定箇所
に用意した調整可能部分にいかなる加工を加えればその
特性が所望の規格範囲内に入るかをシミュレートして求
め、そのシミュレートの結果を調整加工指示データとし
て調整加工指示データとして調整加工指示データ部８に
記録する。ここで、基板調整量計算部７は上記調整加工
指示データを、チップ組合せマッチング回路５で組合せ
が選択された複数種の能動機能素子Ａ，Ｂ，Ｃの１セッ
ト及びそれに対応する基板毎に計算する。
【００７０】基板調整工事部９は調整加工指示データ部
８に記録された複数種の能動機能素子Ａ，Ｂ，Ｃの１セ
ットのデータ及びそれに対応する基板のデータを基に、
基板特性検査工程１３で特性が測定された基板を調整す
る。これによって、基板の製造上のバラツキに対応した
調整を行うことができる。
【００７１】図８は本発明の別の実施例の構成を示すブ
ロック図である。図において、本発明の別の実施例は図
１の組立て検査部１１の検査結果を統計処理してチップ
組合せマッチング部５にフィードバックするズレ分析統
計処理部１４を設けた以外は本発明の一実施例と同様の
構成となっており、同一構成要素には同一符号を付して
ある。また、それら同一構成要素の動作は本発明の一実
施例の動作と同様である。
【００７２】ズレ分析統計処理部１４は組立て検査部１
１で得られたマイクロ波回路モジュールの特性を統計処
理して予測値とのズレを分析し、その結果をチップ組合
せマッチング部５以降の処理にフィードバックする。
【００７３】これにより、基板の調整量を計算するプロ
セスに小さい修正を加えることができ、マイクロ波回路
モジュールの総合歩留を高めることができる。ここで、
ズレ分析統計処理部１４の分析結果を基にした基板の修
正はそれ専用の処理部を設けてもよい。
【００７４】例えば、ゲイン―周波数特性を、基板内に
組込まれた傾斜調整用等化回路で調整する場合を想定
し、予想した特性が図９の実線ａで示される分布が、実
際には破線ｂの分布となった場合について説明する。
【００７５】この場合、破線ｂの分布は計算外の各種バ
ラツキ要因のために拡がりも大きく、また分布中心も計
算予測とはズレていたとする。この破線ｂの分布はその
拡がりを狭くすることはできないが、分布中心を計算予
測値に近付けることは可能である。
【００７６】この状態において、特性計算の内容と調整
操作の効果とについては当事者がよく知っているわけで
あるから、チップ組合せマッチング部５以降の処理で上
記のズレを補正するような操作を行えばよい。例えば、
計算による補償量が過大であれば、基板に加える操作量
を減らせばよいことになる。
【００７７】このように、能動機能素子Ａ，Ｂ，Ｃのオ
ンウェハテスト２ａ-1，２ｂ-1，２ｃ-1，２ａ-2，２ｂ
-2，２ｃ-2によって実測された特性データに基づき、チ
ップ組合せマッチング部５で最大の総合歩留が得られる
ような回路チップの組合せを決定し、特性計算部６で回
路チップ各々の組合せ毎に特性を予測し、その予測結果
が所望の規格範囲から外れている場合には基板調整量計
算部７で計算された基板１０の調整量を基板調整工事部
９により調整工事を行うことによって、マイクロ波回路
モジュールを高い総合歩留で生産することが可能とな
る。
【００７８】また、製造後のマイクロ波回路モジュール
に対する熟練度の高い技能者による調整を必要としない
ので、低コストで高信頼性のマイクロ波回路モジュール
の生産が可能となる。
【００７９】尚、本発明においては、図３に示すような
周波数変換―増幅器モジュールについて説明したが、他
のマイクロ波回路モジュールについても適用できること
は明白であり、これに限定されない。
【００８０】
【発明の効果】以上説明したように本発明によれば、製
造直後の能動機能素子各々の特性検査結果を能動機能素
子各々に対応付けて記憶しておき、この記憶内容を基に
能動機能素子各々を組合せを決定するとともに、決定さ
れた組合せの能動機能素子各々の特性検査結果を基に該
組合せの特性値を算出し、算出した特性値が所定範囲外
のときに該特性値を所定範囲内となるように調整する調
整内容及びその調整量を演算してその演算結果に基づい
て基板を処理することによって、低コストで高信頼性の
マイクロ波回路モジュールを高い総合歩留で生産するこ
とができるという効果がある。
【図面の簡単な説明】
【図１】本発明の一実施例の構成を示すブロック図であ
る。
【図２】本発明の一実施例によるマイクロ波回路モジュ
ールの組立て動作を示す図である。
【図３】図１のチップ組合せマッチング部による組合せ
の決定を説明するための図である。
【図４】図１のチップ組合せマッチング部による組合せ
の決定を説明するための図である。
【図５】（ａ）は調整される前の状態を示す図、（ｂ）
はレーザ光で抵抗パターンをカットして抵抗値を増大さ
せた状態を示す図、（ｃ）はワイヤボンディングにより
抵抗値を減少させた状態を示す図である。
【図６】（ａ）はワイヤボンディングによって調整を行
う方法を示す図、（ｂ）はマイクロストリップラインパ
ターンの一部をレーザ光の照射により蒸発させて切断あ
るいは除去して調整を行う方法を示す図、（ｃ）は強誘
電体片を接着して調整を行う方法を示す図である。
【図７】本発明の他の実施例によるマイクロ波回路モジ
ュールの組立て動作を示す図である。
【図８】本発明の別の実施例の構成を示すブロック図で
ある。
【図９】図８のズレ分析統計処理部の分析結果の一例を
示す図である。
【図１０】従来の複合マイクロ波回路モジュールの構成
を示す図である。
【符号の説明】
１，１ａ〜１ｃ 機能素子ウェハ ２ ウェハ検査部 ２ａ-1，２ａ-2，２ｂ-1，２ｂ-2，２ｃ-1，２ｃ-2 オ
ンウェハテスト ３，３ａ，３ｂ，３ｃ チップデータ部 ４ 機能素子ウェハ保管部 ５ チップ組合せマッチング部 ６ 特性計算部 ７ 基板調整量計算部 ８ 調整加工指示データ部 ９ 基板調整工事部 １１ 組立て検査部 １３ 基板特性検査工程 １４ ズレ分析統計処理部

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 複数の能動機能素子を基板上に搭載して
    なるマイクロ波回路モジュールの製造装置であって、製
    造直後の能動機能素子各々の特性検査結果を前記能動機
    能素子各々に対応付けて記憶する記憶手段と、前記能動
    機能素子各々を組合せた後の特性値が予め設定された所
    定範囲内となるように前記記憶手段の内容を基に前記能
    動機能素子各々の組合せを決定する決定手段と、前記決
    定手段で決定された組合せの能動機能素子各々の特性検
    査結果を基に該組合せの特性値を算出する算出手段と、
    前記算出手段で算出された特性値が前記所定範囲外のと
    きに該特性値を前記所定範囲内となるように調整する調
    整内容及びその調整量を演算する演算手段と、前記演算
    手段の演算結果に基づいて前記基板を処理する処理手段
    と、前記処理手段によって処理された基板上に前記決定
    手段で決定された組合せの能動機能素子を搭載する組立
    手段とを有することを特徴とするマイクロ波回路モジュ
    ールの製造装置。
  2. 【請求項２】 前記算出手段は、予め検出された前記基
    板の特性値と前記決定手段で決定された組合せの能動機
    能素子各々の特性検査結果とを基に該組合せの能動機能
    素子を該基板に搭載したときの特性値を算出するよう構
    成されていることを特徴とする請求項１記載のマイクロ
    波回路モジュールの製造装置。
  3. 【請求項３】 前記組立手段で組立てられたマイクロ波
    回路モジュールの特性値を検査する検査手段と、前記検
    査手段の検査結果と該マイクロ波回路モジュールの特性
    の予測値とのずれを分析する分析手段と、前記分析手段
    の分析結果を基に該マイクロ波回路モジュールの補正処
    理を行う手段とを含むことを特徴とする請求項１または
    請求項２記載のマイクロ波回路モジュールの製造装置。
JP5105014A 1993-04-07 1993-04-07 マイクロ波回路モジュールの製造装置 Expired - Lifetime JPH0821807B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP5105014A JPH0821807B2 (ja) 1993-04-07 1993-04-07 マイクロ波回路モジュールの製造装置
US08/224,660 US5396433A (en) 1993-04-07 1994-04-07 Apparatus and method for assembling and checking microwave monolithic integrated circuit (MMIC) module
EP94105397A EP0622840B1 (en) 1993-04-07 1994-04-07 Method for assembling and checking microwave monolithic integrated circuit (MMIC) module
DE69425775T DE69425775T2 (de) 1993-04-07 1994-04-07 Methode für die Montage und das Prüfen von monolitisch integrierten Mikrowellenschaltungsmodulen (MMIC)
AU59338/94A AU667769B2 (en) 1993-04-07 1994-04-07 Apparatus and method for assembling and checking microwave monolithic integrated circuit (MMIC) module
CA002120804A CA2120804C (en) 1993-04-07 1994-04-07 Apparatus and method for assembling and checking microwave monolithic integrated circuit (mmic) module
TW083109131A TW252220B (ja) 1993-04-07 1994-10-03

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5105014A JPH0821807B2 (ja) 1993-04-07 1993-04-07 マイクロ波回路モジュールの製造装置

Publications (2)

Publication Number Publication Date
JPH06296106A JPH06296106A (ja) 1994-10-21
JPH0821807B2 true JPH0821807B2 (ja) 1996-03-04

Family

ID=14396218

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5105014A Expired - Lifetime JPH0821807B2 (ja) 1993-04-07 1993-04-07 マイクロ波回路モジュールの製造装置

Country Status (7)

Country Link
US (1) US5396433A (ja)
EP (1) EP0622840B1 (ja)
JP (1) JPH0821807B2 (ja)
AU (1) AU667769B2 (ja)
CA (1) CA2120804C (ja)
DE (1) DE69425775T2 (ja)
TW (1) TW252220B (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2898493B2 (ja) * 1992-11-26 1999-06-02 三菱電機株式会社 ミリ波またはマイクロ波ｉｃのレイアウト設計方法及びレイアウト設計装置
JPH08288452A (ja) * 1995-04-20 1996-11-01 Mitsubishi Electric Corp 集積回路装置，及びその製造方法
US5793650A (en) * 1995-10-19 1998-08-11 Analog Devices, Inc. System and method of identifying the number of chip failures on a wafer attributed to cluster failures
CH691798A5 (fr) * 1996-06-19 2001-10-31 Hct Shaping Systems Sa Centre de découpage destiné à produire des tranches à partir de pièces à trancher.
US5659467A (en) * 1996-06-26 1997-08-19 Texas Instruments Incorporated Multiple model supervisor control system and method of operation
KR100216066B1 (ko) * 1997-05-20 1999-08-16 윤종용 반도체 집적회로 소자 검사공정 제어 시스템 및 제어방법
US6161052A (en) * 1997-10-28 2000-12-12 Micron Electronics, Inc. Method for identifying a component with physical characterization
US6289292B1 (en) * 1997-10-28 2001-09-11 Micron Technology, Inc. System for identifying a component with physical characterization
JPH11260931A (ja) 1998-03-15 1999-09-24 Toshiba Microelectronics Corp 半導体集積回路装置の市場故障率推定方法、半導体集積回路装置の製造方法及びテスト用半導体集積回路装置
TWI238594B (en) * 2001-06-18 2005-08-21 Delta Electronics Inc Method of adjusting oscillator frequency
DE10225042A1 (de) * 2002-06-06 2004-01-08 Marconi Communications Gmbh Integrierter Schaltkreis und Verfahren zur Herstellung desselben
US6810296B2 (en) * 2002-09-25 2004-10-26 Advanced Micro Devices, Inc. Correlating an inline parameter to a device operation parameter
DE102004013614A1 (de) * 2004-03-19 2005-10-13 Siemens Ag Verfahren zur Ermittlung und Darstellung für einen Betrieb eines Geräts notwendiger Justageschritte
EP2399213A2 (en) 2009-02-20 2011-12-28 SunPower Corporation Automated solar collector installation design including ability to define heterogeneous design preferences
JP5585794B2 (ja) * 2009-02-20 2014-09-10 サンパワー コーポレイション ソーラーコレクタ設置設計を生成する方法、プログラムおよび装置
CN102317945A (zh) * 2009-02-20 2012-01-11 太阳能公司 自动化太阳能收集器安装设计
JP5532352B2 (ja) 2009-02-20 2014-06-25 サンパワー コーポレイション ソーラーコレクタ設置を設計する方法およびそのプログラム
JP2010199362A (ja) * 2009-02-26 2010-09-09 Denso Corp 半導体チップの組付け方法
DE102009026767A1 (de) * 2009-06-05 2010-12-09 Robert Bosch Gmbh Radarsensor mit Störsignalkompensation
US20120105404A1 (en) * 2009-06-24 2012-05-03 Sharp Kabushiki Kaisha Display device with light sensors

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1054514A (ja) * 1963-04-05 1900-01-01
JPH0616475B2 (ja) * 1987-04-03 1994-03-02 三菱電機株式会社 物品の製造システム及び物品の製造方法
JPS63306253A (ja) * 1987-06-04 1988-12-14 Akebono Brake Res & Dev Center Ltd 車輪加速スリップ制御装置
US5031111C1 (en) * 1988-08-08 2001-03-27 Trw Inc Automated circuit design method
US4954453A (en) * 1989-02-24 1990-09-04 At&T Bell Laboratories Method of producing an article comprising a multichip assembly
GB8918482D0 (en) * 1989-08-14 1989-09-20 Inmos Ltd Packaging semiconductor chips
US5047947A (en) * 1990-07-25 1991-09-10 Grumman Aerospace Corporation Method of modeling the assembly of products to increase production yield

Also Published As

Publication number Publication date
AU5933894A (en) 1994-10-13
US5396433A (en) 1995-03-07
DE69425775D1 (de) 2000-10-12
AU667769B2 (en) 1996-04-04
TW252220B (ja) 1995-07-21
CA2120804C (en) 1997-12-09
EP0622840A2 (en) 1994-11-02
CA2120804A1 (en) 1994-10-08
EP0622840A3 (en) 1995-03-22
DE69425775T2 (de) 2001-02-01
EP0622840B1 (en) 2000-09-06
JPH06296106A (ja) 1994-10-21

Similar Documents

Publication Publication Date Title
JPH0821807B2 (ja) マイクロ波回路モジュールの製造装置
US10375833B2 (en) Methods of manufacturing packaged electronic devices with top terminations
US5594358A (en) Radio frequency probe and probe card including a signal needle and grounding needle coupled to a microstrip transmission line
US6158116A (en) Radio frequency module and method for fabricating the radio frequency module
US6118357A (en) Wireless MMIC chip packaging for microwave and millimeterwave frequencies
US11164801B2 (en) Electrically testable integrated circuit packaging
JP2008131034A (ja) マイクロ波回路モジュール用のシールド
US20070251719A1 (en) Selective, hermetically sealed microwave package apparatus and methods
US11693029B2 (en) Methods and assemblies for tuning electronic modules
JPH11102912A (ja) モノリシックマイクロウェーブ集積回路およびその実装構造
Karnfelt et al. Investigation of Parylene-C on the performance of millimeter-wave circuits
Böck et al. Low-cost eWLB packaging for automotive radar MMICs in the 76–81 GHz range
JP2937948B2 (ja) 高周波モジュールおよび高周波モジュールの製造方法
Florian et al. A Ku band monolithic power amplifier for TT&C applications
Beilenhoff et al. Full 26GHz MMIC chipset for telecom applications in SMD-type packages
KR102305663B1 (ko) 트렌치 구조를 이용한 안테나 패키지 및 이의 검사방법
JPH1174416A (ja) 半導体チップ用キャリア，半導体モジュール，半導体チップ用キャリアの製造方法，および半導体モジュールの製造方法
Bhavsar et al. A Ku-band 1-Watt two stage power amplifier MMIC for space with 52% Power added efficiency
JP3102885B2 (ja) チャンバを設けた高密度相互接続構造体
Schwantuschke et al. Fan-out Wafer Level Packaging of GaN Traveling Wafer Amplifier
JP4206185B2 (ja) 高周波半導体装置
Kirsch et al. Buried microwave designs using LTCC multilayer technology for high density integrated space hybrids
Kumar et al. Investigations on Component Attachment Process and Noise Sustain Mechanism in Quad Channel High Gain Phase Matched Receiver
MMIC Ravi Gugulothu¹, 2 (), Sangam V. Bhalke¹, 2, Anant A. Naik¹, Lalkishore K², and Ramakrishna Dasari² Department of ATQC, Gallium Arsenide Enabling Technology Center, Hyderabad, Telangana, India 2
Gugulothu et al. Package Modeling and Characterization of C-Band 10-Watt High-Power Amplifier Monolithic Microwave Integrated Circuit used in High-Reliability Applications