JP3102885B2 - チャンバを設けた高密度相互接続構造体 - Google Patents

チャンバを設けた高密度相互接続構造体

Info

Publication number
JP3102885B2
JP3102885B2 JP03800021A JP80002191A JP3102885B2 JP 3102885 B2 JP3102885 B2 JP 3102885B2 JP 03800021 A JP03800021 A JP 03800021A JP 80002191 A JP80002191 A JP 80002191A JP 3102885 B2 JP3102885 B2 JP 3102885B2
Authority
JP
Japan
Prior art keywords
layer
dielectric material
overlay
electronic chip
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP03800021A
Other languages
English (en)
Other versions
JPH11289046A (ja
Inventor
ロバート・ジョン・ウォジュナロウスキ
チャールス・ウィリアム・アイチェルバーガー
ウィリアム・ポール・コーンルンフ
Original Assignee
ゼネラル・エレクトリック・カンパニィ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ゼネラル・エレクトリック・カンパニィ filed Critical ゼネラル・エレクトリック・カンパニィ
Priority to JP03800021A priority Critical patent/JP3102885B2/ja
Publication of JPH11289046A publication Critical patent/JPH11289046A/ja
Application granted granted Critical
Publication of JP3102885B2 publication Critical patent/JP3102885B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、高密度相互接続組織の分野に関するもので
あり、更に詳しくは、マイクロ波素子及びその他のオー
バレイ高感度素子のパッキングに好適な高密度相互接続
組織に関するものである。 本発明は、W.P.Kornrumpf等による米国特許第5206712
号「Ａ Building Block Approach to Microwave
Modules」、W.P.Kornrumpf等による米国特許第5355102
号「High Density Interconnected Microwave Circ
uit Assembly」、及びW.P.Kornrumpf等による米国特許
第5351001号「Microwave Component Test Method a
nd Apparatus」に関連するものである。
【０００２】
【従来の技術】
マイクロ波システムは、モノリシックマイクロ波集積
回路（MMIC）群、GaAsトランジスタのような他の能動マ
イクロ波デバイス、受動マイクロ波素子及び論理及び制
御構造体のような非マイクロ波素子群で構成されること
がしばしばある。
【０００３】 モノリシックマイクロ波集積回路即ちMMICは、マイク
ロ波周波数で作動するように設計された集積回路であ
る。GaAsはシリコンに比較してずっと高い可能動作周波
数を有するので、MMICはGaAsで製造されるが通常であ
る。典型的なMMICでは、１つ又はそれ以上の増幅素子
と、数個の受動素子と、増幅素子又は回路の出力からの
フィードバックを行い、集積回路に所望の変換機能を付
与しようとする１つ又はそれ以上のフィードバックルー
プを含んでいる。
【０００４】 このような様々な素子からなるマイクロ波システムを
製造するために、マイクロストリップRFサーキットリ
ー、DC供給線（導線）、論理系統、制御系統及び接続パ
ッドを配置されたセラミック基板を製造し、MMIC、GaAs
トランジシタ、その他のマイクロ波及び補助的素子のよ
うなデバイスは素子を基板に添付し、それらをワイヤボ
ンディング又はタブ相互接続を用いて接続することは当
分野では公知である。
【０００５】 このような製造技術には多数の不具合がある。セラミ
ック基板にサーキットリーを形成する厚膜法及び薄膜法
には公差限界があり、この公差限界は、厳密な公差で再
現性のあるマイクロ波特性を備えたこのような構造体の
製造を困難にする。従って、公称上は同一の基板でもマ
イクロ波特性は基板ごとに相違する。更に、MMICやGaAs
トランジスタのような能動マイクロ波素子それ自体の製
造公差が原因となって、デバイスごとの動作特性の相違
も生じている。更に、このような構造体では、MMIC及び
GaAsトランジスタの縁部におけるインピーダンスの不連
続性及び不整合が通常存在する。これらのインピーダン
ス不連続性は、セラミック基板の表面上又はキャビティ
内における具体的なチップの配置によって異なる。これ
は、このようなデバイスの配置の微小な変化が原因とな
って、デバイスと基板との間の間隙の幅と、基板構造に
対するデバイス構造の配列との両方が変わるからであ
る。更に、これらの物理的な組立公差は相互接続ボンド
の長さを多様にし、多様なインダクタンス、従って、多
様な回路性能をもたらす。これらのインピーダンス不整
合はまた具体的な素子や基板のインピーダンス値によっ
ても変化する。更に、これら及び他の製造公差に起因す
るインピーダンスの相違は、反射その他の望ましくない
動作上の影響を生み、システム動作特性を低下させる。
これらの相違の累積効果が範囲の広いシステム動作特性
となって現れる。従って、このような素子によるマイク
ロ波システムの組立は比較的歩留まりの低い製造工程と
なり、製造されたシステムの多くが規格に適合しない。
この低い歩留まりを生む事由に関しては、素子を試験装
置に結合することが容易ではないので、多数の能動マイ
クロ波素子を非破壊的方法で動作周波数及び電力の全期
待範囲に亙って正確に試験することが困難であるという
事実を無視できない。従って、組立前の試験を通過した
素子の多くは実は規格に適合していないのである。
【０００６】 このようなマイクロ波システムの所望の動作周波数は
2GHz付近から8GHz乃至16GHzの範囲又はそれ以上の一層
高い周波数へ増大しているので、薄膜及び厚膜製造方法
における公差及び素子の試験方法が今までになく問題に
なっている。
【０００７】 MMICその他の能動マイクロ波デバイスの多くは、破損
又は破壊し易い繊細な構造を有する。これらの構造のな
かには、GaAsの表面からある空隙（air tgap）を隔て
て配置される導電体（「風橋「air bridge）」として
知られている構造）がある。風橋は、MMICに所望の特定
動作特性を付与するために、これらのMMICにおいて使用
される。これらの繊細な構造があるので、これらのデバ
イスをマイクロ波システム内に接続するために使用でき
る組立技術には厳しい制限がある。更に、このような素
子は、素子の表面近く、特に誘導子、風橋、及び電界効
果デバイスのゲート領域の付近、に導電体又は１より大
きい誘電率の誘電体材料を配置すると、非常に敏感にそ
の影響を受ける。
【０００８】 デジタルシステムでは、個々のパッケージに組み立て
る前に、ウェーハプローブその他の試験装置を用いて、
個々のチップを広範囲に亙って試験できる。パッケージ
にした後、システムに組み立てる前に、パッケージを更
に試験できる。その結果、システム組立体における歩留
まりは非常に高いのが通常である。この保証によって、
デジタル素子を操作用の最終システムに円滑に組み立て
られて、10年前には想像できなかった費用効率価格でマ
イクロコンピュータその他のデジタルシステムを供給で
きるようになったのである。
【０００９】 パッケージにすることによって生ずる損失その他の犠
牲がパッケージにすることによって救済しようとする異
常よりも一層悪い結果を招くので、このようなプレパッ
ケージは能動マイクロ波デバイスでは不可能であった。
従って、マイクロ波システムでは、最終組立体の歩留ま
り向上機構として素子段階におけるパッケージ後の試験
は適用できない。ウェーハ段階におけいて素子を完全に
試験しようとしても、試験中のMMICその他のデバイスと
インピーダンス整合を行うためには比較的大きいプロー
ブが必要であり、それさえも通常は不可能である。しか
し、最終歩留まりが低いという問題を解決するために、
Cascade Microtech社によって製造された素子のような
試験用の能動マイクロ波素子、いわゆる共面プローブ
（co−planar probe）、の設計が現れた。この素子を
用いるためには、チップを過大に作って、チップの上方
表面にスペースを設け、そのスペースに、中央部に信号
導線を具備し該信号導線の両側に真に接地された２本の
導線を対称に配置して備えるマイクロ波ポートを設置し
なければならない。共面プローブを前記マイクロ波ポー
トに十分な整合状態で再現性をもたせて接続するには、
この構造が必要である。マイクロ波周波数では（典型的
には50MHzより低い周波数で作動するデジタルチップの
場合とは状況が異なり）、マイクロ波チップの上方表面
に真の接地を形成することは簡単なことではない。この
ためには、一般に、チップの表面と裏面との間に金属接
続を用いる必要がある。このような金属接続はメッキさ
れたスルーホールによって実現できるが、メッキされた
スルーホールを作ることは製造工程を一層複雑にし、且
つ、歩留まりを下げる。共面プローブを使用できるよう
に設計されたチップでさえも、MMICの熱伝導率は低いか
ら、動作範囲全域に亙って全出力で試験することはでき
ない。従って、共面プローブ用のマイクロ波デバイスの
設計は、寸法の増大、複雑な工程の増加、工程歩留まり
の低下というようなデバイス自体に関連する犠牲を包含
すると共に、試験結果によってシステム性能に関連する
という完全な保証も得られないままになる。
【００１０】 素子の接続を非破壊的方法で取り外せないから、欠陥
素子を交換してこのような構造体を効果的に再加工する
ことは不可能であり、このことは完全組立システムの低
歩留まりに関する無視できない問題となっている。従っ
て、組み立てたときシステムが規格に適合していななけ
れば、スクラップにされてしまうに違いない。これに反
して、マイクロ波モジュールが再加工できるように設計
されておれば、再加工誘導損失は共通であるが、限定的
ながらも再加工誘導増収が当然得られる。
【００１１】 このようなわけで、高度に再現可能な特性を具備して
製造される受動素子を可能にし、且つ能動デバイスの予
備試験及び／又はシステムが規格に合格しなかったと
き、良品を一切損なわないで不良素子の取外し及び交換
を可能にするようなマイクロ波製造工程が絶えず求めら
れてきた。
【００１２】 General Electric社によって開発された高密度相互
接続（HDI）の構造体又はシステムは、デジタルその他
の電子システムの小型組立体に関して多くの利点を提供
する。例えば、30乃至50個のチップを組み込んだマイク
ロコンピュータのような電子システムは、２インチ長×
２インチ幅×0.050インチ厚の１枚の基板上に十分に組
み立てられて相互接続されることが可能である。このよ
うなシステムの最大動作周波数は、現在では、通常約50
MHz未満である。この高密度相互接続構造体の小型密集
性（compactness）よりも更に重要なことは、該構造体
が修理又は不良素子の交換のために分解でき、システム
に組み込まれている優良素子にはさしたる危険も及ぼさ
ずに再組立できるという事実である。この再加工性又は
修理可能性は、破損素子を交換するためのシステムの再
加工が不可能であるか或いは優良素子の実質的な危険に
関連していた従来の接続システムに優る実質的な進歩で
ある。
【００１３】 要約すれば、この高密度相互接続構造体においては、
システム全体で25−100ミル厚で適当な寸法及び長さを
持つアルミナのようなセラミック基板が提供される。こ
の寸法は典型的には２インチ四方よりも小さい。各種の
チップの配置が一旦規定されると、チップの所期の位置
に適当な深さの別々の空洞又は一つの大きい空洞が作ら
れる。この処理は、均一な厚さ及び所望の寸法を備える
素基板から開始してよい。慣用的には、レーザー又は超
音波ミリングを用いて、様々なチップその他の素子を内
部に配置する空洞を形成する。チップ同志を当接して
（edge−to−edge）配置したいシステムの多くは単一の
大型の空洞で十分である。大型の空洞は、典型的には、
半導体チップが実質的に均一の厚さである場所では均一
の深さとする。特別に厚い又は特別に薄い素子を配置し
たい場所は、空洞の底をそれぞれ他よりも深く又は浅く
作って、その素子の上面と残りの素子の状面及び空洞を
取り囲む基板部分の面とを実質的に同一平面にあるよう
にする。次に、空洞の底に、好ましくはGeneral Elect
ric社から商品名ULTEMとして市販されているポリエーテ
ルイミド樹脂の熱可塑性の接着層を塗布する。次に、種
々の素子を空洞内の所望の位置に配置し、構造体全体を
ULTEMポリエーテルイミドの軟化点（217℃乃至235℃付
近であって使用する形態に依存する）まで加熱した後、
個々の素子が基板に熱可塑的に接合するまで冷却する。
この段階で、全素子の上面を実質的に共通な面に配列す
る。その後で、E.I.du Pont de Nemours社製の商品
名Kapton等からなる約0.0005−0.003インチ（12.5−75
ミクロン）厚のポリイミド薄膜を、接着しやすいように
前処理し、一方の側面をULTEMポリエーテルイミド又は
他の熱可塑性樹脂で被覆し、チップ群その他の素子及び
基板の頂面に跨がって積層し、これによって、熱可塑性
接着材にULTEM樹脂を使ってKaptonを正しい位置に固着
するようにする。その後で、接続したい電子素子接続パ
ッドの位置に合わせて、Kapton及びULTEMの層にレーザ
ーで案内穴（via holes）をあける。Kapton層を覆って
堆積させた金属化層が案内穴を通って延びて下方にある
接続パッドと電気的に接続する。この金属化層は堆積過
程中に個々の導体パターンを形成するように作ってもよ
いし、連続的な層として堆積した後にフォトレジスト及
びエッチングを用いてパターン形成してもよい。フォト
レジストは好ましくは処理過程の最後に基板に相対的な
レーザー走査を用いた露光によって、正確に整合した導
体パターンを作る。
【００１４】 必要に応じてその他の誘電体層及び金属化層を作って
チップ間の所望の電気接続の全てを製造する。後述する
米国特許及び特許出願の対象であるアダプティブレーザ
ーリソグラフィ装置を用いて、個々の電子素子及びその
接続パッドの配置誤差を補正する。
【００１５】 本発明の高密度相互接続構造体、製造方法及び製造の
ための器材は、次の文献に開示されている。即ち、米国
特許第4783695号、米国特許第4835704号、米国特許第47
14516号、米国特許第4780177号、米国特許第5154793
号、米国特許第4894115号、米国特許第5225023号、米国
特許第4878991号、米国特許第5019946号、米国特許第50
19535号、米国特許第4960613号、米国特許第4884122
号、米国特許第4882200号、米国特許第4933042号、米国
特許第4987153号、米国特許第4988412号、米国特許第52
14655号、米国特許第5127998号、米国特許第5258920
号、米国特許第5169678号、及び米国特許第5359496号、
米国特許第4040049号。
【００１６】 この高密度相互接続システムは、デジタルシステムを
形成する相互接続半導体チップにおいて使用するために
開発されたものである。即ち、動作周波数が典型的には
約50MHz未満のシステムを接続するためのものであっ
て、この周波数では、伝送線、他の波動インピーダンス
整合及び誘電装荷効果が必要とは考えられないほど十分
に低い。
【００１７】 GHz周波数で作動させたいマイクロ波構造体又はデバ
イスの相互接続では、50MHz未満の周波数で作動するデ
ジタルシステムの相互接続においては出くわさなかった
多数の問題、考慮すべき事柄及び努力目標が表面化す
る。マイクロ波周波数の使用においては、波動特性、伝
送線効果、MMICその他の部品の剥きだしの鋭敏な構造体
の存在及びシステムや部品の特性に関して、デジタルシ
ステムのような低周波数においては問題にならなかった
ような事柄を考慮する必要が生ずる。これらの考慮すべ
き事柄としては、低周波数で良好な誘導体であった材料
がマイクロ波では高い損失性又は伝導性さえも示すこと
から、誘電体材料がマイクロ波周波数での使用に適して
いるのだろうかという疑問がある。更に、例え誘電体が
マイクロ波周波数で損失性を示さないとしても、誘電率
そのものが高過ぎて、高密度相互接続構造体を用いて相
互接続されるMMIC、GaAsトランジスタその他のマイクロ
波素子又は構造体の動作特性を許容できないほどに変え
てしまうことがある。この高密度相互接続構造体の第１
の誘電体層を付着させ過程では、ポリイミド薄膜に対し
て実質的に圧力を印加するから、積層圧力が構造を崩壊
したり、熱可塑性接着材が導体の下方の空隙に浸透して
空隙の誘電特性を変化させるたり、或いはまた誘電体が
単に存在するだけで素子の動作特性が大幅に変化したり
することさえもあり、マイクロ波素子の風橋（air bri
dge）その他の鋭敏な構造の損壊、崩壊又は変形を生ず
る。
【００１８】 マイクロ波システムの最終組立体が低歩留まりである
ことが、最終素子コストを引き上げると共に、製造工程
を半導体製造技術よりも工学技術的色彩の強いものにす
るので、この種のシステムは非常に高価になる。最終シ
ステムの収量を増し、コストを常用システムに使用でき
る程度までに減すためには、個々のマイクロ波素子及び
サブシステムを高歩留まりで最終システムに組み立てる
ことを可能にする効率的で高歩留まりな方法でパッキン
グする技術が必要である。
【００１９】 本発明に関連するW.P.Kornrumpf等による米国特許第5
355102号「High Density Interconnected Microwave
Circuit Assembly」は、従来技術の薄膜及び厚膜マ
イクロ波システム組立方法の再加工性と、受動素子の低
公差とに関する問題を解決し、それによって組立てられ
た時に規格に適合しないマイクロ波システムがあれば、
分解して欠陥素子を取外し、優良素子を損なわないで再
組立てできるようにする。この米国特許は、またチップ
のオーバレイ受感性をもつ部分から高密度相互接続誘電
体を取外す方法も開示する。オーバレイ受感性は、デバ
イス又は素子の動作特性が、デバイス又は素子が相互接
続誘電体材料の影響を受けない場合と、チップ又は構造
体上或いはチップ若しくは構造体の少なくともオーバレ
イ受感性を持つ部分上に高密度相互接続誘電体が配置さ
れる場合とで、異なることを意味する。
【００２０】 本発明に関連するW.P.Kornrumpf等による米国特許第5
206712号「Ａ Building Block Approach to Micro
wave Modules」は、効率的で高信頼度性、高歩留まり
な方法でマイクロ波素子をパッキングする方法に関する
問題の解決方法を提供し、マイクロ波システムの組立体
を効率及び歩留まりの両方の観点からみて魅惑的で望ま
しいプリパッケージ部品から製造する。
【００２１】 本発明に関連する米国特許第5351001号「Microwave
Component Test Method and Apparatus」は、素子
を損なう危険が少なくて効率的で相関性の高いマイクロ
波素子を試験する問題に対して解決方法を提供する。
【００２２】 遺憾なことに、本発明に関連する米国特許第5355102
号「High Density Interconnected Microwave Circ
uit Assembly」及び米国特許第5206712号「Ａ Buildi
ng Block Approach to Microwave Modules」に開
示される技術は、マイクロ素子を高密度相互接続構造体
と共にパッケージできる利点を提供するものの、高密度
相互接続構造体の導体は、誘電体層を取外す予定の領域
の上には配線できないため、オーバレイ受感性マイクロ
波素子の表面から高密度相互接続誘電体層を除外する必
要があり、高密度相互接続構造体の導体の配線に使用で
きる表面領域が厳しく制約されるという欠点がある。チ
ップが最大密度でぎっしりとパックされている場合に
は、このことが本質的な制約となって高密度相互接続構
造体を、或るチップの接続パッドから隣接するチップの
接続パッドへの延びる構造体の通路及び街路部分の導体
に配線しなければならなくなる。比較的低い相互接続密
度しか必要でない場合には、この制約はシステムの構造
又は作動に深刻な影響を及ぼさずに受け入れられる。し
かし、高密度の相互接続が必要な場合には、このような
制約は、システムを配線不能にしたり、或いは余分な数
の相互接続導体の層を必要とするか、或いは他の場合に
は必要でないほどにチップの間隔を広げて、所要量の相
互接続導体を受け入れるために通路及び街路を広げるよ
うにする必要がある。
【００２３】 非常に小型に設計されデジタルシステム及び／又はGH
z領域の周波数で作動するように設計されたデジタルシ
ステムは、被覆誘電体層の存在に敏感であって、通常の
意味のマイクロ波回路でなくても、伝送線及び類似の技
術を使用しない。このようなVHFデジタルシステムにお
いては、50MHz以下の周波数域で作動するシステムに必
要とされるものと同程度の高密度な相互接続が必要であ
る。チップの中央部上の誘電体層を無くすることは、使
用可能な配線領域の厳しい制約となる。
【００２４】
【発明が解決しようとする課題】
従って、高密度相互接続構造体の配線密度を犠牲にし
ないで、多数の素子のオーバレイ受感性を受け入れる高
密度相互接続構造体が必要である。
【００２５】 従って、本発明の主たる目的は、回路密度を犠牲にし
て能動ダイ領域（active die area）からポリマー誘
電体層を排除しないでも、高密度相互接続過程をVHFシ
ステムと共に使用できるようにすることである。
【００２６】 本発明の別の目的は、チップの動作特性に有害な影響
を与えないで、高密度相互接続構造体の誘電体層を高周
波数チップの能動領域上から取り外し易くすることであ
る。
【００２７】 本発明の別の目的は、透明な減衰のない光景に対する
障害を取り除いたデバイスの能動領域を必要とするカメ
ラ又はラインアレイ技術に高密度相互接続構造体を使用
できるようにすることである。
【００２８】
【課題を解決するための手段】
上述及びその他の目的は、図面を添えて統括的に行う
次の説明から明らかになると考えるが、本発明によって
高密度相互接続構造体の誘電体層をチップの能動領域の
上方に上げることによって達成される。一実施例におい
ては、チップがオーバレイ受感性の場合は、チップの能
動部分の上にチャンバを作る。これによって、高密度相
互接続構造体とオーバレイ受感性チップとの間の望まし
くない有害な相互作用を防ぐことができる。
【００２９】 本発明の一実施例によれば、チップはチップの厚さよ
りも深い基板の空洞内に配置される。高密度相互接続構
造体の第１の誘電体層は、基板の上側表面の平坦部分に
積層され、積層過程中は空洞の中に垂れ下がるように押
し付けられてチップの露出面に接着される。パッターン
を描画した第１の金属化層がこの誘電体層によって支持
され、チップの接続パッドとのオーム接点から基板の上
側表面の平坦部分上に延びる。誘電体材料の第１の層は
チップのオーバレイ受感性部分からは離れている。その
後で、高密度相互接続構造体の第２の誘電体層が誘電体
材料の第１の層、金属化した第１の層の上に積層され
る。積層過程中に、この第２の誘電体層はぴんと引張さ
れ、垂れ下がってチップ、又はチップが配置されている
凹所に向けて下方に延びる第１の誘電体層部分、と接触
することはない。第２の金属化層（高密度相互接続体の
通常パターンの）が第２の誘電体層の上に配置される。
第２の誘電体層とチップの能動部分との間にはチャンバ
による隙間があるので、チップがオーバレイ受感性であ
っても、第２の金属化層の導体がチップを横切って延び
るためにチップの動作特性に有害な影響を与えることは
ない。空洞内には１個以上のチップが配置されてもよ
く、このような空洞が構造体内に１個以上あってもよ
い。１つの構造体内で、持ち上げられた誘電体層を有す
るチップもあれば、有していないチップもあるような状
態でもよい。
【００３０】 この構造体は様々な方法で製造できる。第２の、緊張
された誘電体層は、積層形成間に事前形成された誘電体
層を枠にぴんと張るように保持して延ばすことによって
形成されてもよい。別の方法として、第２の誘電体層
は、接着過程中に垂れ下がるのを防ぐために、金属裏打
層のような剛体支持台に事前接着されていてもよい。垂
下防止補助のために、流体コンジットポートを基板に設
けて、積層過程中はチップが配置されるチャンバ内の圧
力と積層圧力を平衡させるようにしもよい。
【００３１】 チャンバ内の雰囲気は、最終構造体のチャンバを排気
すること又選ばれた流体（気体又は液体）を圧力平衡コ
ンジットを介してチャンバ内に導入することによって、
調節されてよい。所望なら、冷却その他の目的のため、
チャンバを通る気体又は液体の連続流が生ずるようにコ
ンジットが形成されてよい。
【００３２】 本発明にかかる主題は、本明細書の特許請求に範囲に
おいて、具体的に示され、明確に範囲を主張される。し
かし、本発明の機構及び実施の方法に関して、添付の図
面と関連する次の説明を参照すれば、本発明を更に別の
目的及び利点と共に最もよく理解できる。
【００３３】
【実施例】
図１に、本発明によるシステム10の一部分の断面図が
示してある。システム10は基板12を具備する。該基板は
好ましくはセラミックであるが、基板及びその上に載置
されるチップの熱膨脹率が十分に整合される金属その他
の材料であってもよい。基板12は空洞14を内部に備え、
空洞14の内部には半導体チップその他の電子素子20が載
置される。２本の流体コンジット16が基板の背面から空
洞14に連通する。半導体その他のチップ20は好ましくは
熱可塑性材（図示せず）によってチャンバ内に固定す
る。チップ20は能動領域22を上側表面に有し、複数の接
続パッド24が前記上側表面の外周に沿って上側表面に配
置される。第１のHDI誘電体層32が基板12の上側表面の
平坦部13及びチップ20の上側表面に接着されている。誘
電体層32の窓50がチップの能動領域を覆って配置されて
いる。窓50の内側には誘電体は配置されていない。複数
の導体34が誘電体層32上に配置され、接続パッド24と位
置合わせして誘電体層にあけられた案内穴の内に延びて
いる。導体34は基板表面の平坦部分13を覆って更に延び
ている。この相互接続構造体は製造工程に（関連特許及
び特許出願によって開示されるように）独特な特徴を有
しており、先ず誘電体層を下地の構造体に接着する工程
と、次いでレーザー「ドリル」で上方から誘電体層に案
内穴を形成する工程と、その後に金属の導体34を誘電体
の上を越えて案内穴に中まで配置し、導体はそこで下地
の接続パッドその他の金属化部分とオーム接触を形成す
る工程とを含んでいる。特に、先ず金属が形成されその
周りに誘電体が充填される場合とは逆に、案内穴内の金
属の外部形状は案内穴の形状を帯びている。頂部からの
ドリルによって案内穴を形成するために用いられるレー
ザードリル過程の性質は典型的には、頂上部分が底面部
分よりも広い案内穴が得られることである。この案内穴
形状によって、案内穴の底面部分に配置される導体部分
と案内穴の外部にある導体部分との金属の連続性が向上
する。これは金属が配置される案内穴の壁面が、上向き
及び外向きに傾斜する（sloping−upward−and−outwar
d）形状に因るものであり、半導体技術ではこのような
形状では、垂直な壁面形状よりも良好なステップ被覆の
堆積金属化層が得られることが知られている。用語「ス
テップ被覆」とは、堆積面が一つの平面領域（案内穴の
底面部）から別の平面領域（誘電体層の頂部分）へ高さ
を変える場合の金属被覆の均一性を意味する。関連特許
及び特許出願に記載される好ましい方法に従って導体が
形成されると、案内穴（誘電体層の平面を横断する金属
の堆積以前には充填されていない）の中を含むあらゆる
ところで導体の金属が実質的に均一な厚さに堆積される
から金属導体の上側表面は、典型的には案内穴にあたる
ところにくぼみ（depression）又はえくぼ（dimple）が
できる。従って、金属化表面のトポロジーは金属が堆積
された層のトポロジーと同じになる。
【００３４】 導体34は、次の高密度相互接続層を接続するために、
接続パッド24を平坦部分13に導くのが主たる役割であ
る。更に、相互接続導体はこの層を貫いて基板の平坦部
分まで覆う。配線された導体をこの層に含むと全体構造
体に余分な相互接続層を設ける必要がなくなる点におい
て特に有利である。
【００３５】 誘電体層32の窓50はチップ20の能動領域22を取り囲
む。第２の誘電体層36は空洞を含むチップにまで及び、
チャンバ18を形成し、チャンバ18の天井はチップ20の能
動部分22から上方へ隔てられる即ち持ち上げられてお
り、その高さ方向の隙間はチップ20の動作特性及び感度
の程度に応じて選ばれ、チップの高さを基準とした空洞
14の深さによって定められる。この隙間は好ましくは高
さで１乃至12ミルである。複数の高密度相互接続導体38
が誘電体層36の上側表面上に配置され、全体システムに
対する所望の相互接続パターンに適する導体34に整合し
て誘電体層36にあけられた案内穴の中に延びる。導体38
はチップ20の能動領域22を横断して延びてよく、チャン
バ18が十分高くて誘電体層36及びその上に配置された導
体38を、チップ20の上側表面から十分に離れた上側表面
に配置し、誘電体層36と素子20の動作特性との干渉を実
質的に防ぐことができるから、チップ20の動作特性に有
害な影響を与えることはない。
【００３６】 図１のシステム10の製造の第１段階が図２に断面図で
示してある。図２で、第１の誘電体層32は、基板12及び
チップ20の頂部上に配置されている。チップ20上にはチ
ップの能動部分又は少なくともオーバレイ受感部分に広
がって配置される誘電体の層40があり、該層はチップ20
の能動領域22より幾分か大きい。この誘電体層はKzpton
又はTeflonのうち望ましいと考えられるものでよい。い
ずれにせよ、層40は好ましくはチップ20に接着される代
わりに、単にチップの表面上に物理的に配置される。次
に、誘電体層32がチップ、誘電体40及び基板12を覆って
積層される。この積層の実施に当たっては、空洞14と、
Kapton層を基板の上側表面及びチップの上側表面の平坦
部分13に緊密に接触させる積層圧力源との間に圧力差が
形成される。
【００３７】 この積層過程に次いで、案内穴33が誘電体層32にレー
ザドリルされる。次に図３に示すように、導体34のパタ
ーンが誘電体層32の表面に、案内穴の中及びチップの接
続パッド34からなるオーム接点に延びる適当な導体34で
形成される。全ての導体34はチップ20上の案内穴33から
基板表面の平坦部分13を覆うように延びる。
【００３８】 次いで、図４に示すように、誘電体層32は誘電体層40
の外縁の周りでレーザーカットされて、チップ20のオー
バレイ受感性部分を覆う位置にある誘電体層32の部分32
Wの取外しを容易にするように切り溝（kerf）52を形成
する。
【００３９】 図５で、誘電体層のカットされた即ち窓の部分32W
を、それが接着してあった誘電体層40と共に、取り外し
た後の構造体が示してある。これによって、高密度相互
接続構造誘電体の無い窓50が残る。窓50はチップの能動
領域22を取り囲む。次に、誘電体材料の第２の層36が構
造体の上に積層され、それに案内穴があけられ、またそ
の上に金属導体38のパターンが描図されて、図１に示す
ような構造体が得られる。
【００４０】 第１の誘電体層32を基板12及びチップ20に積層してい
る間は、コンジット16は好ましくは真空装置に連結さ
れ、誘電体層32をチップ20の表面に接着しチップ20の上
側表面と基板16の平坦部分との間隙17を埋める構造に形
作るのを容易にする。第２の誘電体層36の積層中は、コ
ンジット16を介して空洞18内に正圧を導入して、積層圧
力が第２の誘電体層36に印加されている間、誘電体層36
がチャンバ18内に垂れ下がるのを防いでもよい。
【００４１】 典型的な高密度相互接続構造体では、関連特許及び特
許出願に記載されているように、誘電体層32の下にある
空洞14の部分は空気の通らない層32の積層によって誘電
体層32の上方の外気に対してシールされる。このような
シーリングは、積層中においてチャンバの天井を支える
ためにチャンバ内に正圧をかけることと矛盾する。従っ
て、積層中又は他の期間にチャンバ18に正圧をかけたい
場合には、構造体に第２の誘電体層36を積層する前に、
誘電体層32に適当な穴をレーザドリルするのが好まし
い。このレーザドリルは好ましくは導線配線34の堆積及
びパターニングの後に行われ、穴明け後から第２の誘電
体36の積層前までの間に余分な液体処理工程が入らない
ようにする。こうすればれば、第１の誘電体層32がある
から、液体処理液が空洞に入り込んで溜まることを防げ
る。
【００４２】 所望なら、誘電体層36はぴんと張られて、剛体座金に
接着された後、層32に配置されてもよい。その後で積層
圧力が剛体座金に加えられて、誘電体36の垂下を防ぐよ
うにして誘電体層36が誘電体層32及び胴体34の露出部分
に接着される。この座金の材料は好ましくはアルミニウ
ム、又は他の金属であって、積層過程の完了後に誘電体
層36から腐食又は溶解されて除去されるものである。
【００４３】 チップ20の能動部分から、チップ20の能動部分に有害
な影響を与えないで、誘電体層32を取り除けるようにす
るためにTeflon層40を使用したが、その代わりに、可溶
性であるが非レーザー削摩性（non−laser ablatabl
e）の接着材層がチップ20の能動部分を覆って堆積さ
れ、その後で、基板及びチップの上側表面に層32として
積層するようにレーザー削摩性の熱可塑性接着材が使用
されてもよい。この方法では、チップの能動部分を覆っ
て堆積されたレーザー削摩性誘電体は、レーザー削摩に
よって取り除かれる。このレーザー削摩では、適当なパ
ターンでチップ20の能動領域を横切ってレーザーが走査
され、誘電体層32の実質的に全てのレーザー削摩性部分
がレーザー削摩される。その後で、露出した可溶性接着
材を溶解するように、システム10を適当な溶剤中に浸す
か、又は高密度相互接続構造体の表面に溶剤を噴霧し
て、非レーザー削摩性熱可塑性接着材の露出部分は溶剤
に溶解することによって取り除かれる。この方法によれ
ばレーザー削摩によって生ずるチップの破片をプラズマ
エッチングによって取り除く必要が全くなくなる。（非
削摩性接着材の溶解前に、HDI構造体の表面のプラズマ
クリーニングが行われてもよい。）
【００４４】 典型的なマイクロ波素子はヒ化ガリウムで製造され
る。ヒ化ガリウムの熱伝導度はシリコンのほぼ1/3であ
る。従って、ヒ化ガリウムの能動デバイスに発生した熱
はヒ化ガリウムから基板12へ容易には伝導しない。従っ
て、放熱過程を促進するために、気体又は液体の冷却材
をチャンバ18を経て流すのに適する適当な冷却システム
に、圧力平衡コンジット16を連結するのが望ましいこと
が判っている。代替方法として、液体冷却材をチャンバ
を経て連続的に流すのではなく、チャンバ内を適当な雰
囲気に保ってチップから熱伝導を促進したり、或いはチ
ャンバ内部を所望の誘電率に保つこともできる。
【００４５】 高密度相互接続構造体においては、誘電体層36は通常
連続しており実質的に不浸透性であるが、誘電体層36
は、チャンバ18をシールされたチャンバにしないため又
はその他の目的にために、内部の天井部分に形成される
開口を有して、紫外線部分および赤外線部分を含む特定
の電磁波スペクトル部分に対して吸収性の高い誘電体層
36内を透過することによる減衰を避け、紫外線光又は赤
外線光をチャンバ18内に透過するものがある。
【００４６】 チャンバ18は好ましくはチップ20がチップ表面に隣接
する物体の相対的な誘電率の増加に対して特に鋭敏な中
空（vacant）である。用語「中空」とは、本接続におい
ては、チャンバ内で真空及び気体雰囲気の存在する場合
を含んで使用する。チャンバ18は、内部に固体ではなく
流体が存在するから、低誘電率チャンバとも考えられて
よい。この広い意味では、流体とは、液体、気体及び実
効的には非常に低密度の気体である真空を含む。
【００４７】 本発明の特定の実施例を図示して説明したが、単一の
空洞に多数のチップを含む構造体や、一つの高密度相互
接続構造体に多数の別々のチャンバを含む構造体や、上
方に持ち上げられた高密度相互接続誘電体を有するチッ
プとチップの全上側表面に接触して配置される高密度相
互接続誘電体を有するチップとの組合体のように、この
構造体には多くの変形が製造できることが理解されるで
あろう。
【００４８】 好ましい実施例によって本発明を詳細に説明したが、
当業者なら多数の修正及び変形が使用できる、従って、
本発明の特許請求の範囲は、本発明の真の趣旨及び特許
請求の範囲内に含まれるその種の修正及び変形の全てを
網羅するものである。
【図面の簡単な説明】
【図１】 本発明によって製造されたチャンバを含むシステムの断
面図である。
【図２】 図１の構造体の製造工程のうちの積層過程を示す断面図
である。
【図３】 図１の構造体の製造工程のうちの導体形成過程を示す断
面図である。
【図４】 図１の構造体の製造工程のうちの切り溝形成過程を示す
断面図である。
【図５】 図１の構造体の製造工程のうちの窓部分と誘電体層を取
り外す過程を示す断面図である。
【符号の説明】
10……システム 12……基板 13……基板12の上側平坦部分 14……空洞 16……コンジット 17……間隙 18……チャンバ 20……半導体その他のチップ 22……チップ20の能動領域 24……接続パッド 32……第１の誘電体層 33……案内穴 34……導体 36……第２の誘電体層 38……高密度相互接続導体 40……誘電体層 50……窓
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ウィリアム・ポール・コーンルンフ アメリカ合衆国ニューヨーク州12202, アルバニー，エルム・ストリート 218 (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 25/04

Claims (36)

    (57)【特許請求の範囲】
  1. 【請求項１】少なくとも１つの電子チップ（20）を含む
    高密度相互接続システムにおける高密度相互接続構造体
    であって、 前記少なくとも１つの電子チップに接着される誘電体材
    料の層、及び前記誘電体材料の上面又は内部に堆積され
    前記少なくとも１つの電子チップに電気的に相互接続さ
    れる導体（34、38）のパターンを具備し、 前記少なくとも１つの電子チップ（20）は、前記少なく
    とも１つの電子チップの上方に配置される高密度相互接
    続構造体のオーバレイ層（36）から離間されるオーバレ
    イ受感性上側表面部分（22）を有し、 前記オーバレイ層（36）は、前記オーバレイ受感性上側
    表面部分（22）から離間され、それによりオーバレイ層
    の一部分が、前記オーバレイ受感性上側表面部分と前記
    オーバレイ層の間に位置される開放チャンバ（18）の天
    井を構成し、 高密度相互接続構造体の第１の誘電体層（32）が、前記
    オーバレイ層（36）の平面に対してある角度で傾斜して
    配置され且つ前記オーバレイ層（36）からチップの上側
    表面まで延びる部分を有し、 第１の誘電体層（32）は、前記オーバレイ層とチップの
    上側表面の両方に接着され、 前記導体の第１の層（34）が、第１の誘電体層（32）上
    に配置され且つチップの接続パッド（24）に対するオー
    ム接点から前記オーバレイ層（36）まで延びる導体を含
    む高密度相互接続構造体。
  2. 【請求項２】前記オーバレイ層は、高密度相互接続構造
    体の第２の誘電体層（36）を含み、第２の誘電体層（3
    6）は、第１の誘電体層（32）の複数部分に接着される
    請求項１の高密度相互接続構造体。
  3. 【請求項３】前記第２の誘電体層（36）上に配置される
    導体の第２の層（38）を更に含み、該導体の第２の層
    （38）の少なくとも数本の導体が前記導体の第１の層
    （34）とオーム接続する請求項２の高密度相互接続構造
    体。
  4. 【請求項４】前記オーム接続する接点は、導体の第１の
    層（34）がチップの上側表面の平面から隔てられる場所
    に配置される請求項３の高密度相互接続構造体。
  5. 【請求項５】前記導体の第２の層（38）が前記第２の誘
    電体層（36）の天井部分を覆って延びる請求項４の高密
    度相互接続構造体。
  6. 【請求項６】前記チャンバは、中空である請求項１の高
    密度相互接続構造体。
  7. 【請求項７】前記オーバレイ受感性上側表面部分（22）
    は、誘電体材料を欠如している請求項１の高密度相互接
    続構造体。
  8. 【請求項８】前記オーバレイ受感性上側表面部分（22）
    は、前記高密度相互接続誘電体材料のいずれからも少な
    くとも0.254mm隔てられる請求項１の高密度相互接続構
    造体。
  9. 【請求項９】前記オーバレイ受感性上側表面部分（22）
    は、前記高密度相互接続誘電体材料のいずれからも少な
    くとも0.254mm乃至0.508mm隔てられる請求項１の高密度
    相互接続構造体。
  10. 【請求項１０】請求項１の高密度相互接続構造体であっ
    て、チップの厚さより深い空洞（14）を持つ基板（12）
    を具備し、チップが該空洞内に配置され、それによって
    チップの前記上側表面が前記基板の上側表面の平坦部分
    に対して相対的に凹所に配置される高密度相互接続構造
    体。
  11. 【請求項１１】前記第１の誘電体層（32）の一部分が前
    記基板の上側表面の平坦部分に接着される請求項10の高
    密度相互接続構造体。
  12. 【請求項１２】前記基板が前記空洞（14）と連通して配
    置される流体コンジット（16）を具備する請求項10の高
    密度相互接続構造体。
  13. 【請求項１３】前記流体コンジット（16）が前記空洞
    （14）を通る流体流を形成できるような形状に構成され
    る請求項12の高密度相互接続構造体。
  14. 【請求項１４】前記導体の第１の層（34）と前記導体の
    第２の層（38）との間のオーム接点が、前記基板の上側
    表面の平坦部分を覆って配置される請求項４の高密度相
    互接続構造体。
  15. 【請求項１５】前記導体の第２の層（38）の数本の導体
    がチップを覆って延びる請求項５の高密度相互接続構造
    体。
  16. 【請求項１６】少なくとも１つの電子チップ（20）を含
    む高密度相互接続システムにおける高密度相互接続構造
    体であって、 前記少なくとも１つの電子チップに接着される誘電体材
    料の層、及び前記誘電体材料の上面又は内部に堆積され
    前記少なくとも１つの電子チップに電気的に相互接続さ
    れる導体（34）のパターンを具備し、 誘電体のオーバレイ層（36）が、前記少なくとも１つの
    電子チップの上方に配置され且つ前記少なくとも１つの
    電子チップのオーバレイ受感性上側表面部分（22）から
    離間され、それによりオーバレイ層（36）の一部分が、
    前記オーバレイ受感性上側表面部分と前記オーバレイ層
    の間に配置される開放チャンバ（18）の天井を構成する
    ことを特徴とする高密度相互接続構造体。
  17. 【請求項１７】少なくとも１つの電子チップ（20）と、
    前記少なくとも１つの電子チップの上方へ上げられその
    上方に広がる誘電体（36）の層との組合せであって、 前記誘電体（36）の層は、前記少なくとも１つの電子チ
    ップのオーバレイ受感性上側表面部分（22）の上方に広
    がり且つそれから離間され、それにより前記誘電体（3
    6）の層の一部分が、前記チップのオーバレイ受感性上
    側表面部分と前記誘電体（36）の層の間に配置される開
    放チャンバ（18）の天井を構成し、更に誘電体（36）の
    層の上に配置される導体配線を有することを特徴とする
    組合せ。
  18. 【請求項１８】少なくとも１つの電子チップ（20）、並
    びに前記少なくとも１つの電子チップに接着される誘電
    体材料の層及び前記誘電体材料の上面又は内部に堆積さ
    れる導体（34）のパターンを具備する高密度相互接続構
    造体を含み、前記導体（34）が前記少なくとも１つの電
    子チップに電気的に相互接続される高密度相互接続シス
    テムを製造する方法であって、 （ａ）少なくとも１つの電子チップ（20）を、その上側
    表面が基板（12）の上側表面の平坦部分（13）から窪め
    られ凹所にあるように配置する工程と、 （ｂ）前記誘電体材料の第１の層（32）を、基板の上側
    表面の平坦部分と、凹所に配置された前記少なくとも１
    つの電子チップ（20）の表面とに接着する工程と、 （ｃ）前記導体の第１の層（34）を前記誘電体材料の第
    １の層（32）の上に形成し、前記導体の第１の層（34）
    が、前記凹所に配置された少なくとも１つの電子チップ
    の接続パッド（24）へのオーム接点から前記基板の上側
    表面の平坦部分（13）の上方まで延びる導体を含むよう
    にする工程と、 （ｄ）誘電体材料の第２の層（36）を、基板の上側表面
    の平坦部分（13）上に配置される誘電体材料の第１の層
    （32）の複数の部分に接着し且つ前記少なくとも１つの
    電子チップのオーバレイ受感性上側表面部分（22）から
    離間し、それにより誘電体材料の第２の層（36）の一部
    分が前記少なくとも１つの電子チップのオーバレイ受感
    性上側表面部分（22）と前記誘電体材料の第２の層（3
    6）の間に置かれる開放チャンバ（18）の天井を含むよ
    うにする工程と、 （ｅ）前記導体の第２の層（38）を、前記誘電体材料の
    第２の層（36）の上に形成し、該導体の第２の層（38）
    が、導体の第１の層（34）に基板の上側表面の平坦部分
    （13）を超えて位置される接点においてオーム接続され
    るようにする工程と、を含むことを特徴とする方法。
  19. 【請求項１９】請求項18の方法であって、工程（ｄ）に
    先立ち、前記窪められたチップの表面の部分から誘電体
    材料の第１の層（32）を取り除く工程を実施することを
    更に含む方法。
  20. 【請求項２０】請求項19の方法であって、工程（ｂ）の
    誘電体材料の第１の層（32）を接着する工程に先立ち、
    前記凹所に置かれたチップのオーバレイ受感性部分（2
    2）を覆う解放層を配置する工程を更に含む方法。
  21. 【請求項２１】前記解放層は前記チップに接着されない
    請求項20の方法。
  22. 【請求項２２】前記誘電体材料の第２の層（36）を接着
    する工程に先立ち、前記解放層の部分及び前記誘電体材
    料の第１の層（32）を前記凹所に置かれたチップのオー
    バレイ受感性部分（22）の上から切除する工程を更に含
    む請求項21の方法。
  23. 【請求項２３】請求項22の方法であって、前記解放層
    は、紫外線光の特定の波長によって削摩可能な上部層及
    び紫外線光の前記特定の波長によって削摩可能でない下
    部層を有する積層を具備する方法。
  24. 【請求項２４】請求項20の方法であって、前記誘電体材
    料の第２の層（36）を接着する工程に先立ち前記誘電体
    材料の第１の層（32）の部分及び前記解放された電子チ
    ップのオーバレイ受感性部分（22）を覆って配置された
    前記解放層の上部層の部分を削摩する工程、並びに前記
    誘電体材料の第２の層（36）を接着する工程に先立ち前
    記解放された電子チップのオーバレイ受感性部分（22）
    を覆って配置された前記解放層の下部層の部分を溶解す
    る工程を更に含む方法。
  25. 【請求項２５】請求項20の方法であって、前記工程
    （ｄ）は、前記誘電体材料の第２の層（36）を取付具に
    固定して、前記取付具が前記誘電体材料の第２の層（3
    6）を十分に緊張して支持し、前記誘電体材料の第２の
    層（36）が前記チャンバ（18）の内部に垂下して前記凹
    所に置かれた電子チップの動作特性に有害な影響を与え
    るのを防ぐようにする工程を更に含む方法。
  26. 【請求項２６】請求項25の方法であって、前記取付具
    を、前記誘電体材料の第１の層（32）に接着される前記
    誘電体材料の第２の層（36）の部分から分離する工程を
    更に含む方法。
  27. 【請求項２７】請求項20の方法であって、前記工程
    （ｄ）は、前記誘電体材料の第２の層（36）を裏板に固
    定して、前記裏板が前記誘電体材料の第２の層（36）を
    十分に緊張して支持し、前記誘電体材料の第２の層（3
    6）が前記チャンバ（18）の内部に垂下して前記凹所に
    置かれた電子チップの動作特性に有害な影響を与えるの
    を防ぐようにする工程を更に含む方法。
  28. 【請求項２８】請求項27の方法であって、前記裏板を、
    前記誘電体材料の第１の層（32）に接着される前記誘電
    体材料の第２の層（36）の部分から分離する工程を更に
    含む方法。
  29. 【請求項２９】請求項18の方法であって、前記工程
    （ｄ）の一部として、前記誘電体材料の第２の層（36）
    の内部に圧力平衡開口を設けて、前記誘電体材料の第２
    の層（36）を接着する工程中に、前記誘電体材料の第２
    の層（36）が前記チャンバ内へ垂下することを防ぐのを
    助長する工程を更に含む方法。
  30. 【請求項３０】請求項20の方法であって、前記基板の内
    部に圧力平衡開口を設けて、前記誘電体材料の第２の層
    （36）を接着する工程中に、前記誘電体材料の第２の層
    （36）が前記チャンバ内へ垂下して前記凹所に置かれた
    電子チップの動作特性に有害な影響を防ぐのを助長する
    工程を更に含む方法。
  31. 【請求項３１】少なくとも１つの電子チップ（20）、並
    びに前記少なくとも１つの電子チップに接着される誘電
    体材料の層（32）及び前記誘電体材料の上面又は内部に
    堆積される導体（34）のパターンを具備する高密度相互
    接続構造体を含み、前記導体（34）が前記少なくとも１
    つの電子チップに電気的に相互接続される高密度相互接
    続システムを製造する方法であって、 前記少なくとも１つの電子チップ（20）は、電子チップ
    の上側表面が基板（12）の上側表面の平坦部分（13）の
    平面より下方へ窪められ凹所に配置される電子チップで
    あり、 前記誘電体材料の第１の層（32）は、基板（12）の上側
    表面の平坦部分（13）から、凹所に配置されたチップの
    窪んだ上側表面へ延び、且つ基板の平坦部分（13）及び
    前記少なくとも１つの電子チップ（20）の両者に接着さ
    れ、 オーバレイ層（36）が、前記少なくとも１つの電子チッ
    プの上方に配置され且つ前記少なくとも１つの電子チッ
    プのオーバレイ受感性上側表面部分（22）から離間さ
    れ、それによりオーバレイ層（36）の一部分が、前記オ
    ーバレイ受感性上側表面部分と前記オーバレイ層の間に
    配置される開放チャンバ（18）の天井を構成し、 前記導体の第１の層（34）が、第１の誘電体層（32）上
    に配置され且つ前記少なくとも１つの電子チップ（20）
    の接続パッド（24）に対するオーム接点から前記基板の
    上側表面の平面部分（13）の上方まで延びる導体を含む
    方法。
  32. 【請求項３２】請求項31の方法であって、誘電体材料の
    第２の層（36）を前記基板の（12）の上側表面の平坦部
    分（13）を覆って配置される誘電体材料の第１の層（3
    2）の部分に接着し、前記誘電体材料の第２の層（36）
    を前記凹所に配置される電子チップを含む凹所の上に延
    ばし且つ固体及び液体の誘電体が存在しない容積によっ
    て前記凹所に配置される電子チップ上側表面から間隔を
    保たせ、前記凹所に配置される電子チップを覆う天蓋を
    形成するようにし、導体の第２の層（38）を前記誘導体
    材料の第２の層（36）の上に配置し、及び前記導体の第
    ２の層（38）の少なくとも数本がオーム接続点で前記導
    体の第１の層（34）にオーム接続されるようにする工程
    を更に含む方法。
  33. 【請求項３３】前記オーム接続点は、前記導体の第１の
    層の前記基板の上側表面の前記平坦部分を覆うところに
    配置される請求項32の方法。
  34. 【請求項３４】前記導体の第２の層は、前記誘電体材料
    の第２の層（36）の天蓋部分を覆って延びる導体を含む
    請求項33の方法。
  35. 【請求項３５】前記オーバレイ受感性部分は、高密度相
    互接続誘電体材料から離れている請求項31の方法。
  36. 【請求項３６】前記固体及び液体の誘電体材料を含まな
    い容積は、前記凹所に配置される電子チップ上側表面か
    ら前記誘電体材料の第２の層（36）の下側面まで延びる
    請求項32の方法。
JP03800021A 1991-07-10 1991-07-10 チャンバを設けた高密度相互接続構造体 Expired - Fee Related JP3102885B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP03800021A JP3102885B2 (ja) 1991-07-10 1991-07-10 チャンバを設けた高密度相互接続構造体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP03800021A JP3102885B2 (ja) 1991-07-10 1991-07-10 チャンバを設けた高密度相互接続構造体

Publications (2)

Publication Number Publication Date
JPH11289046A JPH11289046A (ja) 1999-10-19
JP3102885B2 true JP3102885B2 (ja) 2000-10-23

Family

ID=18528274

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03800021A Expired - Fee Related JP3102885B2 (ja) 1991-07-10 1991-07-10 チャンバを設けた高密度相互接続構造体

Country Status (1)

Country Link
JP (1) JP3102885B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7425485B2 (en) * 2005-09-30 2008-09-16 Freescale Semiconductor, Inc. Method for forming microelectronic assembly
JP2015065553A (ja) 2013-09-25 2015-04-09 株式会社東芝 接続部材、半導体デバイスおよび積層構造体

Also Published As

Publication number Publication date
JPH11289046A (ja) 1999-10-19

Similar Documents

Publication Publication Date Title
US5331203A (en) High density interconnect structure including a chamber
US5524339A (en) Method for protecting gallium arsenide mmic air bridge structures
US5355102A (en) HDI impedance matched microwave circuit assembly
US5206712A (en) Building block approach to microwave modules
US5548099A (en) Method for making an electronics module having air bridge protection without large area ablation
US5422513A (en) Integrated circuit chip placement in a high density interconnect structure
US5561085A (en) Structure for protecting air bridges on semiconductor chips from damage
CA1257402A (en) Multiple chip interconnection system and package
US5338975A (en) High density interconnect structure including a spacer structure and a gap
US5182632A (en) High density multichip package with interconnect structure and heatsink
US4628406A (en) Method of packaging integrated circuit chips, and integrated circuit package
US5854511A (en) Semiconductor package including heat sink with layered conductive plate and non-conductive tape bonding to leads
JPH06350020A (ja) マルチチップ集積回路モジュール及びその製造方法
US5351001A (en) Microwave component test method and apparatus
JPH02152245A (ja) 多数の回路要素を取り付けうる両面回路板
JP2000236032A (ja) マイクロ波およびミリメートル波周波数のワイヤレスｍｍｉｃチップ・パッケージング
GB2274351A (en) I.C.Chip carriers
JP3287408B2 (ja) 半導体装置および半導体基板貫通導体の形成方法
JP5709352B2 (ja) 背面多層信号ルーティングを有するｍｍｉｃ
KR20010088866A (ko) 고밀도 내부연결 인쇄 배선기판의 응력 완화 방법에 따른퇴적된 박막 축적 층의 디멘션화를 위한 배선기판 형성방법 및 그 배선기판
JP3102885B2 (ja) チャンバを設けた高密度相互接続構造体
GB2189084A (en) Integrated circuit packaging
AU629711B2 (en) Hybrid module electronics package
US7135779B2 (en) Method for packaging integrated circuit chips
US6002267A (en) In-line voltage plane tests for multi-chip modules

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees