TWI751093B - 記憶體分級方法 - Google Patents

記憶體分級方法 Download PDF

Info

Publication number
TWI751093B
TWI751093B TW110127994A TW110127994A TWI751093B TW I751093 B TWI751093 B TW I751093B TW 110127994 A TW110127994 A TW 110127994A TW 110127994 A TW110127994 A TW 110127994A TW I751093 B TWI751093 B TW I751093B
Authority
TW
Taiwan
Prior art keywords
memory
test
data
test item
grading method
Prior art date
Application number
TW110127994A
Other languages
English (en)
Other versions
TW202305815A (zh
Inventor
郭熙霖
鍾明勳
張錦峯
Original Assignee
十銓科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 十銓科技股份有限公司 filed Critical 十銓科技股份有限公司
Priority to TW110127994A priority Critical patent/TWI751093B/zh
Priority to US17/447,637 priority patent/US11488679B1/en
Application granted granted Critical
Publication of TWI751093B publication Critical patent/TWI751093B/zh
Publication of TW202305815A publication Critical patent/TW202305815A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/10—Test algorithms, e.g. memory scan [MScan] algorithms; Test patterns, e.g. checkerboard patterns 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/36—Data generation devices, e.g. data inverters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/46—Test trigger logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/36—Data generation devices, e.g. data inverters
    • G11C2029/3602—Pattern generator
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12015—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising clock generation or timing circuitry

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

一種記憶體分級方法，包含：一測試步驟，以至少一個測試項目組對一記憶體進行測試，各個該測試項目組具有一可靠性測試；以及一分級步驟，依據至少一個該測試項目組的測試結果，將該記憶體分級為對應之級別，該測試結果包含一可靠性測試結果，其中，該可靠性測試依序為：對於該記憶體執行一寫入資料操作，該寫入資料操作係為將資料寫入至該記憶體；對該記憶體停止充電；等候一預定時間；對該記憶體充電；檢查該記憶體的資料完整性；及依據該資料完整性產生該可靠性測試結果。

Description

記憶體分級方法
本發明相關於記憶體，特別是相關於一種記憶體分級方法。
記憶體為用於電腦的重要元件，用以儲存工作資料及機械碼。而電腦的使用環境依使用需求有極大的變化，使得記憶體也有多種分級以配合使用需求。舉例而言，記憶體分成一般用及力求穩定使用的工業級、電競級等。為了確保記憶體能在對應的使用環境正常運作，習知會將記憶體置於對應的使用環境下進行測試。而為了將記憶體分級為一般用、工業級、電競級三種，則需提供三個使用環境，造成維持環境的成本。
因此，本發明的目的即在提供一種記憶體分級方法，以共同的標準測試出記憶體是否能在對應環境下穩定使用。
本發明為解決習知技術之問題所採用之技術手段係提供一種記憶體分級方法，依序包含以下步驟：一測試步驟，以至少一個測試項目組對一記憶體進行測試，其中各個該測試項目組具有至少一個測試項目，該測試項目的其中一個為可靠性測試；以及一分級步驟，一處理單元依據至少一個該測試項目組的測試結果而將該記憶體分級為對應之級別，該測試結果包含一可靠性測試結果，其中，該可靠性測試依序為：該處理單元對於該記憶體執行一寫入資料操作，該寫入資料操作係為將資料寫入至該記憶體；對該記憶體停止充電；等候一預定時間；對該記憶體充電；檢查該記憶體的資料完整性；及依據該資料完整性產生該可靠性測試結果。
在本發明的一實施例中係提供一種記憶體分級方法，其中該測試項目組為複數個，在該測試步驟中，複數個該測試項目組為依序先後進行測試，該可靠性測試為在相同環境下進行測試。
在本發明的一實施例中係提供一種記憶體分級方法，在有該測試項目組的複數個該測試項目未全數通過時，排序在後的該測試項目組為不進行測試。
在本發明的一實施例中係提供一種記憶體分級方法，複數組該測試項目組的該預定時間互為相異，排序在先的該測試項目組的該預定時間比排序在後的該測試項目組的該預定時間還短。
在本發明的一實施例中係提供一種記憶體分級方法，該預定時間為關聯於該測試項目組對應的一級別所屬耐熱溫度。
在本發明的一實施例中係提供一種記憶體分級方法，該處理單元依據一映射表對於該記憶體執行該寫入資料操作，該映射表係記錄有該處理單元的記憶體邏輯位置以及該記憶體的記憶體實體位置之間的關係，該寫入資料操作係為將資料依據該處理單元的該記憶體邏輯位置的順序寫入至該記憶體的該記憶體實體位置。
在本發明的一實施例中係提供一種記憶體分級方法，該寫入資料的順序為完整寫入一行後，再完整寫入次一行。
在本發明的一實施例中係提供一種記憶體分級方法，在該分級步驟後，執行一寫入步驟，為將該測試結果寫入該記憶體。
在本發明的一實施例中係提供一種記憶體分級方法，該其中該可靠性測試為先寫入該記憶體的全部位置後，再檢查該記憶體的資料完整性。
經由本發明的記憶體分級方法所採用之技術手段，由於記憶體在嚴苛環境比一般環境下能保留資料的時間較短，因此，力求穩定使用的工業級、電競級的記憶體需要有較長的資料保留時間。本發明的記憶體分級方法藉由中斷充電而測試資料保留時間的長短是否符合安全範圍內，而得知記憶體是否能在對應環境下穩定使用。
以下根據第1圖至第3b圖，而說明本發明的實施方式。該說明並非為限制本發明的實施方式，而為本發明之實施例的一種。
如第1圖至第2圖所示，依據本發明的一實施例的一記憶體分級方法100，一種記憶體分級方法100，依序包含以下步驟：一測試步驟S10以及一分級步驟S20。
在測試步驟S10中是以一處理單元對於一記憶體m進行測試，處理單元及記憶體m為設置於同一主機板上。在測試步驟S10中，藉由至少一個測試項目組對一記憶體m進行測試。各個測試項目組具有複數個測試項目。每一個測試項目組的其中一個測試項目為可靠性測試。舉例而言，在本實施例中，測試項目組為三組，分別為測試組A、測試組B及測試組C。這三組測試項目組較佳地是在相同的測試環境下進行。在其他實施例中，也可以僅有一個測試項目組。除了可靠性測試以外，各個測試項目組還可包含缺陷測試、電性測試、結構強度測試……等的測試項目。
測試項目組為依據嚴苛程度排序，較寬鬆的測試項目組排序在前，較嚴苛的測試項目組排序在後，並依序進行測試。藉此，在測試完第一個測試項目組後，即能排除不可用或低階的記憶體進行後續測試項目組的測試。當然，在其他實施例中，也可以是較嚴苛的測試項目組排序在前，較寬鬆的測試項目組排序在後，或者是依據其他標準排序。
在分級步驟中，依據至少一個測試項目組的測試結果，處理單元將記憶體分級為對應之級別。各個測試項目組為對應指定級別的所有條件。舉例而言，測試組A的測試結果通過，則記憶體分級為A級或以上，而需進一步以測試組B對記憶體進行測試。在本實施例中，測試組A的測試結果通過而測試組B的測試結果未通過的記憶體為A級，測試組B的測試結果通過而測試組C的測試結果未通過的記憶體為B級，測試組C的測試結果通過的記憶體為C級。各個測試項目組的測試結果包含一可靠性測試結果。
在有測試項目組的複數個測試項目未全數通過時，排序在後的測試項目組為不進行測試。舉例而言，測試組B有測試項目未通過的記憶體即能確定分級為A級，而無須以測試組C的測試項目進行測試。
如第2圖所示，依據本發明的實施例的一記憶體分級方法100，可靠性測試依序為：處理單元寫入資料至記憶體、在對記憶體停止充電、等候一預定時間、對記憶體充電、檢查記憶體的資料完整性，及依據資料完整性產生可靠性測試結果。
詳細而言，在本實施例中，處理單元是依據映射表對於記憶體執行一寫入資料操作。映射表為記錄有處理單元的記憶體邏輯位置以及記憶體實體位置之間的關係。寫入資料操作為將資料依據處理單元的記憶體邏輯位置的順序寫入至記憶體的記憶體實體位置。
在本實施例中，如第3a圖所示，依據本發明的一實施例的記憶體分級方法100，寫入資料的順序為完整寫入記憶體實體位置的一行後，再完整寫入次一行，直到寫入記憶體m全部的記憶體實體位置，以利系統針對記憶體充電時間能完整作用於記憶體上。
類似地，如第3b圖所示，依據本發明的一實施例的記憶體分級方法100，讀取資料的順序為讀取記憶體實體位置的一行後，再讀取次一行，直到讀取記憶體m全部的記憶體實體位置。
而在其他實施例中，處理單元也可以依隨機順序而寫入資料至記憶體的實體位置。
在本實施例中，可靠性測試為先寫入記憶體m全部的記憶體實體位置、停止充電、等候一預定時間、對記憶體m充電，再檢查記憶體m的資料完整性。而在其他實施例中，也可以是利用管線的原理，對於記憶體m分區而分別執行寫入資料、停止充電、等候一預定時間、對記憶體m充電及檢查記憶體m的資料完整性。
依據本發明的一實施例的記憶體分級方法100，預定時間在不同的測試項目組為相異。由於記憶體在嚴苛環境比一般環境下能保留資料的時間較短，因此，力求穩定使用的工業級、電競級的記憶體需要有較長的資料保留時間。記憶體能通過越長之預定時間的可靠性測試，則代表記憶體儲存資料的能力越強，而更加適用於嚴苛環境。在本實施例中，排序在先的測試項目組的預定時間比排序在後的測試項目組的預定時間還短，也就是測試組A的預定時間＜測試組B的預定時間＜測試組C的預定時間。
預定時間為依據以下條件而的設定：記憶體於測試項目組所對應之使用環境要求的資料保留時間，以及記憶體於測試環境下的資料保留時間相對於使用環境要求的資料保留時間之間的對比關係。
舉例而言，若工業級的記憶體的使用環境要求的資料保留時間要達100 ms。在得知記憶體於測試環境下的資料保留時間為工業級之使用環境下的資料保留時間的二倍，即能得出工業級所對應的測試項目組的預定時間為200 ms。
其中，使用環境要求可以各個級別要達到的級別所屬耐熱溫度、級別所屬抗突波能力、級別所屬抗靜電能力……等的一個或多個。
藉此，在進行測試步驟S10時，記憶體m能在所選定的測試環境下進行，而無須將記憶體m置於嚴苛的使用環境下進行測試。並且，能對不同耐熱能力、抗突波能力、抗靜電能力……等的記憶體m進行分級。
記憶體的資料完整性檢查為檢查寫入資料如果沒有變更，表示寫入資料能夠維持預定時間的不充電的情況下為不丟失，則產生為通過知可靠性測試結果。如寫入資料有丟失，則產生為不通過之可靠性測試結果。
如第1圖所示，依據本發明的一實施例的記憶體分級方法100，分級步驟S20後還包括一寫入步驟S30。在寫入步驟S30中，處理單元為將測試結果寫入記憶體m（例如：EEPROM、SPI ROM……等）的特定欄位。而在其他實施例中，也可不包含寫入步驟，而在標籤、包裝表現出記憶體的分級。
以上之敘述以及說明僅為本發明之較佳實施例之說明，對於此項技術具有通常知識者當可依據以下所界定申請專利範圍以及上述之說明而作其他之修改，惟此些修改仍應是為本發明之發明精神而在本發明之權利範圍中。
100:記憶體分級方法 m:記憶體 S10:測試步驟 S20:分級步驟 S30:寫入步驟
［第1圖］為顯示根據本發明的第一實施例的記憶體分級方法的流程圖； ［第2圖］為顯示根據本發明的第一實施例的記憶體分級方法的可靠性測試的流程圖； ［第3a圖］為顯示根據本發明的第一實施例的記憶體分級方法於寫入時的示意圖； ［第3b圖］為顯示根據本發明的第一實施例的記憶體分級方法於讀取時的示意圖。
100:記憶體分級方法
S10:測試步驟
S20:分級步驟
S30:寫入步驟

Claims (9)

  1. 一種記憶體分級方法，依序包含以下步驟： 一測試步驟，以至少一個測試項目組對一記憶體進行測試，其中各個該測試項目組具有至少一個測試項目，該測試項目的其中一個為可靠性測試；以及 一分級步驟，一處理單元依據至少一個該測試項目組的測試結果而將該記憶體分級為對應之級別，該測試結果包含一可靠性測試結果， 其中，該可靠性測試依序為： 該處理單元對於該記憶體執行一寫入資料操作，該寫入資料操作係為將資料寫入至該記憶體； 對該記憶體停止充電； 等候一預定時間； 對該記憶體充電； 檢查該記憶體的資料完整性；及 依據該資料完整性產生該可靠性測試結果。
  2. 如請求項1之記憶體分級方法，其中該測試項目組為複數個，在該測試步驟中，複數個該測試項目組為依序先後進行測試，該可靠性測試為在相同環境下進行測試。
  3. 如請求項2之記憶體分級方法，其中在有該測試項目組的複數個該測試項目未全數通過時，排序在後的該測試項目組為不進行測試。
  4. 如請求項2之記憶體分級方法，其中複數組該測試項目組的該預定時間互為相異，排序在先的該測試項目組的該預定時間比排序在後的該測試項目組的該預定時間還短。
  5. 如請求項1或2之記憶體分級方法，其中該預定時間為關聯於該測試項目組對應的一級別所屬耐熱溫度。
  6. 如請求項1之記憶體分級方法，其中該處理單元依據一映射表對於該記憶體執行該寫入資料操作，該映射表係記錄有該處理單元的記憶體邏輯位置以及該記憶體的記憶體實體位置之間的關係，該寫入資料操作係為將資料依據該處理單元的該記憶體邏輯位置的順序寫入至該記憶體的該記憶體實體位置。
  7. 如請求項1之記憶體分級方法，其中該寫入資料的順序為完整寫入一行後，再完整寫入次一行。
  8. 如請求項1之記憶體分級方法，其中該可靠性測試為先寫入該記憶體的全部位置後，再檢查該記憶體的資料完整性。
  9. 如請求項1之記憶體分級方法，其中在該分級步驟後，執行一寫入步驟，為將該測試結果寫入該記憶體。
TW110127994A 2021-07-30 2021-07-30 記憶體分級方法 TWI751093B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW110127994A TWI751093B (zh) 2021-07-30 2021-07-30 記憶體分級方法
US17/447,637 US11488679B1 (en) 2021-07-30 2021-09-14 Method for grading a memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW110127994A TWI751093B (zh) 2021-07-30 2021-07-30 記憶體分級方法

Publications (2)

Publication Number Publication Date
TWI751093B true TWI751093B (zh) 2021-12-21
TW202305815A TW202305815A (zh) 2023-02-01

Family

ID=80681455

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110127994A TWI751093B (zh) 2021-07-30 2021-07-30 記憶體分級方法

Country Status (2)

Country Link
US (1) US11488679B1 (zh)
TW (1) TWI751093B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW353212B (en) * 1997-05-20 1999-02-21 Samsung Electronics Co Ltd Control system and method for semiconductor integrated circuit test process
TWI230857B (en) * 2002-11-12 2005-04-11 Via Tech Inc Automatic motherboard testing system and method
US7203108B2 (en) * 2004-11-12 2007-04-10 Matsushita Electric Industrial Co., Ltd. Reliability test method for a ferroelectric memory device
TWI340386B (en) * 2006-08-10 2011-04-11 Fujitsu Semiconductor Ltd Semiconductor memory and memory system
US20140019093A1 (en) * 2012-07-16 2014-01-16 International Business Machines Corporation Incrementally increasing system test workload

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5422852A (en) * 1992-02-27 1995-06-06 Texas Instruments Incorporated Method and system for screening logic circuits
US20030041295A1 (en) * 2001-08-24 2003-02-27 Chien-Tzu Hou Method of defects recovery and status display of dram
US10983859B2 (en) * 2014-08-07 2021-04-20 Pure Storage, Inc. Adjustable error correction based on memory health in a storage unit
CN110235111B (zh) * 2019-04-30 2020-06-26 长江存储科技有限责任公司 电子设备和管理闪存的读取电平的方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW353212B (en) * 1997-05-20 1999-02-21 Samsung Electronics Co Ltd Control system and method for semiconductor integrated circuit test process
TWI230857B (en) * 2002-11-12 2005-04-11 Via Tech Inc Automatic motherboard testing system and method
US7203108B2 (en) * 2004-11-12 2007-04-10 Matsushita Electric Industrial Co., Ltd. Reliability test method for a ferroelectric memory device
TWI340386B (en) * 2006-08-10 2011-04-11 Fujitsu Semiconductor Ltd Semiconductor memory and memory system
US20140019093A1 (en) * 2012-07-16 2014-01-16 International Business Machines Corporation Incrementally increasing system test workload

Also Published As

Publication number Publication date
US11488679B1 (en) 2022-11-01
TW202305815A (zh) 2023-02-01

Similar Documents

Publication Publication Date Title
US5513339A (en) Concurrent fault simulation of circuits with both logic elements and functional circuits
US8756486B2 (en) Method and apparatus for repairing high capacity/high bandwidth memory devices
US3917933A (en) Error logging in LSI memory storage units using FIFO memory of LSI shift registers
TWI441189B (zh) 用於改良冗餘分析之記憶體裝置故障彙總資料縮減技術
CN107039084A (zh) 带冗余单元的存储器芯片的晶圆测试方法
US9437327B2 (en) Combined rank and linear address incrementing utility for computer memory test operations
US20150279485A1 (en) Advanced memory test diagnostics
US11984181B2 (en) Systems and methods for evaluating integrity of adjacent sub blocks of data storage apparatuses
US6195767B1 (en) Data corruption detection apparatus and method
US20090199057A1 (en) March DSS: Memory Diagnostic Test
CN100470495C (zh) 一种快速定位问题的自动化测试的方法及其设备
US7788550B2 (en) Redundant bit patterns for column defects coding
TWI751093B (zh) 記憶體分級方法
KR101535419B1 (ko) 불량 셀 클러스터링 방법 및 그 장치
CN114283868A (zh) 闪存芯片的可靠性测试方法、装置、电子设备及存储介质
CN103824600B (zh) 存储器测试方法及装置
CN103744752B (zh) 一种内存的在线故障检测方法和装置
CN115686956A (zh) 内存分级方法
US11693054B2 (en) Computer-readable recording medium storing analysis program, analysis method, and analysis device
CN106653098B (zh) 针对逻辑和cpu均可读写存储器的测试方法
WO2021068686A1 (zh) 设备测试方法、系统、网络设备和可读存储介质
US20070061659A1 (en) Methods for testing a plurality of semiconductor devices in parallel and related apparatus
CN117393032B (zh) 一种存储装置及其数据处理方法
CN106776173B (zh) 一种内存检测方法及装置
CN117236240A (zh) 仿真方法、装置以及系统