CN106653098B - 针对逻辑和cpu均可读写存储器的测试方法 - Google Patents

针对逻辑和cpu均可读写存储器的测试方法 Download PDF

Info

Publication number
CN106653098B
CN106653098B CN201710005111.5A CN201710005111A CN106653098B CN 106653098 B CN106653098 B CN 106653098B CN 201710005111 A CN201710005111 A CN 201710005111A CN 106653098 B CN106653098 B CN 106653098B
Authority
CN
China
Prior art keywords
logic
memory
cpu
addresses
correctness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710005111.5A
Other languages
English (en)
Other versions
CN106653098A (zh
Inventor
段光生
唐飞
孙冠男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Centec Communications Co Ltd
Original Assignee
Centec Networks Suzhou Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Centec Networks Suzhou Co Ltd filed Critical Centec Networks Suzhou Co Ltd
Priority to CN201710005111.5A priority Critical patent/CN106653098B/zh
Publication of CN106653098A publication Critical patent/CN106653098A/zh
Application granted granted Critical
Publication of CN106653098B publication Critical patent/CN106653098B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

本发明公开了一种针对逻辑和CPU均可读写存储器的测试方法，包括：分配逻辑和CPU对存储器操作的地址，分配的地址不超过所述存储器的地址边界，且逻辑操作的地址与CPU操作的地址互不相同；发送一定数量的激励，进行模拟仿真测试，并在测试期间监测对所述存储器操作的正确性。采用本发明可以测试逻辑和CPU同时读写存储器的正确性，并且验证仲裁逻辑的正确性，降低芯片二次投片的风险，节省了经济费用。

Description

针对逻辑和CPU均可读写存储器的测试方法
技术领域
本发明涉及芯片存储器验证技术领域，具体涉及一种针对逻辑和CPU均可读写存储器的测试方法。
背景技术
针对逻辑和CPU均可读写的存储器，两者的读写仲裁需要充分测试，一旦仲裁逻辑出现问题，将会导致CPU或者逻辑操作失败。传统的测试方法只能将CPU操作和逻辑操作放在不同的测试例分开来测试，这样无法充分验证CPU和逻辑对存储器同时进行操作的情况。由于CPU读写存储器的结果和时序紧密相关，而验证模型主要用来验证逻辑电路行为的正确性，因此验证模型中通常没有CPU操作的存储器接口。在仿真测试时，如果CPU和逻辑同时读写存储器，且被测对象中存储器的某个条目被CPU改写，这样验证模型从存储器读到的值和被测电路读到的值就不一样，导致被测电路和验证模型结果检查不能通过，最后导致仿真测试失败，无法验证CPU和逻辑读写操作的正确性。
发明内容
针对现有技术的不足，本发明的主要目的在于：提出一种针对逻辑和CPU均可读写存储器的测试方法，以测试逻辑和CPU对存储器同时进行操作的正确性，使得逻辑设计得到充分的测试和验证。
为实现前述目的，本发明公开了一种针对逻辑和CPU均可读写存储器的测试方法，具体包括：
分配逻辑和CPU对存储器操作的地址，分配的地址不超过所述存储器的地址边界，且逻辑操作的地址与CPU操作的地址互不相同；
发送一定数量的激励，进行模拟仿真测试，并在测试期间监测对所述存储器操作的正确性。
优选地，所述激励包括逻辑和CPU对所述存储器的读写操作。
优选地，所述在测试期间监测对所述存储器操作的正确性包括：
在仿真测试期间监测CPU动态写所述存储器操作、CPU动态读所述存储器操作以及逻辑读写所述存储器操作的正确性。
优选地，所述方法还包括在仿真测试前，打开验证模型自动检查开关，将验证模型与逻辑操作结果进行比较，用于检查逻辑设计的正确性。
优选地，随机分配逻辑和CPU对存储器操作的地址。
与现有技术相比，本发明的优点在于：本发明公开的一种针对逻辑和CPU均可读写存储器的测试方法，通过为逻辑操作和CPU操作划分不同的访问地址，不仅可以测试逻辑和CPU同时读写存储器的正确性，还能验证仲裁逻辑的正确性，采用本发明的测试方法可降低芯片二次投片的风险，从而节省了经济费用。
附图说明
图1是本发明一实施例提出的逻辑和CPU同时读写存储器示意图。
具体实施方式
鉴于现有技术中的不足，本案发明人经长期研究和大量实践，得以提出本发明的技术方案。如下将对该技术方案、其实施过程及原理等作进一步的解释说明。
本发明实施例提出一种将CPU操作和逻辑操作放在同一测试例测试的方法，该方法为CPU操作和逻辑操作分配不同的访问地址，分配的地址不超过存储器的地址边界，且逻辑操作的地址与CPU操作的地址互不相同，同时记录所述分配的操作地址。
将验证模型中输出结果比较功能打开，发送一定数量的激励，进行模拟仿真测试，并在测试期间监测对所述存储器操作的正确性，从而可以使用验证模型实时检查设计的正确性，同时逻辑设计又达到了充分的测试和验证。
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。
针对逻辑和CPU均可读写存储器的测试方法如下：
任意分配逻辑和CPU对存储器Memory操作的地址，如图1所示：存储器中白色部分的存储空间为逻辑操作的地址所对应的存储空间，带阴影部分的存储空间为CPU操作的地址所对应的存储空间。分配的地址不可超出存储器的地址边界，且逻辑操作和CPU操作的任意一个存储空间未发生重合。通过任意分配地址，可提高CPU和逻辑读写操作验证的随机性。
打开验证模型的自动检查开关，发送一定数量的激励，进行模拟仿真测试，其中激励包含逻辑和CPU对存储器的读写操作。在仿真测试期间监测以下三个操作：
CPU动态写存储器的操作；
CPU动态读存储器的操作；
逻辑读写存储器的操作。
上述设置已实现将逻辑操作和CPU操作放置在同一测试激励中，且逻辑操作和CPU操作的地址不相同，若监测到上述三个操作均无误，则说明逻辑和CPU同时读写存储器未发生错误，同时验证了逻辑和CPU之间仲裁的正确性。
其中，判断CPU读写存储器的正确性的方法为：上述激励发送CPU指令，CPU先向存储器的某个地址写入数据，再读出该地址对应的数据，将读出来的数据与之前写入的数据进行比较，若结果一致，说明CPU读写操作无误。
判断逻辑读写存储器的正确性的方法为：上述激励发送逻辑报文至被测逻辑电路和验证模型，被测逻辑电路和验证模型根据报文信息对存储器进行读写操作，通过验证模型自动检查，将验证模型与逻辑操作的结果进行比较，若结果一致，说明该逻辑设计准确无误。通过多次激励测试，使逻辑设计得到了充分的测试和验证。
采用本发明提供的一种针对逻辑和CPU均可读写存储器的测试方法，不仅可以测试逻辑和CPU同时读写存储器的正确性，还可验证仲裁逻辑的正确性，通过该方法可避免由于CPU和逻辑同时操作存储器出现错误而影响芯片的数据读写功能，甚至整个芯片的功能的情况，降低了芯片二次投片的风险，节省了经济费用。
本发明技术方案具有通用性，对任意逻辑和CPU均可读写的存储器都可使用本发明的方法进行测试，只需给逻辑的读写和CPU的读写分配不同的地址就可以实现，同时还可以将验证模型打开进行逻辑操作结果的比较，既可测试逻辑和CPU读写的正确性，又验证了逻辑和CPU之间仲裁的正确性，同时逻辑设计达到充分的测试和验证。
应当理解，上述实施例仅为说明本发明的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本发明的内容并据以实施，并不能以此限制本发明的保护范围。凡根据本发明精神实质所作的等效变化或修饰，都应涵盖在本发明的保护范围之内。

Claims (4)

1.一种针对逻辑和CPU均可读写存储器的测试方法，其特征在于：
待测试存储器分别为逻辑操作和CPU操作分配访问地址，分配的地址不超过所述存储器的地址边界，且逻辑操作的地址与CPU操作的地址互不相同；
发送一定数量的激励，进行模拟仿真测试，并在测试期间监测对所述存储器操作的正确性；所述激励包括逻辑操作和CPU操作对所述存储器同时进行读写操作；
所述逻辑操作包括所述激励发送逻辑报文至被测逻辑电路和验证模型，所述被测逻辑电路和验证模型根据报文信息对所述存储器进行读写操作。
2.根据权利要求1所述的针对逻辑和CPU均可读写存储器的测试方法，其特征在于，所述在测试期间监测对所述存储器操作的正确性包括：
在仿真测试期间监测CPU动态写所述存储器操作、CPU动态读所述存储器操作以及逻辑读写所述存储器操作的正确性。
3.根据权利要求1所述的针对逻辑和CPU均可读写存储器的测试方法，其特征在于：还包括在仿真测试前，打开验证模型自动检查开关，将验证模型与逻辑操作结果进行比较，用于检查逻辑设计的正确性。
4.根据权利要求1所述的针对逻辑和CPU均可读写存储器的测试方法，其特征在于：随机分配逻辑操作和CPU操作对存储器操作的地址。
CN201710005111.5A 2017-01-04 2017-01-04 针对逻辑和cpu均可读写存储器的测试方法 Active CN106653098B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710005111.5A CN106653098B (zh) 2017-01-04 2017-01-04 针对逻辑和cpu均可读写存储器的测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710005111.5A CN106653098B (zh) 2017-01-04 2017-01-04 针对逻辑和cpu均可读写存储器的测试方法

Publications (2)

Publication Number Publication Date
CN106653098A CN106653098A (zh) 2017-05-10
CN106653098B true CN106653098B (zh) 2020-06-16

Family

ID=58843728

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710005111.5A Active CN106653098B (zh) 2017-01-04 2017-01-04 针对逻辑和cpu均可读写存储器的测试方法

Country Status (1)

Country Link
CN (1) CN106653098B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108021483A (zh) * 2017-10-20 2018-05-11 盛科网络（苏州）有限公司 一种芯片的寄存器访问功能的验证方法及其装置
CN107992675B (zh) * 2017-11-29 2020-12-15 中国电子科技集团公司第五十四研究所 一种eda验证阶段的仲裁电路测试方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3980827B2 (ja) * 2000-03-10 2007-09-26 株式会社ルネサステクノロジ 半導体集積回路装置および製造方法
US7103814B2 (en) * 2002-10-25 2006-09-05 International Business Machines Corporation Testing logic and embedded memory in parallel
US8001432B2 (en) * 2008-11-20 2011-08-16 Lsi Corporation Uninitialized memory detection using error correction codes and built-in self test
CN101692351B (zh) * 2009-11-02 2012-12-12 华为技术有限公司 存储器测试方法及装置
CN101706746A (zh) * 2009-11-11 2010-05-12 盛科网络（苏州）有限公司 一种对存储器接口电路进行在线调试的装置及方法
CN102013274B (zh) * 2010-11-10 2013-08-07 无锡中星微电子有限公司 一种存储器的自检测电路和方法
CN102486939B (zh) * 2010-12-06 2014-08-13 普天信息技术研究院有限公司 存储器的联合测试行动组测试方法和装置
CN104681093B (zh) * 2014-12-26 2017-10-27 复旦大学 一种半导体存储器件电学参数测试系统

Also Published As

Publication number Publication date
CN106653098A (zh) 2017-05-10

Similar Documents

Publication Publication Date Title
CN112331253B (zh) 一种芯片的测试方法、终端和存储介质
CN106484316B (zh) 用来管理一记忆装置的方法以及记忆装置与控制器
US20160320451A1 (en) Simulation verification method for fpga function modules and system thereof
US8607110B1 (en) I-R voltage drop screening when executing a memory built-in self test
CN110554298A (zh) 芯片和芯片测试方法
KR19980079573A (ko) 메모리 검사 방법 및 장치
US20080016415A1 (en) Evaluation system and method
CN110321260B (zh) 一种基于uvm的axi总线接口读写数据比较方法和uvm验证平台
CN106653098B (zh) 针对逻辑和cpu均可读写存储器的测试方法
CN107797821A (zh) 重试读取方法以及使用该方法的装置
JPH01137349A (ja) 記憶アドレス変換システム
CN101923494B (zh) 一种存储器控制器验证系统、方法及记分板
US7523367B2 (en) Method and apparatus to verify non-deterministic results in an efficient random manner
CN115952757A (zh) 一种寄存器测试方法和装置
US7240255B2 (en) Area efficient BIST system for memories
CN114333976A (zh) 大容量闪存芯片测试方法、装置、电子设备及存储介质
CN115602242B (zh) 一种存储装置及其测试方法
CN103871478B (zh) 嵌入式存储器测试系统
CN112463633B (zh) 一种片上存储器的地址译码校验方法、装置、设备及介质
CN103744752A (zh) 一种内存的在线故障检测方法和装置
US10922023B2 (en) Method for accessing code SRAM and electronic device
CN108573735B (zh) 一种nand-flash的块修复方法及装置
CN110750215A (zh) 提升固态硬盘随机读性能方法、装置和计算机设备
CN114267402B (zh) 闪存的坏存储单元测试方法、装置、设备及存储介质
CN112464499A (zh) 非易失芯片擦写数据检查方法、装置、存储介质和终端

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address

Address after: 215000 unit 13 / 16, 4th floor, building B, No.5 Xinghan street, Suzhou Industrial Park, Jiangsu Province

Patentee after: Suzhou Shengke Communication Co.,Ltd.

Address before: 215000 unit 13 / 16, floor 4, building B, No. 5, Xinghan street, Wuxi Industrial Park, Jiangsu Province

Patentee before: CENTEC NETWORKS (SU ZHOU) Co.,Ltd.

CP03 Change of name, title or address