CN114333976A - 大容量闪存芯片测试方法、装置、电子设备及存储介质 - Google Patents
大容量闪存芯片测试方法、装置、电子设备及存储介质 Download PDFInfo
- Publication number
- CN114333976A CN114333976A CN202111671091.8A CN202111671091A CN114333976A CN 114333976 A CN114333976 A CN 114333976A CN 202111671091 A CN202111671091 A CN 202111671091A CN 114333976 A CN114333976 A CN 114333976A
- Authority
- CN
- China
- Prior art keywords
- test
- independent
- flash memory
- memory chip
- independent test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 454
- 238000000034 method Methods 0.000 claims abstract description 52
- 238000010998 test method Methods 0.000 claims abstract description 5
- 239000013256 coordination polymer Substances 0.000 claims description 26
- 238000004590 computer program Methods 0.000 claims description 8
- 238000005192 partition Methods 0.000 claims description 4
- 230000008569 process Effects 0.000 abstract description 19
- 238000012795 verification Methods 0.000 description 14
- 238000003491 array Methods 0.000 description 8
- 238000012545 processing Methods 0.000 description 7
- 238000004891 communication Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 3
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000000638 solvent extraction Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Landscapes
- Read Only Memory (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
本发明涉及芯片测试技术领域，具体公开了一种大容量闪存芯片测试方法、装置、电子设备及存储介质，其中，测试方法包括以下步骤：获取全片测试命令；根据闪存芯片中的灵敏放大器的数量及位置信息将闪存芯片的存储阵列划分为多个独立测试区域；根据全片测试命令生成分别对应于每个独立测试区域的独立测试命令；分别根据独立测试命令对对应的独立测试区域进行独立测试；获取所有独立测试的独立测试结果，并根据所有独立测试结果生成闪存芯片的测试结果；该测试方法对应生成独立测试命令以使不同独立测试区域能进行独立测试，从而使得闪存芯片中不同独立测试区域的测试时间能相互重合或交错，减少了整个测试过程耗费的时间，提高测试效率。
Description
技术领域
本申请涉及芯片测试技术领域，具体而言，涉及一种大容量闪存芯片测试方法、装置、电子设备及存储介质。
背景技术
闪存芯片生产过程中需要进行CP测试以验证闪存芯片质量，CP测试一般需要进行全片的测试操作，现有技术的CP测试一般为按照存储阵列的区块顺序地单线程地对整个存储芯片进行测试，测试效率较低，对于大容量闪存芯片而言，该测试的测试时间十分漫长。
针对上述问题，目前尚未有有效的技术解决方案。
发明内容
本申请的目的在于提供一种大容量闪存芯片测试方法、装置、电子设备及存储介质，以减少测试时间，提高测试效率。
第一方面，本申请提供了一种大容量闪存芯片测试方法，用于对大容量闪存芯片进行CP测试，所述方法包括以下步骤：
获取全片测试命令；
根据所述闪存芯片中的灵敏放大器的数量及位置信息将所述闪存芯片的存储阵列划分为多个独立测试区域；
根据所述全片测试命令生成分别对应于每个所述独立测试区域的独立测试命令；
分别根据所述独立测试命令对对应的所述独立测试区域进行独立测试；
获取所有所述独立测试的独立测试结果，并根据所有独立测试结果生成所述闪存芯片的测试结果。
本申请的一种大容量闪存芯片测试方法，将闪存芯片的存储阵列根据灵敏放大器的数量及位置信息划分为多个独立测试区域，并对应生成独立测试命令以使不同独立测试区域能进行独立测试，减少了整个测试过程耗费的时间，提高了整个测试的效率。
所述的一种大容量闪存芯片测试方法，其中，所述根据所述闪存芯片中的灵敏放大器的数量及位置信息将所述闪存芯片的存储阵列划分为多个独立测试区域的步骤包括：
获取所述闪存芯片中的灵敏放大器的数量及位置信息；
根据所述灵敏放大器的位置信息获取每个所述灵敏放大器对应串行控制的存储区域；
根据灵敏放大器的数量将所述闪存芯片的存储阵列划分为多个独立测试区域，每个所述独立测试区域包含若干个灵敏放大器对应串行控制的存储区域。
所述的一种大容量闪存芯片测试方法，其中，各个所述独立测试区域的存储容量相同。
在该示例的一种大容量闪存芯片测试方法中，每个独立测试区域的存储容量设置为相同值能使每个独立测试区域测试所消耗的时间尽可能接近，进而减少获取闪存芯片测试结果的用时，避免因某一独立测试区域因存储容量大于其他独立测试区域的存储容量导致该区域的独立测试结果生成缓慢而延缓了闪存芯片的测试结果的最终生成时间。
所述的一种大容量闪存芯片测试方法，其中，所述全片测试命令包括全片擦除指令、全片写入指令和全片读取检验指令。
该示例的一种大容量闪存芯片测试方法主要是满足客户额外提出的质量要求，故全片测试命令包括全片擦除指令、全片写入指令和全片读取检验指令，能对闪存芯片进行全片的质量校验。
所述的一种大容量闪存芯片测试方法，其中，所述独立测试命令包括根据所述全片测试命令拆分而成的局部擦除指令、局部写入指令和局部读取指令。
所述的一种大容量闪存芯片测试方法，其中，所述获取所有所述独立测试的独立测试结果，并根据所有独立测试结果生成所述闪存芯片的测试结果的步骤包括：
逐个地收集获取所述独立测试的所述独立测试结果，直至获取所有所述独立测试结果；
获取所有独立测试结果的并集结果；
根据所述并集结果生成所述闪存芯片的所述测试结果。
该示例的一种大容量闪存芯片测试方法对独立测试结果进行并集处理，能便捷地生成闪存芯片的测试结果，具有逻辑简单、判断迅速的特点。
所述的一种大容量闪存芯片测试方法，其中，所述分别根据所述独立测试命令对对应的所述独立测试区域进行独立测试的步骤包括：
同时根据所述独立测试命令对对应的所述独立测试区域进行独立测试，或按照预设的时间间隔依次延时启动地根据所述独立测试命令对对应的所述独立测试区域进行独立测试。
第二方面，本申请还提供了一种大容量闪存芯片测试装置，用于对大容量闪存芯片进行CP测试，所述装置包括：
命令模块，用于获取全片测试命令；
分区模块，用于根据所述闪存芯片中的灵敏放大器的数量及位置信息将所述闪存芯片的存储阵列划分为多个独立测试区域；
独立命令模块，用于根据所述全片测试命令生成分别对应于每个所述独立测试区域的独立测试命令；
测试模块，用于分别根据所述独立测试命令对对应的所述独立测试区域进行独立测试；
结果模块，用于获取所有所述独立测试的独立测试结果，并根据所有独立测试结果生成所述闪存芯片的测试结果。
本申请的一种大容量闪存芯片测试装置，利用分区模块将闪存芯片的存储阵列根据灵敏放大器的数量及位置信息划分为多个独立测试区域，并对应生成独立测试命令以使不同独立测试区域能通过测试模块进行独立测试，从而使得闪存芯片中不同独立测试区域的测试时间能相互重合或交错，从而减少了整个测试过程耗费的时间，以提高整个测试的效率。
第三方面，本申请还提供了一种电子设备，包括处理器以及存储器，所述存储器存储有计算机可读取指令，当所述计算机可读取指令由所述处理器执行时，运行如上述第一方面提供的所述方法中的步骤。
第四方面，本申请还提供了一种存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时运行如上述第一方面提供的所述方法中的步骤。
由上可知，本申请提供了一种大容量闪存芯片测试方法、装置、电子设备及存储介质，其中，该测试方法将闪存芯片的存储阵列根据灵敏放大器的数量及位置信息划分为多个独立测试区域，并对应生成独立测试命令以使不同独立测试区域能进行独立测试，从而使得闪存芯片中不同独立测试区域的测试时间能相互重合或交错，且最终获取的闪存芯片的测试结果仍能正常反映闪存芯片的测试情况，从而减少了整个测试过程耗费的时间，以提高整个测试的效率。
附图说明
图1为本申请实施例提供的大容量闪存芯片测试方法的流程图。
图2为本申请实施例提供的大容量闪存芯片测试装置的结构示意图。
图3为本申请实施例提供的电子设备的结构示意图。
图4为一种大容量闪存芯片的结构示意图。
图5为实施例1的大容量闪存芯片测试方法的流程图。
附图标记：201、命令模块；202、分区模块；203、独立命令模块；204、测试模块；205、结果模块；3、电子设备；301、处理器；302、存储器；303、通信总线。
具体实施方式
下面将结合本申请实施例中附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本申请的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
CP测试（Chip Probing，晶圆测试）主要用于进行电压、电流、时序和功能的验证，包括一些基本器件参数的测试，如vt（阈值电压）、Rdson（导通电阻）、BVds（源漏击穿电压）、Igs（栅源漏电流）、Ids（漏源漏电流）等；CP测试在具体测试过程中主要是通过对闪存芯片（FLASH）发送一些擦除、编程、读取等操作以验证闪存芯片的基本特性。
CP测试一般需要对待测闪存芯片的待测区域（一般为全片区域）进行测试，该测试过程主要是验证闪存芯片的基础特性，故测试过程中对于待测区域而言涉及的操作命令均具有一致性的特点，如对待测区域进行的编程操作（写入操作）为将待测区域写成一致的数据，与闪存芯片实际使用时不同区域写入不同数据的形式截然不同，故可采用一键操作的处理方式对测试区域进行全区域操作；然而，在CP测试实际操作过程中，对测试区域进行一键操作的过程依然遵循着闪存芯片实际使用时按区块顺序逐个进行操作的处理模式，严重制约了整个CP测试过程的效率，从而限制了成品芯片的产出效率，对于大容量的闪存芯片而言，该问题更加突出。
对于大容量的NOR Flash（例如256Mbit或以上容量）而言，因芯片容量较大，客户对于其质量要求会更高，一般需要进行更多次数的CP测试，且对于大容量的NOR Flash的CP测试一般为全片测试，现有的CP测试流程中按区块顺序逐个进行操作的处理方式难以满足大容量闪存芯片的测试效率需求，间接制约了芯片制造商的产能。
本申请实施例的大容量闪存芯片测试方法、装置、电子设备及存储介质，主要用于NOR FLASH的CP测试中，以改善CP测试效率低的问题。
第一方面，请参照图1，图1是本申请一些实施例中的一种大容量闪存芯片测试方法，用于对大容量闪存芯片进行CP测试，方法包括以下步骤：
S1、获取全片测试命令；
具体地，该全片测试命令为输入命令，即基于用户输入产生或用户按键选择产生或上位机输入产生的操作命令。
更具体地，该全片测试命令为CP测试中的操作命令，能转译成对芯片进行常规操作的操作指令以验证闪存芯片的基础特性。
S2、根据闪存芯片中的灵敏放大器的数量及位置信息将闪存芯片的存储阵列划分为多个独立测试区域；
具体地，大容量NOR FLASH内部设有多个灵敏放大器（Sense Amplifier，SA，一般用作数据读取，通过采用存储单元电流和基准电流比较的方法来探测存储单元信息），每个灵敏放大器一般用于串行一行存储阵列，可用于一次性读取该行存储阵列中的存储数据；因此，组合不同的灵敏放大器使用可同时获取不在同一行阵列的行存储阵列的存储数据。
更具体地，灵敏放大器的位置信息为对应灵敏放大器在存储阵列中的设置位置，能反映该灵敏放大器串行连接的行存储阵列。
更具体地，根据独立测试区域安装灵敏放大器位置信息进行划分，可以理解为按照存储阵列的行间关系进行划分，从而获取多个独立测试区域，使得每个独立测试区域均具有灵敏放大器，进而能利用灵敏放大器对对应的独立测试区域进行信息读取。
S3、根据全片测试命令生成分别对应于每个独立测试区域的独立测试命令；
具体地，由于每个独立测试区域均具有灵敏放大器使得每个独立测试区域具有的数据读取功能这一基础功能，步骤S3在此基础上对全片测试命令进行拆分，获取能分别对不同独立测试区域进行独立测试操作的独立测试命令。
更具体地，由于原本获取的全片测试命令对整个闪存芯片的测试区域具有一致性的特点，对应于不同独立测试区域的独立测试命令的操作内容除却操作对象的定位信息以外一般保持一致，使得不同独立测试区域根据对应的独立测试命令进行处理时执行了一致的操作命令。
S4、分别根据独立测试命令对对应的独立测试区域进行独立测试；
具体地，独立测试命令为根据全片测试命令拆分而成，因此，所有独立测试区域均根据对应的独立测试命令完成独立测试后的变化应当与闪存芯片整个存储阵列完成全片测试后的变化一致。
更具体地，每个独立测试区域为独立进行测试且测试过程相互独立，使得独立测试区域进行测试时没有时间先后顺序，即无需遵从某一独立测试区域完成测试后再进行另一独立测试区域的测试，即使得不同独立测试区域的测试时间能相互重合或交错，从而减少了整个测试过程耗费的时间，以提高整个测试的效率。
S5、获取所有独立测试的独立测试结果，并根据所有独立测试结果生成闪存芯片的测试结果。
具体地，每个独立测试区域完成独立测试均会产生相应的独立测试结果，而该结果并非CP测试需要获取的最终结果，故需根据所有独立测试结果获取闪存芯片的测试结果。
本申请实施例的一种大容量闪存芯片测试方法，将闪存芯片的存储阵列根据灵敏放大器的数量及位置信息划分为多个独立测试区域，并对应生成独立测试命令以使不同独立测试区域能进行独立测试，从而使得闪存芯片中不同独立测试区域的测试时间能相互重合或交错，且最终获取的闪存芯片的测试结果仍能正常反映闪存芯片的测试情况，从而减少了整个测试过程耗费的时间，以提高整个测试的效率。
在一些优选的实施方式中，根据闪存芯片中的灵敏放大器的数量及位置信息将闪存芯片的存储阵列划分为多个独立测试区域的步骤包括：
S21、获取闪存芯片中的灵敏放大器的数量及位置信息；
具体地，灵敏放大器的数量一般与闪存芯片中行存储阵列的数量一致，用于对应串行连接对应的行存储阵列，且灵敏放大器一般设置在对应行存储阵列的中间位置上。
更具体地，灵敏放大器的位置信息为对应的灵敏放大器在闪存芯片的存储阵列中的设置位置。
S22、根据灵敏放大器的位置信息获取每个灵敏放大器对应串行控制的存储区域；
具体地，灵敏放大器通过串行的方式与整个行存储阵列连接，即对应于灵敏放大器位置信息的整个行存储阵列均为该灵敏放大器的串行控制的存储区域。
S23、根据灵敏放大器的数量将闪存芯片的存储阵列划分为多个独立测试区域，每个独立测试区域包含若干个灵敏放大器对应串行控制的存储区域。
具体地，由前述内容可知，独立测试区域的划分基础是包含灵敏放大器以实现对相应的行存储阵列进行相关操作，因此，该步骤划分的独立测试区域必须包含至少一个的灵敏放大器，即包含至少一个的灵敏放大器对应的行存储阵列。
在一些优选的实施方式中，为了达到测试效率最大化，对于大容量闪存芯片而言，划分的独立测试区域越多，能并行进行独立测试的存储空间便越多，便越能减少整个测试操作的时间，因此，步骤S23划分的独立测试区域的数量与闪存芯片存储阵列中的灵敏放大器数量一致，即每个独立测试区域有且仅包含一个灵敏放大器，即独立测试区域数量与行存储阵列数量一致，从而使得每个独立测试区域需要测试的存储空间最小化，以最大化提高测试效率。
在一些优选的实施方式中，各个独立测试区域的存储容量相同。
具体地，虽然每个独立测试区域是独立进行独立测试的，但步骤S5需要获取所有独立测试结果才能生成闪存芯片的测试结果，因此，每个独立测试区域的存储容量尽可能设置为相同值能使每个独立测试区域测试所消耗的时间尽可能接近，进而减少获取闪存芯片测试结果的用时，避免因某一独立测试区域因存储容量大于其他独立测试区域的存储容量导致该区域的独立测试结果生成缓慢而延缓了闪存芯片的测试结果的最终生成时间。
在一些优选的实施方式中，全片测试命令包括全片擦除指令、全片写入指令和全片读取检验指令。
具体地，CP测试中较为常用的一套测试方式为全片擦除编程校验操作，即对闪存芯片整个存储阵列进行一次或多次的擦除、编程、读取校验操作，验证该闪存芯片全片是否能正常使用；本申请实施例的测试方法主要是满足客户额外提出的质量要求，故全片测试命令包括全片擦除指令、全片写入指令和全片读取检验指令，能对闪存芯片进行全片的质量校验。
在别的实施例中，全片测试命令还可以是其他状态组合命令，如suspend和resume组成的测试命令等。
在一些优选的实施方式中，独立测试命令包括根据全片测试命令拆分而成的局部擦除指令、局部写入指令和局部读取指令。
具体地，结合局部擦除指令、局部写入指令和局部读取指令对独立测试区域进行测试能获取的独立测试结果能验证闪存芯片中该独立测试区域是否能正常使用。
更具体地，在本申请实施例中，根据上述独立测试命令获取的独立测试结果包括独立验证通过和独立验证不通过两种结果，即对应该独立测试区域能正常使用和不能正常使用。
更具体地，根据上述独立测试命令获取的独立测试结果仅用于反映该独立测试区域自身的特性，需结合步骤S5综合所有独立测试结果获取测试结果才能验证整个闪存芯片是否能正常使用。
在别的实施例中，在获取生成独立测试结果时需要判断该独立测试结果是否为验证通过，若在整个测试过程中，任一独立测试结果为验证不同时，中断整个测试过程，并输出闪存芯片不能正常使用的测试结果，这种处理方式能略微提升整个测试效率。
在一些优选的实施方式中，获取所有独立测试的独立测试结果，并根据所有独立测试结果生成闪存芯片的测试结果的步骤包括：
S51、逐个地收集获取独立测试的独立测试结果，直至获取所有独立测试结果；
具体地，不同存储单元的擦除难度和写入难度具有一定差异（主要表现为阈值电压的不同），因此，不同独立测试区域执行独立测试的效率具有一定差异，导致不同独立测试区域完成整个独立测试所需的时间不同，故步骤S51根据独立测试结果的生成顺序逐个地收集获取独立测试结果。
更具体地，闪存芯片的测试结果需要结合所有独立测试结果才能生成，故步骤S51需要确保获取到的独立测试结果为对应于整个闪存芯片存储阵列的所有独立测试结果。
S52、获取所有独立测试结果的并集结果；
具体地，由前述内容可知，独立测试结果包括验证通过和验证不同过两种结果，并集结果为验证通过的并集，即在所有独立测试结果为验证通过时，并集结果为是，在任一及以上独立测试结果为验证不通过时，并集结果为否。
S53、根据并集结果生成闪存芯片的测试结果。
具体地，当并集结果为是时，生成测试通过的测试结果，当并集结果为否时，生成测试不通过的测试结果。
更具体地，本申请实施例的测试方法对独立测试结果进行并集处理，能便捷地生成闪存芯片的测试结果，具有逻辑简单、判断迅速的特点。
在一些优选的实施方式中，分别根据独立测试命令对对应的独立测试区域进行独立测试的步骤包括：
同时根据独立测试命令对对应的独立测试区域进行独立测试，或按照预设的时间间隔依次延时启动地根据独立测试命令对对应的独立测试区域进行独立测试。
具体地，同时进行独立测试的方式能使所有独立测试区域完成独立测试的时间最接近，即能使得整个闪存芯片测试用时的期望最小化，有效提高整个闪存芯片的测试效率。
具体地，按照预设的时间间隔依次延时启动地根据独立测试命令对对应的独立测试区域进行独立测试的处理方式能错开独立测试的启动时间，以避免同时启动的时间节点上闪存芯片需求电压过大而不能顺利进行多个独立测试区域进行独立测试的情况出现，错开不同独立测试区域的启动测试的时间节点能保证整个闪存芯片能顺利完成测试的同时，相比传统的测试方式能有效提高测试效率。
更具体地，在实际操作后发现，现有的CP测试设备能顺利地同时进行多个独立测试区域的独立测试，因此，本申请实施例的测试方法优选为同时启动地对不同独立测试区域进行独立测试。
第二方面，请参照图2，图2是本申请一些实施例中提供的一种大容量闪存芯片测试装置，用于对大容量闪存芯片进行CP测试，装置包括：
命令模块201，用于获取全片测试命令；
分区模块202，用于根据闪存芯片中的灵敏放大器的数量及位置信息将闪存芯片的存储阵列划分为多个独立测试区域；
独立命令模块203，用于根据全片测试命令生成分别对应于每个独立测试区域的独立测试命令；
测试模块204，用于分别根据独立测试命令对对应的独立测试区域进行独立测试；
结果模块205，用于获取所有独立测试的独立测试结果，并根据所有独立测试结果生成闪存芯片的测试结果。
本申请实施例的一种大容量闪存芯片测试装置，利用分区模块202将闪存芯片的存储阵列根据灵敏放大器的数量及位置信息划分为多个独立测试区域，并对应生成独立测试命令以使不同独立测试区域能通过测试模块204进行独立测试，从而使得闪存芯片中不同独立测试区域的测试时间能相互重合或交错，且最终获取的闪存芯片的测试结果仍能正常反映闪存芯片的测试情况，从而减少了整个测试过程耗费的时间，以提高整个测试的效率。
在一些优选的实施方式中，独立命令模块203的载体为数字状态机，该状态数字机能根据全片测试命令的内容直接调用预设的独立测试命令以通过测试模块204对独立测试区域进行独立测试，使得独立测试命令无需在CP测试过程中花费时间进行编译，从而提高本申请实施例的测试装置的测试效率。
在一些优选的实施方式中，大容量闪存芯片测试装置优选为用于执行上述第一方面提供的闪存芯片测试方法。
实施例1
如图4所示为现有的一种大容量NOR FLASH的存储阵列结构，其具有4个灵敏放大器（SA），每个灵敏放大器对应串行控制一行存储阵列；因此，该大容量NOR FLASH最多能分成4个独立测试区域，每个独立测试区域对应一行存储阵列和一个灵敏放大器。
CP测试设备采用第一方面提供的一种大容量闪存芯片测试方法对该大容量NORFLASH测试的过程如图5所示，包括以下步骤：
对CP测试设备输入全片擦除编程校验命令；
根据该全片擦除编程校验命令生成独立的擦写读命令；
同时分别利用独立的擦写读命令擦写读第1行存储阵列、擦写读第2行存储阵列、擦写读第3行存储阵列、擦写读第4行存储阵列，即对每行存储阵列依次进行擦除、写入和读取操作；
每行存储阵列执行读取操作输出对应独立的读取结果；
校验独立的读取结果是否正常，整个行存储阵列能正常读出数据的结果为校验通过结果，整个行存储阵列存在不能正常读出数据区域的结果为校验不通过结果；针对擦写读第1行存储阵列、擦写读第2行存储阵列、擦写读第3行存储阵列、擦写读第4行存储阵校验处理分别生成结果P1、结果P2、结果P3和结果P4；
收集结果P1、结果P2、结果P3和结果P4，判断结果P1、结果P2、结果P3和结果P4是否全部为验证通过的结果，是则输出闪存芯片测试通过的测试结果，否则输出闪存芯片测试不通过的测试结果。
第三方面，请参照图3，图3为本申请实施例提供的一种电子设备的结构示意图，本申请提供一种电子设备3，包括：处理器301和存储器302，处理器301和存储器302通过通信总线303和/或其他形式的连接机构（未标出）互连并相互通讯，存储器302存储有处理器301可执行的计算机程序，当计算设备运行时，处理器301执行该计算机程序，以执行时执行上述实施例的任一可选的实现方式中的方法。
第四方面，本申请实施例提供一种存储介质，其上存储有计算机程序，该计算机程序被处理器执行时，执行上述实施例的任一可选的实现方式中的方法。其中，存储介质可以由任何类型的易失性或非易失性存储设备或者它们的组合实现，如静态随机存取存储器（Static Random Access Memory, 简称SRAM），电可擦除可编程只读存储器（ElectricallyErasable Programmable Read-Only Memory, 简称EEPROM），可擦除可编程只读存储器（Erasable Programmable Read Only Memory, 简称EPROM），可编程只读存储器（Programmable Red-Only Memory, 简称PROM），只读存储器（Read-Only Memory, 简称ROM），磁存储器，快闪存储器，磁盘或光盘。
综上，本申请实施例提供了一种大容量闪存芯片测试方法、装置、电子设备及存储介质，其中，该测试方法将闪存芯片的存储阵列根据灵敏放大器的数量及位置信息划分为多个独立测试区域，并对应生成独立测试命令以使不同独立测试区域能进行独立测试，从而使得闪存芯片中不同独立测试区域的测试时间能相互重合或交错，且最终获取的闪存芯片的测试结果仍能正常反映闪存芯片的测试情况，从而减少了整个测试过程耗费的时间，以提高整个测试的效率。
在本申请所提供的实施例中，应该理解到，所揭露装置和方法，可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，又例如，多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些通信接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
另外，作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
再者，在本申请各个实施例中的各功能模块可以集成在一起形成一个独立的部分，也可以是各个模块单独存在，也可以两个或两个以上模块集成形成一个独立的部分。
在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。
以上所述仅为本申请的实施例而已，并不用于限制本申请的保护范围，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。
Claims (10)
1.一种大容量闪存芯片测试方法，用于对大容量闪存芯片进行CP测试，其特征在于，所述方法包括以下步骤：
获取全片测试命令；
根据所述闪存芯片中的灵敏放大器的数量及位置信息将所述闪存芯片的存储阵列划分为多个独立测试区域；
根据所述全片测试命令生成分别对应于每个所述独立测试区域的独立测试命令；
分别根据所述独立测试命令对对应的所述独立测试区域进行独立测试；
获取所有所述独立测试的独立测试结果，并根据所有独立测试结果生成所述闪存芯片的测试结果。
2.根据权利要求1所述的一种大容量闪存芯片测试方法，其特征在于，所述根据所述闪存芯片中的灵敏放大器的数量及位置信息将所述闪存芯片的存储阵列划分为多个独立测试区域的步骤包括：
获取所述闪存芯片中的灵敏放大器的数量及位置信息；
根据所述灵敏放大器的位置信息获取每个所述灵敏放大器对应串行控制的存储区域；
根据灵敏放大器的数量将所述闪存芯片的存储阵列划分为多个独立测试区域，每个所述独立测试区域包含若干个灵敏放大器对应串行控制的存储区域。
3.根据权利要求1所述的一种大容量闪存芯片测试方法，其特征在于，各个所述独立测试区域的存储容量相同。
4.根据权利要求1所述的一种大容量闪存芯片测试方法，其特征在于，所述全片测试命令包括全片擦除指令、全片写入指令和全片读取检验指令。
5.根据权利要求4所述的一种大容量闪存芯片测试方法，其特征在于，所述独立测试命令包括根据所述全片测试命令拆分而成的局部擦除指令、局部写入指令和局部读取指令。
6.根据权利要求1所述的一种大容量闪存芯片测试方法，其特征在于，所述获取所有所述独立测试的独立测试结果，并根据所有独立测试结果生成所述闪存芯片的测试结果的步骤包括：
逐个地收集获取所述独立测试的所述独立测试结果，直至获取所有所述独立测试结果；
获取所有独立测试结果的并集结果；
根据所述并集结果生成所述闪存芯片的所述测试结果。
7.根据权利要求1所述的一种大容量闪存芯片测试方法，其特征在于，所述分别根据所述独立测试命令对对应的所述独立测试区域进行独立测试的步骤包括：
同时根据所述独立测试命令对对应的所述独立测试区域进行独立测试，或按照预设的时间间隔依次延时启动地根据所述独立测试命令对对应的所述独立测试区域进行独立测试。
8.一种大容量闪存芯片测试装置，用于对大容量闪存芯片进行CP测试，其特征在于，所述装置包括：
命令模块，用于获取全片测试命令；
分区模块，用于根据所述闪存芯片中的灵敏放大器的数量及位置信息将所述闪存芯片的存储阵列划分为多个独立测试区域；
独立命令模块，用于根据所述全片测试命令生成分别对应于每个所述独立测试区域的独立测试命令；
测试模块，用于分别根据所述独立测试命令对对应的所述独立测试区域进行独立测试；
结果模块，用于获取所有所述独立测试的独立测试结果，并根据所有独立测试结果生成所述闪存芯片的测试结果。
9.一种电子设备，其特征在于，包括处理器以及存储器，所述存储器存储有计算机可读取指令，当所述计算机可读取指令由所述处理器执行时，运行如权利要求1-7任一所述方法中的步骤。
10.一种存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时运行如权利要求1-7任一所述方法中的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111671091.8A CN114333976A (zh) | 2021-12-31 | 2021-12-31 | 大容量闪存芯片测试方法、装置、电子设备及存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111671091.8A CN114333976A (zh) | 2021-12-31 | 2021-12-31 | 大容量闪存芯片测试方法、装置、电子设备及存储介质 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114333976A true CN114333976A (zh) | 2022-04-12 |
Family
ID=81020006
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111671091.8A Pending CN114333976A (zh) | 2021-12-31 | 2021-12-31 | 大容量闪存芯片测试方法、装置、电子设备及存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114333976A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115309344A (zh) * | 2022-09-30 | 2022-11-08 | 芯天下技术股份有限公司 | nor flash的全片擦除方法、装置、设备及介质 |
| CN116048901A (zh) * | 2023-03-31 | 2023-05-02 | 南京芯驰半导体科技有限公司 | 数据检测方法、装置、电子设备、存储介质及芯片 |
-
2021
- 2021-12-31 CN CN202111671091.8A patent/CN114333976A/zh active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115309344A (zh) * | 2022-09-30 | 2022-11-08 | 芯天下技术股份有限公司 | nor flash的全片擦除方法、装置、设备及介质 |
| CN115309344B (zh) * | 2022-09-30 | 2022-12-13 | 芯天下技术股份有限公司 | nor flash的全片擦除方法、装置、设备及介质 |
| CN116048901A (zh) * | 2023-03-31 | 2023-05-02 | 南京芯驰半导体科技有限公司 | 数据检测方法、装置、电子设备、存储介质及芯片 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6388919B2 (en) | Memory controller for flash memory system and method for writing data to flash memory device | |
| US9372750B2 (en) | Method and apparatus for non-volatile RAM error re-mapping | |
| JP5442789B2 (ja) | フラッシュメモリをテストするための方法、システム、および、コンピュータで読み取り可能なコード | |
| CN114333976A (zh) | 大容量闪存芯片测试方法、装置、电子设备及存储介质 | |
| US5841711A (en) | Semiconductor memory device with redundancy switching method | |
| US6922649B2 (en) | Multiple on-chip test runs and repairs for memories | |
| US8953398B2 (en) | Block level grading for reliability and yield improvement | |
| US20100125766A1 (en) | Semiconductor integrated circuit and method for controlling semiconductor integrated circuit | |
| US9269456B2 (en) | Semiconductor memory test method and semiconductor memory | |
| Hsiao et al. | Built-in self-repair schemes for flash memories | |
| US20150026530A1 (en) | Controller based memory evaluation | |
| CN102968353A (zh) | 一种失效地址处理方法及装置 | |
| US8250418B2 (en) | Test mode for parallel load of address dependent data to enable loading of desired data backgrounds | |
| US20080282119A1 (en) | Memory device and built in self-test method of the same | |
| CN112542199A (zh) | 检测flash存储出错的方法、电路、存储介质和终端 | |
| KR100875294B1 (ko) | 프로그래밍시 블럭단위의 상태 레지스터를 확인하는 플래시메모리와 그 방법 | |
| CN114283868A (zh) | 闪存芯片的可靠性测试方法、装置、电子设备及存储介质 | |
| US20150095728A1 (en) | Testing method for reducing number of overkills by repeatedly writing data to addresses in a non-volatile memory | |
| US7206237B2 (en) | Apparatus and method for testing a memory device with multiple address generators | |
| CN101563675A (zh) | 具有高写入并行度的用于快闪存储器的列冗余 | |
| CN111696614B (zh) | 非挥发性存储器冗余存储的控制测试电路和控制测试方法 | |
| CN113409862A (zh) | 一种存储器擦除方法、装置、电子设备及存储介质 | |
| CN113257328A (zh) | 存储器测试装置及其测试方法 | |
| US20070169117A1 (en) | Firmware loading device | |
| CN110289040A (zh) | 一种系统芯片中bist与ecc结合的存储器检测方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20231027 Address after: 518000 Room 101, building 10, Dayun software Town, 8288 Longgang Avenue, he'ao community, Yuanshan street, Longgang District, Shenzhen City, Guangdong Province Applicant after: XTX Technology Inc. Address before: 610096 Chengdu pilot Free Trade Zone, Sichuan Province Applicant before: Chengdu bor microcrystalline Technology Co.,Ltd. Applicant before: XTX Technology Inc. |
|
| TA01 | Transfer of patent application right |