CN115309344A - nor flash的全片擦除方法、装置、设备及介质 - Google Patents

nor flash的全片擦除方法、装置、设备及介质 Download PDF

Info

Publication number
CN115309344A
CN115309344A CN202211229125.2A CN202211229125A CN115309344A CN 115309344 A CN115309344 A CN 115309344A CN 202211229125 A CN202211229125 A CN 202211229125A CN 115309344 A CN115309344 A CN 115309344A
Authority
CN
China
Prior art keywords
erasing
partitions
flash
partition
whole area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202211229125.2A
Other languages
English (en)
Other versions
CN115309344B (zh
Inventor
李文菊
黎永健
彭永林
饶锦航
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xtx Technology Inc
Original Assignee
Xtx Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xtx Technology Inc filed Critical Xtx Technology Inc
Priority to CN202211229125.2A priority Critical patent/CN115309344B/zh
Publication of CN115309344A publication Critical patent/CN115309344A/zh
Application granted granted Critical
Publication of CN115309344B publication Critical patent/CN115309344B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0602Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061Improving I/O performance
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0628Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638Organizing or formatting or addressing of data
    • G06F3/0644Management of space entities, e.g. partitions, extents, pools
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0668Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671In-line storage system
    • G06F3/0673Single storage device
    • G06F3/0679Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/34Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)

Abstract

本发明涉及存储器技术领域,具体公开了一种nor flash的全片擦除方法、装置、设备及介质,其中,nor flash的全片擦除方法包括以下步骤:获取全片区域中处于已擦除状态的分区在所有分区中的占比;在占比小于或等于预设阈值时,对全片区域进行阵列擦除操作,在占比大于预设阈值时,对全片区域中除去处于已擦除状态的分区外的所有分区进行类阵列擦除操作;该nor flash的全片擦除方法基于全片区域中处于已擦除状态的分区在所有分区中的占比来快速判断阵列擦除是否仍具有高效擦除的优势,匹配当前最优的擦除操作来执行全片擦除,使得全片擦除能保持高效执行,以提高nor flash命令执行效率。

Description

nor flash的全片擦除方法、装置、设备及介质
技术领域
本申请涉及存储器技术领域,具体而言,涉及一种nor flash的全片擦除方法、装置、设备及介质。
背景技术
nor flash采用的全片擦除(chip erase)一般是在整个擦除过程采用阵列擦除(array erase),该擦除方式是以整个存储阵列作为擦除对象进行的,因而具有擦除效率高的特点。
然而,在实际执行全片擦除命令过程中,需要先将全片区域(即存储阵列)内的所有存储单元的数据编程为“0”再执行擦除,当全片区域内存在大量的块或扇区内的存储单元的数据均为“1”时,将这些存储单元编程为“0”则需要增加大量的编程时间,从而增大了整个全片擦除的耗时,使得阵列失去擦除效率高的优势,现有的全片擦除方式无法针对上述情况进行调整,只能盲目性地利用阵列擦除对全片区域进行预编程后擦除,对于全片区域中存在大量未编程的存储单元的情况,存在擦除效率低的缺点。
针对上述问题,目前尚未有有效的技术解决方案。
发明内容
本申请的目的在于提供一种nor flash的全片擦除方法、装置、设备及介质,以匹配当前最优的擦除操作来执行全片擦除,使得全片擦除能保持高效执行。
第一方面,本申请提供了一种nor flash的全片擦除方法,用于擦除nor flash内所有存储数据,所述方法包括以下步骤:
获取全片区域中处于已擦除状态的分区在所有分区中的占比;
在所述占比小于或等于预设阈值时,对所述全片区域进行阵列擦除操作,在所述占比大于所述预设阈值时,对所述全片区域中除去处于已擦除状态的分区外的所有分区进行类阵列擦除操作。
本申请的nor flash的全片擦除方法基于全片区域中处于已擦除状态的分区在所有分区中的占比来快速判断阵列擦除是否仍具有高效擦除的优势,匹配当前最优的擦除操作来执行全片擦除,使得全片擦除能保持高效执行,以提高nor flash命令执行效率。
所述的nor flash的全片擦除方法,其中,所述分区的分区单位为若干块或若干扇区。
该示例的nor flash的全片擦除方法基于已有的分区单位对全片区域进行分区,合理化地利用了nor flash的结构资源,同时也能匹配于nor flash的块选择功能或扇区选择功能来执行本申请实施例中的类阵列擦除操作。
所述的nor flash的全片擦除方法,其中,所述预设阈值为20%-40%。
所述的nor flash的全片擦除方法,其中,所述获取全片区域中处于已擦除状态的分区在所有分区中的占比的步骤包括:
读取所述nor flash内全片区域的存储数据;
通过判断每个分区内的数据是否全为数据1来判断对应分区是否处于已擦除状态,以遍历所有分区的存储数据获取处于已擦除状态的分区的数量;根据所述处于已擦除状态的分区的数量计算获取所述占比。
所述的nor flash的全片擦除方法,其中,在执行所述对所述全片区域进行阵列擦除操作之前,对所述全片区域进行预编程处理。
所述的nor flash的全片擦除方法,其中,在对所述全片区域中除去处于已擦除状态的分区外的所有分区进行类阵列擦除操作之前,对所述全片区域中除去处于已擦除状态的分区外的所有分区进行预编程处理。
第二方面,本申请还提供了一种nor flash的全片擦除装置,用于擦除nor flash内所有存储数据,所述装置包括:
获取模块,用于获取全片区域中处于已擦除状态的分区在所有分区中的占比;
擦除模块,用于在所述占比小于或等于预设阈值时,对所述全片区域进行阵列擦除操作,以及用于在所述占比大于所述预设阈值时,对所述全片区域中除去处于已擦除状态的分区外的所有分区进行类阵列擦除操作。
本申请的nor flash的全片擦除装置基于全片区域中处于已擦除状态的分区在所有分区中的占比来快速判断阵列擦除是否仍具有高效擦除的优势,匹配当前最优的擦除操作来执行全片擦除,使得全片擦除能保持高效执行,以提高nor flash命令执行效率。
所述的nor flash的全片擦除装置,其中,所述装置还包括:
预编程模块,用于在所述擦除模块执行所述对所述全片区域进行阵列擦除操作之前,对所述全片区域进行预编程处理,以及用于在所述擦除模块对所述全片区域中除去处于已擦除状态的分区外的所有分区进行类阵列擦除操作之前,对所述全片区域中除去处于已擦除状态的分区外的所有分区进行预编程处理。
第三方面,本申请还提供了一种电子设备,包括处理器以及存储器,所述存储器存储有计算机可读取指令,当所述计算机可读取指令由所述处理器执行时,运行如上述第一方面提供的所述方法中的步骤。
第四方面,本申请还提供了一种存储介质,其上存储有计算机程序,所述计算机程序被处理器执行时运行如上述第一方面提供的所述方法中的步骤。
由上可知,本申请提供了一种nor flash的全片擦除方法、装置、设备及介质,其中,nor flash的全片擦除方法综合考虑了预编程在擦除过程中所耗费的时间,基于全片区域中处于已擦除状态的分区在所有分区中的占比来快速判断阵列擦除是否仍具有高效擦除的优势,匹配当前最优的擦除操作来执行全片擦除,使得全片擦除能保持高效执行,以提高nor flash命令执行效率。
附图说明
图1为本申请实施例提供的nor flash的全片擦除方法的流程图。
图2为本申请实施例提供的nor flash的全片擦除装置的结构示意图。
图3为本申请实施例提供的电子设备的结构示意图。
附图标记:201、获取模块;202、擦除模块;203、预编程模块;301、处理器;302、存储器;303、通信总线。
具体实施方式
下面将结合本申请实施例中附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。因此,以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围,而是仅仅表示本申请的选定实施例。基于本申请的实施例,本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例,都属于本申请保护的范围。
应注意到:相似的标号和字母在下面的附图中表示类似项,因此,一旦某一项在一个附图中被定义,则在随后的附图中不需要对其进行进一步定义和解释。同时,在本申请的描述中,术语“第一”、“第二”等仅用于区分描述,而不能理解为指示或暗示相对重要性。
第一方面,请参照图1,本申请一些实施例提供了一种nor flash的全片擦除方法,用于擦除nor flash内所有存储数据,方法包括以下步骤:
S1、获取全片区域中处于已擦除状态的分区在所有分区中的占比;
S2、在占比小于或等于预设阈值时,对全片区域进行阵列擦除操作,在占比大于预设阈值时,对全片区域中除去处于已擦除状态的分区外的所有分区进行类阵列擦除操作。
具体地,nor flash内置有多种擦除方式,如全片擦除(chip erase)、块擦除(block erase)、半块擦除(half_block erase)、扇区擦除(sector erase)等,鉴于存储阵列为nor flash的操作命令的最大执行对象,全片擦除一般采用阵列擦除(array erase)来执行;在需要对整个存储阵列进行擦除的情况下,阵列擦除是对整个存储阵列内所有存储单元同时施加各种指令的电压进行操作的,相比其他擦除方式具有擦除效率高的特点。
更具体地,所有类型的擦除操作均是将指定存储区域内的所有存储单元的阈值电压调压调整到目标范围的多指令操作,不限于施加擦除电压降低存储单元的阈值电压的操作行为,还包括过擦除修复、弱编程、精细化擦除等操作行为,区别在于不同类型的擦除操作应用的存储区域的大小不同;为确保擦除操作顺利地擦除指定存储区域内所有存储单元,在执行擦除操作前需要执行预编程操作,即将所有存储单元的存储数据编程为“0”,以避免执行擦除操作过程中,被擦除的存储区域内产生大量的过擦除单元。
更具体地,nor flash是以页编程缓存电路进行编程的,故其编程过程是以页(page)为操作单位,对于整个擦除操作而言,预编程操作往往占用了不少时间;尤其是针对全片擦除来说,nor flash若存在着数量较多的处于已擦除状态(其内存储单元的存储数据全部为“1”)的块或扇区,全片擦除执行前需要将这些块或扇区内所有存储单元的存储数据在页编程操作的基础上由“1”编程至“0”,耗费了大量不必要的时间,使得原本擦除效率高的阵列擦除相比于其他擦除方式在整个擦除过程中不再占优,甚至在处于编程状态(其内存储单元的存储数据不全部为“1”)的块或扇区大于一定数量时,阵列擦除在整个擦除操作过程中所耗费的时间(包含预编程操作所耗费的时间)反而大于其他擦除方式在整个擦除操作过程中所耗费的时间;本申请实施例的nor flash的全片擦除方法在此现象的基础上对nor flash的全片擦除的执行方式进行改进,以确保全片擦除能根据存储阵列的实际使用情况合理调配擦除方式来确保擦除操作实现最优化处理,确保全片擦除能根据存储阵列的具体编程情况进行高效擦除。
更具体地,分区可以是擦除操作的最小操作单位(扇区),也可以不是,可根据使用需求进行设定;本申请实施例的nor flash的全片擦除方法设置分区的目的在于快速识别出存储阵列中已处于已擦除状态的存储区域,使得步骤S1能通过比较这些存储区域在整个存储阵列中的占比来判断是否需要执行阵列擦除,应当理解的是,当这些存储区域在整个存储阵列中的占比达到一定程度时,预编程操作增加耗费的时间会导致阵列擦除失去擦除效率高的优势,因此,本申请实施例的nor flash的全片擦除方法利用步骤S2比较占比与预设阈值的大小关系,来快速判断阵列擦除是否还具有擦除效率高的优势,以合理判断全片擦除采用何种擦除方式。
更具体地,现有技术中的块擦除操作和扇区擦除操作为了满足定向操作的需求,均为逐步对不同分区进行独立擦除操作的过程,而在本申请实施例中,步骤S2为采用类阵列擦除操作的方式来对不同分区同时进行擦除操作,,将原本单一对象操作的过程通过算法改进为更大的区域性操作过程,近似于阵列擦除操作这种区域性擦除方式,即基于预设算法同时选中需要操作的分区,如多个块或多个扇区,然后通过同时选中这些连续或连续的块或扇区来施加擦除脉冲电压以进行区域性擦除,相当于建立了一种用于针对阵列中部分分区执行的阵列擦除的擦除手段。
更具体地,预设阈值可根据实验测试数据进行设定或根据用户使用需求进行设定或根据理论推算进行设定,如以块为分区单位,对于一个存储容量为64k byte的块而言,其由256个page组成,现有的flash的page的编程时间大约为200us,故该块的预编程操作需要51.2ms,然后结合存储阵列的大小规格,计算存储阵列中包含不同数量的处于已擦除状态的块的情况下,利用阵列擦除和块擦除对全片区域进行擦除所耗费的时间,获取两种擦除方式耗费时间相等时存储阵列中处于已擦除状态的块的数量占块的总数量的百分比,即可将该百分比设定为预设阈值;当占比大于该百分比时,利用以块为选择单位进行类阵列擦除操作的方式对处于已擦除状态的块以外的块同时进行擦除来实现全片擦除,省去了对处于已擦除状态的块进行预编程所需要消耗的时间,另外,类阵列擦除操作过程为通过同时选中所有处于已擦除状态的块以外的块同时进行擦除,执行擦除的对象比原阵列擦除的对象要少,故上述类阵列擦除操作方式执行擦除操作所消耗的时间小于或等于阵列擦除执行擦除操作所消耗的时间,使得本申请实施例的nor flash的全片擦除方法进行全片擦除所耗费的时间小于原本利用阵列擦除进行全片擦除所耗费的时间。
本申请实施例的nor flash的全片擦除方法综合考虑了预编程在擦除过程中所耗费的时间,基于全片区域中处于已擦除状态的分区在所有分区中的占比来快速判断阵列擦除是否仍具有高效擦除的优势,匹配当前最优的擦除操作来执行全片擦除,使得全片擦除能保持高效执行,以提高nor flash命令执行效率。
在一些优选的实施方式中,分区的分区单位为若干块或若干扇区。
具体地,块和扇区为nor flash现有的电路结构分区单位,本申请实施例的norflash的全片擦除方法基于已有的分区单位对全片区域进行分区,合理化地利用了norflash的结构资源,同时也能匹配于nor flash的块选择功能或扇区选择功能来执行本申请实施例中的类阵列擦除操作。
在一些优选的实施方式中,分区的分区单位优选为单个块或单个扇区,以匹配于步骤S2来同时选择连续或不连续的多个扇区进行类阵列擦除操作。
在一些优选的实施方式中,分区的分区单位基于nor flash的使用次数进行选用,即基于判断nor flash 的使用次数是否达到预设使用次数来判断选用块进行分区还是选择扇区进行分区;如将预设使用次数设定为80000次,在nor flash的使用次数低于80000次时,分区的分区单位设定为单个块,在nor flash的使用次数大于或等于80000次时,分区的分区单位设定为单个扇区。
具体地,全片区域中不同扇区或不同块的存储单元的阈值电压分布情况不同,对于使用时间较长的nor flash而言,不同扇区或不同块的存储单元的阈值电压分布情况差异更大,若不同扇区或不同块的存储单元的阈值电压分布情况差异过大,以块为选择单位进行类阵列擦除操作也很难将对应区域内的所有存储单元的阈值电压调节至已擦除状态对应的电压范围内,将需要花费更多时间对其内存储单元的阈值电压进行调整,此时,以块为选择单位进行类阵列擦除操作相对于以扇区为选择单位进行类阵列擦除操作也失去了高效擦除的优势,因此,本申请实施例的nor flash的全片擦除方法将分区的分区单位设定为基于nor flash的使用次数进行选用,以根据nor flash的使用情况选择最合适的分区单位,来进一步确保全片擦除能高效完成。
在一些优选的实施方式中,预设阈值为20%-40%。
在一些优选的实施方式中,在本申请实施例中,分区单位设置为单个块时,预设阈值优选为30%,步骤S2在占比大于预设阈值时,对全片区域中除去处于已擦除状态的分区外的所有分区进行类阵列擦除操作。
具体地,根据多次实验测试数据分析所得,增加30%占比的块的预编程操作会导致采用阵列擦除方式进行全片擦除的效率低于采用类阵列擦除操作对处于已擦除状态的块以外的其他块进行全片擦除的效率,因此,本申请实施例中,将预设阈值设置为30%。
本申请实施例的nor flash的全片擦除方法可以基于读取电压读取对应的分区内所有存储单元的数据来判断对应分区是否处于已擦除状态,还可以基于读取对应分区的状态标志位来判断对应分区是否处于已擦除状态,后者可更快地判断出分区的状态,但需要设置标志位来更新分区的状态;前者可用于各种类型的nor flash;因此,在一些优选的实施方式中,获取全片区域中处于已擦除状态的分区在所有分区中的占比的步骤包括:
读取nor flash内全片区域的存储数据;
通过判断每个分区内的数据是否全为数据1来判断对应分区是否处于已擦除状态,以遍历所有分区的存储数据获取处于已擦除状态的分区的数量;根据处于已擦除状态的分区的数量计算获取占比。
在一些优选的实施方式中,在执行对全片区域进行阵列擦除操作之前,对全片区域进行预编程处理。
具体地,除去处于已擦除状态的分区,其他分区内存在数据为“0”及数据为“1”的存储单元,因此,需要对全片区域进行预编程处理,使得全片区域中所有存储单元的数据均编程为“0”再执行阵列擦除操作。
在一些优选的实施方式中,在对全片区域中除去处于已擦除状态的分区外的所有分区进行类阵列擦除操作之前,对全片区域中除去处于已擦除状态的分区外的所有分区进行预编程处理。
具体地,除去处于已擦除状态的分区外的所有分区存在数据为“0”及数据为“1”的存储单元,因此,需要对这些分区进行预编程处理,使得这些待执行类阵列擦除操作的分区中所有存储单元的数据均编程为“0”。
第二方面,请参照图2,本申请一些实施例还提供了一种nor flash的全片擦除装置,用于擦除nor flash内所有存储数据,该装置包括:
获取模块201,用于获取全片区域中处于已擦除状态的分区在所有分区中的占比;
擦除模块202,用于在占比小于或等于预设阈值时,对全片区域进行阵列擦除操作,以及用于在占比大于预设阈值时,对全片区域中除去处于已擦除状态的分区外的所有分区进行类阵列擦除操作。
本申请实施例的nor flash的全片擦除装置综合考虑了预编程在擦除过程中所耗费的时间,基于全片区域中处于已擦除状态的分区在所有分区中的占比来快速判断阵列擦除是否仍具有高效擦除的优势,匹配当前最优的擦除操作来执行全片擦除,使得全片擦除能保持高效执行,以提高nor flash命令执行效率。
在一些优选的实施方式中,装置还包括:
预编程模块203,用于在擦除模块执行对全片区域进行阵列擦除操作之前,对全片区域进行预编程处理,以及用于在擦除模块对全片区域中除去处于已擦除状态的分区外的所有分区进行类阵列擦除操作之前,对全片区域中除去处于已擦除状态的分区外的所有分区进行预编程处理。
在一些优选的实施方式中,本申请实施例的nor flash的全片擦除装置用于执行上述第一方面提供的nor flash的全片擦除方法。
第三方面,请参照图3,本申请一些实施例还提供了一种电子设备的结构示意图,本申请提供一种电子设备,包括:处理器301和存储器302,处理器301和存储器302通过通信总线303和/或其他形式的连接机构(未标出)互连并相互通讯,存储器302存储有处理器301可执行的计算机程序,当电子设备运行时,处理器301执行该计算机程序,以执行时执行上述实施例的任一可选的实现方式中的方法。
第四方面,本申请实施例提供一种存储介质,其上存储有计算机程序,该计算机程序被处理器执行时,执行上述实施例的任一可选的实现方式中的方法。其中,存储介质可以由任何类型的易失性或非易失性存储设备或者它们的组合实现,如静态随机存取存储器(Static Random Access Memory, 简称SRAM),电可擦除可编程只读存储器(ElectricallyErasable Programmable Read-Only Memory, 简称EEPROM),可擦除可编程只读存储器(Erasable Programmable Read Only Memory, 简称EPROM),可编程只读存储器(Programmable Red-Only Memory, 简称PROM),只读存储器(Read-Only Memory, 简称ROM),磁存储器,快闪存储器,磁盘或光盘。
综上,本申请实施例提供了一种nor flash的全片擦除方法、装置、设备及介质,其中,nor flash的全片擦除方法综合考虑了预编程在擦除过程中所耗费的时间,基于全片区域中处于已擦除状态的分区在所有分区中的占比来快速判断阵列擦除是否仍具有高效擦除的优势,匹配当前最优的擦除操作来执行全片擦除,使得全片擦除能保持高效执行,以提高nor flash命令执行效率。
在本申请所提供的实施例中,应该理解到,所揭露装置和方法,可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的,例如,所述单元的划分,仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式,又例如,多个单元或组件可以结合或者可以集成到另一个系统,或一些特征可以忽略,或不执行。另一点,所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些通信接口,装置或单元的间接耦合或通信连接,可以是电性,机械或其它的形式。
另外,作为分离部件说明的单元可以是或者也可以不是物理上分开的,作为单元显示的部件可以是或者也可以不是物理单元,即可以位于一个地方,或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
再者,在本申请各个实施例中的各功能模块可以集成在一起形成一个独立的部分,也可以是各个模块单独存在,也可以两个或两个以上模块集成形成一个独立的部分。
在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。
以上所述仅为本申请的实施例而已,并不用于限制本申请的保护范围,对于本领域的技术人员来说,本申请可以有各种更改和变化。凡在本申请的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本申请的保护范围之内。

Claims (10)

1.一种nor flash的全片擦除方法,用于擦除nor flash内所有存储数据,其特征在于,所述方法包括以下步骤:
获取全片区域中处于已擦除状态的分区在所有分区中的占比;
在所述占比小于或等于预设阈值时,对所述全片区域进行阵列擦除操作,在所述占比大于所述预设阈值时,对所述全片区域中除去处于已擦除状态的分区外的所有分区进行类阵列擦除操作。
2.根据权利要求1所述的nor flash的全片擦除方法,其特征在于,所述分区的分区单位为若干块或若干扇区。
3.根据权利要求1所述的nor flash的全片擦除方法,其特征在于,所述预设阈值为20%-40%。
4.根据权利要求1所述的nor flash的全片擦除方法,其特征在于,所述获取全片区域中处于已擦除状态的分区在所有分区中的占比的步骤包括:
读取所述nor flash内全片区域的存储数据;
通过判断每个分区内的数据是否全为数据1来判断对应分区是否处于已擦除状态,以遍历所有分区的存储数据获取处于已擦除状态的分区的数量;根据所述处于已擦除状态的分区的数量计算获取所述占比。
5.根据权利要求1所述的nor flash的全片擦除方法,其特征在于,在执行所述对所述全片区域进行阵列擦除操作之前,对所述全片区域进行预编程处理。
6.根据权利要求1所述的nor flash的全片擦除方法,其特征在于,在对所述全片区域中除去处于已擦除状态的分区外的所有分区进行类阵列擦除操作之前,对所述全片区域中除去处于已擦除状态的分区外的所有分区进行预编程处理。
7.一种nor flash的全片擦除装置,用于擦除nor flash内所有存储数据,其特征在于,所述装置包括:
获取模块,用于获取全片区域中处于已擦除状态的分区在所有分区中的占比;
擦除模块,用于在所述占比小于或等于预设阈值时,对所述全片区域进行阵列擦除操作,以及用于在所述占比大于所述预设阈值时,对所述全片区域中除去处于已擦除状态的分区外的所有分区进行类阵列擦除操作。
8.根据权利要求7所述的nor flash的全片擦除装置,其特征在于,所述装置还包括:
预编程模块,用于在所述擦除模块执行所述对所述全片区域进行阵列擦除操作之前,对所述全片区域进行预编程处理,以及用于在所述擦除模块对所述全片区域中除去处于已擦除状态的分区外的所有分区进行类阵列擦除操作之前,对所述全片区域中除去处于已擦除状态的分区外的所有分区进行预编程处理。
9.一种电子设备,其特征在于,包括处理器以及存储器,所述存储器存储有计算机可读取指令,当所述计算机可读取指令由所述处理器执行时,运行如权利要求1-6任一项所述方法中的步骤。
10.一种存储介质,其上存储有计算机程序,其特征在于,所述计算机程序被处理器执行时运行如权利要求1-6任一项所述方法中的步骤。
CN202211229125.2A 2022-09-30 2022-09-30 nor flash的全片擦除方法、装置、设备及介质 Active CN115309344B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211229125.2A CN115309344B (zh) 2022-09-30 2022-09-30 nor flash的全片擦除方法、装置、设备及介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211229125.2A CN115309344B (zh) 2022-09-30 2022-09-30 nor flash的全片擦除方法、装置、设备及介质

Publications (2)

Publication Number Publication Date
CN115309344A true CN115309344A (zh) 2022-11-08
CN115309344B CN115309344B (zh) 2022-12-13

Family

ID=83866433

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211229125.2A Active CN115309344B (zh) 2022-09-30 2022-09-30 nor flash的全片擦除方法、装置、设备及介质

Country Status (1)

Country Link
CN (1) CN115309344B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5930174A (en) * 1997-12-11 1999-07-27 Amic Technology, Inc. Circuit and method for erasing flash memory array
CN111785315A (zh) * 2020-06-29 2020-10-16 深圳市芯天下技术有限公司 降低擦除干扰和擦除时间的方法、系统、存储介质及终端
CN114138176A (zh) * 2021-09-16 2022-03-04 浙江大华技术股份有限公司 Nor Flash的擦除、升级方法及装置、计算机设备和存储介质
CN114333976A (zh) * 2021-12-31 2022-04-12 成都博尔微晶科技有限公司 大容量闪存芯片测试方法、装置、电子设备及存储介质
CN115202558A (zh) * 2021-04-08 2022-10-18 华为技术有限公司 一种闪存的擦除方法及相关装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5930174A (en) * 1997-12-11 1999-07-27 Amic Technology, Inc. Circuit and method for erasing flash memory array
CN111785315A (zh) * 2020-06-29 2020-10-16 深圳市芯天下技术有限公司 降低擦除干扰和擦除时间的方法、系统、存储介质及终端
CN115202558A (zh) * 2021-04-08 2022-10-18 华为技术有限公司 一种闪存的擦除方法及相关装置
CN114138176A (zh) * 2021-09-16 2022-03-04 浙江大华技术股份有限公司 Nor Flash的擦除、升级方法及装置、计算机设备和存储介质
CN114333976A (zh) * 2021-12-31 2022-04-12 成都博尔微晶科技有限公司 大容量闪存芯片测试方法、装置、电子设备及存储介质

Also Published As

Publication number Publication date
CN115309344B (zh) 2022-12-13

Similar Documents

Publication Publication Date Title
EP1228510B1 (en) Space management for managing high capacity nonvolatile memory
US8391064B2 (en) Non-volatile memory with dynamic multi-mode operation
US7434122B2 (en) Flash memory device for performing bad block management and method of performing bad block management of flash memory device
US8015346B2 (en) Memory system having hybrid density memory and methods for wear-leveling management and file distribution management thereof
US6032237A (en) Non-volatile memory, memory card and information processing apparatus using the same and method for software write protect control of non-volatile memory
EP2248131B1 (en) Fatigue management system and method for hybrid nonvolatile solid state memory system
EP1739683B1 (en) Space management for managing high capacity nonvolatile memory
CN102543192B (zh) 非易失性存储器件的编程方法
US6459644B2 (en) Semiconductor memory device with block alignment function
CN109582227B (zh) 固态硬盘写入方法、装置、计算机设备和存储介质
CN105825892B (zh) 单胞多位式的存储器及其操作方法
US11231854B2 (en) Methods and apparatus for estimating the wear of a non-volatile memory
US11488671B2 (en) Method, associated memory device and controller thereof for performing programming management
CN114253871A (zh) 一种智能电表数据的存储管理方法、系统、装置
CN115309344B (zh) nor flash的全片擦除方法、装置、设备及介质
CN112802529A (zh) 一种军工级Nand闪存的检测方法、装置、电子设备及存储介质
CN114138176B (zh) Nor Flash的擦除、升级方法及装置、计算机设备和存储介质
WO2014185038A1 (ja) 半導体記憶装置およびその制御方法
US20130268726A1 (en) Dual Mode Write Non-Volatile Memory System
CN114610230A (zh) 一种基于单片机的闪存数据交换方法及终端
CN113409863A (zh) 一种减少擦除时间的方法、装置、电子设备及存储介质
CN115295058B (zh) nor flash的全片擦除方法、装置、设备及介质
CN114974387B (zh) 基于固态硬盘主控芯片的闪存测试方法、装置及固态硬盘
CN116994636B (zh) 存储芯片随机磨损测试方法、装置及其存储介质
CN115309345B (zh) nor flash的擦除方法、装置、设备及介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant