CN115295058B - nor flash的全片擦除方法、装置、设备及介质 - Google Patents
nor flash的全片擦除方法、装置、设备及介质 Download PDFInfo
- Publication number
- CN115295058B CN115295058B CN202211229126.7A CN202211229126A CN115295058B CN 115295058 B CN115295058 B CN 115295058B CN 202211229126 A CN202211229126 A CN 202211229126A CN 115295058 B CN115295058 B CN 115295058B
- Authority
- CN
- China
- Prior art keywords
- erasing
- erase
- flash
- mode
- fine
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/12—Programming voltage switching circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
- G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Read Only Memory (AREA)
Abstract
本发明涉及存储器技术领域,具体公开了一种nor flash的全片擦除方法、装置、设备及介质,其中,该nor flash的全片擦除方法包括以下步骤:S1、对待擦除全片区域进行预编程;S2、利用阵列擦除模式对全片区域进行粗擦除操作;S3、基于块擦除模式或扇区擦除模式对全片区域进行精擦除操作;该nor flash的全片擦除方法集合了阵列擦除模式粗擦除效率高以及块擦除模式或扇区擦除模式的精擦除收敛效果好、收敛速度快的优势来对nor flash的全片区域进行擦除,从而节省了整个全片区域的擦除所需的时间,并能提高擦除成功率,尤其适用于不同存储区域因使用程度或工艺等原因导致擦除性能差异较大的nor flash。
Description
技术领域
本申请涉及存储器技术领域,具体而言,涉及一种nor flash的全片擦除方法、装置、设备及介质。
背景技术
nor flash采用的全片擦除(chip erase)一般分为两种,一种是在整个擦除过程采用阵列擦除(array erase);另一种是采用逐步块擦除(Block by Block erase)来逐步进去全片区域的擦除。
对于大容量的nor flash而言,若采用逐步块擦除的方式进行擦除,则需要对norflash中成千上万的块(如1G bit容量的nor flash具有2048个64k byte的块)逐个进行擦除,其擦除时间为所有块完成擦除的累计时间,导致整个全片擦除需要耗费较多时间。
另外,现有的阵列擦除的方式为在将整个阵列中所有存储单元的阈值电压从高擦除到低的过程,由于整个整列一起同时做擦除,一般情况下具有擦除时间短的优势;但随着nor flash使用次数增多,存储阵列中的存储单元的差异性逐步增大,主要表现为全片区域内的存储单元的阈值电压分布较广,阵列擦除需要重复进行多次电压修整才能将所有存储单元的阈值电压调节至预设的擦除状态对应的电压范围内,失去了擦除时间短的优势,甚至无法将所有存储单元的阈值电压调节至预设的擦除状态对应的电压范围内而引起擦除失败的现象。
针对上述问题,目前尚未有有效的技术解决方案。
发明内容
本申请的目的在于提供一种nor flash的全片擦除方法、装置、设备及介质,以节省整个全片区域擦除所需的时间,并能提高擦除成功率。
第一方面,本申请提供了一种nor flash的全片擦除方法,用于擦除nor flash内所有存储数据,所述方法包括以下步骤:
S1、对待擦除全片区域进行预编程;
S2、利用阵列擦除模式对所述全片区域进行粗擦除操作;
S3、基于块擦除模式或扇区擦除模式对所述全片区域进行精擦除操作。
本申请的nor flash的全片擦除方法集合了阵列擦除模式粗擦除效率高以及块擦除模式或扇区擦除模式的精擦除收敛效果好、收敛速度快的优势来对nor flash的全片区域进行擦除,从而节省了整个全片区域的擦除所需的时间,并能提高擦除成功率,尤其适用于不同存储区域因使用程度或工艺等原因导致擦除性能差异较大的nor flash。
所述的nor flash的全片擦除方法,其中,所述利用阵列擦除模式对所述全片区域进行粗擦除操作的步骤包括:
利用所述阵列擦除模式对所述全片区域执行阵列擦除中的粗擦除操作,直至所述全片区域中所有存储单元均转变为非编程状态。
在该示例中,该步骤以存储阵列为操作单位对全片区域内所有存储单元同时施加粗擦除操作对应的操作电压以同时降低所有存储单元的阈值电压,直至所有存储单元的阈值电压均下降至基于读取电压读取为“1”,该情况认为全片区域中所有存储单元均转变为非编程状态。
所述的nor flash的全片擦除方法,其中,所述存储单元基于7V的读取电压判断其是否转变为非编程状态。
所述的nor flash的全片擦除方法,其中,所述精擦除操作包括过擦除修复操作、弱编程操作及精细化擦除操作中的一种或多种。
所述的nor flash的全片擦除方法,其中,所述过擦除修复操作、所述弱编程操作及所述精细化擦除操作均基于校验结果选择启用,所述校验结果根据校验电压校验块擦除模式或扇区擦除模式对应的操作单位产生。
所述的nor flash的全片擦除方法,其中,所述基于块擦除模式或扇区擦除模式对所述全片区域进行精擦除操作的步骤包括:
基于所述块擦除模式或所述扇区擦除模式对所述全片区域逐步进行所述精擦除操作,直至所述全片区域内的所有存储单元的阈值电压位于2V-5.5V内。
所述的nor flash的全片擦除方法,其中,在所述nor flash的使用次数大于预设次数时,步骤S3选用所述扇区擦除模式对所述全片区域进行所述精擦除操作;在所述norflash的使用次数小于或等于所述预设次数时,步骤S3选用所述块擦除模式对所述全片区域进行所述精擦除操作。
第二方面,本申请还提供了一种nor flash的全片擦除装置,用于擦除nor flash内所有存储数据,所述装置包括:
预编程模块,用于对待擦除全片区域进行预编程;
粗擦除操作模块,用于利用阵列擦除模式对所述全片区域进行粗擦除操作;
精擦除操作模块,用于基于块擦除模式或扇区擦除模式对所述全片区域进行精擦除操作。
本申请的装置集合了阵列擦除模式粗擦除效率高以及块擦除模式或扇区擦除模式的精擦除收敛效果好、收敛速度快的优势来对nor flash的全片区域进行擦除,从而节省了整个全片区域的擦除所需的时间,并能提高擦除成功率,尤其适用于不同存储区域因使用程度或工艺等原因导致擦除性能差异较大的nor flash。
第三方面,本申请还提供了一种电子设备,包括处理器以及存储器,所述存储器存储有计算机可读取指令,当所述计算机可读取指令由所述处理器执行时,运行如上述第一方面提供的所述方法中的步骤。
第四方面,本申请还提供了一种存储介质,其上存储有计算机程序,所述计算机程序被处理器执行时运行如上述第一方面提供的所述方法中的步骤。
由上可知,本申请提供了一种nor flash的全片擦除方法、装置、设备及介质,其中,该nor flash的全片擦除方法集合了阵列擦除模式粗擦除效率高以及块擦除模式或扇区擦除模式的精擦除收敛效果好、收敛速度快的优势来对nor flash的全片区域进行擦除,从而节省了整个全片区域的擦除所需的时间,并能提高擦除成功率,尤其适用于不同存储区域因使用程度或工艺等原因导致擦除性能差异较大的nor flash。
附图说明
图1为本申请实施例提供的nor flash的全片擦除方法的流程图。
图2为本申请实施例提供的nor flash的全片擦除装置的结构示意图。
图3为本申请实施例提供的电子设备的结构示意图。
附图标记:201、预编程模块;202、粗擦除操作模块;203、精擦除操作模块;301、处理器;302、存储器;303、通信总线。
具体实施方式
下面将结合本申请实施例中附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。因此,以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围,而是仅仅表示本申请的选定实施例。基于本申请的实施例,本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例,都属于本申请保护的范围。
应注意到:相似的标号和字母在下面的附图中表示类似项,因此,一旦某一项在一个附图中被定义,则在随后的附图中不需要对其进行进一步定义和解释。同时,在本申请的描述中,术语“第一”、“第二”等仅用于区分描述,而不能理解为指示或暗示相对重要性。
第一方面,请参照图1,本申请一些实施例提供了一种nor flash的全片擦除方法,用于擦除nor flash内所有存储数据,方法包括以下步骤:
S1、对待擦除全片区域进行预编程;
S2、利用阵列擦除模式对全片区域进行粗擦除操作;
S3、基于块擦除模式或扇区擦除模式对全片区域进行精擦除操作。
具体地,为了避免执行擦除后,被擦除对象产生大量的过擦除单元,本申请实施例的nor flash的全片擦除方法在执行擦除操作前,利用步骤S1将全片区域中所有存储单元调节为编程状态,即所有存储单元的存储数据均为“0”;应当理解的是,若全片区域中所有存储单元的存储数据均为“0”(一般情况下不会出现),则可跳过步骤S1。
更具体地,nor flash内置有多种擦除模式,顾名思义,阵列擦除模式用于启用阵列擦除操作,即以存储阵列作为操作单位进行擦除处理;块擦除模式用于启用块擦除操作,即以块作为操作单位进行擦除处理;扇区擦除模式用于启用扇区擦除操作,即以扇区作为操作单位进行擦除处理。
更具体地,在本申请实施例中,擦除操作为将对应的存储区域内的所有存储单元的阈值电压调整到目标范围的多指令操作,不限于施加擦除电压降低存储单元的阈值电压的操作行为,如包括粗擦除操作和精擦除操作。
更具体地,粗擦除操作为基于设定好的擦除电压对存储区域内所有存储单元同时进行擦除的操作,用于将存储区域内所有存储单元的阈值电压快速调低至设定的电压之下,如擦除为非编程状态(一般全部显示为“1”),而不考虑存储单元的阈值电压是否收敛在预设的擦除状态对应的电压范围内;因此,步骤S2能将全片区域内的所有存储单元的阈值电压快速擦除调低至设定的电压之下,即位于预设的擦除状态对应的电压范围的附近。
更具体地,在步骤S2执行结束后,全片区域中不同扇区或不同块的存储单元的阈值电压分布情况不同,对于使用时间较长的nor flash而言,不同扇区或不同块的存储单元的阈值电压分布情况差异更大,若继续采用阵列擦除的方式对刚完成粗擦除的全片区域内的所有存储单元进行精擦除以将存储单元的阈值电压调整收敛至预设的擦除状态对应的电压范围内,则需要反复调节所有存储单元的阈值电压,向上调节低阈值电压的存储单元的时候会将高阈值电压的存储单元的阈值电压调节得更高,需要多次循环操作才能完成整个精擦除过程,严重拉长了整个擦除操作的时间;更有甚者,若不同扇区或不同块的存储单元的阈值电压分布情况差异过大,阵列擦除中的精擦除无法将全片区域中的所有存储单元的阈值电压调节至预设的擦除状态对应的电压范围内,则会引起擦除失败。因此,本申请实施例的nor flash的全片擦除方法,将对全片区域的精擦除的处理过程交由块擦除模式或扇区擦除模式执行,可有效避免不同扇区或不同块的存储单元的阈值电压分布情况差异对精擦除的影响,对于同一个扇区或同一个块而言,利用对应的擦除模式中的精擦除可将其内所有存储单元的阈值电压快速调节至预设的擦除状态对应的电压范围内。
本申请实施例的nor flash的全片擦除方法结合了两种擦除模式(阵列擦除模式与块擦除模式的结合,或阵列擦除模式与扇区擦除模式的结合)对全片区域进行擦除操作,步骤S2相当于屏蔽了原阵列擦除模式中的精擦除的过程,步骤S3相当于屏蔽了原块擦除模式或扇区擦除模式中的粗擦除的过程;本申请实施例的nor flash的全片擦除方法集合了阵列擦除模式粗擦除效率高以及块擦除模式或扇区擦除模式的精擦除收敛效果好、收敛速度快的优势来对nor flash的全片区域进行擦除,从而节省了整个全片区域的擦除所需的时间,并能提高擦除成功率,尤其适用于不同存储区域因使用程度或工艺等原因导致擦除性能差异较大的nor flash。
在一些优选的实施方式中,利用阵列擦除模式对全片区域进行粗擦除操作的步骤包括:
S21、利用阵列擦除模式对全片区域执行阵列擦除中的粗擦除操作,直至全片区域中所有存储单元均转变为非编程状态。
具体地,对于一般的nor flash而言,编程操作一般会将存储单元的阈值电压编程至9V附近或以上,此时基于读取电压读取的存储单元的数据为“0”,即为编程状态;步骤S21为以存储阵列为操作单位对全片区域内所有存储单元同时施加粗擦除操作对应的操作电压以同时降低所有存储单元的阈值电压,直至所有存储单元的阈值电压均下降至基于读取电压读取为“1”,该情况认为全片区域中所有存储单元均转变为非编程状态。
在一些优选的实施方式中,存储单元基于6V-8V的读取电压判断其是否转变为非编程状态。
具体地,由前述内容可知,存储单元的存储数据基于读取电压及其自身的阈值电压决定,因此,读取电压的大小决定了粗擦除操作的结束时机;对于nor flash而言,处于编程状态的存储单元的阈值电压一般在9V附近,处于擦除状态的存储单元的阈值电压一般在5V以下,故本申请实施例的nor flash的全片擦除方法优选为将读取电压设置为位于5V和9V之间的6V-8V内,以确保全片区域内的所有存储单元在执行步骤S2后能脱离编程状态。
在一些优选的实施方式中,存储单元基于7V的读取电压判断其是否转变为非编程状态。
具体地,5V和9V两个电压值的中间分界为7V,nor flash的读取电压一般设置在5.5V-7V之间,故本申请优选为采用7V的读取电压来判断存储单元是否转变为非编程状态,符合nor flash的使用要求。
更具体地,在实际操作中,该读取电压可以设置得更靠近于5V,即令更多的存储单元的阈值电压落入预设的擦除状态对应的电压范围的上边界之下,但是由于全片区域中的存储单元的差异性较大,读取电压设置得越低,会令更多的存储单元的阈值电压落入预设的擦除状态对应的电压范围的下边界之下,也会有更多的存储单元产生过擦除现象,从而导致精擦除操作过程中需要耗费更多时间对存储单元进行过擦除修复,反而增加了整个全片擦除的时长,因此,本申请实施例的nor flash的全片擦除方法的读取电压优选为7V。
在一些优选的实施方式中,精擦除操作包括过擦除修复操作、弱编程操作及精细化擦除操作中的一种或多种。
具体地,过擦除修复操作、弱编程操作及精细化擦除操作为精擦除常用的操作命令,可根据对应的块或扇区中的存储单元的具体情况选择性启动。
更具体地,过擦除修复操作、弱编程操作及精细化擦除操作一般为按顺序循环执行使用以逐步调整对应块或扇区中所有存储单元的阈值电压,直至对应块或扇区中所有存储单元的阈值电压收敛至预设的擦除状态对应的电压范围内。
在一些优选的实施方式中,过擦除修复操作、弱编程操作及精细化擦除操作均基于校验结果选择启用,校验结果根据校验电压校验块擦除模式或扇区擦除模式对应的操作单位产生。
具体地,在执行精擦除操作过程中,本申请实施例的nor flash的全片擦除方法在对应块或扇区进行精擦除操作中的操作命令后,均基于校验电压对对应块或扇区进行数据校验获取校验结果,基于校验结果获取对应块或扇区中存储单元的阈值电压来判断是否需要执行下一道精擦除操作中的操作命令,以确保对应块或扇区中所有存储单元的阈值电压均调节收敛至预设的擦除状态对应的电压范围内,从而使得全片区域中所有存储单元的阈值电压均调节收敛至预设的擦除状态对应的电压范围内。
在一些优选的实施方式中,基于块擦除模式或扇区擦除模式对全片区域进行精擦除操作的步骤包括:
基于块擦除模式或扇区擦除模式对全片区域逐步进行精擦除操作,直至全片区域内的所有存储单元的阈值电压位于2V-5.5V内。
具体地,相比于传统的全片擦除方法,本申请实施例的nor flash的全片擦除方法利用块擦除模式或扇区存储模式进行精擦除操作,可将全片区域中各个部分的存储单元的阈值电压调节至较好的擦除状态范围内,而2V-5.5V可视为理想的擦除情况,因此,本申请实施例的nor flash的全片擦除方法将2V-5.5V设置为最终擦除成功阈值电压的指标,实现优质的全片擦除效果。
更具体地,该2V-5.5V即为上述预设的擦除状态对应的电压范围。
在一些优选的实施方式中,在nor flash的使用次数大于预设次数时,步骤S3选用扇区擦除模式对全片区域进行精擦除操作;在nor flash的使用次数小于或等于预设次数时,步骤S3选用块擦除模式对全片区域进行精擦除操作。
具体地,对于nor flash而言,使用次数或者使用时间越长,其内存储单元的差异越大(表现为擦除次数越多的存储单元越难擦除、越容易编程),不同区域内的存储单元的差异也越大(主要是由于集中性地对部分块或扇区进行多次编程及擦除操作),因此,随着nor flash的使用次数增大,全片区域中不同位置的存储单元的差异性也就越大,该差异性也体现在不同的层级上,如随着使用次数增多,同一块中的不同扇区内的存储单元的差异性也逐渐增大,当块内差异性过大时,步骤S3仅采用块模式进行精擦除操作也可能会产生擦除失败的问题,因此,本申请实施例nor flash的全片擦除方法在nor flash的使用次数大于预设次数时,选用扇区擦除模式对全片区域进行精擦除操作,从而进一步保证norflash在整个生命周期内均能顺利、高效地完成全片擦除操作。
更具体地,预设次数可以是基于用户设定或基于nor flash的生命周期(可重复擦写的总次数)的百分比进行设定,在申请实施例中,由于nor flash 的生命周期一般为十万次以上,故预设次数优选为代表生命周期末期的80000次。
在另一些实施方式中,步骤S3中在完成步骤S2后,基于全片区域中的过擦除存储单元的数量或占比选择启动块擦除模式还是扇区擦除模式进行精擦除操作。
具体地,在同样条件完成步骤S2后,过擦除存储单元的数量越多表明全片区域中不同区域的存储单元的差异性越大,因此,本申请实施例的nor flash的全片擦除方法可在过擦除存储单元的数量或占比大于预设数量或占比时启动扇区擦除模式进行精擦除操作,以保证nor flash能顺利、高效地完成全片擦除操作。
第二方面,请参照图2,本申请一些实施例还提供了一种nor flash的全片擦除装置,用于擦除nor flash内所有存储数据,装置包括:
预编程模块201,用于对待擦除全片区域进行预编程;
粗擦除操作模块202,用于利用阵列擦除模式对全片区域进行粗擦除操作;
精擦除操作模块203,用于基于块擦除模式或扇区擦除模式对全片区域进行精擦除操作。
本申请实施例的装置集合了阵列擦除模式粗擦除效率高以及块擦除模式或扇区擦除模式的精擦除收敛效果好、收敛速度快的优势来对nor flash的全片区域进行擦除,从而节省了整个全片区域的擦除所需的时间,并能提高擦除成功率,尤其适用于不同存储区域因使用程度或工艺等原因导致擦除性能差异较大的nor flash。
在一些优选的实施方式中,本申请实施例的nor flash的全片擦除装置用于执行上述第一方面提供的nor flash的全片擦除方法。
第三方面,请参照图3,本申请一些实施例还提供了一种电子设备的结构示意图,本申请提供一种电子设备,包括:处理器301和存储器302,处理器301和存储器302通过通信总线303和/或其他形式的连接机构(未标出)互连并相互通讯,存储器302存储有处理器301可执行的计算机程序,当电子设备运行时,处理器301执行该计算机程序,以执行时执行上述实施例的任一可选的实现方式中的方法。
第四方面,本申请实施例提供一种存储介质,其上存储有计算机程序,该计算机程序被处理器执行时,执行上述实施例的任一可选的实现方式中的方法。其中,存储介质可以由任何类型的易失性或非易失性存储设备或者它们的组合实现,如静态随机存取存储器(Static Random Access Memory, 简称SRAM),电可擦除可编程只读存储器(ElectricallyErasable Programmable Read-Only Memory, 简称EEPROM),可擦除可编程只读存储器(Erasable Programmable Read Only Memory, 简称EPROM),可编程只读存储器(Programmable Red-Only Memory, 简称PROM),只读存储器(Read-Only Memory, 简称ROM),磁存储器,快闪存储器,磁盘或光盘。
综上,本申请实施例提供了一种nor flash的全片擦除方法、装置、设备及介质,其中,本申请实施例的nor flash的全片擦除方法集合了阵列擦除模式粗擦除效率高以及块擦除模式或扇区擦除模式的精擦除收敛效果好、收敛速度快的优势来对nor flash的全片区域进行擦除,从而节省了整个全片区域的擦除所需的时间,并能提高擦除成功率,尤其适用于不同存储区域因使用程度或工艺等原因导致擦除性能差异较大的nor flash。
在本申请所提供的实施例中,应该理解到,所揭露装置和方法,可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的,例如,所述单元的划分,仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式,又例如,多个单元或组件可以结合或者可以集成到另一个系统,或一些特征可以忽略,或不执行。另一点,所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些通信接口,装置或单元的间接耦合或通信连接,可以是电性,机械或其它的形式。
另外,作为分离部件说明的单元可以是或者也可以不是物理上分开的,作为单元显示的部件可以是或者也可以不是物理单元,即可以位于一个地方,或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
再者,在本申请各个实施例中的各功能模块可以集成在一起形成一个独立的部分,也可以是各个模块单独存在,也可以两个或两个以上模块集成形成一个独立的部分。
在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。
以上所述仅为本申请的实施例而已,并不用于限制本申请的保护范围,对于本领域的技术人员来说,本申请可以有各种更改和变化。凡在本申请的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本申请的保护范围之内。
Claims (9)
1.一种nor flash的全片擦除方法,用于擦除nor flash内所有存储数据,其特征在于,所述方法包括以下步骤:
S1、对待擦除全片区域进行预编程;
S2、利用阵列擦除模式对所述全片区域进行粗擦除操作,所述粗擦除操作为基于设定好的擦除电压对存储区域内所有存储单元同时进行擦除的操作,用于将存储区域内所有存储单元的阈值电压快速调低至设定的电压之下;
S3、基于块擦除模式或扇区擦除模式对所述全片区域进行精擦除操作;所述精擦除操作包括过擦除修复操作、弱编程操作及精细化擦除操作中的一种或多种。
2.根据权利要求1所述的nor flash的全片擦除方法,其特征在于,所述利用阵列擦除模式对所述全片区域进行粗擦除操作的步骤包括:
利用所述阵列擦除模式对所述全片区域执行阵列擦除中的粗擦除操作,直至所述全片区域中所有存储单元均转变为非编程状态。
3.根据权利要求2所述的nor flash的全片擦除方法,其特征在于,所述存储单元基于7V的读取电压判断其是否转变为非编程状态。
4.根据权利要求1所述的nor flash的全片擦除方法,其特征在于,所述过擦除修复操作、所述弱编程操作及所述精细化擦除操作均基于校验结果选择启用,所述校验结果根据校验电压校验块擦除模式或扇区擦除模式对应的操作单位产生。
5.根据权利要求1所述的nor flash的全片擦除方法,其特征在于,所述基于块擦除模式或扇区擦除模式对所述全片区域进行精擦除操作的步骤包括:
基于所述块擦除模式或所述扇区擦除模式对所述全片区域逐步进行所述精擦除操作,直至所述全片区域内的所有存储单元的阈值电压位于2V-5.5V内。
6.根据权利要求1所述的nor flash的全片擦除方法,其特征在于,在所述nor flash的使用次数大于预设次数时,步骤S3选用所述扇区擦除模式对所述全片区域进行所述精擦除操作;在所述nor flash的使用次数小于或等于所述预设次数时,步骤S3选用所述块擦除模式对所述全片区域进行所述精擦除操作。
7.一种nor flash的全片擦除装置,用于擦除nor flash内所有存储数据,其特征在于,所述装置包括:
预编程模块,用于对待擦除全片区域进行预编程;
粗擦除操作模块,用于利用阵列擦除模式对所述全片区域进行粗擦除操作,所述粗擦除操作为基于设定好的擦除电压对存储区域内所有存储单元同时进行擦除的操作,用于将存储区域内所有存储单元的阈值电压快速调低至设定的电压之下;
精擦除操作模块,用于基于块擦除模式或扇区擦除模式对所述全片区域进行精擦除操作;所述精擦除操作包括过擦除修复操作、弱编程操作及精细化擦除操作中的一种或多种。
8.一种电子设备,其特征在于,包括处理器以及存储器,所述存储器存储有计算机可读取指令,当所述计算机可读取指令由所述处理器执行时,运行如权利要求1-6任一项所述方法中的步骤。
9.一种存储介质,其上存储有计算机程序,其特征在于,所述计算机程序被处理器执行时运行如权利要求1-6任一项所述方法中的步骤。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211229126.7A CN115295058B (zh) | 2022-09-30 | 2022-09-30 | nor flash的全片擦除方法、装置、设备及介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211229126.7A CN115295058B (zh) | 2022-09-30 | 2022-09-30 | nor flash的全片擦除方法、装置、设备及介质 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN115295058A CN115295058A (zh) | 2022-11-04 |
CN115295058B true CN115295058B (zh) | 2023-03-24 |
Family
ID=83819449
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211229126.7A Active CN115295058B (zh) | 2022-09-30 | 2022-09-30 | nor flash的全片擦除方法、装置、设备及介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115295058B (zh) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106158033A (zh) * | 2014-08-08 | 2016-11-23 | 旺宏电子股份有限公司 | 存储器电路及其操作方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5424991A (en) * | 1993-04-01 | 1995-06-13 | Cypress Semiconductor Corporation | Floating gate nonvolatile memory with uniformly erased threshold voltage |
US6967873B2 (en) * | 2003-10-02 | 2005-11-22 | Advanced Micro Devices, Inc. | Memory device and method using positive gate stress to recover overerased cell |
US8797802B2 (en) * | 2012-03-15 | 2014-08-05 | Macronix International Co., Ltd. | Method and apparatus for shortened erase operation |
US8891312B2 (en) * | 2012-04-23 | 2014-11-18 | Macronix International Co., Ltd. | Method and apparatus for reducing erase time of memory by using partial pre-programming |
CN111785315B (zh) * | 2020-06-29 | 2021-03-23 | 深圳市芯天下技术有限公司 | 降低擦除干扰和擦除时间的方法、系统、存储介质及终端 |
CN112000290B (zh) * | 2020-08-21 | 2023-11-24 | 珠海创飞芯科技有限公司 | Nor flash擦除干扰纠正方法及装置 |
-
2022
- 2022-09-30 CN CN202211229126.7A patent/CN115295058B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106158033A (zh) * | 2014-08-08 | 2016-11-23 | 旺宏电子股份有限公司 | 存储器电路及其操作方法 |
Also Published As
Publication number | Publication date |
---|---|
CN115295058A (zh) | 2022-11-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5378326B2 (ja) | 不揮発性半導体記憶装置とその制御方法 | |
CN103310839B (zh) | 缩短擦除操作的方法与装置 | |
JP6214083B2 (ja) | ソフトプログラミングを使用する不揮発性メモリ(nvm) | |
JP2002025283A (ja) | フラッシュメモリ素子の消去方法 | |
CN101271731A (zh) | 存储器的擦除方法 | |
CN108877863B (zh) | 快闪存储器存储装置及其操作方法 | |
JP2012022767A (ja) | 不揮発性メモリブロックのソフトプログラム | |
CN101447231A (zh) | 用于执行非易失性存储器件中的擦除操作的方法 | |
US8902665B2 (en) | Solid state storage system for uniformly using memory area and method controlling the same | |
CN101800077A (zh) | 一种对闪存进行数据编程的方法和装置 | |
US8462554B2 (en) | Over-erase verification and repair methods for flash memory | |
CN115295058B (zh) | nor flash的全片擦除方法、装置、设备及介质 | |
CN104751885A (zh) | Flash芯片及应对flash芯片异常掉电的擦除或编程方法 | |
CN106486161A (zh) | 一种nandflash编程的防干扰方法 | |
JPH11213691A (ja) | 不揮発性半導体記憶装置 | |
CN109524047B (zh) | 快闪存储器的字节编程重试方法 | |
CN115938411A (zh) | 闪存芯片的擦除电压配置方法、装置、设备及存储介质 | |
CN111785313B (zh) | 降低过擦除现象和擦除时间方法、系统、存储介质及终端 | |
CN113409863A (zh) | 一种减少擦除时间的方法、装置、电子设备及存储介质 | |
CN115312100B (zh) | 一种后编程方法、擦除方法、装置、电子设备及存储介质 | |
CN115309344B (zh) | nor flash的全片擦除方法、装置、设备及介质 | |
CN105761754A (zh) | 存储单元编程方法、存储器控制电路单元与存储装置 | |
CN111951868A (zh) | 一种控制擦除的方法和装置 | |
CN114283864A (zh) | 一种存储单元的擦除方法、装置、电子设备及存储介质 | |
CN113345505B (zh) | 闪存及闪存的工作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |