CN114283868A - 闪存芯片的可靠性测试方法、装置、电子设备及存储介质 - Google Patents
闪存芯片的可靠性测试方法、装置、电子设备及存储介质 Download PDFInfo
- Publication number
- CN114283868A CN114283868A CN202111628666.8A CN202111628666A CN114283868A CN 114283868 A CN114283868 A CN 114283868A CN 202111628666 A CN202111628666 A CN 202111628666A CN 114283868 A CN114283868 A CN 114283868A
- Authority
- CN
- China
- Prior art keywords
- area
- erasing
- flash memory
- memory chip
- erased
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 81
- 238000000034 method Methods 0.000 title claims abstract description 48
- 230000014759 maintenance of location Effects 0.000 claims abstract description 18
- 238000005192 partition Methods 0.000 claims description 17
- 238000004590 computer program Methods 0.000 claims description 8
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 238000010998 test method Methods 0.000 description 9
- 230000008859 change Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 238000004891 communication Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000009191 jumping Effects 0.000 description 3
- 238000013524 data verification Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000002776 aggregation Effects 0.000 description 1
- 238000004220 aggregation Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Read Only Memory (AREA)
Abstract
本发明涉及半导体集成电路技术领域，具体公开了一种闪存芯片的可靠性测试方法、装置、电子设备及存储介质，其中，方法包括以下步骤：以扇区或块为最小划分单位将闪存芯片存储区域划分为轻度擦除区域、中度擦除区域、重度擦除区域和不擦除区域；重复且依次地对轻度擦除区域、中度擦除区域和重度擦除区域分别进行a次、n*a次和m*a次cycle操作，直至重度擦除区域完成预设数量的cycle操作；获取重度擦除区域在cycle操作中的擦除时间；该方法能模拟芯片实际使用操作时不同区域产生不同程度操作的特性，从而使得最终获取的用于鉴别闪存芯片耐久性和数据保持能力的擦除时间。
Description
技术领域
本申请涉及半导体集成电路技术领域，具体而言，涉及一种闪存芯片的可靠性测试方法、装置、电子设备及存储介质。
背景技术
存储单元使用寿命是闪存芯片产品关键性能指标之一, 闪存芯片的可靠性测试也越来越重要。
行业内通常选取存储芯片部分存储单元进行循环cycle操作来评估其使用寿命的可靠性，以验证测试区域sector\block之间差异性。
现有的测试方法普遍是对部分扇区进行100k次的cycle操作以获取对应的擦除时间来评估闪存芯片的可靠性，该方法读写擦操作地址是按顺序针对同一区域进行的，不能够充分模拟客户实际使用场景，会导致对单一扇形区域过度使用，且不能反映其他存储区域使用情况对该存储区域的影响。
针对上述问题，目前尚未有有效的技术解决方案。
发明内容
本申请的目的在于提供一种闪存芯片的可靠性测试方法、装置、电子设备及存储介质，以模拟芯片实际使用操作时不同区域产生不同程度操作的特性，使测试效果更好。
第一方面，本申请提供了一种闪存芯片的可靠性测试方法，用于对闪存芯片进行测试以获取能用于鉴别闪存芯片的耐久性和数据保持能力的数据，所述方法包括以下步骤：
以扇区或块为最小划分单位将闪存芯片存储区域划分为轻度擦除区域、中度擦除区域、重度擦除区域和不擦除区域；
重复且依次地对所述轻度擦除区域、所述中度擦除区域和所述重度擦除区域分别进行a次、n*a次和m*a次cycle操作，直至所述重度擦除区域完成预设数量的cycle操作，其中,a、n和m均为正整数，且m>n；
获取所述重度擦除区域在所述cycle操作中的擦除时间。
本申请的一种闪存芯片的可靠性测试方法，对轻度擦除区域、中度擦除区域、重度擦除区域进行不同程度的cycle操作，以模拟芯片实际使用操作时不同区域产生不同程度操作的特性，以使测试效果更好，能更准确地反映闪存芯片的可靠性。
所述的一种闪存芯片的可靠性测试方法，其中，所述擦除时间为所述重度擦除区域完成所述预设数量的所述cycle操作累计的第一总擦除时间，或包括所述重度擦除区域每完成预设间隔数量的所述cycle操作累计的第二总擦除时间，或包括所述重度擦除区域每完成预设间隔数量的所述cycle操作中的最大值擦除时间、最小值擦除时间和中间值擦除时间。
所述的一种闪存芯片的可靠性测试方法，其中，所述以扇区或块为最小划分单位将闪存芯片存储区域划分为轻度擦除区域、中度擦除区域、重度擦除区域和不擦除区域的步骤包括以下子步骤：
以扇区或块为所述最小划分单位将所述闪存芯片存储区域等分为多个测试组；
以所述最小划分单位将每一所述测试组均划分为轻度擦除区域、中度擦除区域、重度擦除区域和不擦除区域。
在该示例的一种闪存芯片的可靠性测试方法中，每个测试组中均划分轻度擦除区域、中度擦除区域、重度擦除区域和不擦除区域，使得该方法能对某一或多个测试组进行测试。
所述的一种闪存芯片的可靠性测试方法，其中，同一所述测试组中，所述重度擦除区域、所述中度擦除区域、所述轻度擦除区域和所述不擦除区域为依次相邻设置。
该示例的一种闪存芯片的可靠性测试方法，将测试组中最小划分单位按照重度擦除区域、中度擦除区域、轻度擦除区域和不擦除区域相邻设置的顺序进行区分，能更好地模拟闪存芯片的实际使用情况。
所述的一种闪存芯片的可靠性测试方法，其中，所述方法还包括以下步骤：
分别获取所述重度擦除区域、所述中度擦除区域、所述轻度擦除区域和所述不擦除区域的阈值电压。
所述的一种闪存芯片的可靠性测试方法，其中，所述方法还包括以下步骤：
获取所述中度擦除区域和/或所述轻度擦除区域在所述cycle操作中的擦除时间。
所述的一种闪存芯片的可靠性测试方法，其中，所述轻度擦除区域占有的所述最小划分单位的数量大于所述中度擦除区域占有的所述最小划分单位的数量，所述中度擦除区域占有的所述最小划分单位的数量大于所述重度擦除区域占有的所述最小划分单位的数量。
第二方面，本申请还提供了一种闪存芯片的可靠性测试装置，用于对闪存芯片进行测试以获取能用于鉴别闪存芯片的耐久性和数据保持能力的数据，所述装置包括：
分区模块，用于以扇区或块为最小划分单位将闪存芯片存储区域划分为轻度擦除区域、中度擦除区域、重度擦除区域和不擦除区域；
操作模块，用于重复且依次地对所述轻度擦除区域、所述中度擦除区域和所述重度擦除区域分别进行a次、n*a次和m*a次cycle操作，直至所述重度擦除区域完成预设数量的cycle操作，其中,a、n和m均为正整数，且m>n；
获取模块，用于获取所述重度擦除区域在所述cycle操作中的擦除时间。
本申请的一种闪存芯片的可靠性测试装置，利用分区模块将闪存芯片的存储区域划分为轻度擦除区域、中度擦除区域、重度擦除区域和不擦除区域，并通过操作模块对轻度擦除区域、中度擦除区域、重度擦除区域进行不同程度的cycle操作，以模拟芯片实际使用操作时不同区域产生不同程度操作的特性，从而使得最终获取的用于鉴别闪存芯片耐久性和数据保持能力的擦除时间，以使测试效果更好，能更准确地反映闪存芯片的可靠性。
第三方面，本申请还提供了一种电子设备，包括处理器以及存储器，所述存储器存储有计算机可读取指令，当所述计算机可读取指令由所述处理器执行时，运行如上述第一方面提供的所述方法中的步骤。
第四方面，本申请还提供了一种存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时运行如上述第一方面提供的所述方法中的步骤。
由上可知，本申请提供了一种闪存芯片的可靠性测试方法、装置、电子设备及存储介质，其中，该方法将闪存芯片的存储区域划分为轻度擦除区域、中度擦除区域、重度擦除区域和不擦除区域，并对轻度擦除区域、中度擦除区域、重度擦除区域进行不同程度的cycle操作，以模拟芯片实际使用操作时不同区域产生不同程度操作的特性，从而使得最终获取的用于鉴别闪存芯片耐久性和数据保持能力的擦除时间，以使测试效果更好，能更准确地反映闪存芯片的可靠性。
附图说明
图1为本申请实施例提供的闪存芯片的可靠性测试方法的流程图。
图2为本申请实施例提供的闪存芯片的可靠性测试装置的结构示意图。
图3为本申请实施例提供的电子设备的结构示意图。
具体实施方式
下面将结合本申请实施例中附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本申请的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
现有的闪存芯片可靠性测试的做法包括以下步骤：
1、选中需要操作的扇区地址；
2、对扇区做擦除、查空、写入数据、校验数据操作（即一个cycle操作），记录擦除时间；
3、步骤2循环执行100k次，统计擦除时间。
该测试方法存在以下缺陷：
只是选取了芯片部分阵列中的部分扇区进行操作，测试区域不足，不能完全覆盖整个芯片，且获取的可靠性数据少，不足以支持评估产品的实际性能；
不能够充分模拟客户实际使用场景，仅对单一扇形区域进行过度操作使用，不能反映其他区域操作时对此区域造成的影响，也不能反映该区域对其他区域的影响。
第一方面，请参照图1，图1是本申请一些实施例中的一种闪存芯片的可靠性测试方法，用于对闪存芯片进行测试以获取能用于鉴别闪存芯片的耐久性和数据保持能力的数据，方法包括以下步骤：
S1、以扇区或块为最小划分单位将闪存芯片存储区域划分为轻度擦除区域、中度擦除区域、重度擦除区域和不擦除区域；
具体地，闪存芯片存储区域以复数的扇区（sector）或复数的块（block）构成，根据扇区或块对闪存芯片存储区域进行划分，即使得本申请实施例的方法为以扇区或块作为最小操作单位，即测试过程中的读写擦操作命令为以扇区或块作为最小操作单位，确保整个操作能顺利、高效执行；此外，扇区和块均就有一定区域特性，能将闪存芯片存储区域按区域进行划分，使得后续操作获取的擦除时间能反映不同区域之间相互产生的影响；在本申请实施例中，优选为以扇区为最小划分单位对闪存芯片存储区域进行划分，即使得轻度擦除区域、中度擦除区域、重度擦除区域和不擦除区域均至少包含一个扇区。
更具体地，本申请实施例的方法设置轻度擦除区域、中度擦除区域、重度擦除区域分别为用于执行不同程度或次数的测试操作的区域，不擦除区域为不进行测试操作的区域，该划分方式用于模拟芯片实际使用操作时不同区域产生不同程度操作的特性，从而使得本申请实施例的方法能准确地获取测试结果，使得测试结果更具可靠性。
S2、重复且依次地对轻度擦除区域、中度擦除区域和重度擦除区域分别进行a次、n*a次和m*a次cycle操作，直至重度擦除区域完成预设数量的cycle操作，其中,a、n和m均为正整数，且m>n；
具体地，该步骤依次地对轻度擦除区域、中度擦除区域和重度擦除区域分别进行a次、n*a次和m*a次cycle操作，并重复执行这个操作过程直至重度擦除区域完成预设数量的cycle操作，若重复执行了b次（即预设数量为b*m*a），则轻度擦除区域、中度擦除区域和重度擦除区域分别进行了b*a次、b*n*a次和b*m*a次cycle操作，使得重度擦除区域执行了最多次数的cycle操作、轻度擦除区域执行了最少次数的cycle操作，从而模拟出芯片实际使用操作时不同区域产生不同程度操作的特性。
更具体地，闪存芯片测试需要执行一定次数的cycle操作才能获取体现出闪存芯片可靠性的数据，故设置预设数量限定重度擦除区域作为cycle操作次数的上限，如预设数量为100k次，则重度擦除区域在执行100k次cycle操作后不再进行cycle操作。
更具体对，cycle操作为芯片测试时常用的、可重复执行的多个操作命令，其包括依次执行的擦除、查空、写入数据、校验数据共四个操作。
S3、获取重度擦除区域在cycle操作中的擦除时间。
具体地，步骤S2在执行操作时能记录每次cycle操作中的擦除操作耗费的时间，步骤S3为获取重度擦除区域中的这些时间，能反映出重度擦除区域在完成cycle操作时擦除操作耗费的时间的数据；重度擦除区域为擦除操作次数最多的区域，该区域的擦除时间能有效反映出闪存芯片的可靠性。
更具体地，获取的重度擦除区域在cycle操作中的擦除时间后，能根据该数据与现有数据或其他产品相应的数据或工艺参数进行对比从而分析鉴别出该闪存芯片的耐久性和数据保持能力。
更具体地，在步骤S2的一个循环中，轻度擦除区域每进行a次cycle操作，中度擦除区域则进行n*a次cycle操作，重度擦除区域则进行了m*a次cycle操作，则能模拟某一个存储区域进行最多次数擦除编程操作时，其附近的存储区域进行了不同程度的擦除编程操作；本申请实施例的方法设置轻度擦除区域、中度擦除区域并对轻度擦除区域、中度擦除区域进行一定程度的cycle操作，而步骤S3最终获取的重度擦除区域在cycle操作中的擦除时间一定程度上反映了其他存储区域进行不同程度的cycle操作对其擦除时间的影响，使得测试结果更具代表性。
本申请实施例的一种闪存芯片的可靠性测试方法，将闪存芯片的存储区域划分为轻度擦除区域、中度擦除区域、重度擦除区域和不擦除区域，并对轻度擦除区域、中度擦除区域、重度擦除区域进行不同程度的cycle操作，以模拟芯片实际使用操作时不同区域产生不同程度操作的特性，从而使得最终获取的用于鉴别闪存芯片耐久性和数据保持能力的擦除时间，以使测试效果更好，能更准确地反映闪存芯片的可靠性。
在一些优选的实施方式中，预设数量为100k次，该次数为闪存芯片可靠性测试常用的cycle操作次数，重度擦除区域进行100k次cycle操作获取的擦除时间能有效表征该芯片的可靠性，且能与现有的一些测试结果进行比对分析。
具体地，设步骤S2的重复次数为b次，则有m*a=100k/b，从而确定重度擦除区域每个循环中执行cycle操作的次数。
优选地，在本申请实施例中，a=1，n=10，m=100，故步骤S2为：
重复且依次地对轻度擦除区域、中度擦除区域和重度擦除区域分别进行1次、10次和100次cycle操作，直至重度擦除区域完成100k的cycle操作。
采用上述设计方式，能使得在一个循环中，轻度擦除区域每进行1次cycle操作，中度擦除区域则进行10次cycle操作，重度擦除区域则进行了100次cycle操作，使得最终完成测试时轻度擦除区域、中度擦除区域和重度擦除区域分别完成了1k次、10k次和100k次的cycle操作，使得最终获取的擦除时间能反映出轻度擦除区域、中度擦除区域的擦除操作对重度擦除区域的擦除时间的影响。
在一些优选的实施方式中，cycle操作中的写入数据操作为写入55、aa、a5、5a、CKBD、ICKBD中的一种编程数据，该编程数据类型能根据测试需求设定。
在一些优选的实施方式中，编程数据优选为CKBD（棋盘格数据），该数据表现为0和1数据邻换交替，即每个数据1上下左右四侧均为数据0，每个数据0上下左右四侧均为数据1，这种数据设计能较为接近模拟出随机写入的特性，且每个最小划分单位中均具有等量的数据0和数据1，cycle操作中擦除这类数据耗费的时间能更好地表征存储单元的阈值电压的变化情况。
在一些优选的实施方式中，擦除时间为重度擦除区域完成预设数量的cycle操作累计的第一总擦除时间；具体地，第一总擦除时间能表征重度擦除区域执行100k次cycle操作即擦除100k次所用的累计耗时，该累计耗时能反映出闪存芯片的耐久性和数据保持能力，结合本申请实施例的方法设计的轻度擦除区域、中度擦除区域和不擦除区域，该第一总擦除时间模拟表征了闪存芯片实际使用100k次擦除、写入操作所耗费的擦除时间，从整个使用结果上反映闪存芯片的可靠性。
在一些优选的实施方式中，擦除时间包括重度擦除区域每完成预设间隔数量的cycle操作累计的第二总擦除时间；具体地，第二总擦除时间能表征重度擦除每执行一定数量擦除操作所耗费的时间，根据第二总擦除时间的变化规律，能反映出闪存芯片的耐久性和数据保持能力在擦除次数逐步增多时的变化情况，结合本申请实施例的方法设计的轻度擦除区域、中度擦除区域和不擦除区域，该第二总擦除时间模拟表征了闪存芯片实际使用100k次擦除、写入操作所耗费的擦除时间的变化情况，从整个使用过程上反映闪存芯片的可靠性。
更具体地，预设间隔数量优选为500次，即第二总擦除时间为重度擦除区域每进行500次cycle操作中擦除操作所耗费的总的时间。
在一些优选的实施方式中，擦除时间包括重度擦除区域每完成预设间隔数量的cycle操作中的最大值擦除时间、最小值擦除时间和中间值擦除时间；具体地，最大值擦除时间、最小值擦除时间和中间值擦除时间能表征重度擦除每执行一定数量擦除操作所耗费的时间中的最长时间、最短时间和中间时间，根据最大值擦除时间、最小值擦除时间和中间值擦除时间的变化规律，能反映出闪存芯片的耐久性和数据保持能力在擦除次数逐步增多时其内不同存储单元的擦除效率的变化情况，结合本申请实施例的方法设计的轻度擦除区域、中度擦除区域和不擦除区域，该最大值擦除时间、最小值擦除时间和中间值擦除时间模拟表征了闪存芯片实际使用100k次擦除、写入操作时不同存储单元所耗费的擦除时间的变化情况，即能表征不同阶段对不同存储单元进行擦除的时间，从整个使用过程上反映闪存芯片的可靠性。
更具体地，预设间隔数量优选为500次，即最大值擦除时间、最小值擦除时间和中间值擦除时间为重度擦除区域每进行500cycle操作中擦除操作所耗费的时间中的最长时间、最短时间和中间时间。
在一些优选的实施方式中，以扇区或块为最小划分单位将闪存芯片存储区域划分为轻度擦除区域、中度擦除区域、重度擦除区域和不擦除区域的步骤包括以下子步骤：
S11、以扇区或块为最小划分单位将闪存芯片存储区域等分为多个测试组；
具体地，将闪存芯片的存储区域划分多个测试组再进行多次测试，能使得本申请实施例的方法能对同一闪存芯片的多个区域进行可靠性测试，使得测试结果能更准确反映该闪存芯片的耐久性和数据保持能力。
S12、以最小划分单位将每一测试组均划分为轻度擦除区域、中度擦除区域、重度擦除区域和不擦除区域。
具体地，在每个测试组中均划分轻度擦除区域、中度擦除区域、重度擦除区域和不擦除区域，使得步骤S2和S3能对某一或多个测试组进行测试。
在一些优选的实施方式中，同一测试组中，重度擦除区域、中度擦除区域、轻度擦除区域和不擦除区域为依次相邻设置。
具体地，闪存芯片使用时往往存在擦写操作聚集的情况，因此，将测试组中最小划分单位按照重度擦除区域、中度擦除区域、轻度擦除区域和不擦除区域相邻设置的顺序进行区分，能更好地模拟闪存芯片的实际使用情况。
在一些优选的实施方式中，方法还包括以下步骤：
S3’、分别获取重度擦除区域、中度擦除区域、轻度擦除区域和不擦除区域的阈值电压。
具体地，该步骤S3’可以执行于步骤S3之前或步骤S3之后，获取的阈值电压能反应闪存芯片不同擦除次数的区域中的阈值电压的变化程度，该阈值电压也能反映闪存芯片进行不同程度擦除操作后的数据保持能力，也能用于分析不同程度擦除操作后不同擦除区域内的存储单元的阈值电压一致性（是否集中在某一阈值电压范围内）。
在一些优选的实施方式中，方法还包括以下步骤：
S3’’、获取中度擦除区域和/或轻度擦除区域在cycle操作中的擦除时间。
具体地，该S3’’可以执行于步骤S3之前或步骤S3之后或与步骤S3同时执行，中度擦除区域和轻度擦除区域的擦除时间能反映出闪存芯片不同程度擦除操作后的可靠性，可作为可靠性测试的次要鉴别项。
在一些优选的实施方式中，重度擦除区域、中度擦除区域、轻度擦除区域和不擦除区域占有的最小划分单元的数量可以是相同的，也可以是不同的，在本申请中优选为不同的，以模拟不同闪存芯片实际使用过程中不同擦除程度的存储单元覆盖不同大小的区域。
在一些优选的实施方式中，轻度擦除区域占有的最小划分单位的数量大于中度擦除区域占有的最小划分单位的数量，中度擦除区域占有的最小划分单位的数量大于重度擦除区域占有的最小划分单位的数量，余下的存储区域均为不擦除区域。
具体地，在闪存芯片实际使用时，擦除程度越深的存储单元数量越少，因此，本申请实施例中重度擦除区域、中度擦除区域、轻度擦除区域包含的最小划分单位的数量为增量设置，从而使得本申请实施例的方法测试时能更好地模拟闪存芯片实际使用情况，即能够充分模拟客户实际使用场景，使得测试获取的擦除时间能更好地反映出闪存芯片的可靠性。
第二方面，请参照图2，图2是本申请一些实施例中提供的一种闪存芯片的可靠性测试装置，用于对闪存芯片进行测试以获取能用于鉴别闪存芯片的耐久性和数据保持能力的数据，装置包括：
分区模块201，用于以扇区或块为最小划分单位将闪存芯片存储区域划分为轻度擦除区域、中度擦除区域、重度擦除区域和不擦除区域；
操作模块202，用于重复且依次地对轻度擦除区域、中度擦除区域和重度擦除区域分别进行a次、n*a次和m*a次cycle操作，直至重度擦除区域完成预设数量的cycle操作，其中,a、n和m均为正整数，且m>n；
获取模块203，用于获取重度擦除区域在cycle操作中的擦除时间。
本申请实施例的一种闪存芯片的可靠性测试装置，利用分区模块201将闪存芯片的存储区域划分为轻度擦除区域、中度擦除区域、重度擦除区域和不擦除区域，并通过操作模块202对轻度擦除区域、中度擦除区域、重度擦除区域进行不同程度的cycle操作，以模拟芯片实际使用操作时不同区域产生不同程度操作的特性，从而使得最终获取的用于鉴别闪存芯片耐久性和数据保持能力的擦除时间，以使测试效果更好，能更准确地反映闪存芯片的可靠性。
在一些优选的实施方式中，该一种闪存芯片的可靠性测试装置用于执行第一方面提供的一种闪存芯片的可靠性测试方法。
在一些优选的实施方式中，获取模块203还用于分别获取重度擦除区域、中度擦除区域、轻度擦除区域和不擦除区域的阈值电压。
在一些优选的实施方式中，获取模块203还用于获取中度擦除区域和/或轻度擦除区域在cycle操作中的擦除时间。
第三方面，请参照图3，图3为本申请实施例提供的一种电子设备的结构示意图，本申请提供一种电子设备3，包括：处理器301和存储器302，处理器301和存储器302通过通信总线303和/或其他形式的连接机构（未标出）互连并相互通讯，存储器302存储有处理器301可执行的计算机程序，当电子设备3运行时，处理器301执行该计算机程序，以执行时执行上述实施例的任一可选的实现方式中的方法。
第四方面，本申请实施例提供一种存储介质，其上存储有计算机程序，该计算机程序被处理器执行时，执行上述实施例的任一可选的实现方式中的方法。其中，存储介质可以由任何类型的易失性或非易失性存储设备或者它们的组合实现，如静态随机存取存储器（Static Random Access Memory, 简称SRAM），电可擦除可编程只读存储器（ElectricallyErasable Programmable Read-Only Memory, 简称EEPROM），可擦除可编程只读存储器（Erasable Programmable Read Only Memory, 简称EPROM），可编程只读存储器（Programmable Red-Only Memory, 简称PROM），只读存储器（Read-Only Memory, 简称ROM），磁存储器，快闪存储器。
实施例1
该实施例采用32位单片机STM32 MCU执行第一方面提供的方法对某一spi-norflash闪存芯片进行可靠性测试，该闪存芯片容量为64Mbit，即具有1024个扇区。
该测试流程如下：
A1、对闪存芯片进行全片擦除、查空、写入CKBD数据、并进行数据校验；
A2、地址以扇区（sector）大小均等分组，分成32个测试组，每个测试组中具有32个扇区；将每一测试组按顺序划分为重度擦除区域、中度擦除区域、轻度擦除区域和不擦除区域，其中，重度擦除区域、中度擦除区域、轻度擦除区域和不擦除区域分别占有1个扇区、4个扇区、15扇区和12个扇区，设定循环次数i=1，设定一个或多个测试组进行测试，本实施例中对所有测试组进行测试；
A3、对轻度擦除区域进行1次cycle操作，在查空或数据校验出错时跳转至步骤A10，若无出错计算并获取轻度擦除区域cycle操作中的累计的擦除时间；
A4、对中度擦除区域进行10次cycle操作，在查空或数据校验出错时跳转至步骤A10，若无出错计算并获取中度擦除区域cycle操作中的累计的擦除时间；
A5、对重度擦除区域进行100次cycle操作，在查空或数据校验出错时跳转至步骤A10，若无出错计算并获取重度擦除区域cycle操作中的累计的擦除时间；
A6、判断循环次数i是否小于1000，是则令i=i+1并返回A3，否则执行A7；
A7、分别读取并输出重度擦除区域、中度擦除区域、轻度擦除区域和不擦除区域内全部数据读0时的第一阈值电压；
A8、分别读取并输出重度擦除区域、中度擦除区域、轻度擦除区域和不擦除区域内全部数据读1时的第二阈值电压；
A9、分别获取并依次输出重度擦除区域、中度擦除区域、轻度擦除区域的累计的擦除时间，结束测试。
A10、读取出错的存储单元的阈值电压并打印错误信息，错误信息包括出错的存储单元的循环次数、地址和数据变化情况，返回A9。
综上，本申请实施例提供了一种闪存芯片的可靠性测试方法、装置、电子设备及存储介质，其中，该方法将闪存芯片的存储区域划分为轻度擦除区域、中度擦除区域、重度擦除区域和不擦除区域，并对轻度擦除区域、中度擦除区域、重度擦除区域进行不同程度的cycle操作，以模拟芯片实际使用操作时不同区域产生不同程度操作的特性，从而使得最终获取的用于鉴别闪存芯片耐久性和数据保持能力的擦除时间，以使测试效果更好，能更准确地反映闪存芯片的可靠性。
在本申请所提供的实施例中，应该理解到，所揭露装置和方法，可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，又例如，多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些通信接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
另外，作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
再者，在本申请各个实施例中的各功能模块可以集成在一起形成一个独立的部分，也可以是各个模块单独存在，也可以两个或两个以上模块集成形成一个独立的部分。
在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。
以上所述仅为本申请的实施例而已，并不用于限制本申请的保护范围，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。
Claims (10)
1.一种闪存芯片的可靠性测试方法，用于对闪存芯片进行测试以获取能用于鉴别闪存芯片的耐久性和数据保持能力的数据，其特征在于，所述方法包括以下步骤：
以扇区或块为最小划分单位将闪存芯片存储区域划分为轻度擦除区域、中度擦除区域、重度擦除区域和不擦除区域；
重复且依次地对所述轻度擦除区域、所述中度擦除区域和所述重度擦除区域分别进行a次、n*a次和m*a次cycle操作，直至所述重度擦除区域完成预设数量的cycle操作，其中,a、n和m均为正整数，且m>n；
获取所述重度擦除区域在所述cycle操作中的擦除时间。
2.根据权利要求1所述的一种闪存芯片的可靠性测试方法，其特征在于，所述擦除时间为所述重度擦除区域完成所述预设数量的所述cycle操作累计的第一总擦除时间，或包括所述重度擦除区域每完成预设间隔数量的所述cycle操作累计的第二总擦除时间，或包括所述重度擦除区域每完成预设间隔数量的所述cycle操作中的最大值擦除时间、最小值擦除时间和中间值擦除时间。
3.根据权利要求1所述的一种闪存芯片的可靠性测试方法，其特征在于，所述以扇区或块为最小划分单位将闪存芯片存储区域划分为轻度擦除区域、中度擦除区域、重度擦除区域和不擦除区域的步骤包括以下子步骤：
以扇区或块为所述最小划分单位将所述闪存芯片存储区域等分为多个测试组；
以所述最小划分单位将每一所述测试组均划分为轻度擦除区域、中度擦除区域、重度擦除区域和不擦除区域。
4.根据权利要求3所述的一种闪存芯片的可靠性测试方法，其特征在于，同一所述测试组中，所述重度擦除区域、所述中度擦除区域、所述轻度擦除区域和所述不擦除区域为依次相邻设置。
5.根据权利要求1所述的一种闪存芯片的可靠性测试方法，其特征在于，所述方法还包括以下步骤：
分别获取所述重度擦除区域、所述中度擦除区域、所述轻度擦除区域和所述不擦除区域的阈值电压。
6.根据权利要求1所述的一种闪存芯片的可靠性测试方法，其特征在于，所述方法还包括以下步骤：
获取所述中度擦除区域和/或所述轻度擦除区域在所述cycle操作中的擦除时间。
7.根据权利要求1所述的一种闪存芯片的可靠性测试方法，其特征在于，所述轻度擦除区域占有的所述最小划分单位的数量大于所述中度擦除区域占有的所述最小划分单位的数量，所述中度擦除区域占有的所述最小划分单位的数量大于所述重度擦除区域占有的所述最小划分单位的数量。
8.一种闪存芯片的可靠性测试装置，用于对闪存芯片进行测试以获取能用于鉴别闪存芯片的耐久性和数据保持能力的数据，其特征在于，所述装置包括：
分区模块，用于以扇区或块为最小划分单位将闪存芯片存储区域划分为轻度擦除区域、中度擦除区域、重度擦除区域和不擦除区域；
操作模块，用于重复且依次地对所述轻度擦除区域、所述中度擦除区域和所述重度擦除区域分别进行a次、n*a次和m*a次cycle操作，直至所述重度擦除区域完成预设数量的cycle操作，其中,a、n和m均为正整数，且m>n；
获取模块，用于获取所述重度擦除区域在所述cycle操作中的擦除时间。
9.一种电子设备，其特征在于，包括处理器以及存储器，所述存储器存储有计算机可读取指令，当所述计算机可读取指令由所述处理器执行时，运行如权利要求1-7任一所述方法中的步骤。
10.一种存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时运行如权利要求1-7任一所述方法中的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111628666.8A CN114283868A (zh) | 2021-12-28 | 2021-12-28 | 闪存芯片的可靠性测试方法、装置、电子设备及存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111628666.8A CN114283868A (zh) | 2021-12-28 | 2021-12-28 | 闪存芯片的可靠性测试方法、装置、电子设备及存储介质 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114283868A true CN114283868A (zh) | 2022-04-05 |
Family
ID=80877964
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111628666.8A Pending CN114283868A (zh) | 2021-12-28 | 2021-12-28 | 闪存芯片的可靠性测试方法、装置、电子设备及存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114283868A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115309345A (zh) * | 2022-09-30 | 2022-11-08 | 芯天下技术股份有限公司 | nor flash的擦除方法、装置、设备及介质 |
| CN116884464A (zh) * | 2023-09-06 | 2023-10-13 | 上海芯存天下电子科技有限公司 | flash芯片的擦除方法、装置及flash芯片 |
-
2021
- 2021-12-28 CN CN202111628666.8A patent/CN114283868A/zh active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115309345A (zh) * | 2022-09-30 | 2022-11-08 | 芯天下技术股份有限公司 | nor flash的擦除方法、装置、设备及介质 |
| CN115309345B (zh) * | 2022-09-30 | 2022-12-13 | 芯天下技术股份有限公司 | nor flash的擦除方法、装置、设备及介质 |
| CN116884464A (zh) * | 2023-09-06 | 2023-10-13 | 上海芯存天下电子科技有限公司 | flash芯片的擦除方法、装置及flash芯片 |
| CN116884464B (zh) * | 2023-09-06 | 2023-12-05 | 上海芯存天下电子科技有限公司 | flash芯片的擦除方法、装置及flash芯片 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112331253B (zh) | 一种芯片的测试方法、终端和存储介质 | |
| US8953398B2 (en) | Block level grading for reliability and yield improvement | |
| CN114283868A (zh) | 闪存芯片的可靠性测试方法、装置、电子设备及存储介质 | |
| CN108682442A (zh) | 一种不同封装闪存芯片在线测试和分类方法及测试系统 | |
| CN110459259A (zh) | 存储设备写错误纠错能力的测试方法、系统及存储介质 | |
| KR101005002B1 (ko) | 플래시 메모리에서의 테스트를 위한 방법, 시스템 및컴퓨터 판독가능한 코드를 저장한 저장 매체 | |
| CN109189405A (zh) | 一种验证程序Flash数据一致性的方法及系统 | |
| CN108154904A (zh) | 一种存储芯片性能的测试方法和装置 | |
| CN105469834A (zh) | 嵌入式闪存的测试方法 | |
| CN112133357B (zh) | 一种eMMC的测试方法及装置 | |
| US20150026530A1 (en) | Controller based memory evaluation | |
| CN112542203A (zh) | 非易失性存储器的坏块修复方法、装置、存储介质和终端 | |
| CN114518981A (zh) | eMMC测试方法、装置、可读存储介质及电子设备 | |
| CN115831214B (zh) | 基于固态硬盘写性能测试结果的初始化方式自动调整方法 | |
| CN111540400B (zh) | 一种写放大系数测试方法、装置及电子设备和存储介质 | |
| CN112579382A (zh) | 一种NVMe固态硬盘坏块解析方法、装置、终端及存储介质 | |
| CN108345752A (zh) | 晶圆级非易失性存储器的寿命特性评估方法 | |
| CN113421605B (zh) | 一种电能表存储器寿命测试方法及装置 | |
| CN113053450B (zh) | 一种应用于Flash智能分析检测的检测方法、系统、智能终端以及计算机可读存储介质 | |
| CN112397136B (zh) | 一种半导体存储器测试软件的参数测试方法和装置 | |
| CN111367732B (zh) | 一种内存应用等级预测方法、系统、终端及存储介质 | |
| CN107346668B (zh) | 一种耐用性测试方法 | |
| CN113409839A (zh) | 存储单元门限电压读取方法、装置、电子设备及存储介质 | |
| CN115309345B (zh) | nor flash的擦除方法、装置、设备及介质 | |
| CN114063905A (zh) | 日志存储方法、日志存储装置、存储设备和存储介质 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20231023 Address after: 518000 Room 101, building 10, Dayun software Town, 8288 Longgang Avenue, he'ao community, Yuanshan street, Longgang District, Shenzhen City, Guangdong Province Applicant after: XTX Technology Inc. Address before: 610096 Chengdu pilot Free Trade Zone, Sichuan Province Applicant before: Chengdu bor microcrystalline Technology Co.,Ltd. Applicant before: XTX Technology Inc. |