CN107346668B - 一种耐用性测试方法 - Google Patents
一种耐用性测试方法 Download PDFInfo
- Publication number
- CN107346668B CN107346668B CN201710567326.6A CN201710567326A CN107346668B CN 107346668 B CN107346668 B CN 107346668B CN 201710567326 A CN201710567326 A CN 201710567326A CN 107346668 B CN107346668 B CN 107346668B
- Authority
- CN
- China
- Prior art keywords
- blocks
- block
- current block
- predetermined
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000010998 test method Methods 0.000 title claims abstract description 13
- 238000012360 testing method Methods 0.000 claims abstract description 30
- 238000011156 evaluation Methods 0.000 claims abstract description 5
- 238000012795 verification Methods 0.000 abstract description 3
- 238000001514 detection method Methods 0.000 abstract description 2
- 238000000034 method Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 101100481702 Arabidopsis thaliana TMK1 gene Proteins 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Read Only Memory (AREA)
Abstract
本发明涉及存储技术领域，尤其涉及一种耐用性测试方法，应用于一闪存；所述闪存包括一芯片，所述芯片包括多个块，每个所述块包括多个扇区；其中，所述可靠性测试方法包括：执行第一擦写操作第一预定数量次；执行第二擦写操作第二预定数量次；以及根据所有擦除操作的测试结果对所述闪存进行耐用性评估；上述技术方案能够兼顾对块及扇区的擦除操作的耐用性检测，从而保证闪存的可靠性验证的完整。
Description
技术领域
本发明涉及存储技术领域，尤其涉及一种耐用性测试方法。
背景技术
闪存是一种长寿命的非易失性的存储器，数据删除不是以单个的字节为单位而是以固定的区块为单位。闪存的传输效率很高，在1～4MB的小容量时具有很高的成本效益，但是很低的写入和擦除速度大大影响到它的性能。
闪存的最大擦写次数是十万次，擦除编程的单位是编程页，多次的擦除编程循环的操作会导致存储单元的性能衰退，主要表现为擦除时间的增加，以及擦写次数增加导致的数据保持力的衰退，还有可能存在制程缺陷引起的失效情况。
由于擦除的单元分为芯片，块与扇区三种，用户实际使用同时存在对这三种模式进行擦除的操作。根据固态技术协会要求，耐用性测试通常在500小时左右完成，由于容量较大的产品无法在500小时完成整个芯片上扇区的100k次测试，目前通常做法为整个芯片的扇区擦除10k次，再部分区域进行块擦除90k次，以完成部分区域的100k次测试。
但用户使用最多的是块及扇区模式，目前的评估方式不能完全评估用户使用情况。如图1所示，该芯片块擦除操作测试时间正常但扇区擦除操作超出规格。因此需要一种新的方法来满足用户的不同使用模式，以确保可靠性验证的完整性。
发明内容
针对上述问题，本发明提出了一种耐用性测试方法，应用于一闪存；所述闪存包括一芯片，所述芯片包括多个块，每个所述块包括多个扇区；其中，所述可靠性测试方法包括：
执行第一擦写操作第一预定数量次；
执行第二擦写操作第二预定数量次；以及
根据所有擦除操作的测试结果对所述闪存进行耐用性评估；
所述第一擦写操作包括：
步骤a1，取所述芯片中任意一块为当前块，对所述当前块中的每个所述扇区进行扇区擦除操作；
步骤a2，对所述芯片中除所述当前块以外的其他块按一预定顺序进行块擦除操作；
步骤a3，写所述芯片；
所述第二擦写操作包括：
步骤b1，对所述当前块执行扇区擦除操作；
步骤b2，于所述芯片中除所述当前块以外的其他块中以预定策略选取的第三预定数量的块，对被选取的所述块按所述预定顺序进行块擦除操作；
步骤b3，写所述步骤b2中被擦除的块。
上述的耐用性测试方法，其中，所述第一预定数量次为10k次。
上述的耐用性测试方法，其中，所述第二预定数量次为90k次。
上述的耐用性测试方法，其中，所述预定顺序为一编号顺序，依照所述编号顺序依次对所述芯片中除所述当前块以外的其他块进行所述块擦除操作。
上述的耐用性测试方法，其中，所述步骤a1中，所述预定顺序为一随机顺序，依照所述随机顺序依次对所述芯片中除所述当前块以外的其他块进行所述块擦除操作。
上述的耐用性测试方法，其中，每个所述块中的所述扇区的数量为16个。
上述的耐用性测试方法，其中，每个所述块的存储容量为0.5MB。
上述的耐用性测试方法，其中，所述步骤b2中，所述预定策略为，对所述块进行编号，取除所述当前块以外的第1至第X块，当所述当前块的编号处于1至X中时，X＝所述第三预定数量+1，当所述当前块的编号不处于1至X中时，X＝所述第三预定数量。
上述的耐用性测试方法，其中，所述步骤b2中，所述预定策略为，对所述块进行编号，取除所述当前块以外的第X至第Y块，所述第Y块为多个所述块中的最后一块，当所述当前块的编号处于X至Y中时，Y-X＝所述第三预定数量，当所述当前块的编号不处于X至Y中时，Y-X＝所述第三预定数量-1。
上述的耐用性测试方法，其中，所述步骤b2中，所述预定策略为随机选择策略，采用所述随机选择策略选取所述第三预定数量的块。
有益效果：本发明提出的一种耐用性测试方法使得测试时间可接受并能够兼顾对块及扇区的擦除操作的耐用性检测，从而保证闪存的可靠性验证的完整。
附图说明
图1为现有技术中的擦除测试的擦除时间曲线图；
图2为本发明一实施例中第一擦除操作的步骤流程图；
图3为本发明一实施例中第二擦除操作的步骤流程图；
图4为本发明一实施例中块阵列的结构示意图。
具体实施方式
下面结合附图和实施例对本发明进行进一步说明。
在一个较佳的实施例中，提出了一种耐用性测试方法，应用于一闪存；闪存可以包括一芯片，芯片包括多个块，每个块包括多个扇区；其中，可靠性测试方法可以包括：
执行第一擦写操作第一预定数量次；
执行第二擦写操作第二预定数量次；以及
根据所有擦除操作的测试结果对闪存进行耐用性评估；
如图2所示，第一擦写操作可以包括：
步骤a1，取芯片中任意一块为当前块，对当前块中的每个扇区进行扇区擦除操作；
步骤a2，对芯片中除当前块以外的其他块按一预定顺序进行块擦除操作；
步骤a3，写芯片；
如图3所示，第二擦写操作可以包括：
步骤b1，对当前块执行扇区擦除操作；
步骤b2，于芯片中除当前块以外的其他块中以预定策略选取的第三预定数量的块，对被选取的块按预定顺序进行块擦除操作；
步骤b3，写步骤b2中被擦除的块。
上述技术方案中，在进行擦除操作的同时需要进行观察监测，例如对擦除操作完成的时间进行实时监控和记录。
在一个较佳的实施例中，第一预定数量次可以为10k次。
在一个较佳的实施例中，第二预定数量次可以为90k次。
上述技术方案中，第一预定数量次可以为10k次且第二预定数量次可以为90k次同时满足，能够在现有技术的仅对块进行耐用性测试的基础上增加了对当前块中的每个扇区进行100k次的擦除测试，同时块擦除的擦除测试次数也没有减少，能够达到100k次。
如图4所示，在一个较佳的实施例中，预定顺序为一编号顺序，依照编号顺序依次对芯片中除当前块BLK0以外的其他块进行块擦除操作，对当前块BLK0中的每个扇区SEC进行扇区擦除操作后，对剩余的块BLK1～BLKn进行块擦除操作，例如按照编号从小到大的顺序进行块擦除操作，或者也可以是按照其他预设的编号顺序，在此不作为限制。
在一个较佳的实施例中，步骤a1中，预定顺序可以为一随机顺序，依照随机顺序依次对芯片中除当前块以外的其他块进行块擦除操作。
在一个较佳的实施例中，每个块中的扇区的数量可以为16个，但也可以是其他数量。
在一个较佳的实施例中，每个块的存储容量可以为0.5MB，这仅为一种优选的情况，不应视为是对本发明的限制。
在一个较佳的实施例中，步骤b2中，预定策略为，对块进行编号，取除当前块以外的第1至第X块，当当前块的编号处于1至X中时，X＝第三预定数量+1，当当前块的编号不处于1至X中时，X＝第三预定数量；例如第三预定数量为3，且当前块的编号为2时，则对编号为1,3,4的块进行块擦除操作，此时X为4。
在一个较佳的实施例中，步骤b2中，预定策略为，对块进行编号，取除当前块以外的第X至第Y块，第Y块为多个块中的最后一块，当当前块的编号处于X至Y中时，Y-X＝第三预定数量，当当前块的编号不处于X至Y中时，Y-X＝第三预定数量-1；例如，当第三预定数量为3，块的总数为512时，若当前块的编号为4，则可以对编号为510,511,512的块进行块擦除操作，若当前块的编号为510，则可以对编号为509,511,512的块进行块擦除操作。
在一个较佳的实施例中，步骤b2中，预定策略为随机选择策略，采用随机选择策略选取第三预定数量的块，也可以是采用其他预定策略，例如选择剩余的块阵列中相邻的多个块，或者也可以是选择离散分布的多个块，或者其他预定策略。
通过说明和附图，给出了具体实施方式的特定结构的典型实施例，基于本发明精神，还可作其他的转换。尽管上述发明提出了现有的较佳实施例，然而，这些内容并不作为局限。
对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。
Claims (10)
1.一种耐用性测试方法，应用于一闪存；所述闪存包括一芯片，所述芯片包括多个块，每个所述块包括多个扇区；其特征在于，所述耐用性测试方法包括：
执行第一擦写操作第一预定数量次；
执行第二擦写操作第二预定数量次；以及
根据所有擦除操作的测试结果对所述闪存进行耐用性评估；
所述第一擦写操作包括：
步骤a1，取所述芯片中任意一块为当前块，对所述当前块中的每个所述扇区进行扇区擦除操作；
步骤a2，对所述芯片中除所述当前块以外的其他块按一预定顺序进行块擦除操作；
步骤a3，写所述芯片；
所述第二擦写操作包括：
步骤b1，对所述当前块执行扇区擦除操作；
步骤b2，于所述芯片中除所述当前块以外的其他块中以预定策略选取的第三预定数量的块，对被选取的所述块按所述预定顺序进行块擦除操作；
步骤b3，写所述步骤b2中被擦除的块。
2.根据权利要求1所述的耐用性测试方法，其特征在于，所述第一预定数量次为10k次。
3.根据权利要求1所述的耐用性测试方法，其特征在于，所述第二预定数量次为90k次。
4.根据权利要求1所述的耐用性测试方法，其特征在于，所述预定顺序为一编号顺序，依照所述编号顺序依次对所述芯片中除所述当前块以外的其他块进行所述块擦除操作。
5.根据权利要求1所述的耐用性测试方法，其特征在于，所述步骤a1中，所述预定顺序为一随机顺序，依照所述随机顺序依次对所述芯片中除所述当前块以外的其他块进行所述块擦除操作。
6.根据权利要求1所述的耐用性测试方法，其特征在于，每个所述块中的所述扇区的数量为16个。
7.根据权利要求1所述的耐用性测试方法，其特征在于，每个所述块的存储容量为0.5MB。
8.根据权利要求1所述的耐用性测试方法，其特征在于，所述步骤b2中，所述预定策略为，对所述块进行编号，取除所述当前块以外的第1至第X块，当所述当前块的编号处于1至X中时，X＝所述第三预定数量+1，当所述当前块的编号不处于1至X中时，X＝所述第三预定数量。
9.根据权利要求1所述的耐用性测试方法，其特征在于，所述步骤b2中，所述预定策略为，对所述块进行编号，取除所述当前块以外的第X至第Y块，所述第Y块为多个所述块中的最后一块，当所述当前块的编号处于X至Y中时，Y-X＝所述第三预定数量，当所述当前块的编号不处于X至Y中时，Y-X＝所述第三预定数量-1。
10.根据权利要求1所述的耐用性测试方法，其特征在于，所述步骤b2中，所述预定策略为随机选择策略，采用所述随机选择策略选取所述第三预定数量的块。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710567326.6A CN107346668B (zh) | 2017-07-12 | 2017-07-12 | 一种耐用性测试方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710567326.6A CN107346668B (zh) | 2017-07-12 | 2017-07-12 | 一种耐用性测试方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107346668A CN107346668A (zh) | 2017-11-14 |
| CN107346668B true CN107346668B (zh) | 2020-08-21 |
Family
ID=60258011
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710567326.6A Active CN107346668B (zh) | 2017-07-12 | 2017-07-12 | 一种耐用性测试方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107346668B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112464498B (zh) * | 2020-12-24 | 2021-11-09 | 芯天下技术股份有限公司 | 一种存储器的真实建模验证方法、装置、存储介质和终端 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006073151A (ja) * | 2004-09-06 | 2006-03-16 | Canon Inc | 不揮発性半導体記憶装置の書き換え耐久試験方法 |
| CN101529526A (zh) * | 2006-02-10 | 2009-09-09 | 晟碟以色列有限公司 | 用于估计和报告闪存盘存储器的预期寿命的方法 |
| CN103325424A (zh) * | 2012-03-23 | 2013-09-25 | 绿智慧流科技公司 | 闪存使用期限评估方法 |
| CN104376875A (zh) * | 2014-11-19 | 2015-02-25 | 华为数字技术（苏州）有限公司 | 存储设备寿命预测、确定方法及装置 |
| CN104464809A (zh) * | 2014-11-05 | 2015-03-25 | 武汉新芯集成电路制造有限公司 | 一种延长快闪存储器使用寿命的方法 |
| CN104658613A (zh) * | 2014-12-30 | 2015-05-27 | 中国电子科技集团公司第四十七研究所 | Eeprom耐久性试验方法及装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6948026B2 (en) * | 2001-08-24 | 2005-09-20 | Micron Technology, Inc. | Erase block management |
| US10430112B2 (en) * | 2014-12-22 | 2019-10-01 | Sandisk Technologies Llc | Memory block cycling based on memory wear or data retention |
-
2017
- 2017-07-12 CN CN201710567326.6A patent/CN107346668B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006073151A (ja) * | 2004-09-06 | 2006-03-16 | Canon Inc | 不揮発性半導体記憶装置の書き換え耐久試験方法 |
| CN101529526A (zh) * | 2006-02-10 | 2009-09-09 | 晟碟以色列有限公司 | 用于估计和报告闪存盘存储器的预期寿命的方法 |
| CN103325424A (zh) * | 2012-03-23 | 2013-09-25 | 绿智慧流科技公司 | 闪存使用期限评估方法 |
| CN104464809A (zh) * | 2014-11-05 | 2015-03-25 | 武汉新芯集成电路制造有限公司 | 一种延长快闪存储器使用寿命的方法 |
| CN104376875A (zh) * | 2014-11-19 | 2015-02-25 | 华为数字技术（苏州）有限公司 | 存储设备寿命预测、确定方法及装置 |
| CN104658613A (zh) * | 2014-12-30 | 2015-05-27 | 中国电子科技集团公司第四十七研究所 | Eeprom耐久性试验方法及装置 |
Non-Patent Citations (1)
| Title |
|---|
| 耐擦写能力测试评估中的样本数选取方法;简维廷;《半导体技术》;20091130;第34卷(第11期);第1114-1117页 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107346668A (zh) | 2017-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8910002B2 (en) | NAND flash-based storage device with built-in test-ahead for failure anticipation | |
| CN107644667B (zh) | 对用于各种工作负载的固态驱动器的内部预处理 | |
| US7283395B2 (en) | Memory device and method for operating the memory device | |
| US9015401B2 (en) | Selective purge of confidential data from a non-volatile memory | |
| US8909888B2 (en) | Secure erasure of data from a non-volatile memory | |
| CN108108810A (zh) | 包括非易失性存储器件的存储装置及访问方法 | |
| US8683118B2 (en) | Measure of health for writing to locations in flash | |
| US8995184B2 (en) | Adaptive operation of multi level cell memory | |
| JP4819951B2 (ja) | 初期プログラミング電圧の線形推定のための不揮発性メモリおよび方法 | |
| US7272758B2 (en) | Defective memory block identification in a memory device | |
| US9465537B2 (en) | Memory system and method of controlling memory system | |
| US9342401B2 (en) | Selective in-situ retouching of data in nonvolatile memory | |
| KR101434567B1 (ko) | 비휘발성 메모리의 맵핑 테이블 관리 장치 및 방법 | |
| US10545810B2 (en) | Method and apparatus for monitoring non-volatile memory read errors using background media scan | |
| CN109426441A (zh) | 数据储存装置以及其操作方法 | |
| US10176876B2 (en) | Memory control method and apparatus for programming and erasing areas | |
| TW201435898A (zh) | 非揮發性記憶體的管理 | |
| CN114283868A (zh) | 闪存芯片的可靠性测试方法、装置、电子设备及存储介质 | |
| CN107346668B (zh) | 一种耐用性测试方法 | |
| US10459836B2 (en) | Memory device and associated control method | |
| US9619325B2 (en) | Method for renewing data in order to increase the reliability of flash memories | |
| CN107680632B (zh) | 一种固态硬盘的寿命测试方法及装置 | |
| CN104217757B (zh) | 非易失性存储器的编程方法 | |
| US20140098610A1 (en) | Erased State Reading | |
| CN115309345B (zh) | nor flash的擦除方法、装置、设备及介质 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address |
Address after: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province Patentee after: Wuhan Xinxin Integrated Circuit Co.,Ltd. Country or region after: China Address before: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province Patentee before: Wuhan Xinxin Semiconductor Manufacturing Co.,Ltd. Country or region before: China |