CN104658613A - Eeprom耐久性试验方法及装置 - Google Patents

Abstract

本发明公开了一种EEPROM耐久性试验方法，包括：搭建矩阵结构；以“擦除-写入-读校验”为一轮测试周期对所有管位上的待测试EEPROM批量测试。针对现有EEPROM耐久性试验过程进行改进，省略“查空”步骤，引入并行操作，使得“擦除”、“写入”时实现全选操作，“读校验”时通过预处理直接产生校验结果，以实现列选操作。本发明还公开了一种EEPROM耐久性试验装置，包括：矩阵结构、中央处理器、逻辑控制电路、数据总线电路和锁存器。在“擦除-写入-读校验”的每个环节上尽量多的采用并行操作，有效节省时间和提高效率。

Description

EEPROM耐久性试验方法及装置

技术领域

本申请涉及EEPROM(Electrically Erasable Programmable Read-OnlyMemory，带电可擦可编程只读存储器)测试领域。

背景技术

EEPROM(带电可擦写可编程只读存储器)是用户可更改的只读存储器，其可通过高于普通电压的作用来擦除和重写。EEPROM耐久性是指器件承受反复擦写的能力，是表征器件性能的关键性指标，是可靠性研究和评估的一个重要分支。

耐久性试验非常费时，一次试验有时会达到数周，甚至更多。举一个28C040存储器进行10万次试验的例子：该片容量256K,即1024页，页写时间10ms,片擦除时间20ms。擦除和写入所消耗的时间：(20+10*1024)*100000ms＝1026*1000s.约为285小时。这里还未计入“读校验”及其他状态显示时间，而耐久试验过程一般为：擦除-查空-写入-读校验，如果是极限试验，耗时会更长。

因此，如何节省时间、提高效率，为可靠性评估及产品检验提供尺度，意义十分重大。

发明内容

本申请的目的之一是针对现有EEPROM耐久性试验过程进行改进，提供一种以矩阵结构批量作业的试验方法，省略“查空”步骤，引入并行操作，使得“擦除”、“写入”时实现全选操作，“读校验”时通过预处理直接产生校验结果，以实现列选操作。

本申请的另一目的是以上述试验方法为基础，提供一种EEPROM耐久性试验装置，在“擦除-写入-读校验”的每个环节上尽量多的采用并行操作，有效节省时间和提高效率。

根据本申请的一个方面，提供EEPROM耐久性试验方法，包括：

搭建M行N列的矩阵结构，具有M*N个用于插接待测试EEPROM的管位，每行N个管位引出一条局部数据总线，M≥2且为整数，N≥2且为整数；

以“擦除-写入-读校验”为一轮测试周期对所有管位上的待测试EEPROM批量测试，其中，

在“擦除”步骤中，对所有待测试EEPROM同时擦除，

在相邻两轮测试周期的“写入”步骤中，所有待测试EEPROM分别同时写入互为反码的两个写入数据。

根据上述方案，通过引入并行操作(使得“擦除”、“写入”时实现全选操作)，使用矩阵结构进行批量作业，有效节省时间。同时，通过引入互为反码的写入模型55H和AAH，去掉“查空”步骤，有效提高效率。

在一些实施例中，每轮的“读校验”步骤中，

将M路局部数据总线的数据与预存的写入数据比较，相等时输出高电平，不等时输出低电平；

整合M路局部数据总线的数据比较结果，得到M位数据，通过系统总线上传，以对一列待测试EEPROM同时进行读校验测试。从而通过在“读校验”时对局部数据总线的数据进行预处理，直接产生校验结果，以实现列选操作，大大提高了测试效率。

在一些实施例中，在试验暂停或停止后，单独选择一个待测试EEPROM进行“读显示”步骤。

在一些实施例中，所述M、N均为4。

在一些实施例中，所述互为反码的两个写入数据为55H和AAH。

根据本申请的另一个方面，提供EEPROM耐久性试验装置，包括：

由M*N个用于插接待测试EEPROM的管位构成的M行N列的矩阵结构，每行N个管位引出一条局部数据总线，M≥2且为整数，N≥2且为整数；

输出M个行选信号、N个列选信号以及使能信号的中央处理器；

根据所述行选信号、列选信号和使能信号对各管位实现单选、全选以及列选的逻辑控制电路，该逻辑控制电路根据所述使能信号对所选各管位上的待测试EEPROM进行读、写控制；

连接各局部数据总线和系统总线的数据总线电路，所述系统总线连接所述中央处理器；以及

连接所述系统总线且存储互为反码的两个写入数据的锁存器。

根据上述方案，通过矩阵结构、逻辑控制电路、锁存器等的结合，使得测试以“擦除-写入-读校验”为周期进行，省去了“查空”步骤，并且在每个环节上尽量多的采用并行操作，有效节省时间和提高效率。

在一些实施例中，还包括：

连接所述锁存器、系统总线以及各局部数据总线的读校验电路，该读校验电路将各局部数据总线的数据与预存于所述锁存器的写入数据比较，得到M位的比较结果，将该比较结果通过所述系统总线上传至所述中央处理器。通过增加读校验电路对局部数据总线的数据进行预处理，直接产生校验结果，实现“读校验”的列选操作，进一步提高了效率。

在一些实施例中，所述读校验电路包括：

将各局部数据总线的数据与预存于所述锁存器的写入数据进行比较的M个比较器，相等时输出高电平，不等时输出低电平；以及

将比较结果汇总得到M位数据，并通过所述系统总线传输给所述中央处理器的总线收发器。

在一些实施例中，所述M、N均为4。

在一些实施例中，所述互为反码的两个写入数据为55H和AAH。

附图说明

图1是本发明一实施方式的EEPROM耐久性试验方法的流程图；

图2是本发明一实施方式的EEPROM耐久性试验装置的结构图；

图3是图2所示EEPROM耐久性试验装置中4×4的矩阵结构的示意图；

图4是图2所示EEPROM耐久性试验装置的中央处理器的外围电路连接示意图；

图5是图2所示EEPROM耐久性试验装置中数据总线电路的电路图；

图6是图2所示EEPROM耐久性试验装置中逻辑控制电路第一部分的电路图；

图7是图2所示EEPROM耐久性试验装置中逻辑控制电路第二部分的电路图；

图8是图2所示EEPROM耐久性试验装置中逻辑控制电路第三部分的电路图；

图9是图2所示EEPROM耐久性试验装置中读校验电路的电路图。

具体实施方式

下面结合附图，对本发明的实施方式作详细说明。

根据本发明的方案，针对现有EEPROM耐久性试验过程“擦除-查空-写入-读校验”，去掉“查空”步骤，引入并行操作。请参阅图1，根据本发明一种实施方式的EEPROM耐久性试验方法包括如下步骤：

S1，以M*N个管位搭建M行N列的矩阵结构，管位用于插接待测试EEPROM，每行N个管位引出一条局部数据总线，M≥2且为整数，N≥2且为整数；M、N的大小根据实际试验需要，扩充受信号数量和电路驱动能力限制。本实施例中，M、N均为4(以下均以M、N＝4为例)。这样，可以通过4个行选信号和4个列选信号对矩阵结构上的16个管位进行全选、列选和单选。

S2，以“擦除-写入-读校验”为一轮测试周期对所有管位上的待测试EEPROM批量测试。具体地，包括：

S21，每轮测试周期的“擦除”步骤中，因为没有数据交换，16个管位可以并行操作，所以对所有待测试EEPROM同时擦除(全选)。

S22，每轮测试周期的“写入”步骤中，数据途经系统总线流向局部总线，16个管位可以在同一地址和控制信号下，实现同步写入(全选)。所以相邻两轮测试周期的“写入”步骤中，所有待测试EEPROM分别同时写入互为反码的两个写入数据(本实施例中，优选为55H和AAH)，即：一轮“写入”步骤中，所有待测试EEPROM每个字节全部写入55H；下一轮“写入”步骤中，所有待测试EEPROM每个字节全部写入AAH，相邻两轮互为反码。

通过引入特定数据模型55H(01010101B)和AAH(10101010B)，两者互为反码，再依据EEPROM只能将“1”写成“0”，而不是相反的特性，擦除和写入的不完整会在读校验中体现出来，所以“查空”步骤可以省略。

为了进一步提高效率，对“读校验”步骤进行预处理。

S23，每轮的“读校验”步骤中，将4路局部数据总线的数据与预存的写入数据比较，相等时输出高电平，不等时输出低电平；整合4路局部数据总线的数据比较结果，得到4位数据，通过系统总线上传，以对一列待测试EEPROM同时进行读校验测试(列选)。

“读校验”是数据读取和校验过程，常规做法是将存储器数据读到CPU(中央处理器)，再作比较处理。所有存储器依次串行操作，通过局部总线到系统总线传输数据。事实上，在“列选”状态下，4路局部总线可以同时读取4byte(32bit)数据，系统总线却不能同时上传。因此，在局部总线的出口，通过上述的硬件预处理直接产生校验结果(4byte转化为4bit)，再由系统总线上传CPU，同样符合“读校验”的初衷。

“读显示”步骤目的是查看存储器的具体内容，在试验暂停或停止后进行，偶尔为之。局部总线虽能并行(按列)读取数据却不能并行传输，每一时刻只能允许1个管位操作，采取“单选”。

综上，在各管位上分别插接待测试EEPROM，打开机器开关，选择试验的器件型号、次数、写入区域以及周期等输入信息，按“启动”键，开始“擦除-写入-读校验”循环操作并显示当前次数。接受“暂停”键和“停止”键。能有效节约时间和提高效率。

以上述试验方法为基础，根据本发明一实施例，请参阅图2，EEPROM耐久性试验装置，包括：M行N列的矩阵结构101、中央处理器102、逻辑控制电路103、数据总线电路104和锁存器105。

矩阵结构101由M*N个用于插接待测试EEPROM的管位构成，M≥2且为整数，N≥2且为整数，本实施例中，M、N＝4(以下均以M、N＝4为例)，如图3。每行4个管位引出一条局部数据总线DB1、DB2、DB3或DB4。

中央处理器102输出各个信号，包括4个行选信号BX1-BX4，4个列选信号CE1-CE4，使能信号/RD、/WR。还引出其他总线，如图4所示，包括8位I/O总线D0-D7，输出总线y0-y7、X1-X4。

数据总线电路104连接各局部数据总线DB1、DB2、DB3、DB4和系统总线DB。具体如图5所示，本实施例中，由四个74245芯片构成。系统总线DB连接中央处理器102。

逻辑控制电路103连接矩阵结构101、中央处理器102和数据总线电路104，根据行选信号、列选信号和使能信号对各管位实现单选、全选以及列选，同时根据使能信号/RD、/WR对各管位上的待测试EEPROM进行读、写控制。本实施例中，逻辑控制电路103由图6、图7和图8各自所示电路构成。G1-G4为4路局部总线开关信号，/RD为使能信号，也为局部总线方向信号；Gjy为状态总线开关信号。OE1-OE4由CE1-CE4与/RD合成，ST1、ST2由CPU的X1、X2端衍生，控制高压或感性器件。图8所示电路连接一个管位上的待测试EEPROM。所有逻辑控制电路103包括16个图8所示电路。/OE信号是28C64的输出使能端，通常取“0”和“1”状态，在擦除时为高压端，并且从逻辑“1”直接跳到+12v。在图8中集电极开路信号ST1(由X1产生)控制M2通断，当导通时OUT端具有+12v电压，当M2截止时，OUT输出由OE1控制，为逻辑电平。

BX1-BX4为行选信号，CE1-CE4为列选信号。/RD为高，默认为写。BX1-BX4及CE1-CE4全低为全选状态，对应“擦除”和“写入”。/RD为低，且BX1-BX4全为低，CE1-CE4仅有一个低时为列选状态，对应“读校验”。/RD为低，且BX1-BX4有一为低，CE1-CE4有一为低时，为单选状态，对应“读显示”。为了最大化工作效率，最优化方案是“擦除、写入时全选，读校验时列选，读显示时单选。

锁存器105连接系统总线DB且存储互为反码的写入数据(优选55H和AAH)，根据上面所述，互为反码的55H(01010101B)和AAH(10101010B)在相邻两轮“写入”中写入，将“查空”步骤省略。

针对“读校验”采取并行操作，增加读校验电路106。读校验电路106连接锁存器105、系统总线DB以及各局部数据总线DB1、DB2、DB3、DB4。本实施例中，如图9所示，读校验电路106包括4个比较器COM1、COM2、COM3、COM4和总线收发器U1。每个比较器由2片7485芯片构成，4路局部总线信号DB1，DB2，DB3，DB4通过各自的比较器COM1、COM2、COM3或COM4与锁存器105中的写入模型作比较，每一路产生一位结果信号，“1”为相同，“0”为不同，共4位结果通过总线收发器U1传至系统总线DB上，再传给中央处理器102。这样，通过预处理，四路32位数据就压缩为4位，其意义在于可同时对一列进行“读校验”，效率大为提高。方框内为第一路比较器COM1的详图。每片7485芯片为4位比较器，两片级联成8位比较器。输入端分别来自由锁存器105(74374芯片)锁存的写入数据与局部数据总线DB1的数据，只有两方数据完全相等时，Y1输出为“1”，否则，Y1输出“0”，在“读校验”周期下，读到的是硬件比较器直接产生的结果。读校验目的只判数据相等与否，不关心大小关系。

以上所述仅是本发明的一种实施方式，应当指出，对于本领域普通技术人员来说，在不脱离本发明创造构思的前提下，还可以做出若干相似的变形和改进，这些也应视为本发明的保护范围之内。

Claims (10)

1.一种EEPROM耐久性试验方法，其特征在于，包括：

搭建M行N列的矩阵结构，具有M*N个用于插接待测试EEPROM的管位，每行N个管位引出一条局部数据总线，M≥2且为整数，N≥2且为整数；

以“擦除-写入-读校验”为一轮测试周期对所有管位上的待测试EEPROM批量测试，其中，

在“擦除”步骤中，对所有待测试EEPROM同时擦除，

在相邻两轮测试周期的“写入”步骤中，所有待测试EEPROM分别同时写入互为反码的两个写入数据。

2.根据权利要求1所述的EEPROM耐久性试验方法，其特征在于，每轮的“读校验”步骤中，

将M路局部数据总线的数据与预存的写入数据比较，相等时输出高电平，不等时输出低电平；

整合M路局部数据总线的数据比较结果，得到M位数据，通过系统总线上传，以对一列待测试EEPROM同时进行读校验测试。

3.根据权利要求2所述的EEPROM耐久性试验方法，其特征在于，在试验暂停或停止后，单独选择一个待测试EEPROM进行“读显示”步骤。

4.根据权利要求2或3所述的EEPROM耐久性试验方法，其特征在于，所述M、N均为4。

5.根据权利要求1所述的EEPROM耐久性试验方法，其特征在于，所述互为反码的两个写入数据为55H和AAH。

6.一种EEPROM耐久性试验装置，其特征在于，包括：

由M*N个用于插接待测试EEPROM的管位构成的M行N列的矩阵结构(101)，每行N个管位引出一条局部数据总线，M≥2且为整数，N≥2且为整数；

输出M个行选信号、N个列选信号以及使能信号的中央处理器(102)；

根据所述行选信号、列选信号和使能信号对各管位实现单选、全选以及列选的逻辑控制电路(103)，该逻辑控制电路(103)根据所述使能信号对所选各管位上的待测试EEPROM进行读、写控制；

连接各局部数据总线和系统总线的数据总线电路(104)，所述系统总线连接所述中央处理器(102)；以及

连接所述系统总线且存储互为反码的两个写入数据的锁存器(105)。

7.根据权利要求6所述的EEPROM耐久性试验装置，其特征在于，还包括：

连接所述锁存器(105)、系统总线以及各局部数据总线的读校验电路(106)，该读校验电路(106)将各局部数据总线的数据与预存于所述锁存器(105)的写入数据比较，得到M位的比较结果，将该比较结果通过所述系统总线上传至所述中央处理器(102)。

8.根据权利要求7所述的EEPROM耐久性试验装置，其特征在于，所述读校验电路(105)包括：

将各局部数据总线的数据与预存于所述锁存器(105)的写入数据进行比较的M个比较器；以及

将比较结果汇总得到M位数据，并通过所述系统总线传输给所述中央处理器(102)的总线收发器。

9.根据权利要求6、7或8所述的EEPROM耐久性试验装置，其特征在于，所述M、N均为4。

10.根据权利要求6所述的EEPROM耐久性试验装置，其特征在于，所述互为反码的两个写入数据为55H和AAH。