CN109448774B - 快闪存储器干扰存储区位置的判定方法 - Google Patents

快闪存储器干扰存储区位置的判定方法 Download PDF

Info

Publication number
CN109448774B
CN109448774B CN201811197869.4A CN201811197869A CN109448774B CN 109448774 B CN109448774 B CN 109448774B CN 201811197869 A CN201811197869 A CN 201811197869A CN 109448774 B CN109448774 B CN 109448774B
Authority
CN
China
Prior art keywords
flash memory
data
storage area
sector
full
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811197869.4A
Other languages
English (en)
Other versions
CN109448774A (zh
Inventor
钱亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201811197869.4A priority Critical patent/CN109448774B/zh
Publication of CN109448774A publication Critical patent/CN109448774A/zh
Application granted granted Critical
Publication of CN109448774B publication Critical patent/CN109448774B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明提供一种快闪存储器干扰存储区位置的判定方法，以快闪存储器的扇区为单位逐个扇区进行耐久力循环测试，在每次循环测试前后监测快闪存储器的全阵列存储区中除了当前耐久力循环测试扇区之外的其它扇区的行或列数据是否一致，若不一致，则判定相应扇区的行或列存储区存在干扰。本发明能够查证快闪存储器存在干扰的存储区位置。

Description

快闪存储器干扰存储区位置的判定方法
技术领域
本发明涉及集成电路技术领域，特别涉及一种快闪存储器干扰存储区位置的判定方法。
背景技术
存储器为计算机系统的记忆设备，用来存放程序和数据。存储器大致可分为两大类：易失存储器和非易失存储器。易失存储器在系统关闭时立即失去存储在内的数据，它需要持续的电源供应以保持数据；非易失存储器在系统关闭或无电源供应时仍能保持数据，目前应用最为广泛的非易失存储器为闪存(Flash Memory)。对于快闪存储器而言，数据保持能力(Data Retention)、耐久力(Endurance)、干扰(Disturb)等是评价快闪存储器的可靠性(Reliability)的参数。目前，纳米级的快闪存储器例如90纳米尺寸的快闪存储器，在耐久力循环测试时，是将快闪存储器的全阵列存储区进行完整擦除数据、完整读取擦除数据、完整写入数据和完整读取写入数据的操作步骤，其在完整擦除数据和完整写入数据全阵列存储区时，会对其它行或列存储区会产生列干扰的问题，特别是在可靠性循环次数越多的情况下，干扰越明显。对快闪存储器进行复位后，干扰消失。从而导致无法查证快闪存储器在哪一行或列存储区存在干扰现象，因此，无法对相关行或列存储区的结构设计进行改善。
发明内容
本发明所要解决的技术问题是，提供了一种快闪存储器干扰存储区位置的判定方法，以查证快闪存储器存在干扰的存储区位置。
为了解决上述技术问题，本发明提供一种快闪存储器干扰存储区位置的判定方法，以快闪存储器的扇区为单位逐个扇区进行耐久力循环测试，在每次循环测试前后监测快闪存储器的全阵列存储区中除了当前耐久力循环测试扇区之外的其它扇区的行或列数据是否一致，若不一致，则判定相应扇区的行或列存储区存在干扰。
进一步的，本发明提供的快闪存储器干扰存储区位置的判定方法，其特征在于，所述耐久力循环测试的步骤依次包括：
对快闪存储器的某一扇区进行擦除数据的操作；
对快闪存储器的全阵列存储区进行读取数据的操作；
对快闪存储器擦除数据对应的扇区进行写入数据的操作；
读取快闪存储器的全阵列存储区进行读取数据的操作。
进一步的，本发明提供的快闪存储器干扰存储区位置的判定方法，其特征在于，所述耐久力循环测试的步骤依次包括：
对快闪存储器的某一扇区进行第一次擦除数据的操作；
对快闪存储器的全阵列存储区进行读取数据的操作；
对快闪存储器的第一次擦除数据对应的扇区进行写入第一数据的操作；
读取快闪存储器的全阵列存储区进行读取数据的操作；
对快闪存储器的写入第一数据对应的扇区进行第二次擦除数据的操作；
对快闪存储器的全阵列存储区进行读取数据的操作；
对快闪存储器的第二次擦除数据对应的扇区进行写入第二数据的操作；
读取快闪存储器的全阵列存储区进行读取数据的操作。
进一步的，本发明提供的快闪存储器干扰存储区位置的判定方法，其特征在于，所述在每次循环测试前后监测快闪存储器的全阵列存储区中除了当前测试扇区之外其它扇区的行或列数据是否一致的步骤包括：在快闪存储器的某一扇区进行擦除数据的前后，监测快闪存储器的全阵列存储区中除了当前耐久力循环测试扇区之外的其它扇区的行或列数据是否一致，若不一致，则判定相应扇区的行或该列存储区存在干扰。
进一步的，本发明提供的快闪存储器干扰存储区位置的判定方法，其特征在于，所述在每次循环测试前后监测快闪存储器的全阵列存储区中除了当前测试扇区之外其它扇区的行或列数据是否一致的步骤包括：在快闪存储器的某一扇区进行编程数据的前后，监测快闪存储器的全阵列存储区中除了当前耐久力循环测试扇区之外的其它扇区的行或列数据是否一致，若不一致，则判定相应扇区的行或该列存储区存在干扰。
进一步的，本发明提供的快闪存储器干扰存储区位置的判定方法，其特征在于，所述以快闪存储器的扇区为单位逐个扇区进行耐久力循环测试的步骤包括：对快闪存储器的某一扇区进行耐久力循环测试，直到快闪存储器的当前扇区达到耐久力循环测试的次数之后，结束对当前扇区的耐久力循环测试程序，执行下一扇区的耐久力循环测试程序，直到所有扇区的耐久力循环测试完成后结束。
进一步的，本发明提供的快闪存储器干扰存储区位置的判定方法，其特征在于，在所述以快闪存储器的扇区为单位逐个扇区进行耐久力循环测试的步骤之前，还包括对快闪存储器的全阵列存储区进行初始化的步骤。
进一步的，本发明提供的快闪存储器干扰存储区位置的判定方法，其特征在于，所述对快闪存储器的全阵列存储区进行初始化的步骤包括：
对快闪存储器的全阵列存储区进行擦除数据的操作；
对快闪存储器的全阵列存储区进行读取擦除数据的操作；
对快闪存储器的全阵列存储区进行写入数据的操作；
读取快闪存储器的全阵列存储区进行读取写入数据的操作。
进一步的，本发明提供的快闪存储器干扰存储区位置的判定方法，其特征在于，所述快闪存储器为镜像分裂栅快闪存储器。
进一步的，本发明提供的快闪存储器干扰存储区位置的判定方法，其特征在于，所述快闪存储器为纳米级的快闪存储器。
与现有技术相比，本发明提供的快闪存储器干扰存储区位置的判定方法，其是对快闪存储器的全阵列存储区的耐久力循环测试方法的改进，将全阵列存储区耐久力循环测试缩小为扇区存储区的耐久力循环测试，然后在每次循环测试前后监测快闪存储器的全阵列存储区中除了当前耐久力循环测试扇区之外的其它扇区的行或列数据是否一致，若不一致，则判定相应扇区的行或列存储区存在干扰。即将当前扇区耐久力循环测试前后的全阵列存储区的数据进行比对，从而查证快闪存储器存在干扰的存储区的具体位置，找到存在干扰的行存储区或者列存储区。本领域技术人员可以针对存在干扰的行存储区或者列存储区进行分析，从而提出结构改善方案。
具体实施方式
本发明实施例提供一种快闪存储器干扰存储区位置的判定方法，具体包括：以快闪存储器的扇区为单位逐个扇区进行耐久力循环测试，在每次循环测试前后监测快闪存储器的全阵列存储区中除了当前耐久力循环测试扇区之外的其它扇区的行或列数据是否一致，若不一致，则判定相应扇区的行或列存储区存在干扰。
其中，所述耐久力循环测试的步骤包括单次编程方案和多次编程方案。
单次编程方案的步骤依次包括：
对快闪存储器的某一扇区进行擦除数据的操作；
对快闪存储器的全阵列存储区进行读取数据的操作；
对快闪存储器擦除数据对应的扇区进行写入数据的操作；
读取快闪存储器的全阵列存储区进行读取数据的操作。
多次编程方案的步骤依次包括：
对快闪存储器的某一扇区进行第一次擦除数据的操作；
对快闪存储器的全阵列存储区进行读取数据的操作；
对快闪存储器的第一次擦除数据对应的扇区进行写入第一数据的操作；第一数据包括但不限于CKBD。
读取快闪存储器的全阵列存储区进行读取数据的操作；
对快闪存储器的写入第一数据对应的扇区进行第二次擦除数据的操作；第二数据包括但不限于ICKBD。
对快闪存储器的全阵列存储区进行读取数据的操作；
对快闪存储器的第二次擦除数据对应的扇区进行写入第二数据的操作；
读取快闪存储器的全阵列存储区进行读取数据的操作。
在多次编程方案中，写入的第一数据与第二数据不相同。上述多次编程方案为二次编程方案，但不限于二次，还可以是三次、四次、五次等等，相邻两次一定程度的数据不相同，一方面为了与前次数据进行区分，另一方面是确定在后数据是否写入，避免相邻两次写入数据相同时，无法判断在后数据是否写入的问题。
多次编程方案相对于单次编程方案，在耐力久循环测试后，其快闪存储器的可靠性大于单次编程方案，其对快闪存储器的可靠性的判断更加准确。
其中，所述以快闪存储器的扇区为单位逐个扇区进行耐久力循环测试的步骤包括：对快闪存储器的某一扇区进行耐久力循环测试，直到快闪存储器的当前扇区达到耐久力循环测试的次数之后，结束对当前扇区的耐久力循环测试程序，执行下一扇区的耐久力循环测试程序，直到所有扇区的耐久力循环测试完成后结束。本发明实施例的耐久力循环测试的次数为10万次，但不限于10万次，可以根据实际需要进行调整。
本发明实施例提供的快闪存储器干扰存储区位置的判定方法，其是对快闪存储器的全阵列存储区的耐久力循环测试方法的改进，将全阵列存储区耐久力循环测试缩小为扇区存储区的耐久力循环测试，然后在每次循环测试前后监测快闪存储器的全阵列存储区中除了当前耐久力循环测试扇区之外的其它扇区的行或列数据是否一致，若不一致，则判定相应扇区的行或列存储区存在干扰。即将当前扇区耐久力循环测试前后的全阵列存储区的数据进行比对，从而查证快闪存储器存在干扰的存储区的具体位置，找到存在干扰的行存储区或者列存储区。本领域技术人员可以针对存在干扰的行存储区或者列存储区进行分析，从而提出结构改善方案。
本发明实施例提供的快闪存储器干扰存储区位置的判定方法，可以是擦除数据干扰判断，也可以是写入数据干扰判断。
其中，擦除数据干扰存储区位置的判断步骤包括：
在快闪存储器的某一扇区进行擦除数据的前后，监测快闪存储器的全阵列存储区中除了当前耐久力循环测试扇区之外的其它扇区的行或列数据是否一致，若不一致，则判定相应扇区的行或该列存储区存在干扰。
其中，写入数据干扰存储区位置的判断步骤包括：
在快闪存储器的某一扇区进行编程数据的前后，监测快闪存储器的全阵列存储区中除了当前耐久力循环测试扇区之外的其它扇区的行或列数据是否一致，若不一致，则判定相应扇区的行或该列存储区存在干扰。
本发明实施例提供擦除和写入数据判断干扰存储区位置的两种具体干扰方式，以为快闪存储器的结构改善提供有针对性意见。例如针对擦除数据干扰如何改善结构，针对定稿数据干扰如何改善结构等。
作为较佳的实施例，本发明实施例提供的快闪存储器干扰存储区位置的判定方法，在所述以快闪存储器的扇区为单位逐个扇区进行耐久力循环测试的步骤之前，还包括对快闪存储器的全阵列存储区进行初始化的步骤。其具体步骤依次包括：
对快闪存储器的全阵列存储区进行擦除数据的操作；
对快闪存储器的全阵列存储区进行读取擦除数据的操作；
对快闪存储器的全阵列存储区进行写入数据的操作；此时，写入数据包括但不限于CKBD。
读取快闪存储器的全阵列存储区进行读取写入数据的操作。
初始化可以进行一次，也可以进行多次。从而在扇区耐久力循环测试时，使各扇区的初始化数据更加稳定，以便于在扇区耐久力测试前后进行数据比对。
本发明实施例提供的快闪存储器干扰存储区位置的判定方法，所述快闪存储器为镜像分裂栅快闪存储器。
本发明实施例提供的快闪存储器干扰存储区位置的判定方法，所述快闪存储器为纳米级的快闪存储器，例如90纳米尺寸的快闪存储器。
本发明不限于上述具体实施方式，凡在本发明的保护范围之内所作出的各种变化和润饰，均在本发明的保护范围之内。

Claims (10)

1.一种快闪存储器干扰存储区位置的判定方法，其特征在于，以快闪存储器的扇区为单位逐个扇区进行耐久力循环测试，在每次循环测试前后监测快闪存储器的全阵列存储区中除了当前耐久力循环测试扇区之外的其它扇区的行或列数据是否一致，若不一致，则判定相应扇区的行或列存储区存在干扰。
2.如权利要求1所述的快闪存储器干扰存储区位置的判定方法，其特征在于，所述耐久力循环测试的步骤依次包括：
对快闪存储器的某一扇区进行擦除数据的操作；
对快闪存储器的全阵列存储区进行读取数据的操作；
对快闪存储器擦除数据对应的扇区进行写入数据的操作；
读取快闪存储器的全阵列存储区进行读取数据的操作。
3.如权利要求1所述的快闪存储器干扰存储区位置的判定方法，其特征在于，所述耐久力循环测试的步骤依次包括：
对快闪存储器的某一扇区进行第一次擦除数据的操作；
对快闪存储器的全阵列存储区进行读取数据的操作；
对快闪存储器的第一次擦除数据对应的扇区进行写入第一数据的操作；
读取快闪存储器的全阵列存储区进行读取数据的操作；
对快闪存储器的写入第一数据对应的扇区进行第二次擦除数据的操作；
对快闪存储器的全阵列存储区进行读取数据的操作；
对快闪存储器的第二次擦除数据对应的扇区进行写入第二数据的操作；
读取快闪存储器的全阵列存储区进行读取数据的操作。
4.如权利要求2或3所述的快闪存储器干扰存储区位置的判定方法，其特征在于，所述在每次循环测试前后监测快闪存储器的全阵列存储区中除了当前测试扇区之外其它扇区的行或列数据是否一致的步骤包括：
在快闪存储器的某一扇区进行擦除数据的前后，监测快闪存储器的全阵列存储区中除了当前耐久力循环测试扇区之外的其它扇区的行或列数据是否一致，若不一致，则判定相应扇区的行或该列存储区存在干扰。
5.如权利要求2或3所述的快闪存储器干扰存储区位置的判定方法，其特征在于，所述在每次循环测试前后监测快闪存储器的全阵列存储区中除了当前测试扇区之外其它扇区的行或列数据是否一致的步骤包括：
在快闪存储器的某一扇区进行编程数据的前后，监测快闪存储器的全阵列存储区中除了当前耐久力循环测试扇区之外的其它扇区的行或列数据是否一致，若不一致，则判定相应扇区的行或该列存储区存在干扰。
6.如权利要求1所述的快闪存储器干扰存储区位置的判定方法，其特征在于，所述以快闪存储器的扇区为单位逐个扇区进行耐久力循环测试的步骤包括：
对快闪存储器的某一扇区进行耐久力循环测试，直到快闪存储器的当前扇区达到耐久力循环测试的次数之后，结束对当前扇区的耐久力循环测试程序，执行下一扇区的耐久力循环测试程序，直到所有扇区的耐久力循环测试完成后结束。
7.如权利要求1所述的快闪存储器干扰存储区位置的判定方法，其特征在于，在所述以快闪存储器的扇区为单位逐个扇区进行耐久力循环测试的步骤之前，还包括对快闪存储器的全阵列存储区进行初始化的步骤。
8.如权利要求7所述的快闪存储器干扰存储区位置的判定方法，其特征在于，所述对快闪存储器的全阵列存储区进行初始化的步骤包括：
对快闪存储器的全阵列存储区进行擦除数据的操作；
对快闪存储器的全阵列存储区进行读取擦除数据的操作；
对快闪存储器的全阵列存储区进行写入数据的操作；
读取快闪存储器的全阵列存储区进行读取写入数据的操作。
9.如权利要求1所述的快闪存储器干扰存储区位置的判定方法，其特征在于，所述快闪存储器为镜像分裂栅快闪存储器。
10.如权利要求1所述的快闪存储器干扰存储区位置的判定方法，其特征在于，所述快闪存储器为纳米级的快闪存储器。
CN201811197869.4A 2018-10-15 2018-10-15 快闪存储器干扰存储区位置的判定方法 Active CN109448774B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811197869.4A CN109448774B (zh) 2018-10-15 2018-10-15 快闪存储器干扰存储区位置的判定方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811197869.4A CN109448774B (zh) 2018-10-15 2018-10-15 快闪存储器干扰存储区位置的判定方法

Publications (2)

Publication Number Publication Date
CN109448774A CN109448774A (zh) 2019-03-08
CN109448774B true CN109448774B (zh) 2021-03-19

Family

ID=65546372

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811197869.4A Active CN109448774B (zh) 2018-10-15 2018-10-15 快闪存储器干扰存储区位置的判定方法

Country Status (1)

Country Link
CN (1) CN109448774B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101630534A (zh) * 2008-07-18 2010-01-20 中芯国际集成电路制造(上海)有限公司 非易失性存储器可靠性的测试方法和装置
CN101770813A (zh) * 2008-12-31 2010-07-07 联咏科技股份有限公司 用于检测非易失式存储器的相邻区块干扰现象的检测方法
CN102436850A (zh) * 2011-11-30 2012-05-02 中国科学院微电子研究所 检测读取操作对临近单元干扰的方法
CN104658613A (zh) * 2014-12-30 2015-05-27 中国电子科技集团公司第四十七研究所 Eeprom耐久性试验方法及装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6381670B1 (en) * 1997-01-07 2002-04-30 Aplus Flash Technology, Inc. Flash memory array having maximum and minimum threshold voltage detection for eliminating over-erasure problem and enhancing write operation
CN101552037B (zh) * 2009-02-11 2012-12-26 北京兆易创新科技有限公司 一种非易失存储器的擦除方法及装置
CN101937721B (zh) * 2010-08-04 2012-12-19 武汉天喻信息产业股份有限公司 一种测试存储器件的方法
FR2977047B1 (fr) * 2011-06-22 2013-08-16 Starchip Procede de gestion de l'endurance de memoires non volatiles.
CN103824600B (zh) * 2014-03-05 2017-01-04 上海华虹宏力半导体制造有限公司 存储器测试方法及装置
CN108305663B (zh) * 2018-02-02 2021-04-06 上海华虹宏力半导体制造有限公司 Sonos闪存的干扰性测试方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101630534A (zh) * 2008-07-18 2010-01-20 中芯国际集成电路制造(上海)有限公司 非易失性存储器可靠性的测试方法和装置
CN101770813A (zh) * 2008-12-31 2010-07-07 联咏科技股份有限公司 用于检测非易失式存储器的相邻区块干扰现象的检测方法
CN102436850A (zh) * 2011-11-30 2012-05-02 中国科学院微电子研究所 检测读取操作对临近单元干扰的方法
CN104658613A (zh) * 2014-12-30 2015-05-27 中国电子科技集团公司第四十七研究所 Eeprom耐久性试验方法及装置

Also Published As

Publication number Publication date
CN109448774A (zh) 2019-03-08

Similar Documents

Publication Publication Date Title
KR101498009B1 (ko) 비휘발성 메모리 시스템에서 결함 블록 분리
KR100328615B1 (ko) 메모리 시험장치
US7610525B2 (en) Defective memory block identification in a memory device
US7843747B2 (en) System and method for better testability of OTP memory
US6981188B2 (en) Non-volatile memory device with self test
US7739560B2 (en) Nonvolatile semiconductor memory device and method of self-testing the same
US7275190B2 (en) Memory block quality identification in a memory device
US8201037B2 (en) Semiconductor integrated circuit and method for controlling semiconductor integrated circuit
CN103187102B (zh) 半导体存储器测试方法和半导体存储器
US20060227621A1 (en) Nonvolatile semiconductor memory including redundant cell for replacing defective cell
US9342401B2 (en) Selective in-situ retouching of data in nonvolatile memory
US9437311B1 (en) Flash memory apparatus and initialization method for programming operation thereof
US20130308402A1 (en) Test flow to detect a latent leaky bit of a non-volatile memory
KR100875294B1 (ko) 프로그래밍시 블럭단위의 상태 레지스터를 확인하는 플래시메모리와 그 방법
TWI651722B (zh) 半導體記憶裝置及其操作設定方法
US10459836B2 (en) Memory device and associated control method
Nakamura et al. Machine learning-based proactive data retention error screening in 1Xnm TLC NAND flash
CN109448774B (zh) 快闪存储器干扰存储区位置的判定方法
US9378829B2 (en) Non-volatile memory device with an EPLI comparator
US20180217893A1 (en) Memory device and control method thereof
JP2006351088A (ja) 半導体記憶装置の試験方法、試験プログラム及び半導体記憶装置
US7415646B1 (en) Page—EXE erase algorithm for flash memory
CN107346668B (zh) 一种耐用性测试方法
TWI571879B (zh) 快閃記憶體裝置及資料抹除方法
CN110838318A (zh) 提高存储器数据可靠性的方法和系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant