TW544686B - Method of managing a defect in a flash memory - Google Patents
Method of managing a defect in a flash memory Download PDFInfo
- Publication number
- TW544686B TW544686B TW090125317A TW90125317A TW544686B TW 544686 B TW544686 B TW 544686B TW 090125317 A TW090125317 A TW 090125317A TW 90125317 A TW90125317 A TW 90125317A TW 544686 B TW544686 B TW 544686B
- Authority
- TW
- Taiwan
- Prior art keywords
- actual
- error
- page
- information
- bit
- Prior art date
Links
- 230000015654 memory Effects 0.000 title claims abstract description 88
- 230000007547 defect Effects 0.000 title claims abstract description 25
- 238000000034 method Methods 0.000 title claims description 21
- 238000007726 management method Methods 0.000 claims description 46
- 239000002023 wood Substances 0.000 claims 1
- 230000000875 corresponding effect Effects 0.000 description 13
- 230000002079 cooperative effect Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 230000006870 function Effects 0.000 description 3
- 230000005055 memory storage Effects 0.000 description 3
- 230000004913 activation Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
- G11C29/816—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout for an application-specific layout
- G11C29/82—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout for an application-specific layout for EEPROMs
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/16—Protection against loss of memory contents
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
- G06F11/1024—Identification of the type of error
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Read Only Memory (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Description
544686 A7 B7 五、發明説明(j 經濟部智慧財產局員工消費合作社印製 本發明領域 本發明係關於可儲存1位元或多位元資訊在單一記憶 胞中之快閃記憶體的缺陷管理方法。 本發明背暑 使用快閃記憶體之儲存元件,其可即刻電氣地被刪除 及/或其是一種可重寫唯讀記憶體,該儲存元件被採用於可 攜帶之資訊設備、數位攝影機或類似者。一般,使用快閃 記憶體,特別是一種NAND型式快閃記憶體之儲存元件, 採用錯誤更正機構並且暫存實際頁管理資訊。其依據被暫 存管理資訊而決定是否一實際區塊可否被使用。實際頁是 用於規劃讀取資料之最小單元。實際區塊是用於淸除資料 之最小單元。該實際區塊包含多數個實際頁。 在實際頁和實際區塊之間的相關性展示於第1圖中。 多數個位元線BL(例如,4224個)被連接到用於規劃或讀取 資料之頁緩衝器1 0 1。多數個字組線WL被連接到解碼器 1 02。位元線BL和字組線WL以一種矩陣型式被提供。一 組記憶胞1 03被提供在每一位元線BL和字組線WL相交 處。實際頁是任意的字組線WL上面多數個記憶胞1 03之集 合。實際頁是用於規劃或讀取資料之最小單元。因此,如 果位元線BL之數目是4224,則實際頁之資料容量將是4224 位元。 實際區塊是在選擇閘極之間多數條字組線WL(例如,8 或1 6條)上之多數個記憶胞103的集合。實際區塊是用於淸 除資料之單位。因此,實際區塊是多數個實際頁(例如,8 請 先- 閲 讀 背 面· 之 注 意 事 項 再 訂 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 544686 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明説明(2 ) 或16個)之集合。如果位元線BL之數目是4224且字組線 WL之數目是8,則實際區塊之資料容量將是3 3 792(亦即 4224x8)位元。 習見地,使用快閃記憶體之儲存元件儲存例如資料被 刪除多少次或規劃被進行多少次之資訊。由於淸除或資料 規劃,被施加至記憶胞之作用的次數,被使用而作爲決定 是否禁止使用實際區塊之標準。而且,包含實際上已發生 錯誤之實際頁的實際區塊不允許被使用。 但是,如果被施加至記憶胞之作用或錯誤發生次數被 使用作爲決定是否禁止使用之標準的話,則有可能某種包 含實際頁之實際區塊的使用被禁止,即使該實際頁可採用 錯誤更正碼使用錯誤更正功能而有效地連續被使用。 假設,例如,一記憶體元件具有更正每實際頁2-位元 錯誤之功能。即使在資料讀取時間2-位元錯誤發生於實際 頁,這記憶體元件也可達成錯誤更正,並且其可能精確地 從這記憶體元件得到資料。因此,即使錯誤已發生,但包 含實際頁之實際區塊亦可有效地被使用。但是,習見地, 此種實際區塊被禁止使用。 而且,最近關注的是,可儲存多位元資料之一種多値 記憶胞。假設,例如,錯誤已發生在包含此種多値記憶胞 之快閃記憶體中一組實際頁的多位元中。在這情況中,必 須判斷是否已發生錯誤之位元爲被儲存在單一記憶胞中之 位元或它們散佈在多個記憶胞之上。 假設儲存元件可儲存2-位元資料在某一實際頁中並且 5 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請4-閱讀背*'之注意事項再填寫本頁)
544686 A7 B7 五、發明説明( 經濟部智慧財產局員工消費合作社印製 其可更正每實際頁之2-位元錯誤。在這情況中,如果2-位 元錯誤發生在某實際頁中並且,特別是,如果錯誤發生在 被儲存於實際頁相同記憶胞之2位元中,則錯誤可有效地 被更正。 此外,即使記憶胞在未來惡化,則錯誤僅可以發生在2 位元上面,除非一個新的錯誤發生在相同實際頁記憶胞中 之一組不同的位元上(或不同的位元組上)。因此,不必禁止 使用包含已發生2-位元錯誤之實際頁之實際區塊。 另一方面,如果1 -位元錯誤發生在相同實際頁中兩記 憶胞之各組上面,則已發生錯誤之兩組記憶胞在未來將可 能更惡化並且可能發生最大的4-位元錯誤。如果3-位元或 4-位元錯誤發生於相同實際頁上面,則不可能更正錯誤。在 這情況中,因此,必須禁止使用包含已發生錯誤的2-位元 實際頁之實際區塊。在多値記憶胞之情況中,除非嚴謹的 考慮已發生錯誤之多數個位元的位置,否則不可能精確地 判斷是否一實際區塊可被使用。 發明之槪要 本發明之一目的在提供一種快閃記憶體缺陷管理的方 法,其能夠依據已發生錯誤之記憶胞的位置以及其錯誤更 正能力而精確地判斷是否一實際區塊可被使用。 依據本發明之一論點,在儲存1 -位元資訊於單一記憶 胞中之快閃記憶體管理缺陷的方法中,其所包含之步驟 有:決定是否錯誤已發生,並且如果錯誤已發生,則決定 發生在一組實際頁中之一些錯誤;決定對應至該實際頁中 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 請 先- 閱 讀 背 面· 之 注 項 再 填 寫 本 頁 訂 544686 A7 B7 五、發明説明(4 ) (請先閲讀背面之注意事項再填寫本頁) 錯誤發生之多位元的記憶胞數目是否超出等於或小於可使 用一組錯誤更正碼而被更正之位元數目的一組預定數目; 以及禁止使用已被決定包含該記憶胞數目超出該預定數目 之該實際頁的實際區塊。 依據上述論點,如果已發生在相同實際頁之一些錯誤 超出可使用錯誤更正碼被更正的範圍,則決定不可更正的 錯誤發生’並且包含此種實際頁之實際區塊之使用被禁 止。因此’依據本發明,可更精確地判斷是否該實際區塊 可被使用。 依據本發明之另一論點,在單一記憶胞中儲存多位元 資訊之快閃記憶體的管理缺陷方法中,其所包含之步驟 有:決定是否錯誤已發生,並且如果錯誤已發生,則決定 發生在一組實際頁中之一些錯誤;決定包含對應至已在實 際頁中發生錯誤之多位元記憶胞的位元總共數目是否超出 等於或小於可使用錯誤更正碼被更正之位元數目的預定數 目;以及禁止已被決定包含該記憶胞數目超出預定數目之 實際頁之實際區塊的使用。 經濟部智慧財產局員工消費合作社印製 依據上述論點,在包含多値記憶胞之快閃記憶體的情 況中’如果被包含在對應至錯誤已發生於相同實際頁中之 記憶胞的總共位元數目超出可使用錯誤更正碼而被更正的 範圍,則決定不可更正的錯誤已發生,並且包含此種實際 頁之實際區塊之使用被禁止。因爲,如果該錯誤數目超出 可利用錯誤更正碼而被更正的範圍,則在未來錯誤發生的 可能性會更高。因此,依據本發明,可更精確地判斷該實 7 ^紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 544686 A7 B7 五、發明説明(5 ) 際區塊是否可被使用。 本發明之其他的目的和特點將可從下面參考附圖的說 明而更明顯。 圖形之說明 第1圖是一種解說圖,其展示在實際頁和實際塊之間 的相關性; 第2圖是一種方塊圖,其展示應用依據本發明之快閃 記憶體之管理缺陷方法的一組儲存元件結構之範例; 第3圖是一典型的圖形,其展示使用依據本發明之快 閃記憶體之管理缺陷方法的被儲存於實際頁中的資料結構 之一組範例; 第4圖是一組流程圖,其展示依據本發明之快閃記憶 體管理缺陷方法的一組範例; · 第5圖是一典型的圖形,其展示使用依據本發明之快 閃記憶體管理缺陷方法的被儲存於實際頁中之資料結構的 另一範例;以及 第6圖是一種圖形,其描述依據本發明之快閃記憶體 管理缺陷方法被應用至包含多値記憶胞之快閃記憶體的情 況。 較佳實施例之說明 本發明實施例在此之後將參考第2圖至第6圖而被詳 細說明。 第2圖是一種方塊圖,其展示依據本發明所提供之快 閃記憶體管理缺陷方法之儲存元件結構的一組範例。這儲 8 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁)
、tT -tf—. 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 544686 A7 _ B7 __ 五、發明説明(6 ) 存元件1包含主系統匯流排控制電路11、位址控制電路 12、資料控制電路13、錯誤更正碼產生電路(ECC/EDC)14 以及快閃記憶體1 5 a、1 5 b和1 5 c。雖然在圖形中被展示之 多數個快閃記憶體,但若僅有一個快閃記憶體已足夠。在 位址控制電路12、資料控制電路13、快閃記憶體15a、15b 和1 5 c以及錯誤更正碼產生電路丨4之間的信號通訊使用記 憶體匯流排1 6而達成。 錯誤更正碼產生電路1 4產生一組對應至在規劃時被儲 存於實際頁資料的錯誤更正碼。該錯誤更正碼與實際的資 料一起被暫存於實際頁的多餘部份中被準備的管理資訊儲 存區域。稍後將說明該有關的管理資訊儲存區域。 資料控制電路1 3控制錯誤更正碼產生電路1 4以產生 一組與從,例如,快閃記憶體15a所讀取之資料相關·的錯 誤更正碼(在此之後被稱爲”比較目標碼”)。當資料被讀取 時,資料控制電路1 3比較讀取資料之比較目標碼與在規劃 時被儲存作爲管理資訊之錯誤更正碼並且因而檢查是否有 錯誤。如果有錯誤,則資料控制電路1 3判斷是否該錯誤可 被更正,以及是否呈現錯誤的實際頁可被使用。此種判斷 結果經由主系統匯流排控制電路1 1以及主系統匯流排2而 被饋送至未展示出之主系統電腦。主系統電腦可以是任何 習見的熟知電腦。 第3圖是一種典型的圖形,其展示使用依據本發明快 閃記憶體管理缺陷方法之被儲存在實際頁中之資料結構的 一組範例。參考號碼2 1指示儲存實際資料的欄,參考號碼 9 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) ----------Φ------、玎------_ ** (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 544686 A7 _B7____ 五、發明説明(7 ) 22指示儲存錯誤更正碼的欄,參考文字23a以及23b指示 錯誤管理單元,參考號碼和24和25指示其他目的被使用 之欄。規劃時利用錯誤更正碼產生電路1 4所產生之錯誤更 正碼被儲存在錯誤更正碼欄22中。 各錯誤管理單元23a和23b對應至上述管理資訊儲存 區域並且包含一組行位置欄3 1、列位置欄32、以及錯誤發 生欄33。行位置欄3 1儲存用於指定發生錯誤之位元行位置 的資訊。列位置欄32儲存用於指定發生錯誤之位元列位置 的資訊。錯誤發生欄3 3儲存一組旗標,該旗標指示被儲存 在錯誤管理單元23a和23b中行位置以及列位置上面之資 訊是否有效。 如果被儲存在錯誤管理單元23a中之錯誤發生欄33之 値是,例如(零),其表示被儲存在行位置欄31中以及 被儲存在錯誤管理單元23a之列位置檔案32中的資訊是用 於指示錯誤已發生位置之有效資訊。如果被儲存在錯誤發 生欄33中之値是”1”,那表示被儲存在錯誤管理單元23a 中之資訊是無意義的。雖然此處提及,當被儲存在錯誤發 生欄33中之値是”0”時,被儲存在行位置欄3 1和列位置檔 案32中之資訊被採用而當作有效,並且當被儲存在錯誤發 生欄3 3之値是” 1 ”時,則當作無效,但其沒有特定的限制。 例如,當被儲存在錯誤發生欄3 3中之値是” 1 ”時,被儲存在 行位置欄3 1和列位置檔案32中之資訊可以被採用而作爲 有效’並且當被儲存在錯誤發生欄33中之値是”0”時,則作 爲無效。 10 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) I--------Φ------1T------ • * (請先閱讀背面之注意事項再填寫本頁) 544686 A7 B7 ___ 五、發明説明(8 ) (請先閱讀背面之注意事項再填寫本頁) 各錯誤管理單元23a和23b儲存關於錯誤已發生之位 置Γ錯誤發生位置π)之1-位元資訊。因此,如果錯誤更正碼 之錯誤更正能力是1位元,則一組錯誤管理單元被準備於 實際頁多餘的部份中。如果錯誤更正碼之錯誤更正能力是2 位元,如第3圖之展示,則最大的兩組錯誤管理單元2 3 a 和23b被準備。亦即,在一組實際頁中準備等於錯誤可被 更正之位元數目的最大數目之錯誤管理單元即已足夠。因 此’如果錯誤更正碼之錯誤更正能力是3位元,則一組、 兩組或三組錯誤管理單元可以被準備。 第4圖是一組範例之流程圖,其展示依據本發明之快 閃記憶體管理缺陷方法。當從儲存元件1開始讀取資料時, 儲存元件1被指示,經由主系統匯流排2,以讀取一組實際 頁。位址控制電路12選擇快閃記憶體1 5a,在其中存'在著 將被讀取之實際頁,並且輸出一組晶片引動信號CE至被選 擇的快閃記憶體。位址控制電路1 2同時也經由資料控制電 路1 3和記憶體匯流排1 6而傳送一組對應至用於讀取實際 頁之命令的資料樣型至快閃記憶體1 5a。 經濟部智慧財產局員工消費合作社印製 快閃記億體1 5 a,其依據經由記憶體匯流排1 6之晶片 引動信號CE而被選擇並且其接收實際頁讀取命令,輸出適 當的實際頁資料至資料控制電路1 3。在這時,除了輸出對 應的實際頁中的實際資料之外,被儲存在錯誤更正碼欄22 中之錯誤更正碼同時也被輸出(步驟S 1)。當實際的資料被 寫入實際頁時,這錯誤更正碼也被寫入錯誤更正碼欄22中。 資料控制電路1 3接收實際的資料以及錯誤更正碼並且 11 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) 544686 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明説明(9 ) 允許錯誤更正碼產生電路1 4產生一組對應至實際資料的錯 誤更正碼,亦即,一組比較目標碼。資料控制電路1 3接著 將比較目標碼與隨著實際資料在一起被接收的錯誤更正碼 加以比較並且因而檢查錯誤是否發生(步驟S2)。 如果錯誤檢查結果指示沒有錯誤發生(步驟S3顯示”否 ’’),則資料控制電路1 3經由主系統匯流排2供應實際的資 料至主系統,並且資料讀取操作在那裡結束。另一方面, 如果步驟3 3中之錯誤檢測結果指示錯誤已發生(步驟S3顯 示”是”),則資料控制電路1 3判斷是否錯誤可被更正(步驟 S4) 〇 如果錯誤是不可更正錯誤(步驟S4顯示”否”),則資料 控制電路1 3判斷包含已發生錯誤之實際頁之實際區塊無法 被使用並且從可被使用區域消除該實際頁(步驟S8y。而 且,資料控制電路1 3經由主系統匯流排2通知主系統,不 可更正錯誤已發生並且結束資料讀取。 如果在步驟S4之判斷展示錯誤是可更正錯誤(步驟S4 之”是π),則資料控制電路1 3指定錯誤確切發生之位置。資 料控制電路1 3比較關於錯誤確切發生之位置的資訊與被儲 存在行位置欄31和列位置欄32中的資訊,其中該行位置 欄3 1和列位置欄32被包含在對應的實際頁之各錯誤管理 單元23a和23b中(步驟S5)。 嚴格地說,資料控制電路1 3檢查其中錯誤已確切地發 生之位置是否符合被儲存在對應的實際頁之任何一個錯誤 管理單元23a或23b之行位置欄3 1和列位置欄32中的資 12 本紙張尺度適用中國國家標準(CNS ) A4規格(210x297公釐) ----------------IT -- (請先閱讀背面之注意事項再填寫本頁) 544686 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明説明(ίο ) 訊。換言之,資料控制電路1 3檢查其中錯誤已確切地發生 之位置是否已經被暫存。如果此種檢查結果指示其中錯誤 已確切地發生之位置已經被暫存(步驟S5中之’’位置被暫存 ”),則資料控制電路1 3使用從錯誤更正碼欄22被讀取之錯 誤更正碼而更正從實際頁被讀取的實際資料(錯誤發生者) 之錯誤。資料控制電路1 3供應錯誤已被更正之資料至主系 統。資料控制電路1 3同時也通知主系統一可更正錯誤已發 生。資料讀取操作於此結束。 但是,如果在步驟S5之檢查結果指示其中錯誤已確切 地發生之位置未被暫存(步驟S5中之”新的位置”),則資料 控制電路1 3判斷是否在對應的實際頁之錯誤管理單元23 a 或23b中有空間用於暫存這位置(步驟S6)。如果其決定在 錯誤管理單元23a和23b中沒有空間用於暫存該新的'位置 (步驟S6中之”否”),則資料控制電路13判斷包含已發生錯 誤之實際頁之實際區塊無法被使用並且從可被使用之區域 消除該實際區塊(步驟S8)。 在這情況中,雖然錯誤更正碼具有,例如,2-位元之錯 誤更正能力,當在錯誤管理單元中沒有空間用於暫存新的 位置時,那表示在相同實際頁中之錯誤已發生於第三位 元。換言之,此種實際頁具有高可能性,使得在未來其之 錯誤數目將超過錯誤更正碼之更正能力(亦即2位元)。因 此,此種實際頁被消除。 另一方面’如果在步驟S6中決定在錯誤管理單元中有 空間可用於暫存新的位置(步驟S6中之’’是”),則資料控制 13 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) I-------------^------#1 f Μ (請先閱讀背面之注意事項再填寫本頁) 544686 經濟部智慧財產局員工消費合作社印製 Α7 Β7 五、發明説明(ll ) 電路13暫存關於在對應的實際頁之錯誤管理單元23a(或 23b)中這位置之行位置資訊和列位置資訊(步驟S7)。資料 控制電路1 3供應錯誤已被更正之實際資料至主系統。而 且,資料控制電路1 3通知主系統一可更正之錯誤已發生。 資料讀取操作於此結束。 第5圖是一種典型的圖形,其展示使用依據本發明快 閃記憶體管理缺陷之方法的被儲存在實際頁之資料結構的 另一範例。如果快閃記憶體包含可儲存多位元資訊之多値 記憶胞,則這資料結構被使用。第5圖展示之資料結構不 同於第3圖,其中各錯誤管理單元23a和23b具有一區域 數目欄34。其餘構成元件是相同於第3圖展示的那些資料 結構。因此,如第3圖之相同的構成元件以相同參考號碼 或文字被表示並且其說明將被略過。 一組區域數目被儲存在區域數目欄34中。這區域數目 是用於管理在記憶胞單元中錯誤發生之位置的資訊並且不 同的區域數目被指定至各分別的記憶胞。因此,被儲存在 相同記憶胞中之多數個位元將具有相同區域數目。如果錯 誤發生,則錯誤發生位置利用區域數目而被指定。 假設,例如,2-位元錯誤已發生在能夠於單一記憶胞中 儲存2-位元資料之儲存元件的某一實際頁中。接著,如同 於第6圖展示之範例1的缺陷情況,該位元將具有對應至 錯誤已發生之位元位置(亦即”0"和”1")的相同區域數目(亦 即π〇”)。另一方面,如同於第6圖展示之範例2的缺陷情況, 該位元將具有對應至錯誤已發生之位元位置(亦即"1”和”2”) 14 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) I-------- (請先閱讀背面之注意事項存填寫本頁) 經濟部智慧財產局員工消費合作社印製 544686 A7 B7 五、發明説明(12 ) 的不同區域數目(亦即”〇”和’’ Γ’)。 假設用於更正每實際頁之2位元錯誤的功能被提供。 在這情況中,如果已發生錯誤之2-位元是可更正,則該錯 誤可使用缺陷範例1和2兩者之錯誤更正碼而被更正。在 缺陷範例1情況中沒有問題產生。但是,在缺陷範例2情 況中’可看出保有兩組fe胞(具有區域數目Μ Οπ和π 1π)特性 之資料惡化。因此,在未來有可能錯誤發生上升至4位元。 因此,如果錯誤發生於具有如同於缺陷範例2情況之 不同區域數目的記憶胞,則資料控制電路1 3判斷包含已發 生錯誤之實際頁之實際區塊無法被使用,如上述不可更正 錯誤發生之情況。在這情況中,資料控制電路1 3從可被使 用區域消除此種實際頁並且通知主系統,一種不可更正之 錯誤已發生。另一方面,如果錯誤已發生在具有如同·5令缺 陷範例1情況之相同區域數目的位元上面,則資料控制電 路1 3暫存其中錯誤發生之位置,如果錯誤管理單元23 a或 23b具有用於暫存此種位置之空間的話,並且通知主系統一 種可更正的錯誤已發生。 依據上面所說明之實施例,用於儲存錯誤實際發生位 置之資訊的錯誤管理單元23a和23b被準備。此種錯誤管 理單元之數目等於2,其等於可使用錯誤更正碼被更正之位 元數目。如果錯誤已發生在相同實際頁之實際位置的數目 超出被準備之錯誤管理單元的數目,則決定不可更正的錯 誤已發生並且包含此種實際頁之實際區塊之使用被禁止。 因此’可更精確地判斷是否一實際區塊可被使用。 15 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) I--------Φ------、訂-------#1 f· (請先閱讀背面之注意事項再填寫本頁) 544686 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明説明(π ) 進一步地,在快閃記憶體包含多値記憶胞之情況中, 並且如果被包含在對應至多數個錯誤已發生於相同實際頁 中之記憶胞的總共位元數目超出被準備之錯誤管理單元的 數目,則決定一種不可更正的錯誤已發生並且包含此種實 際頁之實際區塊之使用被禁止。這是因爲,在未來錯誤可 能發生之數目將超過錯誤可使用錯誤更正碼被更正之數目 的可能性高。因此,可更精確地判斷是否該實際區塊可被 使用。 錯誤更正碼具有一種2-位元更正能力的情況已被說 明。但是,本發明並不被限定於這種情況。換言之,本發 明同時也可應用於其中錯誤更正碼具有3位元或更多之更 正能力的情況。進一步地,如多値記憶胞之範例,其已在 上面說明2_位元資訊可被儲存在相同記憶胞。但是,本發 明也可應用於其中3位元或更多之資訊可被儲存在相同記 憶胞之情況。相似地,被提供在一組實際頁的錯誤管理單 元數目可能較小於可使用錯誤更正碼被更正之位元數目。 進一步地,依據上述之實施例,區域數目在多値記憶 胞範例中被指定。但是,本發明並不受限定於這情況。其 同時也可能依據被儲存在相同記憶胞中之位元數目而判斷 錯誤發生之位元是否被包含在相同記憶胞中或被散佈在兩 組或多組記憶胞之上。在這情況中,不需要提供區域數目, 並且也不必提供在實際頁中之區域數目攔。 依據本發明,根據錯誤之實際位置資訊、可使用錯誤 更正碼被更正之位元數目、以及可被儲存在一組記憶胞中 16 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) _________________丁______ ----------- f·· (請先閱讀背面之注意事項再填寫本頁) 544686 A7 B7___ 五、發明説明(14 ) 之位元數目,而決定發生在相同實際頁之錯誤是否可被更 正或不可被更正。而且,如果錯誤不可被更正,則包含此 種實際頁之實際區塊之使用被禁止。因此,可更精確地判 斷是否一組實際區塊可被使用。 雖然本發明已針對相關之特定實施例加以說明以便完 全並且淸楚地揭示,所附之申請專利範圍並不因此受限 定,且熟習本技術者可明白,本發明可有各種的修改及不 同的構造而不脫離此處說明之本發明的基本精神。 ----------Φ------1T------卿 *« (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) r 544686 A7 B7 五、發明説明(15 ) 元件標號對照表 1……儲存元件 2......主系統匯流排 11 ......主系統匯流排控制電路 12 ......位址控制電路 13……資料控制電路 14……錯誤更正碼產生電路 15a、15b、15c……快閃記憶體 21……儲存實際資料欄 22……儲存錯誤更正碼欄 23a、23b……錯誤管理單元 24、25……其他目的使用欄 31……行位置欄 32……列位置欄 04®ί 曰13、 生目 發數 誤域 錯區 ---------IT ▼ Μ (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 器 衝器胞 緩碼憶 頁解記 8 11 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ 297公釐)
Claims (1)
- 544686 A8 B8 C8 D8 經滴部智慧財4^;M工消費合作社印製 i六、申請專利範圍 | j 1. 一種快閃記憶體缺陷管理方法,該快閃記憶體在單 Ϊ i 一記憶胞中儲存卜位元資訊,該方法包含之步驟有: | 決定是否錯誤發生,並且如果錯誤發生,則決定一些錯 i 誤發生於一組實際頁中; 決定對應至該實際頁中錯誤發生之多位元的記憶胞數 1 目是否超出等於或小於可使用一組錯誤更正碼而被更正之 位元數目的一組預定數目;並且 禁止使用包含已決定記憶胞數目超出該預定數目之該 實際頁的實際區塊。 2. 依據申請專利範圍第1項之方法,其進一步地包含 步驟以便儲存指示錯誤發生之位元實際位置的資訊,以及實 際的資料,於該實際頁之一組多餘的部份內。 3 . 依據申請專利範圍第2項之方法,進一步地包含的 步驟有: 檢查,如果在資料讀取時錯誤發生,是否錯誤發生之位 元實際位置上面之資訊符合於被儲存在該實際頁之該多餘 部份中之資訊,其中該實際位置上面之資訊是一組指示錯誤 發生位元實際位置的資訊;並且 如果該實際位置上面之資訊符合在該實際頁之該多餘 部份中之資訊,則判斷該錯誤可使用錯誤更正碼而被更正。 4. 依據申請專利範圍第2項之方法,進一步地包含之 步驟有: 檢查,如果在資料讀取時新的錯誤發生,該實際頁之該 多餘部份中是否有空間供儲存錯誤發生位元之實際位置上 I紙張尺度適用中國國家標準(CNs ) a4規格(21〇χ 297^釐1 (請先閱讀背面之注意事項再填寫本頁) 訂 544686 經濟部智慧財4^7:¾工消費合作社印製 申請專利範圍 面的資訊; 如果決定該多餘部份中有空間,則儲存錯誤發生位元之 實際位置上面的資訊於該多餘的部份中,並且判斷該錯誤可 使用錯誤更正碼而被更正。 5 . 依據申請專利範圍第2項之方法,其進一步地包含 之步驟有: 檢查,如果在資料讀取時有新的錯誤發生,該實際頁之 該多餘部份中是否有空間供儲存錯誤發生位元之實際位置 上面的資訊; 如果決定該多餘部份中沒有空間,則判斷一組無法回復 缺陷被產生,並且禁止使用包含該實際頁之該實際區塊。 6. —種快閃記憶體缺陷管理方法,該快閃記憶體在單 一記憶胞中儲存多位元資訊,該方法包含之步驟有= 決定是否錯誤發生,並且如果錯誤發生,則決定一些錯 誤發生於一組實際頁中; 決定包含於記憶胞中對應至該實際頁中錯誤發生之多 位元的總共位元數目是否超出等於或小於可使用一組錯誤 更正碼而被更正之位元數目的一組預定數目;並且 禁止使用包含已決定記憶胞數目超出該預定數目之該 實際頁的實際區塊。 7. 依據申請專利範圍第6項之方法’進一步地包含步 驟以便儲存指示錯誤發生之位元實際位置的資訊,以及實際 的資料,於該實際頁之一組多餘的部份內。 8. 依據申請專利範圍第7項之方法’進一步地包含之 _________-29- 木紙張义度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁) 、1T 544686 A8 B8 C8 D8 六、申請專利範圍 經濟部智慧財4-^7:¾工消費合作社印製 步驟有: 檢查,如果在資料讀取時錯誤發生,是否錯誤發生之位 元實際位置上面之資訊符合於被儲存在該實際頁之該多餘 部份中的資訊,其中該實際位置上面的資訊是一組指示錯誤 發生位元之實際位置的資訊;並且 如果該實際位置上面之資訊符合在該實際頁之該多餘 部份中之資訊,則判斷該錯誤可使用錯誤更正碼而被更正。 9 · 依據申請專利範圍第7項之方法,進一步地包含之 步驟有: 檢查,如果在資料讀取時新的錯誤發生,該實際頁之該 多餘部份中是否有空間供儲存錯誤發生位元之實際位置上 面的資訊; 如果決定該多餘部份中有空間,則儲存錯誤發生位元之 實際位置上面的資訊於該多餘的部份中,並且判斷該錯誤可 使用錯誤更正碼而被更正。 1 〇.依據申請專利範圍第7項之方法,其進一步地包含 之步驟有: 檢查,如果在資料讀取時一組新的錯誤發生,該實際頁 之該多餘部份中是否有空間供儲存錯誤發生位元之實際位 置上面的資訊; 如果決定該多餘部份中沒有空間,則判斷一組無法回復 缺陷被產生,並且禁止使用包含該實際頁之該實際區塊。 (請先閱讀背面之注意事項再填寫本頁) 、1T 太紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000325024A JP4323707B2 (ja) | 2000-10-25 | 2000-10-25 | フラッシュメモリの欠陥管理方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW544686B true TW544686B (en) | 2003-08-01 |
Family
ID=18802465
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW090125317A TW544686B (en) | 2000-10-25 | 2001-10-12 | Method of managing a defect in a flash memory |
Country Status (4)
Country | Link |
---|---|
US (2) | US6549459B2 (zh) |
JP (1) | JP4323707B2 (zh) |
KR (1) | KR100781952B1 (zh) |
TW (1) | TW544686B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI382422B (zh) * | 2008-07-11 | 2013-01-11 | Genesys Logic Inc | 根據錯誤更正碼更新快閃記憶體之資料頁面之儲存裝置與方法 |
Families Citing this family (80)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101460240B1 (ko) * | 2008-06-13 | 2014-11-21 | 삼성전자주식회사 | 메모리 기반 저장 장치 및 그것의 블록 관리 기법 |
US5657332A (en) * | 1992-05-20 | 1997-08-12 | Sandisk Corporation | Soft errors handling in EEPROM devices |
US7093188B2 (en) * | 2002-04-05 | 2006-08-15 | Alion Science And Technology Corp. | Decoding method and apparatus |
KR20040023843A (ko) * | 2002-09-12 | 2004-03-20 | 삼성전기주식회사 | 메모리의 결함 처리 장치 및 그 방법 |
US7012835B2 (en) * | 2003-10-03 | 2006-03-14 | Sandisk Corporation | Flash memory data correction and scrub techniques |
KR100719380B1 (ko) * | 2006-03-31 | 2007-05-18 | 삼성전자주식회사 | 향상된 신뢰성 특성을 갖는 다치 플래시 메모리 장치 및그것을 포함한 메모리 시스템 |
US7881133B2 (en) * | 2003-11-11 | 2011-02-01 | Samsung Electronics Co., Ltd. | Method of managing a flash memory and the flash memory |
JP4357305B2 (ja) * | 2004-01-09 | 2009-11-04 | 株式会社バッファロー | 外部記憶装置 |
JP4722839B2 (ja) * | 2004-05-19 | 2011-07-13 | パナソニック株式会社 | メモリ制御回路、不揮発性記憶装置及びメモリ制御方法 |
KR100572328B1 (ko) | 2004-07-16 | 2006-04-18 | 삼성전자주식회사 | 배드 블록 관리부를 포함하는 플래시 메모리 시스템 |
JP2006048777A (ja) * | 2004-08-02 | 2006-02-16 | Toshiba Corp | Nandフラッシュメモリおよびデータ書き込み方法 |
KR101174936B1 (ko) * | 2004-10-14 | 2012-08-17 | 주식회사 아도반테스토 | 오류 정정 부호가 부가된 데이터열을 기억하는 피시험메모리를 시험하는 시험 장치 및 시험 방법 |
JP4261462B2 (ja) * | 2004-11-05 | 2009-04-30 | 株式会社東芝 | 不揮発性メモリシステム |
JP4261461B2 (ja) * | 2004-11-05 | 2009-04-30 | 株式会社東芝 | 半導体集積回路装置、及びそれを用いた不揮発性メモリシステム |
JP4332108B2 (ja) * | 2004-12-28 | 2009-09-16 | Tdk株式会社 | メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 |
JP2007011872A (ja) * | 2005-07-01 | 2007-01-18 | Toshiba Corp | メモリカードとその制御方法 |
JP4991131B2 (ja) * | 2005-08-12 | 2012-08-01 | 株式会社東芝 | 半導体記憶装置 |
JP4569416B2 (ja) * | 2005-08-19 | 2010-10-27 | 日本電気株式会社 | 半導体記憶装置 |
JP4413840B2 (ja) | 2005-09-20 | 2010-02-10 | 株式会社東芝 | 記憶媒体再生装置、記憶媒体再生方法および記憶媒体再生プログラム |
JP4761910B2 (ja) * | 2005-10-05 | 2011-08-31 | 株式会社東芝 | 不揮発性半導体記憶装置及びそれを用いた不揮発性メモリシステム |
US7681109B2 (en) * | 2005-10-13 | 2010-03-16 | Ramot At Tel Aviv University Ltd. | Method of error correction in MBC flash memory |
EP1952290B1 (en) * | 2005-10-17 | 2011-11-23 | Ramot at Tel-Aviv University Ltd. | Probabilistic error correction in multi-bit-per-cell flash memory |
US7526715B2 (en) * | 2005-10-17 | 2009-04-28 | Ramot At Tel Aviv University Ltd. | Probabilistic error correction in multi-bit-per-cell flash memory |
US20070234143A1 (en) * | 2006-01-25 | 2007-10-04 | Samsung Electronics Co., Ltd. | Semiconductor memory devices and methods of testing for failed bits of semiconductor memory devices |
US7428180B2 (en) | 2006-01-25 | 2008-09-23 | Samsung Electronics Co., Ltd. | Semiconductor memory devices and methods of testing for failed bits of semiconductor memory devices |
JP4864006B2 (ja) * | 2006-04-06 | 2012-01-25 | 株式会社アドバンテスト | 試験装置および試験方法 |
US7707481B2 (en) * | 2006-05-16 | 2010-04-27 | Pitney Bowes Inc. | System and method for efficient uncorrectable error detection in flash memory |
JP4908083B2 (ja) * | 2006-06-30 | 2012-04-04 | 株式会社東芝 | メモリコントローラ |
US7355892B2 (en) * | 2006-06-30 | 2008-04-08 | Sandisk Corporation | Partial page fail bit detection in flash memory devices |
US7304893B1 (en) | 2006-06-30 | 2007-12-04 | Sandisk Corporation | Method of partial page fail bit detection in flash memory devices |
KR100755718B1 (ko) | 2006-09-04 | 2007-09-05 | 삼성전자주식회사 | 멀티 레벨 셀 플래시 메모리에서 런-타임 배드 블록 관리를위한 장치 및 방법 |
US7886204B2 (en) * | 2006-09-27 | 2011-02-08 | Sandisk Corporation | Methods of cell population distribution assisted read margining |
US7716538B2 (en) | 2006-09-27 | 2010-05-11 | Sandisk Corporation | Memory with cell population distribution assisted read margining |
KR100843135B1 (ko) | 2006-11-20 | 2008-07-02 | 삼성전자주식회사 | 비휘발성 메모리 관리 방법 및 장치 |
EP2095234B1 (en) * | 2006-11-21 | 2014-04-09 | Freescale Semiconductor, Inc. | Memory system with ecc-unit and further processing arrangement |
JP4901459B2 (ja) | 2006-12-26 | 2012-03-21 | 株式会社東芝 | 半導体記憶装置 |
KR100799688B1 (ko) * | 2007-01-03 | 2008-02-01 | 삼성전자주식회사 | 백업 회로를 갖는 메모리 시스템 및 그것의 프로그램 방법 |
US8122319B2 (en) * | 2007-01-24 | 2012-02-21 | Charles I. Peddle | Page-based failure management for flash memory |
KR100895065B1 (ko) | 2007-03-26 | 2009-05-04 | 삼성전자주식회사 | 리페어 데이터의 신뢰성을 높일 수 있는 플래시 메모리장치 및 그것의 리페어 방법 |
JP5029883B2 (ja) * | 2007-05-17 | 2012-09-19 | 横河電機株式会社 | 半導体試験装置 |
US7747903B2 (en) * | 2007-07-09 | 2010-06-29 | Micron Technology, Inc. | Error correction for memory |
KR101466698B1 (ko) * | 2008-02-19 | 2014-11-28 | 삼성전자주식회사 | 메모리 장치 및 메모리 데이터 읽기 방법 |
KR101506655B1 (ko) | 2008-05-15 | 2015-03-30 | 삼성전자주식회사 | 메모리 장치 및 메모리 데이터 오류 관리 방법 |
US8458536B2 (en) | 2008-07-17 | 2013-06-04 | Marvell World Trade Ltd. | Data recovery in solid state memory devices |
US7996736B2 (en) * | 2008-10-26 | 2011-08-09 | Sandisk 3D Llc | Bad page marking strategy for fast readout in memory |
US8291297B2 (en) * | 2008-12-18 | 2012-10-16 | Intel Corporation | Data error recovery in non-volatile memory |
US8054691B2 (en) | 2009-06-26 | 2011-11-08 | Sandisk Technologies Inc. | Detecting the completion of programming for non-volatile storage |
US8634240B2 (en) * | 2009-10-28 | 2014-01-21 | SanDisk Technologies, Inc. | Non-volatile memory and method with accelerated post-write read to manage errors |
US8423866B2 (en) * | 2009-10-28 | 2013-04-16 | SanDisk Technologies, Inc. | Non-volatile memory and method with post-write read and adaptive re-write to manage errors |
US8214700B2 (en) * | 2009-10-28 | 2012-07-03 | Sandisk Technologies Inc. | Non-volatile memory and method with post-write read and adaptive re-write to manage errors |
TWI447739B (zh) * | 2010-03-22 | 2014-08-01 | Phison Electronics Corp | 錯誤校正方法、記憶體控制器與儲存系統 |
JP5612514B2 (ja) | 2010-03-24 | 2014-10-22 | パナソニック株式会社 | 不揮発性メモリコントローラ及び不揮発性記憶装置 |
US8305807B2 (en) | 2010-07-09 | 2012-11-06 | Sandisk Technologies Inc. | Detection of broken word-lines in memory arrays |
US8432732B2 (en) | 2010-07-09 | 2013-04-30 | Sandisk Technologies Inc. | Detection of word-line leakage in memory arrays |
US8514630B2 (en) | 2010-07-09 | 2013-08-20 | Sandisk Technologies Inc. | Detection of word-line leakage in memory arrays: current based approach |
US8379454B2 (en) | 2011-05-05 | 2013-02-19 | Sandisk Technologies Inc. | Detection of broken word-lines in memory arrays |
US8775901B2 (en) | 2011-07-28 | 2014-07-08 | SanDisk Technologies, Inc. | Data recovery for defective word lines during programming of non-volatile memory arrays |
US8726104B2 (en) | 2011-07-28 | 2014-05-13 | Sandisk Technologies Inc. | Non-volatile memory and method with accelerated post-write read using combined verification of multiple pages |
US8750042B2 (en) | 2011-07-28 | 2014-06-10 | Sandisk Technologies Inc. | Combined simultaneous sensing of multiple wordlines in a post-write read (PWR) and detection of NAND failures |
US9176802B2 (en) | 2011-08-31 | 2015-11-03 | Freescale Semiconductor, Inc. | Integrated circuit device and method of identifying a presence of a broken connection within an external signal path |
US8687421B2 (en) | 2011-11-21 | 2014-04-01 | Sandisk Technologies Inc. | Scrub techniques for use with dynamic read |
KR20130134186A (ko) * | 2012-05-30 | 2013-12-10 | 삼성전자주식회사 | 메모리 장치의 리라이트 방법 |
JP6092673B2 (ja) * | 2013-03-21 | 2017-03-08 | スタンレー電気株式会社 | メモリ制御装置、メモリ制御方法 |
KR102081588B1 (ko) | 2013-08-08 | 2020-02-26 | 삼성전자 주식회사 | Ecc 디코더의 동작 방법 및 그것을 포함하는 메모리 컨트롤러 |
KR102048017B1 (ko) | 2013-09-04 | 2019-12-02 | 삼성전자주식회사 | 비휘발성 메모리 장치의 테스트 및 운영 방법 |
US9230689B2 (en) | 2014-03-17 | 2016-01-05 | Sandisk Technologies Inc. | Finding read disturbs on non-volatile memories |
US9552171B2 (en) | 2014-10-29 | 2017-01-24 | Sandisk Technologies Llc | Read scrub with adaptive counter management |
US9978456B2 (en) | 2014-11-17 | 2018-05-22 | Sandisk Technologies Llc | Techniques for reducing read disturb in partially written blocks of non-volatile memory |
US9349479B1 (en) | 2014-11-18 | 2016-05-24 | Sandisk Technologies Inc. | Boundary word line operation in nonvolatile memory |
US9449700B2 (en) | 2015-02-13 | 2016-09-20 | Sandisk Technologies Llc | Boundary word line search and open block read methods with reduced read disturb |
US9653154B2 (en) | 2015-09-21 | 2017-05-16 | Sandisk Technologies Llc | Write abort detection for multi-state memories |
US20170342383A1 (en) | 2016-05-27 | 2017-11-30 | Corning Incorporated | Lithium disilicate glass-ceramic compositions and methods thereof |
US10059621B2 (en) * | 2016-05-27 | 2018-08-28 | Corning Incorporated | Magnetizable glass ceramic composition and methods thereof |
US10379758B2 (en) * | 2017-06-26 | 2019-08-13 | Western Digital Technologies, Inc. | Managing system data for a data storage system |
US10387281B2 (en) | 2017-08-30 | 2019-08-20 | Micron Technology, Inc. | Flash memory block retirement policy |
WO2019108557A1 (en) | 2017-11-28 | 2019-06-06 | Corning Incorporated | Bioactive borate glass and methods thereof |
WO2019108571A1 (en) | 2017-11-28 | 2019-06-06 | Corning Incorporated | Chemically strengthened bioactive glass-ceramics |
EP3717427A1 (en) | 2017-11-28 | 2020-10-07 | Corning Incorporated | High liquidus viscosity bioactive glass |
WO2019108556A1 (en) | 2017-11-28 | 2019-06-06 | Corning Incorporated | Bioactive glass compositions and dentin hypersensitivity remediation |
US11640331B2 (en) * | 2021-07-29 | 2023-05-02 | Texas Instruments Incorporated | Securing physical layer startup from a low-power state |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE69033438T2 (de) * | 1989-04-13 | 2000-07-06 | Sandisk Corp., Santa Clara | Austausch von fehlerhaften Speicherzellen einer EEprommatritze |
US5438573A (en) * | 1991-09-13 | 1995-08-01 | Sundisk Corporation | Flash EEPROM array data and header file structure |
US5473753A (en) * | 1992-10-30 | 1995-12-05 | Intel Corporation | Method of managing defects in flash disk memories |
JPH06203591A (ja) | 1993-01-06 | 1994-07-22 | Nec Ic Microcomput Syst Ltd | 半導体記憶装置 |
JP3482543B2 (ja) | 1994-07-07 | 2003-12-22 | 株式会社ルネサステクノロジ | 半導体メモリ |
US5475693A (en) * | 1994-12-27 | 1995-12-12 | Intel Corporation | Error management processes for flash EEPROM memory arrays |
US5954828A (en) * | 1995-01-05 | 1999-09-21 | Macronix International Co., Ltd. | Non-volatile memory device for fault tolerant data |
JP3233079B2 (ja) * | 1997-09-30 | 2001-11-26 | ソニー株式会社 | データ処理システム及びデータ処理方法 |
JPH11203892A (ja) | 1998-01-07 | 1999-07-30 | Matsushita Electric Ind Co Ltd | 半導体不揮発性記憶装置 |
KR100287018B1 (ko) * | 1998-08-07 | 2001-04-16 | 윤종용 | 에러 정정 회로를 구비한 반도체 메모리 장치 |
KR100328818B1 (ko) * | 1998-09-17 | 2002-10-19 | 주식회사 하이닉스반도체 | 플래시 메모리의 데이타 저장방법 |
JP2000173289A (ja) * | 1998-12-10 | 2000-06-23 | Toshiba Corp | エラー訂正可能なフラッシュメモリシステム |
-
2000
- 2000-10-25 JP JP2000325024A patent/JP4323707B2/ja not_active Expired - Fee Related
-
2001
- 2001-10-12 TW TW090125317A patent/TW544686B/zh not_active IP Right Cessation
- 2001-10-17 US US09/978,014 patent/US6549459B2/en not_active Expired - Lifetime
- 2001-10-24 KR KR1020010065591A patent/KR100781952B1/ko not_active IP Right Cessation
-
2003
- 2003-02-25 US US10/372,100 patent/US6625061B2/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI382422B (zh) * | 2008-07-11 | 2013-01-11 | Genesys Logic Inc | 根據錯誤更正碼更新快閃記憶體之資料頁面之儲存裝置與方法 |
Also Published As
Publication number | Publication date |
---|---|
KR20020032340A (ko) | 2002-05-03 |
US6625061B2 (en) | 2003-09-23 |
US6549459B2 (en) | 2003-04-15 |
JP4323707B2 (ja) | 2009-09-02 |
KR100781952B1 (ko) | 2007-12-06 |
US20020048202A1 (en) | 2002-04-25 |
JP2002133892A (ja) | 2002-05-10 |
US20030123286A1 (en) | 2003-07-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW544686B (en) | Method of managing a defect in a flash memory | |
JP3982639B2 (ja) | マルチレベルセルを有するメモリからデータを読み取る方法 | |
US6608784B2 (en) | Non-volatile semiconductor memory device | |
JP4357304B2 (ja) | 外部記憶装置 | |
US7870472B2 (en) | Methods and apparatus for employing redundant arrays to configure non-volatile memory | |
US20120239866A1 (en) | Non-volatile memory with error correction for page copy operation and method thereof | |
US20040174742A1 (en) | Non-volatile memory device and data storing method | |
US20080209150A1 (en) | Non-volatile memory device and method of driving the same | |
TW200921360A (en) | Data preserving method and data accessing method for non-volatile memory | |
CN106469099A (zh) | 在应用wom码的情况下的错误纠正 | |
US7870471B2 (en) | Methods and apparatus for employing redundant arrays to configure non-volatile memory | |
JP2009282923A (ja) | 半導体記憶装置及び不揮発性メモリ | |
JP2010079856A (ja) | 記憶装置およびメモリ制御方法 | |
US9507710B2 (en) | Command execution using existing address information | |
JP2007094639A (ja) | メモリコントローラ及びフラッシュメモリシステム | |
JP4956230B2 (ja) | メモリコントローラ | |
US20130047056A1 (en) | Flash memory device with rectifiable redundancy and method of controlling the same | |
EP1329813A2 (en) | Write-once memory correction | |
TWI238937B (en) | Method and system for remapping locations in memory | |
JPH1097471A (ja) | メモリデータのエラー訂正方法、及びエラー訂正方式 | |
US10922025B2 (en) | Nonvolatile memory bad row management | |
JP2008158908A (ja) | メモリコントローラ及びフラッシュメモリシステム並びにフラッシュメモリの制御方法 | |
JP4692843B2 (ja) | メモリコントローラ及びフラッシュメモリシステム、並びにフラッシュメモリの制御方法 | |
JP3934659B1 (ja) | メモリコントローラ及びフラッシュメモリシステム | |
JP2009163863A (ja) | メモリデバイス及びそのメモリデバイスからのデータ読み取り方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |