KR101174936B1 - 오류 정정 부호가 부가된 데이터열을 기억하는 피시험메모리를 시험하는 시험 장치 및 시험 방법 - Google Patents

오류 정정 부호가 부가된 데이터열을 기억하는 피시험메모리를 시험하는 시험 장치 및 시험 방법 Download PDF

Info

Publication number
KR101174936B1
KR101174936B1 KR1020077010763A KR20077010763A KR101174936B1 KR 101174936 B1 KR101174936 B1 KR 101174936B1 KR 1020077010763 A KR1020077010763 A KR 1020077010763A KR 20077010763 A KR20077010763 A KR 20077010763A KR 101174936 B1 KR101174936 B1 KR 101174936B1
Authority
KR
South Korea
Prior art keywords
data
under test
memory under
failure
error
Prior art date
Application number
KR1020077010763A
Other languages
English (en)
Other versions
KR20070085319A (ko
Inventor
신야 사토
Original Assignee
주식회사 아도반테스토
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 아도반테스토 filed Critical 주식회사 아도반테스토
Publication of KR20070085319A publication Critical patent/KR20070085319A/ko
Application granted granted Critical
Publication of KR101174936B1 publication Critical patent/KR101174936B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C2029/5602—Interface to device under test

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

오류 정정 부호가 부가된 데이터열을 기억하는 피시험 메모리를 시험하는 시험 장치에 있어서, 피시험 메모리로부터 독출된 데이터열에 포함되는 데이터의 각각을, 미리 생성된 기대값과 비교하는 논리 비교기와, 기대값과 일치하지 않는 데이터의 수를 카운트하는 데이터 에러 카운트부와, 데이터 에러 카운트부의 카운트값이 미리 정해진 1 이상의 상한수를 넘은 경우에, 피시험 메모리의 불량을 검출하는 불량 검출부를 포함하는 시험 장치를 제공한다.
Figure R1020077010763
오류 정정 부호, 데이터 오류 정정, 데이터 에러 카운트, 메모리 시험 장치, 메모리 시험 방법.

Description

오류 정정 부호가 부가된 데이터열을 기억하는 피시험 메모리를 시험하는 시험 장치 및 시험 방법{TESTING DEVICE AND TESTING METHOD FOR TESTING OBJECT MEMORY STORING DATA RAW WITH ERROR CORRECTING CODES ADDED}
본 발명은, 시험 장치 및 시험 방법에 관한 것이다. 특히 본 발명은, 오류 정정 부호가 부가된 데이터열(列)을 기억하는 피시험 메모리를 시험하는 시험 장치 및 시험 방법에 관한 것이다. 또한, 본 발명은, 아래의 일본 특허 출원과 관련된다. 문헌의 참조에 의한 편입을 인정하는 지정국에 대해서는, 아래의 출원에 기재된 내용을 참조에 의해 본 출원에 편입시키고, 본 출원의 일부로 한다.
1. 일본특허출원 2004-300782 출원일 2004년 10월 14일
근래, 반도체 메모리 시험 장치는, 테스트 사이클마다, 피시험 메모리의 출력과 기대값을 논리 비교하고, 비교의 결과가 일치하면 패스(PASS), 일치하지 않으면 페일(FAIL)을 검출하였다. 이 때문에, 예를 들면 플래시 메모리와 같이, 기억한 데이터가 여러 사이클에 걸쳐서 페이지 단위로 독출(讀出)되고, 페이지 단위로 오류 정정 부호를 부가한 형태를 취하는 피시험 메모리에 있어서도, 페일을 1회라 도 검출하면, 당해 피시험 메모리의 불량을 검출하였다.
여기서, 플래시 메모리는, 프로그램 디스터브 모드(Program Disturb Mode)가 발생함에 의해 기입(記入) 대상인 기억 셀 이외의 데이터가 바뀌어 써지고, 비영구적인 소프트웨어 에러가 발생하는 경우가 있다(비특허문헌1 참조). 실제의 사용 상태에 있어서는, 이러한 소프트웨어 에러가 발생하면, 플래시 메모리를 제어하는 메모리 컨트롤러가, 플래시 메모리로부터 독출한 데이터의 오류 정정을 행한다.
비특허문헌 1 : 作田康司, 「Silicon Movie 시대를 향한 대용량 NAND 플래시 메모리 기술」, FED 저널, Vol. 11, No. 3, 2000년, 76-88 페이지.
[발명이 해결하고자 하는 과제]
종래의 반도체 메모리 시험 장치에 있어서는, 어느 하나의 테스트 사이클 있어서 페일을 검출한 경우에는, 당해 피시험 메모리의 불량을 검출한다. 따라서, 예를 들면 플래시 메모리에 있어서 어느 정도 발생할 수 있는 소프트웨어 에러가 생긴 경우에 있어서도, 당해 플래시 메모리의 불량을 검출해 버린다.
따라서 본 발명은, 상기의 과제를 해결할 수 있는 시험 장치 및 시험 방법을 제공하는 것을 목적으로 한다. 이 목적은 청구의 범위에 있어서의 독립항에 기재된 특징의 조합에 의해 달성된다. 또한 종속항은 본 발명의 다른 유리한 구체적인 예를 규정한다.
[과제를 해결하기 위한 수단]
본 발명의 제1의 형태에 의하면, 오류 정정 부호가 부가된 데이터열을 기억하는 피시험 메모리를 시험하는 시험 장치에 있어서, 상기 피시험 메모리로부터 독출된 상기 데이터열에 포함되는 데이터의 각각을, 미리 생성된 기대값과 비교하는 논리 비교기와, 상기 기대값과 일치하지 않는 상기 데이터의 수를 카운트하는 데이터 에러 카운트부와, 상기 데이터 에러 카운트부의 카운트값이 미리 정해진 1 이상의 상한수를 넘은 경우에, 상기 피시험 메모리의 불량을 검출하는 불량 검출부를 포함하는 시험 장치를 제공한다. 상기 데이터열에 포함되는 데이터가 상기 기대값과 일치하지 않는 경우에 있어서, 상기 불량 검출부는, 상기 데이터가 미리 정해진 데이터값이 아닌 경우에는 상기 피시험 메모리의 불량을 검출하고, 상기 데이터가 상기 미리 정해진 데이터값인 경우에는 상기 기대값과 일치하지 않는 상기 데이터의 수가 상기 상한수를 넘은 것을 추가 조건으로 하여 상기 피시험 메모리의 불량을 검출해도 좋다.
상기 불량 검출부는, 상기 카운트값이, 상기 오류 정정 부호에 의해 상기 데이터열의 오류를 정정할 수 있는 최대수인 상기 상한수를 넘은 경우에, 상기 피시험 메모리의 불량을 검출해도 좋다.
상기 피시험 메모리가, 오류 정정 부호가 부가된 데이터열을 기억하는 제1의 기억 영역과, 오류 정정 부호가 부가되지 않은 데이터열을 기억하는 제2의 기억 영역을 포함하는 경우에 있어서, 상기 불량 검출부는, 상기 제1의 기억 영역으로부터 독출된 상기 데이터열에 대해서, 상기 카운트값이 상기 상한수를 넘은 경우에 상기 피시험 메모리의 불량을 검출하고, 상기 제2의 기억 영역으로부터 독출된 상기 데이터열에 대해서, 당해 데이터열에 포함되는 적어도 1개의 상기 데이터가 상기 기대값과 일치하지 않는 경우에 상기 피시험 메모리의 불량을 검출해도 좋다.
상기 논리 비교기는, 상기 피시험 메모리의 다른 기억 영역으로부터 독출된 복수의 상기 데이터열의 각각에 대해서, 당해 데이터열에 포함되는 상기 데이터의 각각을 상기 기대값과 순차적으로 비교하고, 상기 데이터 에러 카운트부는, 각각의 상기 데이터열에 대해서, 상기 기대값과 일치하지 않는 상기 데이터가 검출될 때마다 카운트값을 증가시키고, 상기 불량 검출부는, 상기 에러 카운트부의 카운트값이 상기 상한수를 넘은 경우에, 상기 피시험 메모리의 불량을 검출하고, 하나의 상기 데이터열에 대한 불량의 검출이 완료된 경우에, 상기 카운트값을 초기화하여, 다음의 상기 데이터열에 대한 상기 기대값과의 비교를 상기 논리 비교기로 하여금 개시하도록 하는 시험 처리부를 더 포함해도 좋다.
삭제
상기 피시험 메모리의 동일한 기억 영역에 데이터열을 복수회 기입하고, 기입할 때마다 기입한 상기 데이터열을 상기 피시험 메모리로부터 독출하여 상기 논리 비교기에 공급하는 시험 처리부와, 상기 피시험 메모리의 상기 기억 영역마다, 당해 기억 영역으로부터 독출된 상기 데이터열에 포함되는 데이터가 상기 기대값과 일치하지 않은 회수를 카운트하는 기억 영역 에러 카운트부를 더 포함하되, 상기 불량 검출부는, 상기 데이터열을 원래 독출한 상기 기억 영역에 대응하여 상기 기억 영역 에러 카운트부에 의해 카운트된 카운트값이 미리 정해진 값보다 큰 경우에 있어서, 당해 데이터열에 포함되는 적어도 1개의 상기 데이터가 상기 기대값과 일치하지 않는 경우에 상기 피시험 메모리의 불량을 검출하고, 상기 데이터열을 원래 독출한 상기 기억 영역에 대응하여 상기 기억 영역 에러 카운트부에 의해 카운트된 카운트값이 상기 미리 정해진 값 이하인 경우에 있어서, 상기 데이터 에러 카운트부의 카운트 값이 상기 상한수를 넘은 경우에 상기 피시험 메모리의 불량을 검출해도 좋다.
본 발명의 제2의 형태에 의하면, 오류 정정 부호가 부가된 데이터열을 기억하는 피시험 메모리를 시험하는 시험 방법에 있어서, 상기 피시험 메모리로부터 독출된 상기 데이터열에 포함되는 데이터의 각각을, 미리 생성된 기대값과 비교하는 논리 비교 단계와, 상기 기대값과 일치하지 않는 상기 데이터의 수를 카운트하는 데이터 에러 카운트 단계와, 상기 데이터 에러 카운트 단계의 카운트값이 미리 정해진 1 이상의 상한수를 넘은 경우에, 상기 피시험 메모리의 불량을 검출하는 불량 검출 단계를 포함하는 시험 방법을 제공한다. 상기 데이터열에 포함되는 데이터가 상기 기대값과 일치하지 않는 경우에 있어서, 상기 불량 검출 단계에서는, 상기 데이터가 미리 정해진 데이터값이 아닌 경우에는 상기 피시험 메모리의 불량을 검출하고, 상기 데이터가 상기 미리 정해진 데이터값인 경우에는 상기 기대값과 일치하지 않는 상기 데이터의 수가 상기 상한수를 넘은 것을 추가 조건으로 하여 상기 피시험 메모리의 불량을 검출해도 좋다.
또한, 상기의 발명의 개요는, 본 발명에 필요한 특징의 전체를 열거한 것은 아니며, 이러한 특징군의 서브 콤비네이션도 또한, 발명이 될 수 있다.
[발명의 효과]
본 발명에 의하면, 오류 정정 가능한 에러를 검출한 경우에는 피시험 메모리를 불량으로 판정하지 않는 시험 장치를 제공할 수 있다.
도 1은, 본 발명의 실시 형태에 관한 시험 장치 10의 구성을 도시한다.
도 2는, 본 발명의 실시 형태에 관한 피시험 메모리 100의 기억 영역을 도시 한다.
도 3은, 본 발명의 실시 형태에 관한 불량 판정부 180의 구성을 도시한다.
도 4는, 본 발명의 실시 형태에 관한 시험 장치 10의 동작 타이밍을 도시한다.
도 5는, 본 발명의 실시 형태의 제1 변형예에 관한 불량 판정부 180의 구성의 일부를 도시한다.
도 6은, 본 발명의 실시 형태의 제2 변형예에 관한 불량 판정부 180의 구성의 일부를 도시한다.
[부호의 설명]
10 시험 장치
100 피시험 메모리
110 시험 처리부
120 타이밍 발생기
130 패턴 발생기
140 파형 정형기
150 드라이버
160 콤퍼레이터(Comparator)
170 논리 비교기
180 불량 판정부
200 정정 가능 영역
210 데이터
220 오류 정정 부호
230 정정 불가능 영역
240 메인 구역(Area)
250 엑스트라 구역(Area)
300 페일 비트(FAIL Bit)수 산출부
310 AND 게이트
320 데이터 에러 카운트부
330 불량 검출부
332 OR 게이트
334 게이트
336 AND 게이트
338 OR 게이트
339 AND 게이트
340 페일 선택부
342 페일 스택 선택부
344 BBM 선택부
346 AFM 선택부
350 페일 스택
360 BBM
370 AFM
500 기대값 선택 인에이블(Enable) 레지스터
510 기대값 선택 레지스터
520 OR 게이트
530 AND 게이트
540 배타적 부정 논리합(NOR) 게이트
550 게이트
600 기억 영역 에러 카운트부
610 페일 로그(FAIL Log) 메모리
620 어드레스(Address) 선택부
630 가산기
640 영역 에러 상한값 기억부
650 비교기
660 OR 게이트
도 1은, 본 실시 형태에 관한 시험 장치 10의 구성을 피시험 메모리 100과 함께 도시한다. 시험 장치 10은, 피시험 메모리 100의 메모리 기능을 시험한다. 여기서, 피시험 메모리 100은, 예를 들면 반도체 메모리 또는 메모리 기능을 부가한 SoC(시스템·온·칩) 등이며, 오류 정정 부호가 부가된 데이터열을 기억한다. 본 실시 형태에 관한 시험 장치 10은, 피시험 메모리 100으로부터 독출한 데이터열이 기대값 데이터열과 일치하지 않는 경우에 있어서도, 오류 정정 부호에 의해 정정 가능한 것을 조건으로서, 당해 피시험 메모리 100을 불량이라고 판단하지 않는다. 이에 의해 시험 장치 10은, 피시험 메모리 100을 적절하게 시험하는 것을 목적으로 한다. 이하, 피시험 메모리 100은, 플래시 메모리인 경우를 예로서 설명한다.
시험 장치 10은, 시험 처리부 110과, 드라이버 150과, 콤퍼레이터(Comparator) 160과, 논리 비교기 170과, 불량 판정부 180을 포함한다. 시험 처리부 110은, 피시험 메모리 100의 시험을 제어한다. 보다 구체적으로는, 피시험 메모리 100의 시험에 있어서, 시험 처리부 110은, 피시험 메모리 100의 동일한 기억 영역에 데이터열을 복수회 기입하고, 기입할 때마다 기입한 데이터열을 피시험 메모리 100으로부터 독출하게 한다. 이에 의해 시험 처리부 110은, 피시험 메모리 100으로부터 독출한 데이터를 논리 비교기 170에 제공한다. 이와 같이, 시험 처리부 110은, 동일한 기억 영역에 대해, 데이터열을 변화시키면서 독기(讀記)함으로써, 당해 기억 영역의 기억 셀의 불량을 논리 비교기 170 및 불량 판정부 180에 의해 검출하도록 할 수 있다.
시험 처리부 110은, 타이밍 발생기 120과, 패턴 발생기 130과, 파형 정형기 140을 포함한다. 타이밍 발생기 120은, 패턴 발생기 130으로부터 출력되는 타이밍 세트 신호(TS 신호)에 의해 지정된 타이밍 데이터를 이용하여, 시험의 1 사이클을 나타내는 주기 클록과, 시험 사이클의 개시 타이밍을 나타내는 RATE 신호를 생성한 다. 그리고, 타이밍 발생기 120은, 주기 클록을 패턴 발생기 130으로 공급하고, RATE 신호 및 TS 신호를 시험 장치 10의 기준 클록과 함께 파형 정형기 140에 공급한다.
패턴 발생기 130은, 주기 클록을 기초로, 피시험 메모리 100에 공급하는 시험 패턴의 데이터를 생성하고, 파형 정형기 140에 공급한다. 이 시험 패턴 데이터는, 데이터열을 피시험 메모리 100에 기입하기 위하여 피시험 메모리 100에 공급해야 할 신호로부터 이루어지는 시험 패턴, 및, 기입한 데이터열을 피시험 메모리 100으로부터 독출하기 위하여 피시험 메모리 100에 공급해야 할 신호로부터 이루어지는 시험 패턴을 포함한다.
파형 정형기 140은, 기준 클록, RATE 신호, 및 TS 신호를 기초로, 시험 패턴 데이터를 피시험 메모리 100에 공급해야 할 타이밍의 파형으로 정형(整形)한다.
드라이버 150은, 파형 정형기 140에 의해 정형된 시험 패턴 데이터를, 시험 패턴 신호로서 피시험 메모리 100에 공급한다. 콤퍼레이터 160은, 시험 패턴에 따라서 피시험 메모리 100이 출력하는 출력 신호를 미리 정해진 기준 전압과 비교하여, 출력 신호의 논리값을 얻는다.
논리 비교기 170은, 시험 패턴에 따라서 피시험 메모리 100으로부터 독출된 데이터열에 포함되는 데이터의 각각을, 패턴 발생기 130에 의해 미리 생성된 기대값과 비교한다. 불량 판정부 180은, 논리 비교기 170에 의한 비교 결과를 기초로, 피시험 메모리 100이 불량인지 아닌지를 판정한다.
도 2는, 본 실시 형태에 관한 피시험 메모리 100의 기억 영역을 도시한다. 본 실시 형태에 관한 피시험 메모리 100의 기억 영역은, 복수의 블록(Block)에 분할된다. 각 블록은, 예를 들면 64KB의 데이터 기억 용량을 갖고, 예를 들면 32개 등의 복수의 페이지로 구성된다. 본 실시 형태에 관한 피시험 메모리 100은, 예를 들면 2KB 등의 데이터 기억 용량을 갖는 페이지 단위로 데이터열을 독기(讀記)한다. 보다 구체적으로는, 피시험 메모리 100은, 예를 들면 8비트 등의 복수의 데이터 IO 단자를 갖고, 이러한 복수의 데이터 IO 단자를 거쳐서 1 입출력 사이클 당 1 워드(예를 들면 8비트)의 데이터를 전송한다. 그리고, 1회의 독출 또는 기입 처리에 있어서, 페이지 내의 각 워드를 열(column) 방향으로 차례로 전송함으로써, 페이지 단위로 독기(讀記)한다.
피시험 메모리 100 내의 기억 영역은, 메인 구역(Main Area) 240 및 엑스트라 구역(Extra Area) 250을 포함한다. 메인 구역 240은, 피시험 메모리 100이 기억해야 할 데이터 210을 기억하는 영역이다. 엑스트라 구역 250은, 데이터 210에 발생한 비트 오류를 정정하기 위한 오류 정정 부호 220, 및, 당해 페이지의 사용 금지를 나타내는 정보 등을 기억하는 영역이다. 또한, 피시험 메모리 100 내의 기억 영역은, 오류 정정 가능성의 관점으로부터, 정정 가능 영역 200 및 정정 불가능 영역 230으로 나누어진다. 정정 가능 영역 200은, 본 발명에 관한 제1의 기억 영역의 일례이며, 데이터 210 및 오류 정정 부호 220을 기억함으로써 오류 정정 부호가 부가된 데이터열을 기억하는 영역이다. 피시험 메모리 100을 실제로 사용하는 경우에 있어서 피시험 메모리 100에 접속되어 피시험 메모리 100을 제어하는 메모리 컨트롤러는, 정정 가능 영역 200에 비트 오류가 발생해도, 오류 정정 부호 220 에 의해 정정 가능한 범위 내에서 오류 정정을 행할 수 있다. 한편, 정정 불가능 영역 230은, 본 발명에 관한 제2의 기억 영역의 일례이며, 오류 정정 부호가 부가되지 않는 데이터열을 기억하는 영역이다. 메모리 컨트롤러는, 정정 불가능 영역 230에 비트 오류가 발생해도 정정할 수가 없다.
도 3은, 본 실시 형태에 관한 불량 판정부 180의 구성을, 콤퍼레이터 160 및 논리 비교기 170과 함께 도시한다. 콤퍼레이터 160은, 피시험 메모리 100 내의 다른 기억 영역으로부터 독출된 복수의 데이터열의 각각에 대해서, 당해 데이터열에 포함되는 데이터의 각각을 피시험 메모리 100의 데이터 IO 단자로부터 8비트 단위로 순차적으로 입력받고, 각 비트로부터 입력되는 전압의 각각을 논리값 H를 나타내는 문턱값 전압 VOH 및 논리값 L을 나타내는 문턱값 전압 VOL과 비교한다. 그리고, 콤퍼레이터 160은, 비트마다, 당해 비트가 논리값 H인 경우에 SH=1, 논리값 L인 경우에 SL=1로 출력한다.
논리 비교기 170은, 복수의 데이터열의 각각에 대해서, 당해 데이터열에 포함되는 데이터의 각각을 기대값과 순차적으로 비교한다. 본 실시 형태에 관한 논리 비교기 170은, 1 입출력 사이클마다, 1 워드(=8비트) 분량의 데이터와, 1 워드 분량의 기대값을 비트마다 비교하고, 일치하는 비트를 0(패스를 나타내는 신호), 일치하지 않는 비트를 1(페일(FAIL)을 나타내는 신호)로 한 비교 결과를 패스/페일 신호로서 출력한다.
불량 판정부 180은, 페일 비트수 산출부 300과, AND 게이트 310과, 데이터 에러 카운트부 320과, 불량 검출부 330과, 페일 선택부 340과, 페일 스택 350과, BBM 360과, AFM 370을 포함한다. 페일 비트수 산출부 300은, 1 워드 분량의 패스/페일 신호에 포함되는 페일 신호의 수, 즉 "1"의 수를 산출한다. AND 게이트 310은, 패스/페일 신호의 각 비트와, 페일 신호의 수를 계측(計測)하는 기간을 나타내는 INC 신호와의 논리곱을 데이터 에러 카운트부 320에 출력한다. 이로써, AND 게이트 310은, 페일 신호의 수를 계측해야 할 기간 중에는 페일 비트수 산출부 300에 의해 산출한 페일 신호의 수를 데이터 에러 카운트부 320에 공급하고, 페일 신호의 수를 계측하지 않는 기간 중에는 값 0을 데이터 에러 카운트부 320에 출력한다.
데이터 에러 카운트부 320은, 데이터열에 포함되는 각 데이터 가운데, 기대값과 일치하지 않는 데이터 비트의 수를 카운트한다. 즉, 데이터 에러 카운트부 320은, 각각의 데이터열에 대해, AND 게이트 310으로부터 입력된 페일 신호의 수를, 입출력 사이클마다 가산해 나간다. 여기서, 데이터 에러 카운트부 320은, 카운트 가능한 페일 신호의 수에 제한이 있어도 좋다. 이 경우 데이터 에러 카운트부 320은, 카운트한 페일 신호의 수가 당해 제한값에 도달한 경우에, 그 후 더 이상의 카운트업(count-up)을 중지한다. 예를 들면, 데이터 에러 카운트부 320은, 기대값과 일치하지 않는 데이터 비트의 수를 2 비트로 기억해도 좋고, 카운트한 페일 신호의 수가 3인 경우에, 당해 카운터에의 값의 가산을 멈추어도 좋다. 그리고, 데이터 에러 카운트부 320은, 카운트값이 미리 정해진 1 이상의 상한수를 넘은 경우에 출력을 "1"로 하여, 이를 불량 검출부 300에 통지한다. 또한, 데이터 에러 카운트부 320은, 패턴 발생기 130으로부터 CLR 신호가 입력되면, 카운트값을 초기화, 즉 카운트값을 0으로 한다.
불량 검출부 330은, 논리 비교기 170, 패턴 발생기 130으로부터의 INC 신호, 데이터 에러 카운트부 320의 출력, 및 패턴 발생기 130으로부터의 LD 신호를 입력받고, 이러한 신호를 기초로 피시험 메모리 100의 불량을 검출한다. 불량 검출부 330은, OR 게이트 332, 게이트 334, AND 게이트 336, 및 OR 게이트 338을 포함하고, 이하의 조건을 기초로 피시험 메모리 100의 불량을 검출한다.
(1) 어느 데이터열에 대해, 데이터 에러 카운트부 320의 카운트값이 미리 정해진 1 이상의 상한수를 넘은 경우에, 피시험 메모리 100의 불량을 검출한다.
보다 구체적으로는, 데이터 에러 카운트부 320은, 우선, 각각의 데이터열에 대해서, 기대값과 일치하지 않는 데이터가 검출될 때마다 카운트값을 증가시켜 나간다. 다음으로, 데이터 에러 카운트부 320은, 카운트값이 상한수를 넘은 경우에 출력을 "1"로 한다. 다음으로, AND 게이트 336은, 데이터 에러 카운트부 320의 당해 출력과 LD 신호의 논리곱을 출력함으로써, 패턴 발생기 130으로부터의 지시를 기초로 데이터 에러 카운트부 320의 출력을 OR 게이트 338을 거쳐 페일 선택부 340에 공급한다. 이로써 AND 게이트 336 및 OR 게이트 338은, 데이터 에러 카운트부 320이 "1"을 출력하는 경우, LD 신호의 타이밍에 피시험 메모리 100의 불량을 페일 선택부 340에 통지할 수 있다.
여기서, 이 상한수는, 오류 정정 부호 220에 의해 데이터열의 오류를 정정할 수 있는 범위에서 설정된다. 당해 상한값이 오류 정정 부호에 의해 데이터열의 오류를 정정할 수 있는 최대수로 설정된 경우에 있어서, 불량 검출부 330은, 데이터 에러 카운트부 320의 카운트값이 당해 최대수를 넘어 오류 정정이 불가능해진 경우 에, 피시험 메모리 100의 불량을 검출한다. 예를 들면, 당해 오류 정정 부호가 2비트 오류 검출, 1비트 오류 정정 가능한 부호인 경우, 당해 상한값이 1로 설정되면, 불량 검출부 330은, 2비트 이상의 오류를 검출한 경우에 피시험 메모리 100의 불량을 검출한다.
(2) 정정 불가능 영역 230으로부터 독출된 데이터열에 대하여는, 당해 데이터열에 포함된 적어도 1개의 데이터가 기대값과 일치하지 않는 경우에 피시험 메모리 100의 불량을 검출한다.
정정 불가능 영역 230으로부터 독출된 데이터열 중 어느 데이터에 대해서 페일 신호를 출력한 경우, 당해 데이터는 정정할 수 없으므로, 불량 검출부 330은, 피시험 메모리 100의 불량으로서 검출한다. 보다 구체적으로는, OR 게이트 332는, 논리 비교기 170이 출력하는 패스/페일 신호의 논리합을 취함으로써, 적어도 1개의 데이터 비트가 기대값과 불일치하는 경우에 그것을 나타내는 신호 "1"을 출력한다. 게이트 334는, OR 게이트 332의 출력과, INC 신호의 부정과의 논리합을 출력한다. 이로써, 게이트 334는, INC 신호가 "0"인, 오류 정정할 수 없는 데이터의 입출력 사이클 중에 있어서, OR 게이트 332가 "1"을 출력한 경우에, OR 게이트 338을 거쳐서 페일 선택부 340에 대해 피시험 메모리 100의 불량을 통지한다.
페일 선택부 340은, 입출력 사이클마다의 패스/페일 신호인 통상 페일 신호와, 피시험 메모리 100의 불량을 데이터열 단위로 통지하는 ECC 페일 신호를 입력받는다. 페일 선택부 340은, 페일 스택(FAIL Stack) 선택부 342, BBM 선택부 344, 및 AFM 선택부 346을 포함한다. 페일 스택 선택부 342는, 피시험 메모리 100의 불 량을 검출했는지 아닌지를 피시험 메모리 100 단위로 기억하는 페일 스택 350에 대해, 통상 페일 신호 및 ECC 페일 신호 중 어느 것에 기초하는 불량을 기억하도록 할지를 선택한다. 통상 페일 신호에 기초하는 불량을 기억하도록 하는 경우, 페일 스택 350은, 적어도 1개의 데이터가 기대값과 불일치하면, 피시험 메모리 100이 불량인 것을 기억한다. 한편, ECC 페일 신호에 기초하는 불량을 기억하도록 하는 경우, 오류 정정 가능한 데이터열에 대해서는, 페일 스택 350은, 당해 데이터열에 포함되는 상한값을 넘는 데이터가 기대값과 불일치하는 경우에, 피시험 메모리 100이 불량인 것을 기억한다.
BBM 선택부 344는, 불량이 검출된 블록의 번호를 기억하는 BBM(Bad Block Memory) 360에 대해, 통상 페일 신호 및 ECC 페일 신호 중 어느 것에 기초하는 불량을 기억하도록 할지를 선택한다. 통상 페일 신호에 기초하는 불량을 기억하도록 하는 경우, BBM 360은, 어느 블록에 포함되는 데이터열 중 적어도 1개의 데이터가 기대값과 불일치하면, 당해 블록에 관해 피시험 메모리 100이 불량인 것을 기억한다. 한편, ECC 페일 신호에 기초하는 불량을 기억하도록 하는 경우, 어느 블록 중에 포함되는 오류 정정 가능한 데이터열에 대해서는, BBM 360은, 당해 데이터열에 포함되는 상한값을 넘는 데이터가 기대값과 불일치하는 경우에, 당해 블록에 관하여 피시험 메모리 100이 불량인 것을 기억한다.
AFM 선택부 346은, 페일 신호를 어드레스(Address)마다 기억하는 AFM(Address Failure Memory) 370에 대해, 통상 페일 신호 및 ECC 페일 신호의 어느 것에 기초하는 불량을 기억하도록 할지를 선택한다. 통상 페일 신호에 기초하 는 불량을 기억하도록 하는 경우, AFM 370은, 피시험 메모리 100이 출력한 데이터와 기대값이 불일치하는 것을, 당해 데이터에 대응하는 어드레스에 기억한다.
이상의 선택은, 시험 장치 10의 이용자 등에 의해 미리 행해진다. 보다 구체적으로는, 오류 정정의 가부를 기초로 피시험 메모리 100의 불량을 검출하는 경우, 페일 스택 선택부 342 및 BBM 선택부 344는, ECC 페일 신호에 기초하여 불량을 페일 스택 350 및 BBM 360에 기억하게 하도록 선택되고, AFM 선택부 346은, 통상 페일 신호에 기초하여 불량을 AFM 370에 기억하게 하도록 선택된다.
도 4는, 본 실시형태에 관한 시험 장치 10의 동작 타이밍을 도시한다. 시험 처리부 110은, 피시험 메모리 100의 각 페이지에 시험용의 데이터를 기입한다. 그리고, 시험 처리부 110은, 기입한 데이터를 각 페이지로부터 독출하고, 기대값과 비교한다. 도 4는, 어느 페이지에 기입한 데이터를 피시험 메모리 100으로부터 독출하여, 기대값과 비교하는 부분의 동작 타이밍을 도시한다.
우선, 패턴 발생부 130은, 새로이 데이터열을 독출하여 기대값과 비교하기에 앞서, CLR 신호를 "1"로 하여 데이터 에러 카운트부 320의 카운트값을 초기화한다(사이클 0). 다음으로, 시험 처리부 110은, 시험 패턴 데이터를 기초로 메모리 리드 커맨드(Memory Read Command)를 피시험 메모리 100에 공급한다(사이클 1부터 7). 보다 구체적으로는, 시험 처리부 110은, 사이클 1에서 커맨드, 사이클 2에서 3까지 열 주소(Column Address), 사이클 4에서 6까지 페이지 주소를 공급하고, 피시험 메모리 100의 리드(read) 처리를 개시하도록 한다.
다음으로, 피시험 메모리 100은, 메모리 리드 커맨드에 대응하여, 지정된 페 이지에 기억된 데이터열에 포함되는 데이터를, 1 워드씩 순차적으로 출력한다(사이클 x부터 x+2112). 여기서, 피시험 메모리 100은, 사이클 x부터 x+2047의 사이에 정정 가능 영역 200 내의 데이터 210을 출력하고, 사이클 x+2048부터 2050의 사이에 정정 가능 영역 200 내의 오류 정정 부호 220을 출력한다. 이러한 데이터는 오류 정정 부호에 의해 정정 가능하므로, 패턴 발생기 130은, INC 신호를 "1"로 한다. 이로써, 불량 검출부 330은, OR 게이트 332 및 게이트 334에 의한 단일 비트 오류의 통지를 금지한다. 또한, AND 게이트 310 및 데이터 에러 카운트부 320은, 페일 비트수의 카운트를 개시한다. 이 결과, 불량 검출부 330은, 정정 가능 영역 200으로부터 독출된 데이터열에 대해서, 카운트값이 상한수를 넘은 경우에 피시험 메모리 100의 불량을 검출할 수 있다.
다음으로 피시험 메모리 100은, 사이클 x+2051부터 x+2112 동안, 정정 불가능 영역 230 내의 데이터를 출력한다. 이러한 데이터는 정정 불가능하므로, 패턴 발생기 130은, INC 신호를 "0"으로 한다. 이로써, 불량 검출부 330은, OR 게이트 332 및 게이트 334에 의한 단일 비트 오류의 통지를 허가한다. 또한, AND 게이트 310 및 데이터 에러 카운트부 320은, 페일 비트수의 카운트를 정지한다. 이 결과, 불량 검출부 330은, 정정 불가능 영역 230으로부터 독출된 데이터열에 대해, 당해 데이터열에 포함되는 적어도 1개의 데이터가 기대값과 일치하지 않는 경우에 피시험 메모리 100의 불량을 검출할 수 있다.
다음으로, 데이터열과 기대값 데이터열의 비교를 종료하면, 패턴 발생기 130은, LD 신호를 "1"로 한다. 이것을 받아서, 불량 검출부 330은, 데이터 에러 카운 트부 320의 출력을 OR 게이트 338을 거쳐서 페일 선택부 340에 공급한다. 이로써 불량 검출부 330은, 피시험 메모리 100으로부터 독출한 데이터열에 대해, 기대값과 불일치하는 데이터의 수가 상한수를 넘은 경우에, 피시험 메모리 100이 불량인 것을 페일 선택부 340에 통지할 수 있다.
이상의 처리에 의해, 시험 장치 10은, 피시험 메모리 100에 기입된 데이터열을 독출하고, 당해 데이터열에 대해서 피시험 메모리 100의 불량을 검출할 수 있다. 그리고, 시험 처리부 110은, 어느 데이터열에 대한 불량의 검출이 완료된 경우에, CLR 신호를 "1"로 함으로써 데이터 에러 카운트부 320 내의 카운트값을 초기화한다. 그리고, 패턴 발생기 130은, 다음의 데이터열에 대한 기대값과의 비교를 논리 비교기 170으로 하여금 개시하도록 한다.
상기한 시험 장치 10에 의하면, 정정 가능 영역 200에 기억된 데이터열에 대하여는 오류 정정 가능한 범위에서 데이터 및 기대값의 불일치를 허용한다. 한편, 정정 불가능 영역 230에 기억된 데이터열에 대해서는, 적어도 1개의 페일을 검출한 경우에 피시험 메모리 100의 불량을 검출한다. 이로써 시험 장치 10은, 피시험 메모리 100의 오류 정정 능력에 따라 적절하게 피시험 메모리 100의 불량을 검출할 수 있다.
도 5는, 본 실시 형태의 제1 변형 예에 관한 불량 판정부 180의 구성의 일부를 논리 비교기 170과 함께 도시한다. 본 변형예에 관한 불량 판정부 180은, 데이터 값 0 또는 1 중, 어느 한쪽의 데이터값이 잘못된 경우에 한해 오류 정정 가능한 범위 내에서 페일을 허용한다.
제1 변형예에 관한 불량 판정부 180은, 도 3에 도시된 페일 비트수 산출부 300, AND 게이트 310, 데이터 에러 카운트부 320, 불량 검출부 330, 페일 선택부 340, 페일 스택 350, BBM 360, 및 AFM 370에 더해, 도 5에 도시된 기대값 선택 인에이블(Enable) 레지스터 500, 기대값 선택 레지스터 510, OR 게이트 520, AND 게이트 530, 배타적 부정 논리합 게이트 540, 및 게이트 550을 포함한다. 도 5에 있어서 도 3과 동일한 부호를 붙인 구성요소는, 이하의 점을 제외하고 도 3과 동일한 기능 및 구성을 가지므로, 이하 차이점을 제외하고 설명을 생략한다.
기대값 선택 인에이블 레지스터 500은, 패턴 발생기 130으로부터의 입력을 기초로, 어느 한쪽의 데이터값에 대해서만 정정 가능한 범위 내에서 페일을 허가함을 나타내는 인에이블(Enable) 신호를 기억한다. 기대값 선택 레지스터 510은, 패턴 발생기 130으로부터의 입력을 기초로, 정정 가능한 범위 내에서 페일을 허가하는 미리 정해진 데이터값을 기억한다. 배타적 부정 논리합 게이트 540은, 기대값 선택 레지스터 510에 기억된 데이터값과, 논리 비교기 170에 입력되는 기대값과의 배타적 부정 논리합을 출력한다. OR 게이트 520은, 기대값 선택 인에이블 레지스터 500에 기억된 인에이블 신호의 부정과, 배타적 부정 논리합 게이트 540의 출력의 논리합을 출력한다. AND 게이트 530은, 페일 비트수 산출부 300이 출력하는 페일 비트수의 각 비트와, OR 게이트 520의 출력을 비트마다 논리곱을 취한다. 게이트 550은, OR 게이트 520의 출력 및 INC 신호의 논리곱을 취하고, 게이트 334의 부정 입력으로 공급한다.
기대값 선택 인에이블 레지스터 500에 기억된 인에이블 신호가 "0"인 경우, 기대값 선택 인에이블 레지스터 500의 출력은 "1"이 되고, OR 게이트 520의 출력은 배타적 부정 논리합 게이트 540의 출력에 관계없이 "1"로 된다. 따라서, 게이트 550은 INC 신호를 게이트 334의 부정 입력(NOT-input)으로 입력하고, AND 게이트 530은 페일 비트수 산출부 300의 출력을 AND 게이트 310에 입력한다. 이로써, 제1 변형예에 관한 불량 판정부 180은, 도 3과 등가인 논리가 되고, 도 3에 도시된 불량 판정부 180과 동일한 동작을 수행한다.
한편, 기대값 선택 인에이블 레지스터 500에 기억된 인에이블 신호가 "1"인 경우, 기대값 선택 인에이블 레지스터 500의 출력은 "0"이 된다. 이 결과, OR 게이트 520은, 배타적 부정 논리합 게이트 540의 출력을 게이트 550 및 AND 게이트 530에 공급한다. 여기서, 배타적 부정 논리합 게이트 540은, 기대값 선택 레지스터 510에 기억된 데이터값이, 패턴 발생기 130으로부터 공급되는 기대값과 일치하는 경우에, 일치를 나타내는 신호 "1"을 출력한다. 이 경우, 게이트 550은 INC 신호를 게이트 334의 부정 입력으로 입력하고, AND 게이트 530은 페일 비트수 산출부 300의 출력을 AND 게이트 310에 입력한다. 이로써, 불량 검출부 330은, 데이터열에 포함되는, 기대값과 일치하지 않는 데이터의 전부가 기대값 선택 레지스터 510에 기억된 데이터값을 갖는 것을 조건으로서, 데이터 에러 카운트부 320의 카운트값이 상한수를 넘은 경우에 피시험 메모리 100의 불량을 검출할 수 있다. 다시 말해, 데이터열에 포함되는 데이터가 기대값과 일치하지 않는 경우에 있어서도, 불량 검출부 330은, 당해 데이터가 기대값 선택 레지스터 510에 기억된 데이터값인 경우에는 데이터 에러 카운트부 320의 카운트값이 상한수를 넘을 때까지는 피시험 메모 리 100의 불량을 검출하지 않고, 페일을 허용할 수 있다.
한편, 배타적 부정 논리합 게이트 540은, 기대값 선택 레지스터 510에 기억된 데이터값이, 패턴 발생기 130으로부터 공급되는 기대값과 일치하지 않는 경우에, 일치하지 않는 것을 나타내는 신호 "0"을 출력한다. 이 경우, 게이트 550은 신호 "0"을 게이트 334의 부정 입력으로 입력하고, AND 게이트 530은 비트수 0을 AND 게이트 310에 입력한다. 이로써, INC 신호가 "1"로 되어도 OR 게이트 332 및 게이트 334에 의한 페일 검출이 유효하게 된다. 따라서, 불량 검출부 330은, 데이터열에 포함되는, 기대값 선택 레지스터 510에 기억된 데이터값이 아닌 적어도 1개의 데이터가 기대값과 일치하지 않는 경우에, 피시험 메모리 100의 불량을 검출할 수 있다. 다시 말해, 불량 검출부 330은, 데이터열에 포함되는 데이터가 기대값과 일치하지 않는 경우에 있어서, 당해 데이터가 기대값 선택 레지스터 510에 기억된 데이터값이 아닌 경우에는, 페일을 허용하지 않고 즉시 피시험 메모리 100의 불량을 검출할 수 있다.
상기한 제1 변형예에 관한 불량 판정부 180에 의하면, 데이터값 "0" 및 "1" 가운데, 기대값이 미리 정해진 데이터값인 경우에만, 오류 정정 부호에 의해 정정 가능한 범위 내에서 페일을 허가할 수 있다. 여기서, 플래시 메모리에 있어서는, 프로그램 디스터브 모드(Program Disturb Mode)에 의해 기억 대상이 아닌 다른 기억 셀에 전자가 잘못 주입됨으로 인해, 당해 기억 셀의 기억 상태가 "1"로부터 "0"으로 변화해 버린다. 이러한 불량은 일시적인 것이고, 오류 정정에 의해 정정 가능하다면 문제는 생기지 않는다. 본 변형예에 관한 불량 판정부 180에 의하면, 시 험 장치 10의 이용자는, 기대값 선택 인에이블 레지스터 500에 인에이블 신호 "1"을 설정하고, 기대값 선택 레지스터 510에 데이터값 "1"을 설정함으로써, 기억 상태가 "1"로부터 "0"으로 변화한 경우에 정정 가능한 범위 내에서 페일을 허가할 수 있다.
한편, 기대값 "0"에 대하여 "1"이 출력되는 경우는, 프로그램 디스터브 모드가 원인이 아니고, 기억 셀의 고정 불량이라고 추정된다. 본 변형예에 관한 불량 판정부 180에 의하면, 기대값 선택 인에이블 레지스터 500에 인에이블 신호 "1"을 설정하고, 기대값 선택 레지스터 510에 데이터값 "1"을 설정함으로써, 기억 상태가 "1"로부터 "0"으로 변화한 경우에 대하여는 정정 가능한 범위 내에서 페일을 허가하면서, 적어도 1개의 데이터의 기억 상태가 "0"으로부터 "1"로 변화한 경우에는 즉시 피시험 메모리 100의 불량을 검출할 수 있다.
도 6은, 본 실시 형태의 제2 변형예에 관한 불량 판정부 180의 구성의 일부를 패턴 발생기 130과 함께 도시한다. 본 변형예에 관한 불량 판정부 180은, 동일한 기억 영역에 대한 데이터열의 독기(讀記)에 있어서 적어도 1개의 데이터 비트에서 에러를 검출한 회수를 기억해 두고, 당해 회수가 상한값을 넘는 경우에는 오류 정정이 가능하더라도 피시험 메모리 100의 불량을 검출한다.
제2 변형예에 관한 불량 판정부 180은, 도 3에 도시된 페일 선택부 340, 페일 스택 350, BBM 360, 및 AFM 370에 더해, 도 6에 도시된 기억 영역 에러 카운트부 600, OR 게이트 660, 페일 비트수 산출부 300, AND 게이트 310, 데이터 에러 카운트부 320, 및 불량 검출부 330을 포함한다. 도 6에 있어서 도 3과 동일한 부호 를 붙인 구성요소는, 이하의 점을 제외하고 도 3과 동일한 기능 및 구성을 가지므로, 이하 차이점을 제외하고 설명을 생략한다.
기억 영역 에러 카운트부 600은, 피시험 메모리 100의 기억 영역마다, 당해 기억 영역으로부터 독출된 데이터열에 포함되는 데이터가 기대값과 일치하지 않았던 회수를 카운트한다. 본 실시 형태에 관한 기억 영역 에러 카운트부 600은, 피시험 메모리 100의 페이지마다, 당해 페이지 내의 정정 가능 영역 200으로부터 독출된 데이터열에 대한 페일 회수를 카운트한다.
기억 영역 에러 카운트부 600은, 페일 로그(FAIL Log) 메모리 610과, 어드레스 선택기 620과, 가산기 630과, 영역 에러 상한값 기억부 640과, 비교기 650을 포함한다. 페일 로그 메모리 610은, 피시험 메모리 100의 페이지마다, 당해 페이지 내의 정정 가능 영역 200으로부터 독출된 데이터열에 대한 페일 회수를 기억한다. 이 페일 회수는, 당해 데이터열 중의 데이터와 기대값이 일치하지 않았던 회수(비트수)이다. 어드레스 선택기 620은, 피시험 메모리 100에 대해 내린 리드 커맨드의 어드레스를 패턴 발생기 130으로부터 수취하고, 피시험 메모리 100으로부터 독출된 페이지에 대응하는 페일 로그 메모리 610의 어드레스를 페일 로그 메모리 610에 공급한다. 이로써 어드레스 선택기 620은, 페일 로그 메모리 610에 대해, 당해 페이지에 대응하는 어드레스의 데이터, 즉 당해 페이지에 대응하는 페일 회수를 선택하여 출력하도록 지시한다.
가산기 630은, 어드레스 선택기 620에 의해 지정된 어드레스에 대응하여 페일 로그 메모리 610이 출력하는 데이터와 AND 게이트 310의 출력을 가산하고, 당해 데이터를 가산 결과의 값으로 갱신한다. 이로써 가산기 630은, 피시험 메모리 100으로부터 1 워드 분량의 데이터가 입력되는 때마다, 기대값과 불일치하는 데이터의 수를, 당해 데이터가 포함되는 데이터열에 대응하는 페일 로그 메모리 610 내의 페일 회수에 가산한다.
영역 에러 상한값 기억부 640은, 페이지마다 허용되는 페일 회수의 상한값인 영역 에러 상한값을 패턴 발생기 130으로부터 수취하여 기억한다. 비교기 650은, 피시험 메모리 100으로부터 독출된 페이지에 대응하여 페일 로그 메모리 610에 기억된 페일 회수가, 영역 에러 상한값 기억부 640에 기억된 영역 에러 상한값을 넘는 경우에, 그것을 나타내는 신호 "1"을 출력한다.
OR 게이트 660은, OR 게이트 332와 동일하게 논리 비교기 170이 출력하는 패스/페일 신호의 논리합을 취한다. 이로써 OR 게이트 660은, 적어도 1개의 데이터 비트가 기대값과 불일치하는 경우에 그것을 나타내는 신호 "1"을 출력한다. AND 게이트 339는, 비교기 650의 출력 및 OR 게이트 660의 출력의 논리곱을 출력한다. 이로써 AND 게이트 339는, 영역 에러 상한값을 넘는 페일 회수가 카운트된 페이지에 대하여는, 적어도 1개의 데이터가 기대값과 불일치한 경우에 피시험 메모리 100의 불량으로서 검출하고, OR 게이트 338을 거쳐 페일 선택부 340에 통지한다.
상기한 불량 판정부 180에 의하면, 불량 검출부 330은, 데이터열을 원래 독출한 기억 영역에 대응하여 기억 영역 에러 카운트부 600에 의해 카운트된 카운트값이 미리 정해진 영역 에러 상한값보다 큰 경우에 있어서, 당해 데이터열에 포함되는 적어도 1개의 데이터가 기대값과 일치하지 않는 경우에 피시험 메모리 100의 불량을 검출한다. 한편, 불량 검출부 330은, 당해 카운트값이 영역 에러 상한값 이하인 경우에 있어서는, 데이터 에러 카운트부 320의 카운트값이 상한수를 넘은 경우에 피시험 메모리 100의 불량을 검출한다. 이로써 불량 판정부 180은, 페일 회수가 많은 고정적인 장해(障害)가 존재할 가능성이 높은 페이지에 대하여는, 정정의 가부에 관계없이 불량으로 검출할 수 있다.
이상, 본 발명을 실시의 형태를 이용하여 설명하였으나, 본 발명의 기술적 범위는 상기 실시의 형태에 기재된 범위에 의해 한정되지 아니한다. 상기 실시의 형태에, 다양한 변경 또는 개량을 가할 수 있음이 당업자에게 명확하다. 그러한 다양한 변경 또는 개량을 가한 형태도 본 발명의 기술적 범위에 포함될 수 있다는 것이, 청구의 범위의 기재로부터 명확하다.
예를 들면, 불량 판정부 180은, 도 5와 관련하여 도시한 기능과, 도 6와 관련하여 도시한 기능을 함께 가져도 좋다. 이로써 불량 판정부 180은, 플래시 메모리에 있어서 기억 상태 "1"의 데이터가 "0"으로 되는 오류가 발생하는 경우라 해도, 당해 비트 오류가 빈발(頻發)하는 경우에는, 영역 에러 상한값을 넘는 페일 회수를 카운트한다. 따라서, 기억 상태 "1"의 테이터가 "0"으로 되는 오류가 발생하는 고정적인 불량을 적절하게 검출할 수 있다.
본 발명에 의하면, 오류 정정 가능한 에러를 검출한 경우에는 피시험 메모리를 불량으로 판정하지 않는 시험 장치를 제공할 수 있다.

Claims (7)

  1. 오류 정정 부호가 부가된 데이터열을 기억하는 피시험 메모리를 시험하는 시험 장치에 있어서,
    상기 피시험 메모리로부터 독출된 상기 데이터열에 포함되는 데이터의 각각을, 미리 생성된 기대값과 비교하는 논리 비교기와,
    상기 기대값과 일치하지 않는 상기 데이터의 수를 카운트하는 데이터 에러 카운트부와,
    상기 데이터 에러 카운트부의 카운트값이 미리 정해진 1 이상의 상한수를 넘은 경우에, 상기 피시험 메모리의 불량을 검출하는 불량 검출부를 포함하고,
    상기 데이터열에 포함되는 데이터가 상기 기대값과 일치하지 않는 경우에 있어서, 상기 불량 검출부는,
    상기 데이터가 미리 정해진 데이터값이 아닌 경우에는 상기 피시험 메모리의 불량을 검출하고,
    상기 데이터가 상기 미리 정해진 데이터값인 경우에는 상기 기대값과 일치하지 않는 상기 데이터의 수가 상기 상한수를 넘은 것을 추가 조건으로 하여 상기 피시험 메모리의 불량을 검출하는 시험 장치.
  2. 제1항에 있어서,
    상기 불량 검출부는, 상기 카운트값이, 상기 오류 정정 부호에 의해 상기 데이터열의 오류를 정정할 수 있는 최대수인 상기 상한수를 넘은 경우에, 상기 피시험 메모리의 불량을 검출하는 시험 장치.
  3. 제1항에 있어서,
    상기 피시험 메모리가, 오류 정정 부호가 부가된 데이터열을 기억하는 제1의 기억 영역과, 오류 정정 부호가 부가되지 않은 데이터열을 기억하는 제2의 기억 영역을 포함하는 경우에 있어서, 상기 불량 검출부는,
    상기 제1의 기억 영역으로부터 독출된 상기 데이터열에 대해서, 상기 카운트값이 상기 상한수를 넘은 경우에 상기 피시험 메모리의 불량을 검출하고,
    상기 제2의 기억 영역으로부터 독출된 상기 데이터열에 대해서, 당해 데이터열에 포함되는 적어도 1개의 상기 데이터가 상기 기대값과 일치하지 않는 경우에 상기 피시험 메모리의 불량을 검출하는 시험 장치.
  4. 제1항에 있어서,
    상기 논리 비교기는, 상기 피시험 메모리의 다른 기억 영역으로부터 독출된 복수의 상기 데이터열의 각각에 대해서, 당해 데이터열에 포함되는 상기 데이터의 각각을 상기 기대값과 순차적으로 비교하고,
    상기 데이터 에러 카운트부는, 각각의 상기 데이터열에 대해서, 상기 기대값과 일치하지 않는 상기 데이터가 검출될 때마다 카운트값을 증가시키고,
    상기 불량 검출부는, 상기 에러 카운트부의 카운트값이 상기 상한수를 넘은 경우에, 상기 피시험 메모리의 불량을 검출하며,
    하나의 상기 데이터열에 대한 불량의 검출이 완료된 경우에, 상기 카운트값을 초기화하여, 다음의 상기 데이터열에 대한 상기 기대값과의 비교를 상기 논리 비교기로 하여금 개시하도록 하는 시험 처리부를 더 포함하는 시험 장치.
  5. 삭제
  6. 제1항에 있어서,
    상기 피시험 메모리의 동일한 기억 영역에 데이터열을 복수회 기입하고, 기입할 때마다 기입한 상기 데이터열을 상기 피시험 메모리로부터 독출하여 상기 논리 비교기에 공급하는 시험 처리부와,
    상기 피시험 메모리의 상기 기억 영역마다, 당해 기억 영역으로부터 독출된 상기 데이터열에 포함되는 데이터가 상기 기대값과 일치하지 않은 회수를 카운트하는 기억 영역 에러 카운트부를 더 포함하되,
    상기 불량 검출부는,
    상기 데이터열을 원래 독출한 상기 기억 영역에 대응하여 상기 기억 영역 에러 카운트부에 의해 카운트된 카운트값이 미리 정해진 값보다 큰 경우에 있어서, 당해 데이터열에 포함되는 적어도 1개의 상기 데이터가 상기 기대값과 일치하지 않는 경우에 상기 피시험 메모리의 불량을 검출하고,
    상기 데이터열을 원래 독출한 상기 기억 영역에 대응하여 상기 기억 영역 에러 카운트부에 의해 카운트된 카운트값이 상기 미리 정해진 값 이하인 경우에 있어서, 상기 데이터 에러 카운트부의 카운트값이 상기 상한수를 넘은 경우에 상기 피시험 메모리의 불량을 검출하는 시험 장치.
  7. 오류 정정 부호가 부가된 데이터열을 기억하는 피시험 메모리를 시험하는 시험 방법에 있어서,
    상기 피시험 메모리로부터 독출된 상기 데이터열에 포함되는 데이터의 각각을, 미리 생성된 기대값과 비교하는 논리 비교 단계와,
    상기 기대값과 일치하지 않는 상기 데이터의 수를 카운트하는 데이터 에러 카운트 단계와,
    상기 데이터 에러 카운트 단계의 카운트값이 미리 정해진 1 이상의 상한수를 넘은 경우에, 상기 피시험 메모리의 불량을 검출하는 불량 검출 단계를 포함하고,
    상기 데이터열에 포함되는 데이터가 상기 기대값과 일치하지 않는 경우에 있어서, 상기 불량 검출 단계에서는,
    상기 데이터가 미리 정해진 데이터값이 아닌 경우에는 상기 피시험 메모리의 불량을 검출하고,
    상기 데이터가 상기 미리 정해진 데이터값인 경우에는 상기 기대값과 일치하지 않는 상기 데이터의 수가 상기 상한수를 넘은 것을 추가 조건으로 하여 상기 피시험 메모리의 불량을 검출하는 시험 방법.
KR1020077010763A 2004-10-14 2005-09-15 오류 정정 부호가 부가된 데이터열을 기억하는 피시험메모리를 시험하는 시험 장치 및 시험 방법 KR101174936B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00300782 2004-10-14
JP2004300782 2004-10-14

Publications (2)

Publication Number Publication Date
KR20070085319A KR20070085319A (ko) 2007-08-27
KR101174936B1 true KR101174936B1 (ko) 2012-08-17

Family

ID=36148200

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077010763A KR101174936B1 (ko) 2004-10-14 2005-09-15 오류 정정 부호가 부가된 데이터열을 기억하는 피시험메모리를 시험하는 시험 장치 및 시험 방법

Country Status (6)

Country Link
US (1) US7930614B2 (ko)
JP (1) JP4585520B2 (ko)
KR (1) KR101174936B1 (ko)
DE (1) DE112005002581T5 (ko)
TW (1) TWI382190B (ko)
WO (1) WO2006040900A1 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2894709A1 (fr) * 2005-12-13 2007-06-15 Gemplus Sa "detecteur de destruction anormale de secteur memoire"
KR101095639B1 (ko) * 2006-12-26 2011-12-19 가부시키가이샤 어드밴티스트 시험 장치 및 시험 방법
JP5029883B2 (ja) * 2007-05-17 2012-09-19 横河電機株式会社 半導体試験装置
KR101413137B1 (ko) 2008-07-04 2014-07-01 삼성전자주식회사 메모리 장치 및 메모리 프로그래밍 방법
US8621324B2 (en) * 2010-12-10 2013-12-31 Qualcomm Incorporated Embedded DRAM having low power self-correction capability
WO2012088107A1 (en) * 2010-12-23 2012-06-28 The Directv Group, Inc. System and method for performing an automated set top box test
US9436402B1 (en) 2011-04-18 2016-09-06 Micron Technology, Inc. Methods and apparatus for pattern matching
WO2014051550A1 (en) * 2012-09-25 2014-04-03 Hewlett-Packard Development Company, L.P. Notification of address range including non-correctable error
KR102189780B1 (ko) 2014-08-11 2020-12-11 삼성전자주식회사 반도체 메모리 장치 및 이를 포함하는 메모리 시스템
CN105469834B (zh) * 2014-09-12 2018-08-24 上海华虹宏力半导体制造有限公司 嵌入式闪存的测试方法
US9583219B2 (en) 2014-09-27 2017-02-28 Qualcomm Incorporated Method and apparatus for in-system repair of memory in burst refresh
US9539983B2 (en) 2014-12-19 2017-01-10 Jennifer Demeritte Vehicle seat belt attachment apparatus for providing an automatic alert notification
US10482943B2 (en) * 2017-06-28 2019-11-19 Qualcomm Incorporated Systems and methods for improved error correction in a refreshable memory
US11086733B2 (en) * 2018-12-19 2021-08-10 Micron Technology, Inc. Reporting control information errors
CN110444244B (zh) * 2019-07-31 2021-05-11 至誉科技（武汉）有限公司 存储设备读错误纠错能力的测试装置
US11922061B2 (en) 2020-08-31 2024-03-05 Micron Technology, Inc. Adaptive memory refresh control
US11783885B2 (en) 2020-10-30 2023-10-10 Micron Technology, Inc. Interactive memory self-refresh control

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1173796A (ja) * 1997-08-27 1999-03-16 Sony Corp 記憶装置および記憶装置の検査方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5383538A (en) * 1976-12-29 1978-07-24 Takeda Riken Ind Co Ltd Memory tester
JPS5673358A (en) * 1979-11-21 1981-06-18 Advantest Corp Testing device for memory
JPS62120699A (ja) * 1985-11-20 1987-06-01 Fujitsu Ltd 半導体記憶装置
JPS648600A (en) * 1987-06-30 1989-01-12 Nec Corp Testing device for integrated storage circuit
JPH0212445A (ja) * 1988-06-30 1990-01-17 Mitsubishi Electric Corp 記憶装置
JPH02276099A (ja) * 1989-04-18 1990-11-09 Mitsubishi Electric Corp マイクロプロセッサ
US5379415A (en) * 1992-09-29 1995-01-03 Zitel Corporation Fault tolerant memory system
JP2001311766A (ja) * 2000-04-28 2001-11-09 Advantest Corp 半導体デバイス試験装置及び試験方法
JP4323707B2 (ja) * 2000-10-25 2009-09-02 富士通マイクロエレクトロニクス株式会社 フラッシュメモリの欠陥管理方法
TW511092B (en) * 2001-06-06 2002-11-21 Chipmos Technologies Inc A method for testing and repair analyzing a memory device
JP4158526B2 (ja) * 2003-01-09 2008-10-01 松下電器産業株式会社 メモリカード及びメモリへのデータ書き込み方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1173796A (ja) * 1997-08-27 1999-03-16 Sony Corp 記憶装置および記憶装置の検査方法

Also Published As

Publication number Publication date
JPWO2006040900A1 (ja) 2008-05-15
US7930614B2 (en) 2011-04-19
WO2006040900A1 (ja) 2006-04-20
TWI382190B (zh) 2013-01-11
DE112005002581T5 (de) 2007-08-30
US20070277065A1 (en) 2007-11-29
KR20070085319A (ko) 2007-08-27
JP4585520B2 (ja) 2010-11-24
TW200612103A (en) 2006-04-16

Similar Documents

Publication Publication Date Title
KR101174936B1 (ko) 오류 정정 부호가 부가된 데이터열을 기억하는 피시험메모리를 시험하는 시험 장치 및 시험 방법
JP4864006B2 (ja) 試験装置および試験方法
US8286055B2 (en) Nonvolatile memory device and method of operating the same
US9081708B2 (en) Dynamic read scheme for high reliability high performance flash memory
KR100954976B1 (ko) 에러 분류 수단을 구비한 반도체 메모리 시험 장치 및 관련시험 방법
KR102143325B1 (ko) 에러 정정 코드(ecc)를 가진 비-휘발성 메모리(nvm) 시스템을 프로그래밍하는 방법
KR100331139B1 (ko) 에러 위치지정 코드를 사용하여 멀티레벨 셀 메모리를 정정하는방법 및 장치
US7672162B2 (en) Non-volatile memory device, memory system, and LSB read method
US9711233B2 (en) Systems and methods for sub-zero threshold characterization in a memory cell
US8738989B2 (en) Method and apparatus for detecting free page and a method and apparatus for decoding error correction code using the method and apparatus for detecting free page
TWI712046B (zh) 記憶體晶片
KR101527690B1 (ko) 낸드 플래시 메모리 테스트 인터페이스 장치 및 그 운용방법
TWI493562B (zh) 具有受配置以防止過度校正之錯誤校正的記憶體
US11231990B2 (en) Device and method for generating error correction information
KR100577988B1 (ko) 오류 검출 능력이 강화된 플래시 메모리 및 다비트 오류검출 방법
US20200051627A1 (en) Memory systems for memory devices and methods of operating the memory systems
JP2003100095A (ja) 半導体集積回路装置
CN116665745A (zh) 一种闪存读取方法及装置
JP2009176393A (ja) 不揮発性半導体記憶装置及びその自動テスト方法
CN111796961A (zh) 数据读取方法、存储控制器与存储装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150716

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160720

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170725

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180725

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190724

Year of fee payment: 8