TWI382190B - 測試裝置及測試方法 - Google Patents

測試裝置及測試方法 Download PDF

Info

Publication number
TWI382190B
TWI382190B TW094134620A TW94134620A TWI382190B TW I382190 B TWI382190 B TW I382190B TW 094134620 A TW094134620 A TW 094134620A TW 94134620 A TW94134620 A TW 94134620A TW I382190 B TWI382190 B TW I382190B
Authority
TW
Taiwan
Prior art keywords
data
memory
test
tested
value
Prior art date
Application number
TW094134620A
Other languages
English (en)
Other versions
TW200612103A (en
Inventor
Shinya Sato
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Publication of TW200612103A publication Critical patent/TW200612103A/zh
Application granted granted Critical
Publication of TWI382190B publication Critical patent/TWI382190B/zh

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38Response verification devices
    • G11C29/42Response verification devices using error correcting codes [ECC] or parity check
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44Indication or identification of errors, e.g. for repair
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C2029/5602Interface to device under test

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Description

測試裝置及測試方法
本發明涉及一種測試裝置及測試方法。本發明特別是涉及一種已附加錯誤訂正符號之資料列儲存用之被測試記憶體測試時之測試裝置及測試方法。又,本申請案與下述的日本申請案相關聯。就藉由文獻之參照而確認可編入的指定國而言,藉由參照下記的申請案中所記載的內容而編入本申請案中,以作為本申請案之記載的一部份。
1.特願2004-300782申請日 西元2004年10月14日
先前,半導體記憶體測試裝置在每次之測試周期中被測試記憶體的輸出都須與期待值作邏輯比較,若比較的結果一致,則視為通過(pass),若不一致則視為失效(fail)。因此,例如以快閃記憶體為例,已儲存的資料經過多個周期之後,即使在採用以頁為單位而讀出-且以頁為單位之已附加錯誤訂正符號之形式之被測試記憶體中,就算”失效”只被檢出一次,則此被測試記憶體在檢出時即被視為不良。
此處,快閃記憶體藉由程式干擾(disturb)模式之發生使寫入對象的記憶胞以外的資料被重寫,於是會發生非永久性的軟體錯誤(請參閱非專利文獻1)。在實際的使用狀態中,若發生此種軟體錯誤,則控制該快閃記憶體所用的記憶體控制器對由快閃記憶體所讀出的資料的錯誤進行訂正。
非專利文獻1:作田康司「朝向Silicon Movie時代之 大容量反及閘(NAND)快閃記憶體技術」、FED期刊、Vol.11、No.3、2000年、pp.76-88。
在先前的半導體記憶體測試裝置中,任一個測試周期中已檢出有”失效”存在時,則該被測試記憶體在檢出時被視為不良。因此,例如,快閃記憶體中即使已發生某種程度上能發生之軟體錯誤時,該快閃記憶體在檢出時即被視為不良。
依據本發明的第1形式,在已附加錯誤訂正符號之資料列儲存用之被測試記憶體測試時之測試裝置中,此測試裝置具備:邏輯比較器,其使由被測試記憶體所讀出的資料列中所含有的各別資料來與預先產生的期待值作比較;資料錯誤計數部,其用來計算這些與期待值不一致之資料的數目;以及不良檢出部,其在該資料錯誤計數部的計數值超過預定的1以上的上限數時檢出該被測試記憶體係”不良”。
在該計數值超過由錯誤訂正符號所可訂正之該資料列的錯誤之最大數所屬之該上限數時,該不良檢出部亦可檢出該被測試記憶體係”不良”。
若該被測試記憶體具備:第1記憶區域,其用來儲存上述已附加錯誤訂正符號之資料列;以及第2記憶區域,其用來儲存仍未附加錯誤訂正符號之資料列,則在已由第 1記憶區域所讀出之資料列中在該計數值超過該上限值時,該不良檢出部檢出該被測試記憶體係”不良”,在已由第2記憶區域所讀出之資料列中,當此資料列中所含有的至少1個資料未與該期待值一致時,亦可檢出該被測試記憶體係”不良”。
該邏輯比較器由被測試記憶體的不同記憶區域所讀出的多個各別的資料列中使該資料列中所含有的各別資料依順序而與該期待值進行比較,該資料錯誤計數部使各別之資料列中與期待值不一致的資料被檢出時每次都使計數值增加,該不良檢出部在該資料錯誤計數部的計數值超過該上限數時檢出該被測試記憶體係”不良”,該測試裝置亦可另外具備一種測試處理部,其在上述一資料列的不良已檢出完成之後,使該計數值初始化,且在該邏輯比較器中使下一個資料列與該期待值開始進行比較。
上述資料列中所含有的資料若與期待值不一致時,則該不良檢出部在該資料不是已預定的資料值時檢出該被測試記憶體係”不良”,在該資料是一種已預定的資料值時,另外亦能以”與該期待值不一致之資料數超過該上限數”作為條件來檢出該被測試記憶體係”不良”。
此測試裝置更可具備:測試處理部,其在被測試記憶體的同一記憶區域中多次寫入資料列之情況下每次寫入時都由被測試記憶體中讀出已寫入的資料列,以供應至邏輯比較器中;以及記憶區域錯誤計數部,其在被測試記憶體之每個記憶區域中對由該記憶體區域所讀出的資料列 中所含有的資料不與該該期待值一致時之次數進行計數。該不良檢出部在對應於該資料列讀出時原來之記憶區域之情況下在該記憶區域錯誤計數部中已計數完成之計數值較已預定的值還大時檢出:該資料列中所含有的至少1個資料若與該期待值不一時該被測試記憶體係”不良”,亦可在對應於該資料列讀出時原來之記憶區域之情況下在該記憶區域錯誤計數部中已計數完成之計數值較已預定的值還小時檢出:該資料錯誤計數部的計數值超過該上限值時該被測試記憶體係”不良”。
依據本發明的第2形式,在已附加錯誤訂正符號之資料列儲存用之被測試記憶體測試時之測試方法中,此測試方法具備:邏輯比較步驟,其使由被測試記憶體所讀出的資料列中所含有的各別資料來與預先產生的期待值作比較;資料錯誤計數步驟,其用來計算這些與期待值不一致之資料的數目;以及不良檢出步驟,其在該資料錯誤計數步驟的計數值超過預定的1以上的上限數時檢出該被測試記憶體係”不良”。
又,上述發明的概要未列舉本發明的必要特徵的全部,這些特徵群的下位組合(sub-combination)亦屬本發明。
依據本發明可提供一種測試裝置,在檢出一錯誤可訂正的錯誤時,被測試記憶體不會被判定成”不良”。
為讓本發明之上述和其他目的、特徵和優點能更明顯易懂,下文特舉較佳實施例,並配合所附圖式,作詳細說 明如下。
圖1係本發明之實施形式之測試裝置10的構成與被測試記憶體100同時顯示時之圖解。此測試裝置10用來測試此被測試記憶體100的記憶體功能。此處,被測試記憶體100例如是一種半導體記憶體或附加有記憶體功能的系統晶片(SoC,System on Chip)且儲存著已附加錯誤訂正符號的資料列。本實施形式之測試裝置10即使在由被測試記憶體100讀出的資料列未與期待值資料列一致時,在以”可藉由錯誤訂正符號來訂正”作為條件下仍不判斷該被測試記憶體係”不良”。因此,該測試裝置10是以對被測試記憶體100適當地進行測試作為目的。以下,將以被測試記憶體100是快閃記憶體時作為例子來說明。
此測試裝置10具備:測試處理部110,驅動器150,比較器160,邏輯比較器170以及不良判定部180。此測試處理部110控制該被測試記憶體100的測試。更具體而言,在被測試記憶體100的測試中,測試處理部110將資料列多次寫入至被測試記憶體100的同一個記憶區域中,每次寫入時已寫入的資料列由被測試記憶體100中讀出。於是,測試處理部110使由該被測試記憶體100中所讀出的資料供給至邏輯比較器170中。因此,測試處理部110對同一個記憶區域一方面使資料列改變且另一方面進行讀/寫,這樣可藉由邏輯比較器170和不良判定部180以檢出該記憶區域的記憶胞係”不良”。
此測試處理部110具有:時序產生器120,圖樣產生器130以及波形整形器140。時序產生器120使用圖樣產生器130所輸出的時序設定信號(TS信號)所指定的時序資料以產生:周期時脈,其顯示該測試的1個周期;以及速率(RATE)信號,其顯示該測試周期之開始時序。然後,時序產生器120將該周期時脈供給至圖樣產生器130,且使RATE信號和TS信號以及測試裝置10的基準時脈同時供給至波形整形器140。
圖樣產生器130依據周期時脈以產生一種供給至該被測試記憶體100中之測試圖樣資料且供給至波形整形器140。此種測試圖樣資料包含:一種使資料列寫入至該被測試記憶體100中時由應供給至被測試記憶體100中的信號所構成的測試圖樣;以及一種由該被測試記憶體100中讀出已寫入的資料列時由應供給至被測試記憶體100中的信號所構成的測試圖樣。
波形整形器140依據基準時脈,RATE信號和TS信號使測試圖樣資料被整形成一種應供給至該被測試記憶體100中之時序之波形。
驅動器150以由波形整形器140整形後的測試圖樣資料作為測試圖樣信號以供給至該被測試記憶體100。比較器160使對應於該測試圖樣而由該被測試記憶體100所輸出的輸出信號來與一預定的基準電壓相比較而得到一輸出信號的邏輯值。
邏輯比較器170使對應於該測試圖樣而由該被測試記 憶體100所讀出的資料列中所含有之各別資料來與由圖樣產生器130所預先產生的期待值相比較。不良判定部180依據邏輯比較器170所得到的比較結果來判定該被測試記憶體100是否不良。
圖2係本發明之實施形式之被測試記憶體100的記憶區域。本實施形式之被測試記憶體100的記憶區域分割成多個方塊。各方塊例如具有64KB之資料記憶容量,其例如由32個等多個頁所構成。本實施形式之被測試記憶體100例如以具有2KB等的資料記憶容量之頁為單位以進行資料列的讀/寫。更具體而言,被測試記憶體100具有例如8位元等的多個資料輸出/入(IO)端,經由這些資料輸出/入(IO)端以轉送1輸出/入周期例如1字(例如8位元)的資料。然後,在1次的讀出或寫入處理中,頁內的各字順著行(column)方向而轉送,以進行以頁為單位的讀/寫。
被測試記憶體100內的記憶區域含有主區域240和額外區250。主區域240是被測試記憶體100儲存著應儲存之資料210的區域。額外區250儲存著:資料210中所產生的位元錯誤訂正用的錯誤訂正符號220以及顯示該頁的使用禁止所用的資訊。又,被測試記憶體100內的記憶區域由錯誤的訂正可能性的觀點而言係劃分成可訂正區域200和不可訂正區域230。可訂正區域200在本發明中的例子是第1記憶區域,其是一種藉由資料210和錯誤訂正符號220之儲存來儲存著已附加該錯誤訂正符號之資料列所用之區域。實際上在使用該被測試記憶體100時,連接至 被測試記憶體100-且控制此被測試記憶體100所用之記憶體控制器即使在該可訂正區域200中發生位元錯誤時仍可藉由錯誤訂正符號220在訂正可能範圍內進行錯誤訂正。另一方面,不可訂正區域230在本發明中的一種例子是第2記憶區域,其儲存著未附加該錯誤訂正符號之資料列。記憶體控制器即使在不可訂正區域230中發生位元錯誤時仍不能進行訂正。
圖3係本發明之實施形式之不良判定部180的構成,同時亦顯示該比較器160和邏輯比較器170。就被測試記憶體100內的不同之記憶區域中所讀出的多個各別之資料列而言,該資料列中所含有的各別資料由被測試記憶體100的資料輸出入端以8位元為單位而順次讀入時,比較器160使各位元所輸入的各別電壓來與顯示該邏輯值H所用的門限(threshold)值電壓VOH以及顯示該邏輯值L所用的門限值電壓VOL相比較。然後,此比較器160在每個位元發生時若該位元是高(H)邏輯值時輸出SH=1,在低(L)邏輯值時則輸出SL=1。
邏輯比較器170就多個各別之資料列而言使該資料列中所含有的各別之資料依序與期待值相比較。本實施形式之邏輯比較器170在每1輸出入周期中使1字(=8位元)的資料依照每個位元來與1字的期待值相比較,比較結果為一致時的位元輸出成0(其表示”通過”),不一致時的位元輸出成1(其表示”失效”),此比較結果作為一種通過/失效信號。
不良判定部180具有:失效位元數算出部300,及閘310,資料錯誤計數部320,不良檢出部330,失效選擇部340,失效堆疊部350,BBM360以及AFM370。失效位元數算出部300算出1字之通過/失效信號中所含有的失效信號的數目,即,”1”的數目。及閘310使通過/失效信號的各位元和顯示各失效信號的數目之計測期間所用之INC信號的邏輯積輸出至資料錯誤計數部320。因此,及閘310在失效信號的數目應計測期間中使藉由失效位元數算出部300所算出的失效信號的數目供給至資料錯誤計數部320,失效信號的數目未被計測期間使值0輸出至資料錯誤計數部320。
資料錯誤計數部320對資料列中所含有的各資料中未與期待值一致的資料位元的數目進行計算。即,資料錯誤計數部320就各別的資料列而言在每個輸出入周期中對及閘310所輸入的失效信號的數目進行加算。此處,資料錯誤計數部320亦可只限於對可計數之失效信號的數目進行計算。此時此資料錯誤計數部320在已計數的失效信號之數目到達該限制值時,其後即停止更進一步的向上計算。例如,資料錯誤計數部320亦可對與期待值不一致之資料位元的數目以2位元的方式儲存著,在已計數的失效信號的數目是3時,亦可停止對該計數器的值進行加算。然後,資料錯誤計數部320在計數值所預定的1以上的上限數已被超過時使輸出成為”1”,將此種情況告知不良檢出部330。又,資料錯誤計數部320若由圖樣產生器130輸入 CLR(清除)信號,則會使計數值初始化,即,計數值成為0。
不良檢出部330中輸入:由邏輯比較器170而來的信號,由圖樣產生器130而來的INC信號,資料錯誤計數部320的輸出以及由圖樣產生器130而來的LD信號,且依據這些信號以檢出該被測試記憶體100係”不良”。不良檢出部330含有或閘332,閘334,及閘336以及或閘338,且依據以下的條件來檢出該被測試記憶體100係”不良”。
(1)就某一資料列而言,資料錯誤計數部320的計數值所預定的1以上的上限值被超過時,檢出該被測試記憶體100係”不良”。
更具體而言,首先,就各別的資料列而言,資料錯誤計數部320使每個與期待值不一致的資料被檢出時之計數值增加。其次,資料錯誤計數部320在計數值超過上限數時使輸出成為”1”。其次,及閘336在輸出該資料錯誤計數部320的輸出和LD信號的邏輯積時,依據圖樣產生器130而來的指示,使資料錯誤計數部320的輸出經由或閘338而供給至失效選擇部340。於是,及閘336和或閘338在資料錯誤計數部320輸出”1”時可藉由LD信號的時序來告知該失效選擇部340”該被測試記憶體100係不良”。
此處,上述的上限數係藉由錯誤訂正符號220可用來訂正資料列的錯誤時的範圍來設定。當此上限值設定成可藉由錯誤訂正符號來訂正資料列的錯誤所用的最大數時,不良檢出部330在該資料錯誤計數部320的計數值超過該最大數而使錯誤訂正成為不可能時即檢出該被測試記憶體 100係”不良”。例如,當該錯誤訂正符號是一種以2位元錯誤檢出而能以1位元來錯誤訂正的符號時,若該上限值設定成1時,則該不良檢出部330在檢出2位元以上的錯誤時即檢出該被測試記憶體100係”不良”。
(2)由不可訂正區域230所讀出的資料列中,當該資料列中所含有的至少1個資料未與期待值一致時,則檢出該被測試記憶體100係”不良”。
由不可訂正區域230所讀出的資料列中的任一資料中失效信號被輸出時,由於該資料不能訂正,則不良檢出部330檢出該被測試記憶體100係”不良”。更具體而言,或閘332藉由採用該邏輯比較器170所輸出的通過/失效信號的邏輯和,以便在至少1個資料位元不與該期待值一致時使顯示此情況所用的信號”1”輸出。閘334使或閘332的輸出和INC信號的反相信號之邏輯和被輸出。因此,在INC信號是”0”且不能作錯誤訂正之資料的輸出入周期中該或閘332輸出”1”時,閘334經由或閘338來通知該失效選擇部340”該被測試記憶體100係不良”。
失效選擇部340中輸入:每個輸出入周期的通過/失效信號所屬之一般失效信號以及以資料列單位來通知”該被測試記憶體100係不良”所用之ECC失效信號。失效選擇部340包含:失效堆疊選擇部342,BBM選擇部344以及AFM選擇部346。對以被測試記憶體100為單位來儲存”該被測試記憶體100的不良是否已檢出”所用的失效堆疊350而言,失效堆疊選擇部342選擇”一般失效信號和ECC 失效信號的任一個為基準之不良是否已儲存著”。在”以一般失效信號為基準的不良”被儲存著的情況下,若至少1個資料不與期待值相一致,則失效堆疊350儲存著”被測試記憶體100係不良”。另一方面,在”以ECC失效信號為基準的不良”已儲存著的情況下,就錯誤可訂正的資料列而言,在超過”該資料列中所含有的上限值”的資料不與期待值一致時,失效堆疊350儲存著”被測試記憶體100係不良”。
對儲存著”不良已被檢出之方塊之編號”之BBM360(Bad Block Memory)而言,BBM選擇部344選擇”一般失效信號和ECC失效信號的任一個為基準之不良是否已儲存著”。在一般失效信號為基準的不良已被儲存的情況下,若某一方塊中所含有的資料列中的至少1個資料不與期待值相一致,則BBM360儲存著”與該方塊相關之被測試記憶體100係不良”。另一方面,在”以ECC失效信號為基準的不良”已儲存著的情況下,就某一方塊中所含有的錯誤可訂正的資料列而言,在超過”該資料列中所含有的上限值”的資料不與期待值一致時,BBM360儲存著”與該方塊有關之被測試記憶體100係不良”。
AFM(Address Failure Memory)選擇部346對每個位址儲存著失效信號之AFM370而言選擇”一般失效信號和ECC失效信號的任一個為基準之不良是否已儲存著”。在一般失效信號為基準的不良已被儲存的情況下,AFM370使”被測試記憶體100所輸出的資料不與期待值相一致”儲 存在該資料所對應的位址中。
以上的選擇是由測試裝置10的使用者預先進行。更具體而言,依據錯誤是否可訂正來檢出該被測試記憶體100的不良時,失效堆疊選擇部342和BBM選擇部344係依據ECC失效信號而被選取,使”不良”儲存在失效堆疊350和BBM360中,AFM選擇部346依據一般失效信號而被選取,使”不良”儲存在AFM370中。
圖4係本發明之實施形式之測試裝置10的動作時序圖。測試處理部110將測試用的資料寫入至被測試記憶體100的各頁中。然後,測試處理部110由各頁中讀出已寫入的資料且與期待值相比較。圖4顯示:由被測試記憶體100讀出某一頁中已寫入的資料且與期待值相比較時的部份的動作時序。
首先,圖樣產生器130重新讀出資料列且與期待值相比較之前,使CLR信號成為”1”以便對資料錯誤計數部320的計數值進行初始化(周期0)。其次,測試處理部110依據測試圖樣資料使記憶體讀出指令供給至被測試記憶體100(周期1至7)。更具體而言,測試處理部110在周期1時供給指令,周期2至3時供給行位址,周期4至6時供給頁位址,以開始該被測試記憶體100的讀出處理。
其次,被測試記憶體100對應於記憶體讀出指令使指定的頁中已記憶之資料列中所含有的資料1字1字地依序輸出(由周期x至x+2112)。此處,被測試記憶體100在周期x至x+2047之間輸出可訂正區域200內的資料210,在 周期x+2048至2050之間輸出可訂正區域200內的錯誤訂正符號220。這些資料由於可藉由錯誤訂正符號來訂正,於是圖樣產生器130使INC信號成為”1”。因此,不良檢出部330即禁止由或閘332和閘334而來的單一位元錯誤的通知。又,及閘310和資料錯誤計數部320開始各失效位元數的計數。結果,就由可訂正區域200所讀出的資料列而言,不良檢出部330可檢出該計數值超過上限值時”被測試記憶體100係不良”。
其次,被測試記憶體100在周期x+2051至x+2112之間使不可訂正區域230內的資料輸出。這些資料由於不可訂正,於是圖樣產生器130使INC信號成為”0”。因此,不良檢出部330即許可由或閘332和閘334而來的單一位元錯誤的通知。又,及閘310和資料錯誤計數部320停止各失效位元數的計數。結果,就由不可訂正區域230所讀出的資料列而言,不良檢出部330可檢出該資料列中所含有的至少1個資料不與期待值一致時”被測試記憶體100係不良”。
其次,若資料列與期待值資料列的比較已終止,則圖樣產生器130使LD信號成為”1”。接收此信號後,不良檢出部330藉由或閘338使資料錯誤計數部320的輸出被供給至失效選擇部340。因此,就被測試記憶體100所讀出的資料列而言,與期待值不一致的資料列的數目超過上限數時,不良檢出部330可通知該失效選擇部340”被測試記憶體100係不良”。
藉由以上的處理,則該測試裝置10可讀出該被測試記憶體100中已寫入的資料列,以便就該資料列來檢出此被測試記憶體100的不良。然後,在某一資料列的不良的檢出已完了時,測試處理部110藉由使CLR信號成為”1”以使資料錯誤計數部320內的計數值初始化。然後,圖樣產生器130使下一個資料列在邏輯比較器170中開始與期待值相比較。
依據以上所示的測試裝置10就可訂正區域200中所儲存的資料列而言,錯誤可訂正的範圍中允許資料和期待值的不一致。另一方面,就錯誤不可訂正區域230中所儲存的資料列而言,至少1個失效已被檢出時即檢出”該被測試記憶體100係不良”。
因此,此測試裝置10可對應於被測試記憶體100的錯誤訂正能力而適當地檢出”此被測試記憶體100係不良”。
圖5係本發明之實施形式之第1變形例之不良判定部180的構成的一部份,且同時亦顯示該邏輯比較器170。本變形例之不良判定部180只有在資料值0或1中任一個資料值有錯誤時才可在錯誤可訂正的範圍內允許”失效”發生。
第1變形例中的不良判定部180增加圖3中所示的失效位元數算出部300,及閘310,資料錯誤計數部320,不良檢出部330,失效選擇部340,失效堆疊350,BBM360以及AFM370,且此不良判定部180含有圖5中所示的期待值選擇致能暫存器500,期待值選擇暫存器510,或閘 520,及閘530,互斥反或閘540以及另一閘550。圖5中具有與圖3相同符號的構件除了以下各點之外由於採用與圖3同樣的功能和構成,因此除了以下的不同點之外其它即不再說明。
期待值選擇致能暫存器500依據圖樣產生器130而來的輸入只針對任一方的資料值在可訂正的範圍內顯示出”允許失效”所用的致能信號予以儲存著。期待值選擇暫存器510依據圖樣產生器130而來的輸入使可訂正的範圍內”允許失效”所用的已預定的資料值被儲存著。互斥反或閘540使期待值選擇暫存器510中所儲存的資料與邏輯比較器170中所輸入的期待值的互斥反或的邏輯值被輸出。或閘520使期待值選擇致能暫存器500中已儲存的致能信號的否定值和互斥反或閘540的輸出的邏輯和(Sum)被輸出。及閘530使失效位元數算出部300所輸出的失效位元數的各位元和或閘520的輸出按照每個位元來進行邏輯積。閘550採用或閘520的輸出和INC信號的邏輯積以供給至閘334的否定輸入。
期待值選擇致能暫存器500中所儲存的致能信號是”0”時,期待值選擇致能暫存器500的輸出成為”1”。或閘520的輸出成為一種與互斥反或閘540的輸出無關的”1”。因此,閘550使INC信號輸入至閘334之否定輸入端,及閘530使失效位元數算出部300的輸出可輸入至及閘310。因此,第1變形例之不良判定部180成為一種與圖3等效的邏輯,以進行一種與圖3之不良判定部180 同樣的動作。
另一方面,期待值選擇致能暫存器500中所儲存的致能信號是”1”時,期待值選擇致能暫存器500的輸出成為”0”。結果,或閘520使互斥反或閘540的輸出供給至閘550和及閘530。此處,互斥反或閘540在期待值選擇暫存器510中所儲存的資料值與由圖樣產生器130所供給的期待值一致時輸出一種顯示”一致”用的信號”1”。此時,閘550使INC信號輸入至閘334的否定輸入端,及閘530使失效位元數算出部300的輸出被輸入至及閘310。因此,以”資料列中所含有的不與期待值一致的資料的全部都採用期待值選擇暫存器510中已儲存的資料值”作為條件,在資料錯誤計數部320的計數值超過上限數時,不良檢出部330可檢出該被測試記憶體100係不良。換言之,即使資料列中所含有的資料不與期待值一致,在該資料是期待值選擇暫存器510中所儲存的資料值時,不良檢出部330在資料錯誤計數部320的計數值超過上限數為止時仍不檢出被測試記憶體100的不良,因此可容許”失效”。
另一方面,期待值選擇暫存器510中所儲存的資料值不與圖樣產生器130所供給的期待值一致時,互斥反或閘540輸出一種顯示”不一致”用的信號”0”。此時,閘550使信號”0”輸入至閘334的否定輸入端,及閘530使位元數0被輸入至及閘310。因此,即使INC信號是”1”,或閘332和該閘334所造成的失效檢出仍然有效。於是,資料列中所含有之不是期待值選擇暫存器510中所儲存的資料值之 至少1個資料不與期待值一致時,不良檢出部330可檢出”該被測試記憶體100係不良”。換言之,資料列中所含有的資料不與期待值一致,且該資料不是期待值選擇暫存器510中所儲存的資料值時,不良檢出部330不容許”失效”而可直接檢出被測試記憶體100的不良。
依據以上所示的第1變形例之不良判定部180,資料值”0”和”1”中只有期待值是預定的資料值時才可藉由錯誤訂正符號在可訂正的範圍中容許”失效”。此處,在快閃記憶體中,藉由程式干擾模式使電子錯誤地注入至不是記憶對象的其它記憶胞中所造成的結果是使該記憶胞之記憶狀態由”1”變化成”0”。此種不良是一時的,若可藉由錯誤訂正來訂正,則不會發生問題。依據本變形例之不良判定部180,測試裝置10之使用者藉由在期待值選擇致能暫存器500中設定一種致能信號”1”,且在期待值選擇暫存器510中設定資料值”1”,則在記憶狀態由”1”變化成”0”時,在可訂正的範圍內可允許”失效”之發生。
另一方面,在期待值是”0”而輸出”1”時,程式干擾模式不是此問題的原因,其原因可推定成”記憶胞的固定不良”。依據本變形例之不良判定部180,藉由在期待值選擇致能暫存器500中設定一種致能信號”1”,且在期待值選擇暫存器510中設定資料值”1”,則在記憶狀態由”1”變化成”0”時,在可訂正的範圍內一方面可允許”失效”之發生,且另一方面至少1個資料的記憶狀態由”0”變化成”1”時可即時地檢出此被測試記憶體100的不良。
圖6係本發明之實施形式之第2變形例之不良判定部180的構成的一部份,且同時亦顯示圖樣產生器130。本變形例之不良判定部180對同一記憶區域之資料列的讀/寫中須儲存著”至少1個資料位元中錯誤已檢出的次數”,當此次數超過上限值時即使可進行錯誤訂正,此不良判定部180亦檢出”該被測試記憶體100係不良”。
第2變形例之不良判定部180增加圖3中所示的失效選擇部340,失效堆疊350,BBM360以及AFM370,且此不良判定部180含有圖6中所示的記憶區域錯誤計數部600,或閘660,失效位元數算出部300,及閘310,資料錯誤計數部320以及不良檢出部330。圖6中具有與圖3相同符號的構件除了以下各點之外由於採用與圖3同樣的功能和構成,因此除了以下的不同點之外其它即不再說明。
記憶區域錯誤計數部600在每個被測試記憶體100的記憶區域中對由該記憶區域所讀出的資料列中所含有的資料不與期待值一致時的次數進行計數。本實施形式之記憶區域錯誤計數部600在被測試記憶體100之每頁中對由該頁內的可訂正區域200所讀出的資料列的失效次數進行計數。
記憶區域錯誤計數部600包含:失效記錄記憶體610,位址選擇器620,加算器630,區域錯誤上限值記憶部640以及比較器640。失效鎖住記憶體610在被測試記憶體100之每頁中對由該頁內的可訂正區域200所讀出的資料列的失效次數進行儲存。此種失效次數是該資料列中的資料不 與期待值一致時的次數(位元數)。位址選擇器620由圖樣產生器130接收一種對被測試記憶體100所發行的讀出指令的位址,由被測試記憶體100所讀出的頁所對應的失效記錄記憶體610之位址供給至失效記錄記憶體610。位址選擇器620對失效記錄記憶體610選取該頁所對應的位址的資料(即,該頁所對應的失效數目)且將其輸出以作為一種指示。
加算器630對應於選擇器620所指定的位址使失效記錄記憶體610所輸出的資料來與該及閘310的輸出相加,使該資料更新成加算結果的值。因此,此加算器630使由被測試記憶體100而來的1字大小的資料所輸入的次數中與期待值不一致的資料的數目加算至該資料所含有的資料列所對應的失效記錄記憶體610內的失效次數中。
區域錯誤上限值記憶部640由圖樣產生器130接收每頁所容許的失效次數的上限值所屬的區域錯誤上限值且儲存著。對應於由被測試記憶體100所讀出的頁而儲存在失效記錄記憶體610中的失效次數超過區域錯誤上限值記憶部640中所儲存的區域錯誤上限值時,比較器650輸出信號”1”以顯示此種情況。
或閘660與或閘332一樣求得邏輯比較器170所輸出的通過/失效信號的邏輯和。因此,至少1個資料位元不與期待值一致時,則或閘660即輸出信號”1”以顯示此種情況。及閘339使比較器650之輸出和或閘660之輸出的邏輯積輸出。於是,就超過區域錯誤上限值時的失效次數已 被計數的頁而言,至少1個資料不與期待值一致時該及閘339即檢出該頁以表示”該被測試記憶體100係不良”,且經由或閘338而通知該失效選擇部340。
依據以上所示之不良判定部180,對應於資料列讀出時原來的記憶區域在該記憶區域錯誤計數部600中已計數的計數值較預定的區域錯誤上限值還大之情況下,該資料列中所含有的至少1個資料不與期待值一致時,不良檢出部330即檢出”該被測試記憶體100係不良”。另一方面,在該計數值是在區域錯誤上限值以下的情況下,不良檢出部330在該資料錯誤計數部320的計數值超過上限數時檢出”該被測試記憶體100係不良”。因此,就失效次數多的固定的障礙存在可能性高的頁而言,不良判定部180可檢出一種與”是否可訂正”無關的不良。
以上雖然使用本發明的實施形式來說明,但本發明的技術範圍不限於上述實施形式中所記載的範圍。上述實施形式中可施加多樣化的變更或改良,此為此行的專家所明白。施加此種變更或改良後的形式亦屬本發明的技術範圍中可得到者,這由申請專利範圍的記載即可明白。
例如,不良判定部180亦可具備與圖5相關連的功能和與圖6相關連的功能合併後的功能。因此,就快閃記憶體而言,即使記憶狀態”1”之資料被誤認為”0”,該位元錯誤經常發生時,此不良判定部180仍可對超過區域錯誤上限值的失效次數進行計數。因此,可適當地檢出”記憶狀態”1”的資料被誤認為”0”時的固定的不良”。
產業上的可利用性
依據本發明而提供一種測試裝置,其在可訂正的錯誤已檢出時不判定”被測試記憶體係不良”。
雖然本發明已以較佳實施例揭露如上,然其並非用以限定本發明,任何熟習此技藝者,在不脫離本發明之精神和範圍內,當可作些許之更動與潤飾,因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
10‧‧‧測試裝置
100‧‧‧被測試記憶體
110‧‧‧測試處理部
120‧‧‧時序產生器
130‧‧‧圖樣產生器
140‧‧‧波形整形器
150‧‧‧驅動器
160‧‧‧比較器
170‧‧‧邏輯比較器
180‧‧‧不良判定部
200‧‧‧可訂正區域
210‧‧‧資料
220‧‧‧錯誤訂正符號
230‧‧‧不可訂正區域
240‧‧‧主區域
250‧‧‧額外區
300‧‧‧失效位元數算出部
310‧‧‧及閘
320‧‧‧資料錯誤計數部
330‧‧‧不良檢出部
332、338‧‧‧或閘
334‧‧‧閘
336、339‧‧‧及閘
340‧‧‧失效選擇部
342‧‧‧失效堆疊選擇部
344‧‧‧BBM選擇部
346‧‧‧AFM選擇部
350‧‧‧失效堆疊
360‧‧‧BBM
370‧‧‧AFM
500‧‧‧期待值選擇致能暫存器
510‧‧‧期待值選擇暫存器
520‧‧‧或閘
530‧‧‧及閘
540‧‧‧互斥之反或閘
550‧‧‧閘
600‧‧‧記憶區域錯誤計數部
610‧‧‧失效記錄(log)記憶體
620‧‧‧位址選擇器
630‧‧‧加算器
640‧‧‧區域錯誤上限值記憶部
650‧‧‧比較器
660‧‧‧或閘
圖1係本發明之實施形式之測試裝置10的構成圖。
圖2係本發明之實施形式之被測試記憶體100的記憶區域。
圖3係本發明之實施形式之不良判定部180的構成。
圖4係本發明之實施形式之測試裝置10的動作時序圖。
圖5係本發明之實施形式之第1變形例之不良判定部180的構成的一部份。
圖6係本發明之實施形式之第2變形例之不良判定部180的構成的一部份。
10‧‧‧測試裝置
100‧‧‧被測試記憶體
110‧‧‧測試處理部
120‧‧‧時序產生器
130‧‧‧圖樣產生器
140‧‧‧波形整形器
150‧‧‧驅動器
160‧‧‧比較器
170‧‧‧邏輯比較器
180‧‧‧不良判定部

Claims (7)

  1. 一種測試裝置,其對已附加錯誤訂正符號之資料列儲存用的被測試記憶體進行測試,包括:邏輯比較器,其使由被測試記憶體所讀出的資料列中所含有的各別資料來與預先產生的期待值作比較;資料錯誤計數部,其用來計算出經上述邏輯比較器比較後與期待值不一致之資料的數目;以及不良檢出部,其在該資料錯誤計數部的計數值超過預定的1以上的上限數時檢出該被測試記憶體係”不良”。
  2. 如申請專利範圍第1項所述之測試裝置,其中在該計數值超過由錯誤訂正符號所可訂正之該資料列的錯誤之最大數所屬之上限數時,該不良檢出部即檢出該被測試記憶體係”不良”。
  3. 如申請專利範圍第1項所述之測試裝置,其中若該被測試記憶體具備:第1記憶區域,其用來儲存上述已附加錯誤訂正符號之資料列;以及第2記憶區域,其用來儲存仍未附加錯誤訂正符號之資料列,則在已由第1記憶區域所讀出之資料列中在該計數值超過該上限值時,該不良檢出部檢出該被測試記憶體係”不良”,以及在已由第2記憶區域所讀出之資料列中,當此資料列中所含有的至少1個資料未與該期待值一致時,亦可檢出該被測試記憶體係”不良”。
  4. 如申請專利範圍第1項所述之測試裝置,其中該邏輯比較器由被測試記憶體的不同記憶區域所讀出的多個 各別的資料列中使該資料列中所含有的各別資料依順序而與該期待值進行比較,該資料錯誤計數部使各別之資料列中與期待值不一致的資料被檢出時每次都使計數值增加,該不良檢出部在該資料錯誤計數部的計數值超過該上限數時檢出該被測試記憶體係”不良”,以及此測試裝置更具備一測試處理部,其在上述一資料列的不良已檢出完成之後使該計數值初始化,且在該邏輯比較器中使下一個資料列與該期待值開始進行比較。
  5. 如申請專利範圍第1項所述之測試裝置,其中上述資料列中所含有的資料若與期待值不一致時,則該不良檢出部在該資料不是已預定的資料值時檢出該被測試記憶體係”不良”,以及在該資料是一種已預定的資料值時,另外亦能以”與該期待值不一致之資料數超過該上限數”作為條件來檢出該被測試記憶體係”不良”。
  6. 如申請專利範圍第1項所述之測試裝置,其中更可具備:測試處理部,其在被測試記憶體的同一記憶區域中多次寫入資料列之情況下每次寫入時都由被測試記憶體中讀出已寫入的資料列,以供應至邏輯比較器中;以及記憶區域錯誤計數部,其在被測試記憶體之每個記憶區域中對由該記憶體區域所讀出的資料列中所含有的資料不與該該期待值一致時之次數進行計數,該不良檢出部在對應於該資料列讀出時原來之記憶 區域之情況下在該記憶區域錯誤計數部中已計數完成之計數值較已預定的值還大時檢出:該資料列中所含有的至少1個資料若與該期待值不一時該被測試記憶體係”不良”,以及亦可在對應於該資料列讀出時原來之記憶區域之情況下在該記憶區域錯誤計數部中已計數完成之計數值較已預定的值還小時檢出:該資料錯誤計數部的計數值超過該上限值時該被測試記憶體係”不良”。
  7. 一種測試方法,其用來對已附加錯誤訂正符號之資料列儲存用之被測試記憶體進行測試,此測試方法具備:邏輯比較步驟,其使由被測試記憶體所讀出的資料列中所含有的各別資料來與預先產生的期待值作比較;資料錯誤計數步驟,其用來計算出經上述邏輯比較步驟比較後與期待值不一致之資料的數目;以及不良檢出步驟,其在該資料錯誤計數步驟的計數值超過預定的1以上的上限數時檢出該被測試記憶體係”不良”。
TW094134620A 2004-10-14 2005-10-04 測試裝置及測試方法 TWI382190B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004300782 2004-10-14

Publications (2)

Publication Number Publication Date
TW200612103A TW200612103A (en) 2006-04-16
TWI382190B true TWI382190B (zh) 2013-01-11

Family

ID=36148200

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094134620A TWI382190B (zh) 2004-10-14 2005-10-04 測試裝置及測試方法

Country Status (6)

Country Link
US (1) US7930614B2 (zh)
JP (1) JP4585520B2 (zh)
KR (1) KR101174936B1 (zh)
DE (1) DE112005002581T5 (zh)
TW (1) TWI382190B (zh)
WO (1) WO2006040900A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105469834A (zh) * 2014-09-12 2016-04-06 上海华虹宏力半导体制造有限公司 嵌入式闪存的测试方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2894709A1 (fr) * 2005-12-13 2007-06-15 Gemplus Sa "detecteur de destruction anormale de secteur memoire"
WO2008078529A1 (ja) * 2006-12-26 2008-07-03 Advantest Corporation 試験装置および試験方法
JP5029883B2 (ja) * 2007-05-17 2012-09-19 横河電機株式会社 半導体試験装置
KR101413137B1 (ko) 2008-07-04 2014-07-01 삼성전자주식회사 메모리 장치 및 메모리 프로그래밍 방법
US8621324B2 (en) * 2010-12-10 2013-12-31 Qualcomm Incorporated Embedded DRAM having low power self-correction capability
WO2012088107A1 (en) * 2010-12-23 2012-06-28 The Directv Group, Inc. System and method for performing an automated set top box test
US9436402B1 (en) * 2011-04-18 2016-09-06 Micron Technology, Inc. Methods and apparatus for pattern matching
EP2901281B1 (en) * 2012-09-25 2017-11-01 Hewlett-Packard Enterprise Development LP Notification of address range including non-correctable error
KR102189780B1 (ko) 2014-08-11 2020-12-11 삼성전자주식회사 반도체 메모리 장치 및 이를 포함하는 메모리 시스템
US9583219B2 (en) 2014-09-27 2017-02-28 Qualcomm Incorporated Method and apparatus for in-system repair of memory in burst refresh
US9539983B2 (en) 2014-12-19 2017-01-10 Jennifer Demeritte Vehicle seat belt attachment apparatus for providing an automatic alert notification
US10482943B2 (en) * 2017-06-28 2019-11-19 Qualcomm Incorporated Systems and methods for improved error correction in a refreshable memory
US11086733B2 (en) * 2018-12-19 2021-08-10 Micron Technology, Inc. Reporting control information errors
CN110444244B (zh) * 2019-07-31 2021-05-11 至誉科技(武汉)有限公司 存储设备读错误纠错能力的测试装置
US11922061B2 (en) 2020-08-31 2024-03-05 Micron Technology, Inc. Adaptive memory refresh control
US11783885B2 (en) * 2020-10-30 2023-10-10 Micron Technology, Inc. Interactive memory self-refresh control

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4924465A (en) * 1988-06-30 1990-05-08 Mitsubishi Denki Kabushiki Kaisha Memory with function test of error detection/correction device
US5553231A (en) * 1992-09-29 1996-09-03 Zitel Corporation Fault tolerant memory system
JPH1173796A (ja) * 1997-08-27 1999-03-16 Sony Corp 記憶装置および記憶装置の検査方法
TW511092B (en) * 2001-06-06 2002-11-21 Chipmos Technologies Inc A method for testing and repair analyzing a memory device
TW538252B (en) * 2000-04-28 2003-06-21 Advantest Corp Semiconductor device testing apparatus and method for testing semiconductor device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5383538A (en) * 1976-12-29 1978-07-24 Takeda Riken Ind Co Ltd Memory tester
JPS5673358A (en) * 1979-11-21 1981-06-18 Advantest Corp Testing device for memory
JPS62120699A (ja) * 1985-11-20 1987-06-01 Fujitsu Ltd 半導体記憶装置
JPS648600A (en) * 1987-06-30 1989-01-12 Nec Corp Testing device for integrated storage circuit
JPH02276099A (ja) * 1989-04-18 1990-11-09 Mitsubishi Electric Corp マイクロプロセッサ
JP4323707B2 (ja) * 2000-10-25 2009-09-02 富士通マイクロエレクトロニクス株式会社 フラッシュメモリの欠陥管理方法
JP4158526B2 (ja) * 2003-01-09 2008-10-01 松下電器産業株式会社 メモリカード及びメモリへのデータ書き込み方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4924465A (en) * 1988-06-30 1990-05-08 Mitsubishi Denki Kabushiki Kaisha Memory with function test of error detection/correction device
US5553231A (en) * 1992-09-29 1996-09-03 Zitel Corporation Fault tolerant memory system
JPH1173796A (ja) * 1997-08-27 1999-03-16 Sony Corp 記憶装置および記憶装置の検査方法
TW538252B (en) * 2000-04-28 2003-06-21 Advantest Corp Semiconductor device testing apparatus and method for testing semiconductor device
TW511092B (en) * 2001-06-06 2002-11-21 Chipmos Technologies Inc A method for testing and repair analyzing a memory device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105469834A (zh) * 2014-09-12 2016-04-06 上海华虹宏力半导体制造有限公司 嵌入式闪存的测试方法
CN105469834B (zh) * 2014-09-12 2018-08-24 上海华虹宏力半导体制造有限公司 嵌入式闪存的测试方法

Also Published As

Publication number Publication date
JPWO2006040900A1 (ja) 2008-05-15
US7930614B2 (en) 2011-04-19
TW200612103A (en) 2006-04-16
WO2006040900A1 (ja) 2006-04-20
US20070277065A1 (en) 2007-11-29
JP4585520B2 (ja) 2010-11-24
DE112005002581T5 (de) 2007-08-30
KR20070085319A (ko) 2007-08-27
KR101174936B1 (ko) 2012-08-17

Similar Documents

Publication Publication Date Title
TWI382190B (zh) 測試裝置及測試方法
US7447955B2 (en) Test apparatus and test method
US7984345B2 (en) Test apparatus and test method
US7900100B2 (en) Uncorrectable error detection utilizing complementary test patterns
US8255773B2 (en) System and method of tracking error data within a storage device
US8504884B2 (en) Threshold voltage techniques for detecting an imminent read failure in a memory array
EP1164589A1 (en) Storage device having an error correction function
US10928449B2 (en) Apparatus for memory built-in self-test with error detection and correction code awareness
US7249296B2 (en) Semiconductor integrated circuit
US8738989B2 (en) Method and apparatus for detecting free page and a method and apparatus for decoding error correction code using the method and apparatus for detecting free page
US9003251B2 (en) Diagnosis flow for read-only memories
CN110289040A (zh) 一种系统芯片中bist与ecc结合的存储器检测方法
JP2007280546A (ja) 半導体試験装置および半導体装置の試験方法
JPS62221756A (ja) 記憶装置