KR20050064887A - 오류 검출 능력이 강화된 플래시 메모리 및 다비트 오류검출 방법 - Google Patents
오류 검출 능력이 강화된 플래시 메모리 및 다비트 오류검출 방법 Download PDFInfo
- Publication number
- KR20050064887A KR20050064887A KR1020030096497A KR20030096497A KR20050064887A KR 20050064887 A KR20050064887 A KR 20050064887A KR 1020030096497 A KR1020030096497 A KR 1020030096497A KR 20030096497 A KR20030096497 A KR 20030096497A KR 20050064887 A KR20050064887 A KR 20050064887A
- Authority
- KR
- South Korea
- Prior art keywords
- byte
- block
- ecc
- code
- data area
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1044—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices with specific ECC/EDC distribution
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1004—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's to protect a block of data words, e.g. CRC or checksum
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Security & Cryptography (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Detection And Correction Of Errors (AREA)
Abstract
본 발명은 플래시 메모리의 다비트(예컨대, 3-비트 이상) 오류를 알아 낼 수 있는 플래시 메모리 및 오류 검출 방법에 관한 것이다. 본 발명에 따른 플래시 메모리는 복수의 메모리 블록을 포함하고, 이 복수의 메모리 블록 각각은 N-바이트의 사용자 데이터 영역과 M-바이트의 ECC 데이터 영역을 포함하며, 사용자 데이터 영역은 복수의 N1-바이트의 제1 블록을 포함하고, 이 제1 블록 각각은 N2-바이트의 상위 블록과 N2-바이트의 하위 블록으로 구성된다. N2-바이트의 상위 블록 또는 하위 블록에 데이터 기록 동작이 완료된 다음에는 이 N2-바이트의 블록에 기록된 데이터 중 '1'의 개수를 체크섬 코드로 생성하여 ECC 데이터 영역에 M1-바이트로 기록하며, N2-바이트의 상위 블록 또는 하위 블록에 대한 데이터 읽기 동작이 완료된 다음에는 이 N2-바이트의 블록으로부터 읽은 데이터 중 '1'의 개수를 ECC 데이터 영역에 기록된 M1-바이트의 체크섬 코드와 비교하여 비트 에러가 있는지를 판단하는데, 체크섬 코드의 비교 결과 하나의 비트에서만 차이가 나는 경우에는 ECC 코드 확인 과정을 거쳐 단일 비트 오류인지 2-비트 오류인지 판단하는 한편, 체크섬 코드의 비교 결과 2개 비트 이상에서 차이가 나는 경우에는 ECC 코드 확인 과정을 거치지 아니하고 해당 N2-바이트 블록을 오류 블록을 지정한다.
Description
본 발명은 반도체 메모리 기술에 관한 것으로서, 좀 더 구체적으로는 3-비트 이상의 에러도 검출할 수 있는 플래시 메모리 및 다비트 오류 검출 방법에 관한 것이다.
플래시형 비휘발성 메모리는 그 특성상 비트 에러가 발생할 수 있기 때문에 에러를 검출하고 정정하는 것이 필요하다. 이를 위해 사용되는 것이 ECC (Error Correcting Code)이다. 비트 에러에는 2가지 유형이 있는데, 쓰기 오류(write failure)와 읽기 오류(read failure)가 그것이다. 쓰기 오류는 플래시 메모리의 메모리 블록의 한 페이지를 프로그램하거나 한 블록을 소거한 후 그 결과가 잘못되는 것을 말하는데, 이것은 플래시 메모리의 기록 상태 비트를 확인함으로써 알아 낼 수 있다. 읽기 오류는 쓰기 동작을 오류 없이 수행한 후 기록된 데이터가 바뀌는 경우에 발생한다. 대부분의 비트 에러는 하나의 페이지 또는 섹터에 하나의 비트에만 오류가 나타나는 단일 비트 에러인데, 그 이유는 메모리 셀의 플로팅 게이트(floating gate)를 둘러싸고 있는 산화막을 통해 셀의 전하가 누설(leakage)되기 때문이다.
플래시 메모리의 비트 오류를 수정하기 위해서는 일반적으로 해밍 코드(Hamming Code)를 사용하여 왔는데, 이것은 '2-비트 검출과 1-비트 수정'을 그 특징으로 한다. 즉, 종래 해밍 코드 ECC에서는 단일 비트 에러는 이것을 발견하고 수정까지 할 수 있으며, 2-비트 에러에 대해서는 이것을 검출만 할 수 있을 뿐 이를 수정할 수는 없고, 2-비트 에러가 생긴 블록을 다른 블록으로 교체하는 것이 그 한계이다. 다시 말하면, 종래의 해밍 코드 ECC는 3-비트 이상의 오류가 생긴 경우에는 이것을 검출할 수도 없다. 플래시 메모리의 제조사에서 오류가 있는 블록(bad block)으로 표시되지 않은 블록이 사용 도중에 비트 에러가 생겨도 이것을 알 수 없다면 플래시 메모리의 신뢰성이 크게 떨어진다.
따라서 본 발명의 목적은 플래시 메모리에서 오류 검출 능력을 확장함으로써 플래시 메모리의 신뢰성을 보장하는 것이다.
본 발명의 다른 목적은 플래시 메모리에서 3-비트 이상의 오류를 검출할 수 있도록 하는 것이다.
이러한 과제를 달성하기 위해 본 발명은 일정한 크기의 플래시 메모리 블록에 대하여 데이터 기록 동작을 수행할 때 기록된 데이터 중 '1'의 개수를 체크섬 코드로 생성하여 이를 저장한 후 이를 기록 동작에서 생성된 체크섬 코드와 비교함으로써 다비트(예컨대, 3-비트 이상) 오류를 알아 낼 수 있다.
본 발명의 일례에 따른 플래시 메모리는 복수의 메모리 블록을 포함하고, 이 복수의 메모리 블록 각각은 N-바이트의 사용자 데이터 영역과 M-바이트의 ECC 데이터 영역을 포함하며, 상기 사용자 데이터 영역은 복수의 N1-바이트의 제1 블록을 포함하고, 이 제1 블록 각각은 N2-바이트의 상위 블록과 N2-바이트의 하위 블록으로 구성된다. N2-바이트의 상위 블록 또는 하위 블록에 데이터 기록 동작이 완료된 다음에는 이 N2-바이트의 블록에 기록된 데이터 중 '1'의 개수를 체크섬 코드로 생성하여 ECC 데이터 영역에 M1-바이트로 기록하며, N2-바이트의 상위 블록 또는 하위 블록에 대한 데이터 읽기 동작이 완료된 다음에는 이 N2-바이트의 블록으로부터 읽은 데이터 중 '1'의 개수를 ECC 데이터 영역에 기록된 M1-바이트의 체크섬 코드와 비교하여 비트 에러가 있는지를 판단하는데, 체크섬 코드의 비교 결과 하나의 비트에서만 차이가 나는 경우에는 ECC 코드 확인 과정을 거쳐 단일 비트 오류인지 2-비트 오류인지 판단하는 한편, 체크섬 코드의 비교 결과 2개 비트 이상에서 차이가 나는 경우에는 ECC 코드 확인 과정을 거치지 아니하고 해당 N2-바이트 블록을 오류 블록을 지정한다.
이하 도면을 참조로 본 발명의 실시예에 대해 설명한다.
실시예
도 1은 본 발명이 적용될 수 있는 플래시 메모리의 데이터 저장 구조를 나타내는 블록 회로도이다.
플래시 메모리(10)는 복수의 메모리 블록(20)으로 구성된다. 도 1의 예에서는 블록 1∼블록 N의 블록이 포함되어 있는 것으로 나타내었는데, 여기서 N은 1K, 2K 또는 4K가 될 수 있다. 하나의 메모리 블록(블록 i)는 2K-바이트의 사용자 데이터 영역(30)과 64-바이트의 ECC 데이터 영역(40)으로 구성되어 있다.
하나의 메모리 블록(20)에서 사용자 데이터 영역(30)은 도 2에 도시한 것처럼, 4개의 512-바이트 블록(50a, 50b, 50c, 50d)를 포함하며, 각각의 512-바이트 블록은 다시 상위 256-바이트 블록(62a, 64a, 66a, 68a)와 하위 256-바이트 블록(62b, 64b, 66b, 68b)로 나누어진다. 상위 256-바이트 블록(62a)에 대한 데이터 쓰기가 끝나면 이 영역의 데이터 '1'의 개수를 3-바이트의 체크섬 코드(checksum code)로 생성하여 ECC 데이터 영역(40)에 기록한다(도 2의 ①). 마찬가지로 하위 256-바이트 블록에 대한 데이터 쓰기 동작이 이루어지면, 하위 256-바이트 블록(62b)의 데이터 '1'의 개수를 3-바이트 코드로 생성하여 ECC 데이터 영역(40)에 저장한다. 한편, 상하위 256-바이트 중 어느 하나에 대해 데이터 읽기 동작을 수행한 다음에도 이 영역의 읽은 데이터 중 '1'의 개수 데이터를 생성하고 이것을 ECC 데이터 영역에 저장되어 있는 3-바이트 체크섬 코드와 비교하여 서로 일치하는지 판단한다.
이러한 체크섬 코드와 ECC 코드를 조합하면 본 발명에서는 3-비트 에러를 검출할 수 있다. 앞에서 체크섬 코드는 256-바이트 블록에 대한 데이터 기록 동작에 생성되어 ECC 데이터 영역(40)에 기록된다고 하였는데, 이 과정에서 예컨대, 22-비트 ECC 코드도 생성되어 ECC 데이터 영역(40)에 기록된다. 또한, 256-바이트 블록에 대한 데이터 읽기 동작에서 체크섬 코드가 생성되는 과정에서 22-비트의 ECC 코드도 생성된다. 종래의 해밍 코드 ECC 알고리즘에 따르면, 256-바이트 블록에 대해 영역(40)에 기록되어 있던 22-바이트 ECC 코드와 데이터 읽기 동작에서 생성된 22-바이트 ECC 코드를 XOR 연산한 결과, 모든 비트의 값이 '0'이면 256-바이트 블록에는 아무런 오류가 없는 것이고, 11개의 비트 데이터가 '1'인 경우에는 단일 비트 오류(즉, 수정이 가능한 오류)가 발생한 것으로 판단하며, 하나의 비트 데이터가 '1'인 경우에는 수정이 불가능한 오류(즉, 2-비트 오류)가 생긴 것으로 판단한다. 그런데, 이러한 종래 해밍 코드 ECC에서는 하나의 256-바이트 블록에서 3-비트 이상의 오류가 생긴 경우에도 그 값이 '11-비트 데이터=1'로 될 수 있기 때문에, 이를 수정가능한 오류로 판단하여 오류를 수정한 후에는 그 데이터 블록을 오류가 없는 블록으로 잘못 인식하게 된다.
본 발명에서는 해밍 코드 ECC 알고리즘에 따른 오류 판단을 하기 전에 체크섬 데이터를 먼저 확인한다. 체크섬을 확인한 결과 어느 256-바이트 블록에 대해 데이터 영역(40)에 저장되어 있는 3-바이트 체크섬 코드가 상기 256-바이트 블록에 대한 데이터 읽기 동작의 결과로 생성된 3-바이트 체크섬 코드와 하나의 비트만 차이가 나는 경우에는 ECC 코드를 확인하여 어떤 비트 오류가 발생한 것인지를 판단한다. 한편, 체크섬을 비교한 결과 2개 이상의 비트에서 차이가 나는 경우에는 이것은 3-비트 이상의 셀에서 오류가 발생한 것이므로, ECC 코드 확인 과정을 거치지 아니하고 곧바로 해당 블록을 오류 블록(failure block)으로 지정한다. 오류 블록으로 지정된 블록은 정상 블록으로 대체된다.
이상 도면을 참조로 본 발명의 구체적인 실시예에 대하여 설명하였으나, 이것은 발명의 이해와 재현을 쉽게 하도록 하기 위한 설명에 지나지 아니하며 본 발명의 범위를 도면에 나타낸 예로 제한하기 위한 것은 아니다. 따라서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 이하의 특허청구범위에 기재된 사항에 의하여 정해지는 본 발명의 범위를 벗어나지 않고서도 위 실시예를 다양하게 변형하고 수정할 수 있는 바, 이러한 변형과 수정은 본 발명의 범위에 포함된다.
본 발명에서는 ECC 코드와 병행하여 체크섬 코드를 생성함으로써, 3-비트의 오류가 발생한 경우에도 이를 발견해 낼 수 있으므로, 플래시 메모리의 신뢰성이 크게 향상된다.
도 1은 본 발명이 적용될 수 있는 플래시 메모리의 데이터 저장 구조를 나타내는 블록 회로도.
도 2는 플래시 메모리의 메모리 블록에서 사용자 데이터 영역과 ECC 데이터 영역에 본 발명에 따라 체크섬(checksum) 데이터를 기록하는 과정을 설명하기 위한 블록 회로도.
Claims (6)
- 복수의 메모리 블록을 포함하는 플래시 메모리로서,상기 복수의 메모리 블록 각각은 N-바이트의 사용자 데이터 영역과 M-바이트의 ECC 데이터 영역을 포함하며, 상기 사용자 데이터 영역은 복수의 N1-바이트의 제1 블록을 포함하고, 이 제1 블록 각각은 N2-바이트의 상위 블록과 N2-바이트의 하위 블록으로 구성되고,상기 N2-바이트의 상위 블록 또는 하위 블록에 데이터 기록 동작이 완료된 다음에는 이 N2-바이트의 블록에 기록된 데이터 중 '1'의 개수를 체크섬 코드로 생성하여 상기 ECC 데이터 영역에 M1-바이트로 기록하며,상기 N2-바이트의 상위 블록 또는 하위 블록에 대한 데이터 읽기 동작이 완료된 다음에는 이 N2-바이트의 블록으로부터 읽은 데이터 중 '1'의 개수를 상기 ECC 데이터 영역에 기록된 M1-바이트의 체크섬 코드와 비교하여 비트 에러가 있는지를 판단하는 것을 특징으로 하는 플래시 메모리.
- 제1항에서,상기 M1-바이트의 체크섬 코드 생성과 기록 과정에서, M2-바이트의 ECC 코드가 생성되어 ECC 데이터 영역에 저장되며,상기 체크섬 코드의 비교 결과 하나의 비트에서만 차이가 나는 경우에는 ECC 코드 확인 과정을 거치는 것을 특징으로 하는 플래시 메모리.
- 제2항에서,상기 체크섬 코드의 비교 결과 2개 비트 이상에서 차이가 나는 경우에는 상기 ECC 코드 확인 과정을 거치지 아니하고 해당 N2-바이트 블록을 오류 블록을 지정하는 것을 특징으로 하는 플래시 메모리.
- 플래시 메모리의 오류 검출 방법으로서,상기 플래시 메모리는 복수의 메모리 블록을 포함하고, 이 복수의 메모리 블록 각각은 N-바이트의 사용자 데이터 영역과 M-바이트의 ECC 데이터 영역을 포함하며, 상기 사용자 데이터 영역은 복수의 N1-바이트의 제1 블록을 포함하고, 이 제1 블록 각각은 N2-바이트의 상위 블록과 N2-바이트의 하위 블록으로 구성되고,상기 플래시 메모리 오류 검출 방법은,상기 N2-바이트의 상위 블록 또는 하위 블록에 데이터를 기록하는 단계와,상기 N2-바이트의 블록에 기록된 데이터 중 '1'의 개수를 체크섬 코드로 생성하여 상기 ECC 데이터 영역에 M1-바이트로 기록하는 단계와,상기 N2-바이트의 상위 블록 또는 하위 블록으로부터 데이터를 읽는 단계와,상기 데이터 읽기 동작이 완료된 다음에는 이 N2-바이트의 블록으로부터 읽은 데이터 중 '1'의 개수를 체크섬 코드로 생성하는 단계와,상기 읽기 동작 완료 후 생성된 체크섬 코드를 상기 ECC 데이터 영역에 기록된 M1-바이트의 체크섬 코드와 비교하여 비트 에러가 있는지를 판단하는 단계를포함하는 것을 특징으로 하는 플래시 메모리 오류 검출 방법.
- 제4항에서,상기 M1-바이트의 체크섬 코드 생성과 기록 단계는, M2-바이트의 ECC 코드를 생성하여 이를 ECC 데이터 영역에 저장하는 단계를 포함하며,상기 체크섬 코드의 비교 결과 하나의 비트에서만 차이가 나는 경우에는 ECC 코드를 확인하는 단계가 진행되는 것을 특징으로 하는 플래시 메모리 오류 검출 방법.
- 제5항에서,상기 체크섬 코드의 비교 결과 2개 비트 이상에서 차이가 나는 경우에는 상기 ECC 코드 확인 과정을 거치지 아니하고 해당 N2-바이트 블록을 오류 블록을 지정하는 것을 특징으로 하는 플래시 메모리 오류 검출 방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030096497A KR100577988B1 (ko) | 2003-12-24 | 2003-12-24 | 오류 검출 능력이 강화된 플래시 메모리 및 다비트 오류검출 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030096497A KR100577988B1 (ko) | 2003-12-24 | 2003-12-24 | 오류 검출 능력이 강화된 플래시 메모리 및 다비트 오류검출 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20050064887A true KR20050064887A (ko) | 2005-06-29 |
KR100577988B1 KR100577988B1 (ko) | 2006-05-11 |
Family
ID=37256442
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020030096497A KR100577988B1 (ko) | 2003-12-24 | 2003-12-24 | 오류 검출 능력이 강화된 플래시 메모리 및 다비트 오류검출 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100577988B1 (ko) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100737912B1 (ko) * | 2005-10-11 | 2007-07-10 | 삼성전자주식회사 | 반도체 메모리 장치의 에러 검출 및 정정 회로 |
KR100982580B1 (ko) * | 2008-01-30 | 2010-09-15 | (주) 라모스테크놀러지 | 플래시 메모리의 데이터 에러 정정장치 및 방법 |
US8027194B2 (en) | 1988-06-13 | 2011-09-27 | Samsung Electronics Co., Ltd. | Memory system and method of accessing a semiconductor memory device |
US8239747B2 (en) | 2008-02-20 | 2012-08-07 | Samsung Electronics Co., Ltd. | Nonvolatile memory devices that utilize error correction estimates to increase reliability of error detection and correction operations |
US8479077B2 (en) | 2005-10-24 | 2013-07-02 | Samsung Electronics Co., Ltd. | Memory device and bit error detection method thereof |
US8773922B2 (en) | 2008-11-10 | 2014-07-08 | Samsung Electronics Co., Ltd. | Non-volatile memory device, memory card and system, and method determining read voltage by comparing referenced program data with comparative read data |
CN110908603A (zh) * | 2019-11-01 | 2020-03-24 | 惠州市德赛西威汽车电子股份有限公司 | 一种数据存储防错处理系统及方法 |
WO2022047040A1 (en) * | 2020-08-27 | 2022-03-03 | Micron Technology, Inc. | Shared error correction code (ecc) circuitry |
US11907544B2 (en) | 2020-08-31 | 2024-02-20 | Micron Technology, Inc. | Automated error correction with memory refresh |
-
2003
- 2003-12-24 KR KR1020030096497A patent/KR100577988B1/ko not_active IP Right Cessation
Cited By (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8027194B2 (en) | 1988-06-13 | 2011-09-27 | Samsung Electronics Co., Ltd. | Memory system and method of accessing a semiconductor memory device |
KR100737912B1 (ko) * | 2005-10-11 | 2007-07-10 | 삼성전자주식회사 | 반도체 메모리 장치의 에러 검출 및 정정 회로 |
US8479077B2 (en) | 2005-10-24 | 2013-07-02 | Samsung Electronics Co., Ltd. | Memory device and bit error detection method thereof |
KR100982580B1 (ko) * | 2008-01-30 | 2010-09-15 | (주) 라모스테크놀러지 | 플래시 메모리의 데이터 에러 정정장치 및 방법 |
US8239747B2 (en) | 2008-02-20 | 2012-08-07 | Samsung Electronics Co., Ltd. | Nonvolatile memory devices that utilize error correction estimates to increase reliability of error detection and correction operations |
US8638585B2 (en) | 2008-06-13 | 2014-01-28 | Samsung Electronics Co., Ltd. | Memory system and method of accessing a semiconductor memory device |
US8614919B2 (en) | 2008-06-13 | 2013-12-24 | Samsung Electronics Co., Ltd. | Memory system and method of accessing a semiconductor memory device |
US8625344B2 (en) | 2008-06-13 | 2014-01-07 | Samsung Electronics Co., Ltd. | Memory system and method of accessing a semiconductor memory device |
US8565021B2 (en) | 2008-06-13 | 2013-10-22 | Samsung Electronics Co., Ltd. | Memory system and method of accessing a semiconductor memory device |
US8705272B2 (en) | 2008-06-13 | 2014-04-22 | Samsung Electronics Co., Ltd. | Memory system and method of accessing a semiconductor memory device |
US8760918B2 (en) | 2008-06-13 | 2014-06-24 | Samsung Electronics Co., Ltd. | Memory system and method of accessing a semiconductor memory device |
US8773922B2 (en) | 2008-11-10 | 2014-07-08 | Samsung Electronics Co., Ltd. | Non-volatile memory device, memory card and system, and method determining read voltage by comparing referenced program data with comparative read data |
CN110908603A (zh) * | 2019-11-01 | 2020-03-24 | 惠州市德赛西威汽车电子股份有限公司 | 一种数据存储防错处理系统及方法 |
CN110908603B (zh) * | 2019-11-01 | 2024-01-19 | 惠州市德赛西威汽车电子股份有限公司 | 一种数据存储防错处理系统及方法 |
WO2022047040A1 (en) * | 2020-08-27 | 2022-03-03 | Micron Technology, Inc. | Shared error correction code (ecc) circuitry |
US11687407B2 (en) | 2020-08-27 | 2023-06-27 | Micron Technologies, Inc. | Shared error correction code (ECC) circuitry |
US11907544B2 (en) | 2020-08-31 | 2024-02-20 | Micron Technology, Inc. | Automated error correction with memory refresh |
Also Published As
Publication number | Publication date |
---|---|
KR100577988B1 (ko) | 2006-05-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100681429B1 (ko) | 반도체 메모리 장치 및 그것의 비트 에러 검출 방법 | |
US10152249B2 (en) | Data memory device and controller with interface error detection and handling logic | |
US8954818B2 (en) | Error detection and correction scheme for a memory device | |
US7757153B2 (en) | Multi-bit memory device and memory system | |
US8122303B2 (en) | Data structure for flash memory and data reading/writing method thereof | |
US8707135B2 (en) | Method and system of dynamic data storage for error correction in a memory device | |
US7672162B2 (en) | Non-volatile memory device, memory system, and LSB read method | |
US8161355B2 (en) | Automatic refresh for improving data retention and endurance characteristics of an embedded non-volatile memory in a standard CMOS logic process | |
KR100321302B1 (ko) | 플래시 메모리의 제어 방법, 및 이 제어 방법을 이용한플래시 메모리 시스템과 이 제어 방법을 이용한 플래시메모리 칩 | |
US8418030B2 (en) | Storage system with data recovery function and method thereof | |
CN105788648B (zh) | 基于异构混合内存的nvm坏块识别处理及纠错方法和系统 | |
US9130597B2 (en) | Non-volatile memory error correction | |
US20090204871A1 (en) | Non-volatile memory with error detection | |
KR20140131261A (ko) | 플래시 메모리의 블록으로부터 데이터를 판독하는 방법 및 관련 메모리 장치 | |
US7747926B2 (en) | Methods and apparatus for a memory device with self-healing reference bits | |
US7471562B2 (en) | Method and apparatus for accessing nonvolatile memory with read error by changing read reference | |
KR100577988B1 (ko) | 오류 검출 능력이 강화된 플래시 메모리 및 다비트 오류검출 방법 | |
KR920010972B1 (ko) | 고장 방지 컴퓨터 메모리 시스템 | |
US8028221B2 (en) | Error correction and error detection method for reading of stored information data and a storage control unit for the same | |
JP2003100095A (ja) | 半導体集積回路装置 | |
US7773421B2 (en) | Method and apparatus for accessing memory with read error by changing comparison | |
CN112151104B (zh) | 存储器存放装置及其动态数据修复的方法 | |
JP2003115196A5 (ko) | ||
TW202101470A (zh) | 具有動態資料修復機制的記憶體存放裝置及其動態資料修復的方法 | |
JP2009176393A (ja) | 不揮発性半導体記憶装置及びその自動テスト方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20110502 Year of fee payment: 6 |
|
LAPS | Lapse due to unpaid annual fee |