CN100407178C - 存储器控制电路、非易失性存储装置及存储器控制方法 - Google Patents

Abstract

本发明可保存产生写入错误的地址，在一系列的写入完成之后，读出所保存的地址数据。而且，通过仅对于无法进行数据纠正的地址、及判断为需要进行写入重试的地址进行不良区块处理，可防止不良区块的增加。从而，向指定的快闪存储器进行写入时，可防止频繁出现写入错误、以及大量产生不良区块。

Description

存储器控制电路、非易失性存储装置及存储器控制方法

技术领域

本发明涉及对可改写非易失性存储器写入数据时错误处理具有特征的存储器控制电路、非易失性存储装置及存储器控制方法。

背景技术

近年来，作为保存数字信息的存储装置，广泛使用装载可改写非易失性存储器的存储卡或设备。尤其是存储卡体积小且抗震性优异，因此今后多用于便携式设备中。

具有代表性的可改写非易失性存储器有快闪存储器。一般而言，数据的写入是以页为单位执行的，而数据的删除则是以清除区块为单位执行的。通常，清除区块由多个页构成。以下的说明中，将页和清除区块称作区块。快闪存储器是以区块为单位来管理其使用及未使用的，例如，对于未使用的区块写入“1”作为管理数据，写入数据后，将管理数据从“1”改写为“0”。

而且，一般而言，快闪存储器很少存在未正常写入的情况。因此，快闪存储器具有读出表示正常写入、或者异常写入的状态的功能。并且，必须在写入数据后再读出其状态以判断写入是否已正常进行。当发生写入错误时，对应区块的管理数据则从“1”改写为“0”，从而不会再次选择该区块作为写入区块。

作为所述快闪存储器的写入错误的相关技术，公知专利文献1中揭示的技术。

【专利文献1】日本专利特开2002-108720号公报(0003～0004段)

发明内容

常规的快闪存储器中，对于发生写入错误的存储单元，为了避免再次被选为写入对象，而在管理表上将该区块作为不良区块加以处理。然而，近年来，出现即便在写入未正常时也可再利用存储单元的快闪存储器。这样的快闪存储器中，若与常规的快闪存储器相同，将发生写入错误的存储单元全部作为不良区块，则可能会产生大量的不良区块。

本发明是为解决所述问题而研制的，其目的在于实现一种可减少存储卡中不良区块的产生的存储器控制电路、非易失性存储装置及存储器控制方法。

为了解决此问题，本发明的存储器控制电路，是可改写非易失性存储器的存储器控制电路，且其特征在于包括：第一管理表，每当写入数据时将所述非易失性存储器的数据写入状态作为管理信息进行存储；第二管理表，每当规定单位的数据写入结束时复制所述第一管理表的管理信息；写入部，根据所述第一管理表的管理信息，以区块为单位向所述非易失性存储器写入新的数据；管理表更新部，更新所述第一管理表的管理信息，以禁止已进行所述写入的区块的再写入；判断部，判断所述数据的写入是否已正常执行；错误地址保存部，对于由所述判断部判断为所述数据的写入未正常执行的区块，保存该区块的地址；纠正部，在规定单位的写入完成后，依次读出保存于所述错误地址保存部中的地址数据，且进行错误的检测及纠正；以及结束控制部，当根据保存于所述错误地址保存部中的地址数据的错误状况而将规定单位的写入设为有效时，将所述第一管理表的管理信息复制到第二管理表中并正常结束，而当根据保存于所述错误地址保存部中的地址数据的错误状况而将规定单位的写入设为无效时，将所述第二管理表的管理信息复制到第一管理表中并异常结束。

在此，所述结束控制部，也可以当检测出存在m位以上的错误时，对所述写入部发出指示以将由所述纠正部纠正的数据重试写入到所述非易失性存储器的不同区块中，并且对所述管理表更新部发出指示以更新第一管理表的管理信息。

在此，所述结束控制部，也可以对所述管理表更新部发出指示，将存在n位(n≥m)以上的错误的区块设为不良区块之后，将所述第一管理表的管理信息复制到第二管理表中后正常结束。

在此，所述结束控制部，也可以当判断为保存于所述错误地址保存部中的地址数据中，至少存在一个超出纠正能力的错误时异常结束。

在此，所述结束控制部，也可以当将第二管理表的管理信息复制到第一管理表中之后，对所述管理表更新部发出指示以将存在超出纠正能力的错误的区块设为不良区块，且将所述第一管理表的管理信息复制到第二管理表中后异常结束。

为了解决该问题，本发明的非易失性存储装置的特征在于包括：可改写非易失性存储器；第一管理表，每当写入数据时将所述非易失性存储器的数据写入状态作为管理信息进行存储；第二管理表，每当规定单位的数据写入结束时复制所述第一管理表的管理信息；写入部，根据所述第一管理表的管理信息，以区块为单位向所述非易失性存储器写入新的数据；管理表更新部，更新所述第一管理表的管理信息，以禁止已进行所述写入的区块的再写入；判断部，判断所述数据的写入是否已正常执行；错误地址保存部，对于由所述判断部判断为所述数据的写入未正常执行的区块，保存该区块的地址；纠正部，在规定单位的写入完成后，依次读出保存于所述错误地址保存部的地址数据，且进行错误的检测及纠正；以及结束控制部，当根据保存于所述错误地址保存部中的地址数据的错误状况而将规定单位的写入设为有效时，将所述第一管理表的管理信息复制到第二管理表中并正常结束，而当根据保存于所述错误地址保存部中的地址数据的错误状况而将规定单位的写入设为无效时，将所述第二管理表的管理信息复制到第一管理表中并异常结束。

而且，本发明的存储器控制方法，是可改写非易失性存储器的存储器控制方法，其特征在于：每当写入数据时将所述非易失性存储器的数据写入状态作为管理信息存储到第一管理表中，每当规定单位的数据写入结束时将所述第一管理表的管理信息复制到第二管理表中，根据所述第一管理表的管理信息，以区块为单位向所述非易失性存储器写入新的数据，更新所述第一管理表的管理信息，以禁止已进行所述写入的区块的再写入，通过判断部判断所述数据的写入是否已正常执行，对于由所述判断部判断为所述数据的写入未正常执行的区块，将该区块的地址保存到错误地址保存部中，在规定单位的写入完成后，依次读出保存于所述错误地址保存部中的地址数据，且由纠正部进行错误的检测及纠正，当根据保存于所述错误地址保存部中的地址数据的错误状况而将规定单位的写入设为有效时，将所述第一管理表的管理信息复制到第二管理表中并正常结束，而当根据保存于所述错误地址保存部中的地址数据的错误状况将规定单位的写入设为无效时，将所述第二管理表的管理信息复制到第一管理表中并异常结束。

在此，也可以当检测存在m位以上的错误时，发出指示以将由所述纠正部纠正的数据重试写入到所述非易失性存储器的不同区块中，并且发出指示以更新第一管理表的管理信息。

在此，也可以更新所述第一管理表的管理信息以将存在n位以上错误的区块设为不良区块，其中n≥m，之后将所述第一管理表的管理信息复制到第二管理表中。

在此，也可以当判断为保存于所述错误地址保存部中的地址数据中，至少存在一个超出纠正能力的错误时，异常结束。

在此，在将第二管理表的管理信息复制到第一管理表中之后，更新所述第一管理表的管理信息以将存在超出纠正能力的错误的区块设为不良区块，且将所述第一管理表的管理信息复制到第二管理表中并异常结束。

[发明效果]

如上所述，本发明即使是易于发生写入错误的非易失性存储器，仅在再次读出写入数据且发生规定数量以上的错误时，进行不良区块处理，因此可防止不良区块的增加。而且，即使是有误但可纠正的数据可通过重试写入到其他区块中，而对于来自主机的写入指示降低错误结束的频率。通过使用如上所述的方法，若使用写入错误频率高的非易失性存储器，也可实现非易失性存储装置的功能，且可使非易失性存储装置实现低成本化。

附图说明

图1为含有本发明实施形态之存储器控制电路的存储卡的结构图。

图2为表示本实施形态之存储器控制电路上第一管理表及第二管理表的结构、以及这些第一管理表及第二管理表中所记载的管理数据的一例的说明图。

图3为表示本实施形态之存储器控制电路的写入处理的动作(其一)的流程图。

图4为表示本实施形态之存储器控制电路的写入处理的动作(其二)的流程图。

符号的说明

1         存储卡

2         主机接口

3         控制部

3a        写入部

3b        判断部

3c        管理表更新部

3d        纠正部

3e        结束控制部

4         RAM

5         指令ROM

6         缓冲存储器

7         快闪存储器

41         工作RAM

42         第一管理表

43         第二管理表

44         错误地址寄存器

具体实施方式

以下，对于是本发明实施形态之非易失性存储装置的存储卡及其存储器控制电路，参照图面进行说明。图1为表示包括本发明实施形态之存储器控制电路的存储卡1的结构的方块图。图1中，存储卡1例如可安装在数码相机(DSC)、个人电脑(PC)等电子产品(未图示)上进行使用。存储卡1大体由主机接口2、控制部3、RAM4、指令ROM5、缓冲存储器6、及作为可改写非易失性存储器的例如快闪存储器7而构成。此处，将含有控制部3、RAM4、指令ROM5、缓冲存储器6的部分称作存储器控制电路。

主机接口2，与安装有存储卡1的电子产品本体(以下称为主机)间进行对接，收发对快闪存储器7读写的数据、或用于进行各种控制的命令或时钟。控制部3，用于控制整个存储卡1，且是由微处理器(MPU，Micro Processor)构成。控制部3具有后述各种程序执行部。控制部3根据保存于指令ROM5的控制程序，对RAM4、快闪存储器7、缓冲存储器6进行控制。作为程序执行部，有写入部3a、判断部3b、管理表更新部3c、纠正部3d、及结束控制部3e。

指令ROM5，是专用于读出的非易失性存储器，保存用于实现所述程序执行部功能的控制程序。RAM4是由易失性存储器构成，且由作为控制部3作业用区域的工作RAM41、第一区块管理表42、第二区块管理表43、由称为错误地址寄存器44的存储区域构成。

第一区块管理表42及第二管理表43是将快闪存储器7的使用状态作为管理信息进行保存的管理表。图2表示管理表的管理信息的一例。管理表的管理信息中记录物理区块的地址(物理地址)及与其对应的逻辑区块地址(逻辑地址)、及各区块地址使用的有无等。管理信息的数据区域在两个管理表中的形式相同，但其更新时间不同。第一管理表42的管理信息是每当写入区块的数据时更新，但第二管理表的管理信息是以规定的写入单位、例如主机的数据传送单位进行更新。具体而言，当自主机所收集的数据的传送结束时，第一管理表42的管理信息则复制到第二管理表43中。此即表示，第一管理表42中显示当前数据的记录状态，而第二管理表43中显示上一状态下数据的记录状态。

一般而言，快闪存储器7向物理性区块(物理区块)进行读写时，是通过指定由主机所给的逻辑性区块(逻辑区块)的地址而执行。第一管理表42的一个作用在于，将该逻辑区块的逻辑地址转变为物理区块的物理地址。图2中表示作为区块地址的物理地址与逻辑地址间的对应关系、以及该物理地址(地址所指定的区块)使用的有无。

例如，图2所示的示例中，写有物理区块使用的有无、及各物理区块所分配的逻辑地址的编号。即使当表示使用有无的栏中记录为“0”，即，已使用时，逻辑地址也可能未写入。图2的示例中，表示物理地址「6」为所述状态，其物理区块为不良区块。在此，该区块不会被选择为写入地址。缓冲存储器6临时保存从主机传送的数据。而且，快闪存储器7是写入从主机传送的数据的非易失性存储器。

对于具有以上结构的存储卡1的数据写入处理，参照图3、图4所示的流程图进行说明。图3、图4所示的流程通过图1的控制部3执行。首先，作为图3所示的步骤S1，控制部3通过主机接口2，从主机接受写入命令后，将来自主机的数据临时保存在缓冲存储器6中，且以区块为单位将数据传送到快闪存储器7中。

然后，作为步骤S2，控制部3参照写入到第一管理表42中的区块管理数据，查找可写入的物理地址、即表示使用有无的管理数据为“1”的未使用的物理地址，也就是说计算写入地址。其次，作为步骤S3，将数据写入到步骤S2中所查找到的物理地址中。该步骤S3可实现写入部3a的功能，即根据第一管理表42的管理信息，以区块为单位向作为非易失性存储器的快闪存储器7写入新的数据。

其次，作为步骤S4，对快闪存储器7发出状态读取命令，根据来自快闪存储器7的应答而判断数据写入的处理状态是否正常。该步骤S4实现判断部3b的功能，即判断数据的写入是否正常。当步骤S4中判断为数据写入正常时，则进入步骤S5，将第一管理表42上相应的管理数据从“1”改写为“0”，且写入作为逻辑地址的逻辑区块编号。

另一方面，当步骤S4中判断为数据写入未正常执行时，进入步骤S6。步骤S6中，将发生错误的地址保存到错误地址寄存器44中之后，进入步骤S5，且将第一管理表42上相应的管理数据从“1”改写为“0”，并且写入发生错误的逻辑地址即逻辑区块编号。若步骤S5中完成了第一管理表42的更新，则进入步骤S7。作为步骤S7，若该写入并非为主机的最后写入，则返回到步骤S1，再反复进行步骤S1～步骤S7的处理。

若步骤S7中写入是主机的最后写入，则进入图4的步骤S8，确认错误地址寄存器44中是否存在错误地址。在此，若没有保存错误地址，则进入步骤S9，将第一管理表42的管理信息复制到第二管理表43中，正常结束写入(步骤S10)。

另一方面，图4的步骤S8中，当保存有错误地址时，则进入步骤S11，读出错误地址的数据。下一步骤S12中，纠正部3d判断是否是可纠正的错误。若为可纠正的错误，则进入下一步骤S13，判断错误数量是否在例如1位以内，若在1位以内，则不作处理。另一方面，步骤S13中，若存在超出1位的错误时，进入步骤S14，对读出数据进行纠正。

其次，作为步骤S15，控制部3参照每一写入第一管理表42中的区块的管理数据，查找可写入的物理地址，即计算写入地址。下一步骤S16中，将数据写入到步骤S15中查找到的物理地址。然后，作为步骤S17，将第一管理表42上对应的管理数据从“1”改写为“0”，并且写入作为逻辑地址的逻辑区块编号。而且，将存在错误的地址所对应的第一管理表42上的管理数据从“1”改写为“0”，且进行不良区块处理。这样，更新第一管理表42的内容。

步骤S17的处理结束后，当步骤S13中判断为数据错误在1位以内，且步骤S12中判断为无法纠正时，进入步骤S18。作为步骤S18，当错误地址寄存器44内残留其他错误地址时返回到步骤S11，当所有错误地址的处理完成后进入步骤S19。

步骤S19中，确认是否存在无法纠正的地址，若不存在无法纠正的地址时则进入步骤S9。若存在无法纠正的地址时则进入步骤S20。步骤S9中，将第一管理表42的管理信息复制到第二管理表43中。这样，正常结束写入(步骤S10)。

另一方面，图4的步骤S19中，若无法对所读出的数据进行纠正，则将一系列的写入全部设为无效，且进入步骤S20，将第二管理表43的管理信息复制到第一管理表42中。这样，第一管理表42则返回到前一个状态。若进入下一步骤S21，则将无法纠正的地址所对应的第一管理表42上的管理数据从“1”改写为“0”，进行不良区块化处理。其次，作为步骤S22，将步骤S21中经过更新的第一管理表42的管理信息复制到第二管理表43中。这样，异常结束写入(步骤S23)。

以上处理中，步骤S5、步骤S17、步骤S21中可实现管理表更新部3c的功能，即更新第一管理表42的管理信息，从而可禁止对已完成写入的区块进行再写入。而且，步骤S11、步骤S12、步骤S13、步骤S14中可实现纠正部3d的功能，即在完成规定单位的写入后，依次读出保存于错误地址寄存器44中的地址的数据，进行错误的检测及纠正。而且，步骤S9、步骤S10、步骤S19、步骤S20、步骤S21、步骤S22、步骤S23中可实现结束控制部3e的功能，即当根据保存于错误地址寄存器44中的地址数据的错误状况而将规定单位的写入设为有效时，将第一管理表42的管理信息复制到第二管理表43中后正常结束，而当根据保存于错误地址寄存器44中的地址数据的错误状况而将规定单位的写入设为无效时，将第二管理表43的管理信息复制到第一管理表42中后异常结束。

根据以上所述的本实施形态，因仅对于步骤S12中无法纠正的地址、及步骤S13中判断为写入重试的地址进行不良区块处理，因此可防止不良区块的增加。

另外，所述实施形态中，当存在2位以上错误时，进行写入重试且进行不良区块处理。即，虽设为m＝2、n＝2，但只要设为n≥m即可，例如可设为m＝1、n＝2，或者m＝2、n＝3。

另外，所述实施形态中，为了简化说明，仅对最初检测的无法纠正的地址进行不良区块处理且异常结束，但亦可读出错误地址上保存的所有地址的数据，且对无法纠正的所有地址进行不良区块处理。

另外，所述说明中，是对于装载有非易失性存储器的存储卡的情况进行了说明。然而，其他，也可对于例如内置有电子产品的非易失性存储器进行同样的处理，本发明并不仅限于存储卡。而且，上文中RAM4由易失性存储器构成，但也可为非易失性存储器，或是易失性存储器与非易失性存储器的组合。

[产业上的可利用性]

本发明的存储器控制电路及存储器控制方法可较好地使用于装载有控制部与非易失性存储器的非易失性存储装置中。而且，也可使用于内置有非易失性存储器的多种电子产品中。

Claims (15)

1.一种存储器控制电路，是可改写非易失性存储器的存储器控制电路，其特征在于包括：

第一管理表，每当写入数据时将所述非易失性存储器的数据写入状态作为管理信息进行存储；

第二管理表，每当规定单位的数据写入结束时复制所述第一管理表的管理信息；

写入部，根据所述第一管理表的管理信息，以区块为单位向所述非易失性存储器写入新的数据；

管理表更新部，更新所述第一管理表的管理信息，以禁止已进行所述写入的区块的再写入；

判断部，判断所述数据的写入是否已正常执行；

错误地址保存部，对于由所述判断部判断为所述数据的写入未正常执行的区块，保存该区块的地址；

纠正部，在规定单位的写入完成后，依次读出保存于所述错误地址保存部中的地址数据，且进行错误的检测及纠正；以及

结束控制部，当根据保存于所述错误地址保存部中的地址数据的错误状况而将规定单位的写入设为有效时，将所述第一管理表的管理信息复制到第二管理表中并正常结束，而当根据保存于所述错误地址保存部中的地址数据的错误状况而将规定单位的写入设为无效时，将所述第二管理表的管理信息复制到第一管理表中并异常结束。

2.根据权利要求1所述的存储器控制电路，其特征在于：

所述结束控制部，

当检测出存在m位以上的错误时，对所述写入部发出指示以将由所述纠正部纠正的数据重试写入到所述非易失性存储器的不同区块中，并且对所述管理表更新部发出指示以更新第一管理表的管理信息，且将写入设为有效。

3.根据权利要求2所述的存储器控制电路，其特征在于：

所述结束控制部，

对所述管理表更新部发出指示以将存在n位以上的错误的区块设为不良区块，其中n≥m。

4.根据权利要求1所述的存储器控制电路，其特征在于：

所述结束控制部，

当判断为保存于所述错误地址保存部中的地址数据中，至少存在一个超出纠正能力的错误时，异常结束。

5.根据权利要求4所述的存储器控制电路，其特征在于：

所述结束控制部，

在将第二管理表的管理信息复制到第一管理表中之后，对所述管理表更新部发出指示以将存在超出纠正能力的错误的区块设为不良区块，且将所述第一管理表的管理信息复制到第二管理表中并异常结束。

6.一种非易失性存储装置，其特征在于包括：

可改写非易失性存储器；

第一管理表，每当写入数据时将所述非易失性存储器的数据写入状态作为管理信息进行存储；

第二管理表，每当规定单位的数据写入结束时复制所述第一管理表的管理信息；

写入部，根据所述第一管理表的管理信息，以区块为单位向所述非易失性存储器写入新的数据；

管理表更新部，更新所述第一管理表的管理信息，以禁止已进行所述写入的区块的再写入；

判断部，判断所述数据的写入是否已正常执行；

错误地址保存部，对于由所述判断部判断为所述数据的写入未正常执行的区块，保存该区块的地址；

纠正部，在规定单位的写入完成后，依次读出保存于所述错误地址保存部的地址数据，且进行错误的检测及纠正；以及

结束控制部，当根据保存于所述错误地址保存部中的地址数据的错误状况而将规定单位的写入设为有效时，将所述第一管理表的管理信息复制到第二管理表中并正常结束，而当根据保存于所述错误地址保存部中的地址数据的错误状况而将规定单位的写入设为无效时，将所述第二管理表的管理信息复制到第一管理表中并异常结束。

7.根据权利要求6所述的非易失性存储装置，其特征在于：

所述结束控制部，

当检测出存在m位以上的错误时，对所述写入部发出指示以将由所述纠正部纠正的数据重试写入到所述非易失性存储器的不同区块中，并且对所述管理表更新部发出指示以更新第一管理表的管理信息，且将写入设为有效。

8.根据权利要求7所述的非易失性存储装置，其特征在于：

所述结束控制部，

对所述管理表更新部发出指示以将存在n位以上的错误的区块设为不良区块，其中n≥m。

9.根据权利要求6所述的非易失性存储装置，其特征在于：

所述结束控制部，

当判断为保存于所述错误地址保存部中的地址数据中，至少存在一个超出纠正能力的错误时，异常结束。

10.根据权利要求9所述的非易失性存储装置，其特征在于：

所述结束控制部，

在将第二管理表的管理信息复制到第一管理表中之后，对所述管理表更新部发出指示以将存在超出纠正能力的错误的区块设为不良区块，且将所述第一管理表的管理信息复制到第二管理表中并异常结束。

11.一种存储器控制方法，是可改写非易失性存储器的存储器控制方法，其特征在于：

每当写入数据时将所述非易失性存储器的数据写入状态作为管理信息存储到第一管理表中，

每当规定单位的数据写入结束时将所述第一管理表的管理信息复制到第二管理表中，

根据所述第一管理表的管理信息，以区块为单位向所述非易失性存储器写入新的数据，

更新所述第一管理表的管理信息，以禁止已进行所述写入的区块的再写入，

通过判断部判断所述数据的写入是否已正常执行，

对于由所述判断部判断为所述数据的写入未正常执行的区块，将该区块的地址保存到错误地址保存部中，

在规定单位的写入完成后，依次读出保存于所述错误地址保存部中的地址数据，且由纠正部进行错误的检测及纠正，

当根据保存于所述错误地址保存部中的地址数据的错误状况而将规定单位的写入设为有效时，将所述第一管理表的管理信息复制到第二管理表中并正常结束，而当根据保存于所述错误地址保存部中的地址数据的错误状况将规定单位的写入设为无效时，将所述第二管理表的管理信息复制到第一管理表中并异常结束。

12.根据权利要求11所述的存储器控制方法，其特征在于：

当检测出存在m位以上的错误时，发出指示以将由所述纠正部纠正的数据重试写入到所述非易失性存储器的不同区块中，并且发出指示以更新第一管理表的管理信息，且将写入设为有效。

13.根据权利要求12所述的存储器控制方法，其特征在于：

更新所述第一管理表的管理信息以将存在n位以上错误的区块设为不良区块，其中n≥m。

14.根据权利要求11所述的存储器控制方法，其特征在于：

当判断为保存于所述错误地址保存部中的地址数据中，至少存在一个超出纠正能力的错误时，异常结束。

15.根据权利要求14所述的存储器控制方法，其特征在于：

在将第二管理表的管理信息复制到第一管理表中之后，更新所述第一管理表的管理信息以将存在超出纠正能力的错误的区块设为不良区块，且将所述第一管理表的管理信息复制到第二管理表中并异常结束。

Images