JP7153435B2 - 不揮発性メモリのデータ書換方法及び半導体装置 - Google Patents

不揮発性メモリのデータ書換方法及び半導体装置 Download PDF

Info

Publication number
JP7153435B2
JP7153435B2 JP2017198586A JP2017198586A JP7153435B2 JP 7153435 B2 JP7153435 B2 JP 7153435B2 JP 2017198586 A JP2017198586 A JP 2017198586A JP 2017198586 A JP2017198586 A JP 2017198586A JP 7153435 B2 JP7153435 B2 JP 7153435B2
Authority
JP
Japan
Prior art keywords
data
block
temporary storage
storage block
write
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017198586A
Other languages
English (en)
Other versions
JP2019074797A (ja
Inventor
伴美 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Lapis Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lapis Semiconductor Co Ltd filed Critical Lapis Semiconductor Co Ltd
Priority to JP2017198586A priority Critical patent/JP7153435B2/ja
Priority to US16/158,250 priority patent/US10559359B2/en
Priority to CN201811189073.4A priority patent/CN109656835B/zh
Publication of JP2019074797A publication Critical patent/JP2019074797A/ja
Application granted granted Critical
Publication of JP7153435B2 publication Critical patent/JP7153435B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7203—Temporary buffering, e.g. using volatile buffer or dedicated buffer blocks
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
  • Read Only Memory (AREA)
  • Computer Hardware Design (AREA)

Description

本発明は、メモリ、特に不揮発性メモリに書き込まれているデータの書き換えを行うデータ書換方法、及び不揮発性メモリを含む半導体装置に関する。
不揮発性の半導体メモリとしてのＮＡＮＤ型フラッシュメモリ（以下、ＮＡＮＤメモリと称する）は、ページ単位でデータの書込及び読出を行い、複数ページからなるブロック単位でデータの消去を行う。
ＮＡＮＤメモリでは、データ書込済みのページにデータを上書きすることはできないので、例えば以下のようにデータの書き換えを行っている（例えば、特許文献１参照）。
すなわち、先ず、書込用データを、データが書き込まれていない空きブロックに書き込む。次に、アドレスで指定された書込先のブロック内から、データの書換対象とはなっていない全てのデータを読み出し、これを上記したように書込用データが書き込まれた空きブロックに書き込む。そして、このブロックを外部からアクセス可能なブロックとして設定すると共に、上記した書込先のブロックのデータを消去することによって空きブロックを確保する。
特開２００９－１３４６８２号
このように、上記したデータ書き込み方法では、データの消去単位であるブロック単位でデータの書き換えを行っている。
よって、書込用データのデータ容量がブロックの記憶容量よりも小さいと、上記したように、書込先のブロックからデータの書換対象とはなっていない全てのデータを読み出し、これを空きブロックに書き込むというコピー処理が必要となる。したがって、データの書き換え処理に時間が掛かるという問題が生じた。
そこで、本発明は、データの書き換え時間を短縮することが可能な不揮発性メモリのデータ書換方法及び半導体装置を提供することを目的とする。
本発明に係る不揮発性メモリのデータ書換方法は、夫々が複数のページを含む複数のブロックを有する不揮発性メモリのデータ書換方法であって、書込用データ、及び書込先のブロックを示す論理アドレスを受け、前記書込先のブロックがデータ書込済みである場合に、前記複数のブロックのうちでデータ未書込の空きブロックを一時保管ブロックとし、前記一時保管ブロックに含まれている少なくとも１のページに前記書込用データを書き込むデータ書込ステップと、前記書込先のブロックの前記論理アドレスにインデックス番号を割り当て、前記インデックス番号を前記一時保管ブロックの前記不揮発性メモリ内での位置を表す物理アドレス及び前記一時保管ブロックの前記複数のページ各々がデータ書き込み可能であるのかを示すページ有効情報に対応付けして表す管理テーブルを生成する管理ステップと、を有し、前記データ書込ステップでは、前記管理テーブルから、前記書込先のブロックに割り当てられている前記インデックス番号に対応した前記物理アドレスを取得し、前記物理アドレスにて表される前記一時保管ブロックに前記書込用データを書き込む。
又、本発明に係る半導体装置は、夫々が複数のページを含む複数のブロックを有する不揮発性メモリを含む半導体装置であって、書込用データ、及び書込先のブロックを示す論理アドレスを受け、前記書込先のブロックがデータ書込済みである場合に、前記複数のブロックのうちでデータ未書込の空きブロックを一時保管ブロックとし、前記一時保管ブロックに含まれている少なくとも１のページに前記書込用データを書き込むデータ書込制御部と、前記書込先のブロックの論理アドレスにインデックス番号を割り当て、前記インデックス番号を前記一時保管ブロックの前記不揮発性メモリ内での位置を表す物理アドレス及び前記一時保管ブロックの前記複数のページ各々がデータ書き込み可能であるのかを示すページ有効情報に対応付けして表す管理テーブルを生成する管理制御部と、を有し、前記データ書込制御部は、前記管理テーブルから、前記書込先のブロックに割り当てられている前記インデックス番号に対応した前記物理アドレスを取得し、前記物理アドレスにて表される前記一時保管ブロックに前記書込用データを書き込む。
本発明は、論理アドレスによって指定された書込先のブロックに書き込まれているデータを書き換えるにあたり、データ未書込の空きブロックを一時保管ブロックとし、この一時保管ブロックに書込用データを書き込む。更に、書込先のブロックと一時保管ブロックとの一対に、その一対に対応したインデックス番号を割り当て、このインデックス番号を、一時保管ブロックの物理アドレスに対応付けして表す管理テーブルを生成する。
これにより、ブロック内の一部のデータ片のみが書き換えられた場合にも、管理テーブルからインデックス番号を参照することにより、書き換え後のデータ片を読み出すことが可能となる。
よって、ブロック内の一部のデータ片を書き換えるにあたり、データ書込先のブロックに書き込まれている上記データ片以外のデータを一時保管ブロックへコピーし、この一時保管ブロックを外部アクセス可能な状態に設定するという一連の処理が必要となる従来のデータ書き換え方法に比べて、データの書き換え時間を短縮することが可能になる。
また、複数のブロックがデータの書換対象となる場合には複数の一時保管ブロックが管理対象となるが、本発明では、インデックス番号により、複数の一時保管ブロックのうちからアクセス対象となった一時保管ブロックを示す物理アドレスを取得できる。
よって、複数の一時保管ブロックに対して１つずつアクセス対象であるか否かの判定を行ってアクセス対象に該当する一時保管ブロックを検索する場合に比べて、迅速にアクセス対象の一時保管ブロックを表す物理アドレスを取得することが可能となる。
ホスト装置１０と、本発明に係る半導体装置としての不揮発性メモリ２０と、を有する情報処理システム１００の構成を示すブロック図である。 フラッシュメモリ部２４の記憶領域の区分を模式的に表す図である。 アドレス変換テーブルＴＢ１の一例を表す図である。 一時保管ブロック管理テーブルＴＢ２の一例を表す図である。 データ書き換え処理の手順を表すフローチャートを示す図である。 データ書き換え処理の手順を表すフローチャートを示す図である。 データ書き換え直前の段階でのフラッシュメモリ部２４の状態の一例を表す図である。 データ書き換え処理による第２の段階でのフラッシュメモリ部２４の状態の一例を表す図である。 データ書き換え処理による第３の段階でのフラッシュメモリ部２４の状態の一例を表す図である。 データ書き換え処理による第４の段階でのフラッシュメモリ部２４の状態の一例を表す図である。 データ書き換え処理による第５の段階でのフラッシュメモリ部２４の状態の一例を表す図である。 データ書き換え処理による第６の段階でのフラッシュメモリ部２４の状態の一例を表す図である。 空きブロックが残り２つである場合におけるフラッシュメモリ部２４の状態の一例を表す図である。 空きブロックが残り１つである場合におけるフラッシュメモリ部２４の状態の一例を表す図である。 空きブロックが残り１つだけとなった場合に実施される登録動作及び空きブロックの確保動作とフラッシュメモリ部２４の状態とを表す図である。
以下、本発明の実施例を図面を参照しつつ詳細に説明する。
図１は、ホスト装置１０と、本発明に係る半導体装置としての不揮発性メモリ２０と、を有する情報処理システム１００の構成を示すブロック図である。
ホスト装置１０は、不揮発性メモリ２０に記憶されているデータに基づく情報処理を行う。また、ホスト装置１０は、書込命令、書込先を表すアドレス及び書込用のデータ、或いは、読出命令及びアドレスを、不揮発性メモリ２０に供給する。
不揮発性メモリ２０は、ホストインターフェース部（以下、ホストＩＦ部と称する）２１、内部バス２２、ＲＡＭ（Random Access Memory）２３、フラッシュメモリ部２４、及びメモリ制御部２５を有する。
ホストＩＦ部２１は、ホスト装置１０から供給された書込命令、書込先を表すアドレス及び書込用のデータ、或いは、読出命令及び読出用のアドレスを内部バス２２に供給する。また、ホストＩＦ部２１は、フラッシュメモリ部２４から読み出された読出データをホスト装置１０に供給する。
ＲＡＭ２３は、ホスト装置１０から供給された書込用のデータ、フラッシュメモリ部２４から読み出された読出データ、並びにフラッシュメモリ部２４に格納されている管理情報を記憶する。
フラッシュメモリ部２４は、例えばＮＡＮＤ型の不揮発性の半導体メモリである。
図２は、フラッシュメモリ部２４の記憶領域の区分を模式的に表す図である。図２に示すように、フラッシュメモリ部２４の記憶領域は、データが書き込まれるデータ領域ＤＡと、管理情報が記憶される管理領域ＭＡと、を含む。
データ領域ＤＡは、図２に示すように、物理アドレス「０」～「（ｎ－１）」（ｎは２以上の整数）にて示されるｎ個のブロックＢ１～Ｂｎに区分けされている。
管理領域ＭＡには、アドレス変換テーブルＴＢ１と、一時保管ブロック管理テーブルＴＢ２と、が記憶される。
図３は、アドレス変換テーブルＴＢ１の内容の一例を表す図である。図３に示すように、アドレス変換テーブルＴＢ１には、ホスト装置１０が扱うアドレスである論理アドレスに対応付けして、フラッシュメモリ部２４のブロックを表す物理アドレスが記述されている。尚、アドレス変換テーブルＴＢ１には、物理アドレス「０」～「（ｎ－１）」のうちで、データ書き込み済みのブロックを表す物理アドレスが記述される。
更に、アドレス変換テーブルＴＢ１には、データ書き込み済みブロックを表す物理アドレスに対応付けして、インデックス番号が記述される。インデックス番号とは、データ書き込み済みブロックのうちのデータ書換中のブロックと、このデータ書換中のブロックの代わりに書込用データが書き込まれる一時保管ブロックと、の一対を識別する為の番号である。ただし、データ書換中ではないブロックに対しては、一律に初期値（例えば０）を有するインデックス番号が記述される。
例えば、アドレス変換テーブルＴＢ１には、データ書き込み済み又はデータの書き換えが完了したブロックであり、且つ現時点でデータの書換え中ではないブロックを表す物理アドレスに対応付けして、インデックス番号として例えば「０」が記述される。また、データ書換中のブロックを表す物理アドレスに対応付けして、ブロック毎に異なる「１」以上の番号を有するインデックス番号が記述される。
図４は、一時保管ブロック管理テーブルＴＢ２の内容の一例を表す図である。
図４に示すように、一時保管ブロック管理テーブルＴＢ２には、上記した一時保管ブロックを表す物理アドレスと、この一時保管ブロックに対応した上記インデックス番号と、ページ有効情報と、経過情報とが記述される。
尚、一時保管ブロック管理テーブルＴＢ２には、アドレス変換テーブルＴＢ１に記述されているインデックス番号のうちで最大のインデックス番号に「１」を加えたインデックス番号ｋ（ｋは整数）が記述される。このインデックス番号ｋは、次に使用するインデックス番号を表すものであり、当該インデックス番号ｋに対応した物理アドレスとして、未使用のアドレスである例えば「０ｘＦＦＦＦ」が記述される。
図４に示すページ有効情報とは、物理アドレスにて示されるブロック内のページ毎に、そのページが、現時点でデータが書込まれていないためデータが更新されておらず、新たなデータ書き込みが可能な「有効ページ」であるのか、或いはデータが書き込まれたためにデータ更新されており、それ故に新たなデータの書き込みができない「無効ページ」であるのかを各ビット桁の論理レベルで表す情報である。
図４には、各ブロックが３つのページ（ページＰ１～Ｐ３と称する）からなり、且つ「有効ページ」は論理レベル０で表され、「無効ページ」は論理レベル１で表されるものとして、ページ有効情報の一例が示されている。
例えば、図４において、物理アドレス「０」にて示されるブロックＢ１に対応したページ有効情報は３ビットの［１１０］である。つまり、当該ページ有効情報の第１ビットは、ブロックＢ１に含まれるページＰ１がデータ書込み済みのため、「無効ページ」であることを表す論理レベル１である。また、このページ有効情報の第２ビットは、ブロックＢ１に含まれるページＰ２がデータ書込み済みのため、「無効ページ」であることを表す論理レベル１である。更に、このページ有効情報の第３ビットは、ブロックＢ１に含まれるページＰ３がデータ更新されていない、「有効ページ」であることを表す論理レベル０である。
図４に示される経過情報とは、インデックス番号毎に、そのインデックス番号に対応したブロックへのデータ書込の後に他のブロックで実施されたデータ書込の回数を表す情報である。
尚、上記したアドレス変換テーブルＴＢ１及び一時保管ブロック管理テーブルＴＢ２を表す管理情報は、電源投入に応じてフラッシュメモリ部２４の管理領域ＭＡから読み出され、ＲＡＭ２３に記憶される。そして、メモリ制御部２５は、当該ＲＡＭ２３に記憶された管理情報（ＴＢ１、ＴＢ２）に対して以下の更新又は追記等の処理を施し、最終的に得られた管理情報を、例えば装置のシステムオフのような電源遮断時や装置がスリープ状態となるタイミング、或いは一連の書込み動作が終了したタイミングでフラッシュメモリ部２４の管理領域ＭＡに書き込む。
メモリ制御部２５は、ホスト装置１０から供給された読出命令及び読出用の論理アドレスに応じて、その論理アドレスに対応したデータをページ単位でフラッシュメモリ部２４から読み出し、これを内部バス２２を介してホストＩＦ部２１に供給する。
また、メモリ制御部２５は、ホスト装置１０から供給された書込命令、書込用のデータ及び書込先のブロックを示す論理アドレスに応じて、当該書込用のデータをフラッシュメモリ部２４に書き込む。
すなわち、メモリ制御部２５は、書込先のブロックを示す論理アドレスがアドレス変換テーブルＴＢ１に記述されていない場合には、書込用のデータを、フラッシュメモリ部２４のデータ未書込のブロック（以下、空きブロックと称する）に書き込む。
一方、この当該論理アドレスがアドレス変換テーブルＴＢ１に記述されている場合には、メモリ制御部２５は、以下のようなデータ書き換え処理を実行することにより、データの書換を行う。
図５及び図６は、かかるデータ書き換え処理の手順を表すフローチャートである。
図５において、先ず、メモリ制御部２５は、アドレス変換テーブルＴＢ１から、書込先のブロックを示す論理アドレスに対応したインデックス番号を取り込み、このインデックス番号が「０」であるか否かを判定する（ステップＳ１０）。尚、前述したように、インデックス番号が「０」である場合には、このインデックス番号に対応した物理アドレスは、データの書換中ではないブロックを表す。一方、インデックス番号が「０」以外である場合には、このインデックス番号に対応した物理アドレスは、データ書換中のブロックを表す。
ステップＳ１０において、インデックス番号が「０」であると判定されると、メモリ制御部２５は、フラッシュメモリ部２４の空きブロックのうちの１つを一時保管ブロックとし、この一時保管ブロックに、書込用のデータを書き込む（ステップＳ１１）。
上記したステップＳ１１の実行後、メモリ制御部２５は、一時保管ブロックに関する管理情報（ＴＢ１、ＴＢ２）の更新を行う（ステップＳ１２）。
例えば、ステップＳ１２において、メモリ制御部２５は、アドレス変換テーブルＴＢ１における、書込先のブロックを示す論理アドレスに対応したインデックス番号を「０」以外の番号に書き換える。尚、「０」以外の番号とは、例えば、現時点でアドレス変換テーブルＴＢ１に記述されているインデックス番号のうちで最大の番号に「１」を加えた番号である。更に、メモリ制御部２５は、この書き換え後のインデックス番号と、上記した一時保管ブロックに対応した物理アドレスと、ページ有効情報と、経過情報とを対応付けして、一時保管ブロック管理テーブルＴＢ２に追記する。
尚、上記したページ有効情報としては、この一時保管ブロック内において書込用のデータが書き込まれたページに対応したビット桁を論理レベル１、それ以外のページに対応した各ビット桁を論理レベル０にする。経過情報については、ステップＳ１２で書き換えられたインデックス番号に対応した数値を「１」にする。更に、当該ステップＳ１２にて書き換えられたインデックス番号以外のインデックス番号に対応した経過情報の数値を「１」だけ増加する。未使用のインデックス番号に対応した経過情報の数値は初期値「０」のままとする。
一方、ステップＳ１０において、インデックス番号が「０」ではないと判定されると、メモリ制御部２５は、一時保管ブロック管理テーブルＴＢ２から当該インデックス番号に対応した物理アドレスを取り込む。そして、メモリ制御部２５は、当該インデックス番号に対応した物理アドレスによって表されるブロック、つまり一時保管ブロックに書込用のデータを書き込む（ステップＳ１３）。
かかるステップＳ１３の実行後、メモリ制御部２５は、一時保管ブロックに関する管理情報（ＴＢ２）の更新を行う（ステップＳ１４）。
例えば、ステップＳ１４において、メモリ制御部２５は、一時保管ブロック管理テーブルＴＢ２の上記インデックス番号に対応したページ有効情報を更新する。つまり、ページ有効情報を表すビット群のうちで、ステップＳ１３にて書込用のデータが書き込まれたページに対応したビット桁を、論理レベル１に書き換える。また、経過情報については、ステップＳ１１で書込用のデータが書き込まれた一時保管ブロックに対応したインデックス番号に対応した数値を「１」にする。更に、上記ステップＳ１１で書込用のデータが書き込まれた一時保管ブロックに対応したインデックス番号以外のインデックス番号に対応した経過情報の数値を「１」だけ増加する。
このように、メモリ制御部２５は、上記したステップＳ１２及びＳ１４において、書込先のブロックと一時保管ブロックとの一対に、その一対に対応したインデックス番号を割り当てる。そして、メモリ制御部２５は、このインデックス番号を一時保管ブロックのフラッシュメモリ部２４内での位置を表す物理アドレスに対応付けして表す管理テーブル（ＴＢ１、ＴＢ２）を生成する。
上記したステップＳ１４の実行後、メモリ制御部２５は、一時保管ブロック管理テーブルＴＢ２に記述されているページ有効情報に基づき、この一時保管ブロックに、１ブロック分（全ページ）のデータの書込が完了したか否かを判定する（ステップＳ１５）。つまり、メモリ制御部２５は、ページ有効情報によって表される全ビットが論理レベル１であるか否かを判定し、全ビットが論理レベル１である場合に１ブロック分（全ページ）のデータの書込が完了したと判定する。
ステップＳ１５において、一時保管ブロックに対して１ブロック分の書込が完了したと判定された場合、メモリ制御部２５は、空きブロックを確保する為の管理情報（ＴＢ１、ＴＢ２）更新を行う（ステップＳ１６）。
例えば、ステップＳ１６では、メモリ制御部２５は、アドレス変換テーブルＴＢ１において、上記した書込先のブロックを示す論理アドレスに対応した物理アドレスを、一時保管ブロックの物理アドレスに書き換えると共に、インデックス番号を「０」に書き換える。また、メモリ制御部２５は、一時保管ブロック管理テーブルＴＢ２における書き換え前のインデックス番号に対応した物理アドレス、つまり一時保管ブロックと対を為す書込先のブロックを示す物理アドレスを、未使用のアドレス［０ｘＦＦＦＦ］に書き換える。更に、メモリ制御部２５は、一時保管ブロック管理テーブルＴＢ２における、書き換え前のインデックス番号に対応したページ有効情報を、全ページをデータ書き込み有効とするように書き換える。
すなわち、メモリ制御部２５は、一時保管ブロックに１ブロック分（全ページ）のデータの書込が完了した場合に、ステップＳ１６を実行することにより、この一時保管ブロックと対を為す書込先のブロックに代えてこの一時保管ブロックを外部アクセス可能なブロックに設定する。更に、メモリ制御部２５は、一時保管ブロックと対を為す書込先のブロックを空きブロックに設定する。
上記したステップＳ１２又はＳ１６の実行後、或いはステップＳ１５において一時保管ブロックに対して１ブロック分の書込が完了していないと判定された場合、メモリ制御部２５は、データ領域ＤＡに含まれる空きブロックの残数が１つであるか否かを判定する（ステップＳ１７）。
ステップＳ１７において、空きブロックの残数が１つであると判定されると、メモリ制御部２５は、一時保管ブロック管理テーブルＴＢ２から、最大の値を示す経過情報に対応したインデックス番号を検索する（ステップＳ１８）。尚、最大の値を示す経過情報に対応したインデックス番号の一時保管ブロックは、一時保管ブロック管理テーブルＴＢ２に記されている一時保管ブロックのうちで、データの書き換えが行われた時点からの経過時間が最も長いブロックである。
次に、メモリ制御部２５は、アドレス変換テーブルＴＢ１から、ステップＳ１８で検索したインデックス番号に対応した物理アドレスを取得する。そして、メモリ制御部２５は、この物理アドレスで示されるブロック、つまりデータ書換中のブロックから、書き換え対象となっていない未更新データを読み出す。要するに、ステップＳ１８で検索したインデックス番号に対応する一時保管ブロック管理テーブルのページ有効情報を参照し、データ書換中のブロックから「有効ページ」に該当するページを読み出す（ステップＳ１９）。
次に、メモリ制御部２５は、一時保管ブロック管理テーブルＴＢ２において上記インデックス番号に対応した物理アドレスで表されるブロック、つまり一時保管ブロックに、上記した未更新データ、つまり「有効ページ」に該当するページを書き込む（ステップＳ２０）。
次に、メモリ制御部２５は、上記した一時保管ブロックを外部アクセス可能なブロックとして登録すると共に、空きブロックを確保する為の管理情報（ＴＢ１、ＴＢ２）更新を行う（ステップＳ２１）。
例えば、ステップＳ２１において、メモリ制御部２５は、アドレス変換テーブルＴＢ１における上記したインデックス番号に対応した物理アドレスを、一時保管ブロックの物理アドレスに書き換えると共に、そのインデックス番号を「０」に書き換える。また、メモリ制御部２５は、一時保管ブロック管理テーブルＴＢ２における、書き換え前のインデックス番号に対応した物理アドレスを、未使用のアドレス［０ｘＦＦＦＦ］に書き換える。更に、メモリ制御部２５は、一時保管ブロック管理テーブルＴＢ２における、書き換え前のインデックス番号に対応したページ有効情報を全ページ有効を表す状態に初期化し、このインデックス番号に対応した経過情報を「０」に初期化する。更に、メモリ制御部２５は、一時保管ブロック管理テーブルＴＢ２において、上記した未更新データが書き込まれたブロックに対応したインデックス番号以外の各インデックス番号に対応した経過情報を「１」だけ増加する。
すなわち、メモリ制御部２５は、ステップＳ１７～Ｓ２１を実行することにより、空きブロックの残数が所定数以下となった場合に、一時保管ブロックを外部アクセス可能なブロックに設定すると共に、一時保管ブロックと対を為す書込先のブロックを空きブロックに設定する。尚、上記フローチャートのステップＳ１７において、空ブロックの残数が１になった場合を説明したが、空ブロックの残数は任意に設定してもよい。
上記したステップＳ２１の実行後、又はステップＳ１７において空きブロックの残数が１つではないと判定された場合、メモリ制御部２５は図５及び図６に示されるデータ書き換え処理を終了する。
以下に、メモリ制御部２５が図５及び図６に示すデータ書き換え処理を実行することによって行われるデータの書き換え動作を具体例をもって説明する。
図７は、データ書き換え直前の段階でのフラッシュメモリ部２４の状態の一例を表す図である。
フラッシュメモリ部２４のデータ領域ＤＡは、例えば図７に示すように夫々が３つのページＰ１～Ｐ３を有する７つのブロックＢ１～Ｂ７からなる。
ここで、図７に示す一例では、フラッシュメモリ部２４のブロックＢ１のページＰ１～Ｐ３には、データｄ１１～ｄ１３が既に書き込まれている。更に、ブロックＢ２のページＰ１～Ｐ３にはデータｄ２１～ｄ２３が既に書き込まれており、その他のブロックＢ３～Ｂ７が空きブロックとなっている。
よって、図７に示すようなデータ領域ＤＡの状態時には、アドレス変換テーブルＴＢ１には、データｄ１１～ｄ１３が書き込まれているブロックＢ１の物理アドレス「０」と、論理アドレス［０ｘ１００］とが対応付けして記述されている。更に、アドレス変換テーブルＴＢ１には、図７に示すように、データｄ２１～ｄ２３が書き込まれているブロックＢ２の物理アドレス「１」と、論理アドレス［０ｘ２００］とが対応付けして記述されている。
尚、データ書き換えを行う直前の段階では、データ書換中のブロックは存在しない。よって、図７に示すように、アドレス変換テーブルＴＢ１には、ブロックＢ１及びＢ２を示す物理アドレス「０」及び「１」に夫々対応付けして、インデックス番号「０」が記述されている。更に、空きブロックであるブロックＢ３～Ｂ７は、現段階では一時保管ブロックには該当していないので、この段階では、例えば一時保管ブロック管理テーブルＴＢ２には図７に示すように情報の記述はない。
以下に、引き続きホスト装置１０から、夫々１ページ分のデータ容量を有するデータｄ１１～ｄ１３及びｄ２１を下記の順にデータｄ１１ａ～ｄ１３ａ及びｄ２１ａに書き換えるアクセスが為された場合を例にとって、段階的にフラッシュメモリ部２４の状態遷移を説明する。
［データｄ１１をｄ１１ａに書換］
先ず、ホスト装置１０は、データｄ１１をｄ１１ａに書き換える為に、書込先のブロックを示す論理アドレス［０ｘ１００］と、書込用データとしてのデータｄ１１ａと、を書込命令と共に不揮発性メモリ２０に供給する。
メモリ制御部２５は、図７に示すアドレス変換テーブルＴＢ１から、書込先のブロックを示す論理アドレス［０ｘ１００］に対応したインデックス番号を取得する。このインデックス番号は図７に示すように「０」であるので、メモリ制御部２５は、空きブロックＢ３～Ｂ７のうちのＢ３を一時保管ブロックとし、当該一時保管ブロックのページＰ１に図８に示すように書込用のデータｄ１１ａを書き込む（Ｓ１１）。
この際、メモリ制御部２５は、図８に示すように、アドレス変換テーブルＴＢ１に記述されている論理アドレス［０ｘ１００］に対応したインデックス番号を「１」に書き換える（Ｓ１２）。
また、メモリ制御部２５は、このインデックス番号「１」に対応付けして、一時保管ブロックであるブロックＢ３を表す物理アドレス「２」と、ページ有効情報と、経過情報とを図８に示すように一時保管ブロック管理テーブルＴＢ２に記述する（Ｓ１２）。尚、このページ有効情報としては、ページＰ１～Ｐ３のうちのＰ１のみが「無効ページ」であることを表す［１００］が記述され、経過情報としては「１」が記述される。
［データｄ１２をｄ１２ａに書換］
次に、ホスト装置１０は、データｄ１２をｄ１２ａに書き換える為に、書込先のブロックを示す論理アドレス［０ｘ１００］、及び書込用のデータとしてのデータｄ１２ａを書込命令と共に不揮発性メモリ２０に供給する。
メモリ制御部２５は、図８に示すアドレス変換テーブルＴＢ１から、書込先のブロックを示す論理アドレス［０ｘ１００］に対応したインデックス番号を取得する。このインデックス番号は図８に示すように「１」であるので、メモリ制御部２５は、一時保管ブロック管理テーブルＴＢ２から、インデックス番号「１」に対応した物理アドレス「２」及びページ有効情報[１００]を取得する。そして、メモリ制御部２５は、この物理アドレス「２」にて表される一時保管ブロックとしてのブロックＢ３の有効ページであるページＰ２に、図９に示すように書込用のデータｄ１２ａを書き込む（Ｓ１３）。
この際、メモリ制御部２５は、図９に示すように、一時保管ブロック管理テーブルＴＢ２に記述されているインデックス番号「１」に対応したページ有効情報を、ページＰ１～Ｐ３のうちのＰ１及びＰ２が「無効ページ」であることを表す［１１０］に書き換え、経過情報としては再び「１」が記述される（Ｓ１４）。
［データｄ２１をｄ２１ａに書換］
次に、ホスト装置１０は、データｄ２１をｄ２１ａに書き換える為に、書込先のブロックを示す論理アドレス［０ｘ２００］と、書込用のデータとしてのデータｄ２１ａと、を書込命令と共に不揮発性メモリ２０に供給する。
メモリ制御部２５は、図９に示すアドレス変換テーブルＴＢ１から、書込先のブロックを示す論理アドレス［０ｘ２００］に対応したインデックス番号を取得する。このインデックス番号は図９に示すように「０」であるので、メモリ制御部２５は、空きブロックＢ４～Ｂ７のうちのＢ４を一時保管ブロックとし、当該一時保管ブロックのページＰ１に図１０に示すように書込用のデータｄ２１ａを書き込む（Ｓ１１）。
また、メモリ制御部２５は、図１０に示すように、アドレス変換テーブルＴＢ１に記述されている論理アドレス［０ｘ２００］に対応したインデックス番号を「２」に書き換える（Ｓ１２）。
更に、メモリ制御部２５は、このインデックス番号「２」に対応付けして、一時保管ブロックであるブロックＢ４を表す物理アドレス「３」と、ページ有効情報と、経過情報とを図１０に示すように一時保管ブロック管理テーブルＴＢ２に記述する（Ｓ１２）。尚、このページ有効情報としては、ページＰ１～Ｐ３のうちのＰ１のみが「無効ページ」であることを表す［１００］が記述され、経過情報としては「１」が記述される。また、インデックス番号「２」に対応したブロックＢ４へのデータ書き込み処理により、メモリ制御部２５は、一時保管ブロック管理テーブルＴＢ２に記述されているインデックス番号「１」に対応した経過情報を「１」から「２」に増加する。
［データｄ１３をｄ１３ａに書換］
次に、ホスト装置１０は、データｄ１３をｄ１３ａに書き換える為に、書込先のブロックを示す論理アドレス［０ｘ１００］、及び書込用のデータとしてのデータｄ１３ａを書込命令と共に不揮発性メモリ２０に供給する。
メモリ制御部２５は、図１０に示すアドレス変換テーブルＴＢ１から、書込先のブロックを示す論理アドレス［０ｘ１００］に対応したインデックス番号を取得する。このインデックス番号は図１０に示すように「１」であるので、メモリ制御部２５は、一時保管ブロック管理テーブルＴＢ２から、インデックス番号「１」に対応した物理アドレス「２」及びページ有効情報[１１０]を取得する。そして、メモリ制御部２５は、この物理アドレス「２」にて表される一時保管ブロックとしてのブロックＢ３の有効ページであるページＰ３に、図１１に示すように書込用のデータｄ１３ａを書き込む（Ｓ１３）。
この際、メモリ制御部２５は、図１１に示すように、一時保管ブロック管理テーブルＴＢ２に記述されているインデックス番号「１」に対応したページ有効情報を、ページＰ１～Ｐ３の全てが「無効ページ」を表す［１１１］に書き換える（Ｓ１４）。また、インデックス番号「１」に対応したブロックＢ３へのデータ書き込み処理により、メモリ制御部２５は、一時保管ブロック管理テーブルＴＢ２に記述されているインデックス番号「２」に対応した経過情報を「１」から「２」に増加し、インデックス番号「１」に対応した経過情報として「１」を記述する。
上記した一連の処理により、一時保管ブロック管理テーブルＴＢ２に記述されているインデックス番号「１」に対応したページ有効情報が、全ページが「無効ページ」を表す［１１１］となる。これにより、一時保管ブロックとしてのブロックＢ３には、データ書換対象となるブロックＢ１の内容（データｄ１１～ｄ１３）を全て書き換える、管理サイズ分のデータｄ１１ａ～ｄ１３ａの書き込みが完了する。
そこで、引き続きメモリ制御部２５は、当該一時保管ブロックを外部アクセス可能なブロックとしてアドレス変換テーブルＴＢ１に登録すると共に、書換対象データが書き込まれていたブロックＢ１を空きブロックとして確保する為の管理情報更新を行う（Ｓ１６）。
すなわち、メモリ制御部２５は、図１２に示すように、アドレス変換テーブルＴＢ１における、書込先のブロックＢ１を表す論理アドレス［０ｘ１００］に対応した物理アドレスを、一時保管ブロックとしてのブロックＢ３を表す「２」に書き換える。また、このような物理アドレスの書き換えに伴い、メモリ制御部２５は、論理アドレス［０ｘ１００］に対応したインデックス番号を「０」に書き換える。
更に、メモリ制御部２５は、一時保管ブロック管理テーブルＴＢ２におけるインデックス番号「１」を使用不可とする為に、図１２に示すように、当該インデックス番号「１」に対応した物理アドレスを未使用の［０ｘＦＦＦＦ］に書き換える。また、このような物理アドレスの書き換えに伴い、メモリ制御部２５は、一時保管ブロック管理テーブルＴＢ２におけるページ有効情報を初期値［０００］、経過情報を初期値「０」に夫々書き換える。
よって、図１２に示すように、論理アドレス［０ｘ１００］に対応したブロックは、物理アドレス「２」のブロックＢ２に変更され、物理アドレス「０」のブロックＢ１が空きブロックに設定される。
尚、上記したような、一時保管ブロックを外部アクセス可能なブロックとして登録すると共に、空きブロックを確保する為の管理情報の更新処理（Ｓ１６）は、データ領域ＤＡの空きブロックの残数が所定数、例えば「１」以下となる場合にも実施される。
例えば、図１３に示すように、データ領域ＤＡ内に２つのブロックＢ６及びＢ７が残存している際にブロックＢ６が一時保管ブロックとして使用されると、メモリ制御部２５は、以下の処理を行う。
尚、図１３に示す一例では、ブロックＢ１～Ｂ３が、ホスト装置１０からのアクセスが可能なブロックとしてアドレス変換テーブルＴＢ１に登録されている。この際、ブロックＢ１～Ｂ３のうちでＢ１及びＢ２がデータ書換中のブロックであり、ブロックＢ１に書き込まれているデータｄ１１及びｄ１２がデータ書換対象となっている。これにより、図１３に示すように、データｄ１１に対する書換後のデータｄ１１ａが一時保管ブロックとしてのブロックＢ４のページＰ１に書き込まれており、データｄ１２に対する書換後のデータｄ１２ａがブロックＢ４のページＰ２に書き込まれている。更に、図１３に示す一例では、ブロックＢ２に書き込まれているデータｄ２１がデータ書換対象となっており、当該データｄ２１に対する書換後のデータｄ２１ａが、図１３に示すように、一時保管ブロックとしてのブロックＢ５のページＰ１に書き込まれている。
よって、アドレス変換テーブルＴＢ１には、ブロックＢ１を表す物理アドレス「０」に対応付けしてインデックス番号「１」が記述されており、ブロックＢ２を表す物理アドレス「１」に対応付けしてインデックス番号「２」が記述されている。尚、この段階においてブロックＢ３はデータ書換中のブロックではないので、当該ブロックＢ３を表す物理アドレス「２」に対応付けしてインデックス番号「０」が記述されている。
また、図１３に示すように、一時保管ブロック管理テーブルＴＢ２には、ブロックＢ１に対応したインデックス番号「１」に対応付けして、ブロックＢ４を表す物理アドレス「３」、ページ有効情報［１１０］が記述されている。尚、この一例では、インデックス番号「１」に対応した経過情報は「１」を表すものとする。
更に、一時保管ブロック管理テーブルＴＢ２には、ブロックＢ２に対応したインデックス番号「２」に対応付けして、ブロックＢ５を表す物理アドレス「４」、ページ有効情報［１００］が記述されている。尚、この一例では、インデックス番号「２」に対応した経過情報は「３」を表すものとする。また、図１３に示す一例では、次に使用するインデックス番号「３」に対応付けして、物理アドレス［０ｘＦＦＦＦ］、ページ有効情報［０００］及び「０」を表す経過情報が一時保管ブロック管理テーブルＴＢ２に記述されているものとする。
ここで、ホスト装置１０が、図１３に示すブロックＢ３に書き込まれているデータｄ３１を書き換えるために、書込命令、ブロックＢ３を表す論理アドレス［０ｘ３００］及び書込用のデータｄ３１ａを不揮発性メモリ２０に供給する。
すると、メモリ制御部２５は、図１３に示すアドレス変換テーブルＴＢ１から、書込先のブロックを示す論理アドレス［０ｘ３００］に対応したインデックス番号「０」を取得する。これにより、メモリ制御部２５は、空きブロックＢ６を一時保管ブロックとし、当該一時保管ブロックのページＰ１に、図１４に示すように書込用のデータｄ３１ａを書き込む（Ｓ１１）。
また、メモリ制御部２５は、図１４に示すように、アドレス変換テーブルＴＢ１に記述されている論理アドレス［０ｘ３００］に対応したインデックス番号を「０」から「３」に書き換える（Ｓ１２）。
更に、メモリ制御部２５は、図１４に示すように、一時保管ブロック管理テーブルＴＢ２におけるインデックス番号「３」に対応した物理アドレスを、［０ｘＦＦＦＦ］から「５」に、ページ有効情報を[０００]から［１００］に書き換える（Ｓ１２）。また、ブロックＢ６へのデータ書き込みにより、メモリ制御部２５は、図１４に示すように、インデックス番号「１」に対応した経過情報を「１」から「２」に増加し、インデックス番号「２」に対応した経過情報を「３」から「４」に増加する（Ｓ１２）。
図１４に示すように、ブロックＢ６が一時保管ブロックとして用いられることにより、データ領域ＤＡ内の空きブロックは残り１つ、つまりブロックＢ７だけとなる。
そこで、メモリ制御部２５は、データ領域ＤＡ内の空きブロックの残数が１つか否かを判定（Ｓ１７）し、空きブロックが残り１つとなった場合には、以下の処理を行う。
すなわち、先ず、メモリ制御部２５は、図１４に示す一時保管ブロック管理テーブルＴＢ２から、各インデックス番号に対応した経過情報のうちで最大の値「４」を示す経過情報に対応したインデックス番号「２」を検索する（Ｓ１８）。次に、メモリ制御部２５は、図１４に示すアドレス変換テーブルＴＢ１から、このインデックス番号「２」に対応した物理アドレス「１」を得る（Ｓ１９）。そして、この物理アドレス「１」で表されるデータ書換中のブロックＢ２から、検索したインデックス番号に対応した一時保管ブロック管理テーブルのページ有効情報により「有効ページ」に該当する、すなわちデータ書換対象となっていない未更新のデータｄ２２及びｄ２３を読み出す（Ｓ１９）。
次に、メモリ制御部２５は、図１４に示す一時保管ブロック管理テーブルＴＢ２から、上記したインデックス番号「２」に対応した物理アドレス「４」を取得する（Ｓ２０）。そして、メモリ制御部２５は、図１５に示すように、当該物理アドレス「４」で表される一時保管ブロックＢ５のページＰ２及びＰ３に、上記した未更新のデータｄ２２及びｄ２３を書き込む（Ｓ２０）。
次に、メモリ制御部２５は、上記した一時保管ブロックＢ５を外部アクセスが可能なブロックとして登録すると共に、データ書換対象のブロックＢ２を空きブロックとする為の管理情報の更新を行う（Ｓ２１）。
つまり、メモリ制御部２５は、アドレス変換テーブルＴＢ１において、図１４に示すインデックス番号「２」に対応した物理アドレス「１」を、図１５に示すように「４」に書き換えると共に、そのインデックス番号「２」を図１５に示すように「０」に書き換える。
また、メモリ制御部２５は、インデックス番号「２」に対応した物理アドレスを、図１５に示すように、未使用のアドレス［０ｘＦＦＦＦ］に書き換える。また、メモリ制御部２５は、図１５に示すように、一時保管ブロック管理テーブルＴＢ２におけるインデックス番号「２」に対応したページ有効情報を［０００］、経過情報を「０」に夫々初期化する。
更に、上記した一時保管ブロックＢ５へのデータ書き込みに伴い、メモリ制御部２５は、図１５に示すように、インデックス番号「１」に対応した経過情報を「２」から「３」に増加し、インデックス番号「３」に対応した経過情報を「１」から「２」に増加する。よって、図１５に示すように、論理アドレス［０ｘ２００］に対応したブロックは、物理アドレス「４」のブロックＢ５に変更され、ブロックＢ２が空きブロックに設定される。
以上、詳述したように、不揮発性メモリ２００では、メモリ制御部２５が以下のデータ書込ステップと、管理ステップと、を実行することによりデータの書き換えを行う。
すなわち、データ書込ステップ（Ｓ１１、Ｓ１３）では、書込用データ、及び書込先のブロックを示す論理アドレスを受け、書込先のブロックがデータ書込済みである場合に、複数のブロックのうちでデータ未書込の空きブロックを一時保管ブロックとし、この一時保管ブロックに書込用データを書き込む。管理ステップ（Ｓ１２、Ｓ１４）では、書込先のブロックと一時保管ブロックとの一対毎に、その一対に対応したインデックス番号を割り当て、インデックス番号を一時保管ブロックの不揮発性メモリ内での位置を表す物理アドレスに対応付けして表す管理テーブル（ＴＢ１、ＴＢ２）を生成する。尚、データ書込ステップでは、この管理テーブルから、書込先のブロックに割り当てられているインデックス番号に対応した物理アドレスを取得し、この物理アドレスにて表される一時保管ブロックに書込用データを書き込む。
尚、上記したデータ書込ステップ（Ｓ１１、Ｓ１３）の動作をメモリ制御部２５に設けたハードウェアとしての書込制御部によって行うようにしても良い。また、管理ステップ（Ｓ１２、Ｓ１４、Ｓ１６、Ｓ２１）の動作をメモリ制御部２５に設けたハードウェアとしての管理制御部によって行うようにしても良い。
このように、不揮発性メモリ２００では、論理アドレスによって指定された書込先のブロックに書き込まれているデータを書き換えるにあたり、データ未書込の空きブロックを一時保管ブロックとし、この一時保管ブロックに書込用データを書き込む。更に、書込先のブロックと一時保管ブロックとの一対に、その一対に対応したインデックス番号を割り当て、このインデックス番号を、一時保管ブロックの物理アドレスに対応付けして表す管理テーブルを生成する。
これにより、ブロック内の一部のデータ片のみが書き換えられた場合にも、外部からの読出アクセスに応じて当該管理テーブルのインデックス番号を参照することにより、書き換え後のデータ片を読み出すことが可能となる。
つまり、データ書込先のブロックに書き込まれている上記データ片以外のデータを一時保管ブロックへコピーし、この一時保管ブロックを外部アクセス可能な状態に設定するという一連の処理を行わずとも、書き換え後のデータ片を読み出すことが可能となる。
よって、不揮発性メモリ２００におけるデータの書き換え方法によれば、上記したようなコピー処理及び外部アクセス可能な状態への設定処理が必要となる従来のデータ書き換え方法に比べて、データの書き換え時間を短縮することが可能になる。
また、不揮発性メモリ２００によれば、例えば１ブロックが１２ＭｂのＴＬＣ（Triple Level Cell）方式において、書込み単位（ページ）が４Ｍｂである場合、１ブロックを夫々４Ｍｂで３分割した疑似ＳＬＣ（Single Level Cell）として、ページ単位で管理することが可能となる。つまり、１回分の書き込みデータ容量が１ブロックの全データ容量よりも小さい場合に、データ書き換え中のブロックを疑似的にＳＬＣ方式で管理することができるようになる。
ところで、当該データの書き換え方法によれば、複数のブロックがデータの書換対象となる場合には複数の一時保管ブロックも管理対象となる。この際、本発明では、インデックス番号により、複数の一時保管ブロックのうちからアクセス対象となった一時保管ブロックを示す物理アドレスを取得することができる。よって、複数の一時保管ブロックに対して１つずつアクセス対象であるか否かを判定することにより、アクセス対象に該当する一時保管ブロックを検索する場合に比べて、迅速にアクセス対象の一時保管ブロックを表す物理アドレスを取得することが可能となる。
尚、上記実施例では、空きブロックの残数が１つになったことを条件として、一時保管ブロックを外部アクセス可能なブロックとして登録すると共に空きブロックを確保する管理処理（Ｓ１８～Ｓ２１）を実施している。しかしながら、このような管理処理を実施する条件は、空きブロックの残数が１つになったことに限定されない。要するに、空きブロックの残数が所定数以下となった場合を条件として上記した管理処理（Ｓ１８～Ｓ２１）を実施すれば良いのである。
また、上記実施例では、一時保管ブロックを外部アクセス可能なブロックとして登録するにあたり、その登録対象とする一時保管ブロックを選出する条件を、経過情報によって示される他の一時保管ブロックでのデータ書込の回数が最大となるものとしている。しかしながら、一時保管ブロック毎に、その一時保管ブロックにデータ書込が行われてから次のデータ書込が行われるまでの経過時間を計測しておき、その経過時間が最大となる一時保管ブロックを外部アクセス可能なブロックとして登録するようにしても良い。
また、上記実施例では、図５に示すステップＳ１５において、１ブロック分のデータの書込が完了したか否かを判定するために、メモリ制御部２５は、ページ有効情報によって表される全ビットが論理レベル１であるか否かを判定している。しかしながら、ステップＳ１５では、一時保管ブロックに書き込まれた書込用データの蓄積容量が、一時保管ブロックの記憶容量と等しくなったか否かを判定するようにしても良い。
１０ ホスト装置
２０ 不揮発性メモリ
２４ フラッシュメモリ部
２５ メモリ制御部

Claims (10)

  1. 夫々が複数のページを含む複数のブロックを有する不揮発性メモリのデータ書換方法であって、
    書込用データ、及び書込先のブロックを示す論理アドレスを受け、前記書込先のブロックがデータ書込済みである場合に、前記複数のブロックのうちでデータ未書込の空きブロックを一時保管ブロックとし、前記一時保管ブロックに含まれている少なくとも１のページに前記書込用データを書き込むデータ書込ステップと、
    前記書込先のブロックの前記論理アドレスにインデックス番号を割り当て、前記インデックス番号を前記一時保管ブロックの前記不揮発性メモリ内での位置を表す物理アドレス及び前記一時保管ブロックの前記複数のページ各々がデータ書き込み可能であるのかを示すページ有効情報に対応付けして表す管理テーブルを生成する管理ステップと、を有し、
    前記データ書込ステップでは、前記管理テーブルから、前記書込先のブロックに割り当てられている前記インデックス番号に対応した前記物理アドレスを取得し、前記物理アドレスにて表される前記一時保管ブロックに前記書込用データを書き込むことを特徴とする不揮発性メモリのデータ書換方法。
  2. 前記データ書込ステップでは、前記論理アドレスと共に、前記書込用データとして第１の書込データ片及び第２の書込データ片を受け、前記論理アドレスにて示される前記書込先のブロックがデータ書込済みである場合には、前記論理アドレスにて示される前記書込先のブロックと対を為す前記一時保管ブロック内の１のページに前記第１の書込データ片を書き込んだ後に、前記第２の書込データ片を、前記第１の書込データ片が書き込まれている前記一時保管ブロックにおける前記第１の書込データ片が書き込まれている前記１のページとは異なるページに書き込むことを特徴とする請求項１に記載の不揮発性メモリのデータ書換方法。
  3. 前記管理ステップでは、前記一時保管ブロックに書き込まれた前記書込用データの蓄積容量が前記一時保管ブロックの記憶容量と等しくなった場合に、前記一時保管ブロックと対を為す前記書込先のブロックに代えて前記一時保管ブロックを外部からアクセス可能なブロックに設定することを特徴とする請求項１又は２に記載の不揮発性メモリのデータ書換方法。
  4. 前記管理ステップでは、前記一時保管ブロックと対を為す前記書込先のブロックを前記空きブロックに設定することを特徴とする請求項３に記載の不揮発性メモリのデータ書換方法。
  5. 前記管理ステップでは、前記書込先のブロックを示す論理アドレスに対応した物理アドレスを、前記一時保管ブロックの物理アドレスに変更すると共に、前記一時保管ブロックと対を為す前記書込先のブロックの物理アドレスを未使用のアドレスに変更するように前記管理テーブルの内容を書き換えることを特徴とする請求項４に記載の不揮発性メモリのデータ書換方法。
  6. 前記管理ステップでは、前記複数のブロックのうちの前記空きブロックの残数が所定数以下となった場合に、前記一時保管ブロックを外部からアクセス可能なブロックに設定すると共に、前記一時保管ブロックと対を為す前記書込先のブロックを前記空きブロックに設定することを特徴とする請求項１～５のいずれか１に記載の不揮発性メモリのデータ書換方法。
  7. 前記管理ステップは、前記インデックス番号毎に、そのインデックス番号に対応した前記一時保管ブロックへの前記書込用データの書込後に他の一時保管ブロックで実施されたデータ書込の回数を示す経過情報を対応付けして前記管理テーブルに記述し、
    前記回数が最も多い前記経過情報に対応付けされている前記インデックス番号に対応した前記一時保管ブロックを外部からアクセス可能なブロックに設定することを特徴とする請求項６に記載の不揮発性メモリのデータ書換方法。
  8. 前記管理ステップでは、前記書込用データによるデータ書換が行われる前は前記複数のページの各々を有効ページとし、前記データ書換が行われた場合には前記データの書換が行われたページを無効ページとするように前記ページ有効情報を更新することを特徴とする請求項１～７のいずれか１に記載の不揮発性メモリのデータ書換方法。
  9. 夫々が複数のページを含む複数のブロックを有する不揮発性メモリを含む半導体装置であって、
    書込用データ、及び書込先のブロックを示す論理アドレスを受け、前記書込先のブロックがデータ書込済みである場合に、前記複数のブロックのうちでデータ未書込の空きブロックを一時保管ブロックとし、前記一時保管ブロックに含まれている少なくとも１のページに前記書込用データを書き込むデータ書込制御部と、前記書込先のブロックの論理アドレスにインデックス番号を割り当て、前記インデックス番号を前記一時保管ブロックの前記不揮発性メモリ内での位置を表す物理アドレス及び前記一時保管ブロックの前記複数のページ各々がデータ書き込み可能であるのかを示すページ有効情報に対応付けして表す管理テーブルを生成する管理制御部と、を有し、
    前記データ書込制御部は、前記管理テーブルから、前記書込先のブロックに割り当てられている前記インデックス番号に対応した前記物理アドレスを取得し、前記物理アドレスにて表される前記一時保管ブロックに前記書込用データを書き込むことを特徴とする半導体装置。
  10. 前記管理制御部は、前記書込用データによるデータ書換が行われる前は前記複数のページの各々を有効ページとし、前記データ書換が行われた場合には前記データの書換が行われたページを無効ページとするように前記ページ有効情報を更新することを特徴とする請求項９に記載の半導体装置。
JP2017198586A 2017-10-12 2017-10-12 不揮発性メモリのデータ書換方法及び半導体装置 Active JP7153435B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2017198586A JP7153435B2 (ja) 2017-10-12 2017-10-12 不揮発性メモリのデータ書換方法及び半導体装置
US16/158,250 US10559359B2 (en) 2017-10-12 2018-10-11 Method for rewriting data in nonvolatile memory and semiconductor device
CN201811189073.4A CN109656835B (zh) 2017-10-12 2018-10-12 非易失性存储器的数据改写方法以及半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017198586A JP7153435B2 (ja) 2017-10-12 2017-10-12 不揮発性メモリのデータ書換方法及び半導体装置

Publications (2)

Publication Number Publication Date
JP2019074797A JP2019074797A (ja) 2019-05-16
JP7153435B2 true JP7153435B2 (ja) 2022-10-14

Family

ID=66096096

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017198586A Active JP7153435B2 (ja) 2017-10-12 2017-10-12 不揮発性メモリのデータ書換方法及び半導体装置

Country Status (3)

Country Link
US (1) US10559359B2 (ja)
JP (1) JP7153435B2 (ja)
CN (1) CN109656835B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019046530A (ja) 2017-09-07 2019-03-22 東芝メモリ株式会社 メモリシステム

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005517260A (ja) 2002-02-06 2005-06-09 サンディスク　コーポレイション セクタポインタを用いるメモリ・マッピング・デバイス
JP2007094571A (ja) 2005-09-27 2007-04-12 Tdk Corp メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法
US20090287875A1 (en) 2008-05-15 2009-11-19 Silicon Motion, Inc. Memory module and method for performing wear-leveling of memory module

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4445177A (en) * 1981-05-22 1984-04-24 Data General Corporation Digital data processing system utilizing a unique arithmetic logic unit for handling uniquely identifiable addresses for operands and instructions
US5144692A (en) * 1989-05-17 1992-09-01 International Business Machines Corporation System for controlling access by first system to portion of main memory dedicated exclusively to second system to facilitate input/output processing via first system
US5283868A (en) * 1989-05-17 1994-02-01 International Business Machines Corp. Providing additional system characteristics to a data processing system through operations of an application program, transparently to the operating system
US5386522A (en) * 1991-12-30 1995-01-31 International Business Machines, Corp. Dynamic physical address aliasing during program debugging
US5963984A (en) * 1994-11-08 1999-10-05 National Semiconductor Corporation Address translation unit employing programmable page size
JPH09319666A (ja) * 1996-05-31 1997-12-12 Hitachi Ltd 半導体ファイル記憶装置
CN100514484C (zh) * 1998-06-09 2009-07-15 索尼株式会社 再现装置和再现方法
US6560688B1 (en) * 1998-10-01 2003-05-06 Advanced Micro Devices, Inc. System and method for improving accelerated graphics port systems
US6389514B1 (en) * 1999-03-25 2002-05-14 Hewlett-Packard Company Method and computer system for speculatively closing pages in memory
US6421769B1 (en) * 1999-12-30 2002-07-16 Intel Corporation Efficient memory management for channel drivers in next generation I/O system
EP1130516A1 (en) * 2000-03-01 2001-09-05 Hewlett-Packard Company, A Delaware Corporation Address mapping in solid state storage device
US6675278B1 (en) * 2000-04-19 2004-01-06 Motorola, Inc. Method and apparatus for managing memory
WO2002035548A2 (en) * 2000-10-26 2002-05-02 Matsushita Electric Industrial Co., Ltd. Storing device, storing control method and program
CN100437517C (zh) * 2004-04-28 2008-11-26 松下电器产业株式会社 非易失性存储装置和数据写入方法
JP4722839B2 (ja) * 2004-05-19 2011-07-13 パナソニック株式会社 メモリ制御回路、不揮発性記憶装置及びメモリ制御方法
JP2007199828A (ja) * 2006-01-24 2007-08-09 Matsushita Electric Ind Co Ltd 不揮発性記憶装置およびそのアドレス管理方法
US8344475B2 (en) * 2006-11-29 2013-01-01 Rambus Inc. Integrated circuit heating to effect in-situ annealing
JP4315461B2 (ja) 2007-10-30 2009-08-19 株式会社ハギワラシスコム ソリッドステートドライブ及びデータ書き込み方法
US9015444B2 (en) * 2008-06-09 2015-04-21 Panasonic Intellectual Property Management Co., Ltd. Access apparatus and available storage space calculation method
US8275971B2 (en) * 2008-08-27 2012-09-25 International Business Machines Corporation Method and apparatus for managing software controlled cache of translating the physical memory access of a virtual machine between different levels of translation entities
KR101038167B1 (ko) * 2008-09-09 2011-05-31 가부시끼가이샤 도시바 프로세서로부터 메모리로의 액세스를 관리하는 메모리 관리 장치를 포함하는 정보 처리 장치 및 메모리 관리 방법
EP2299363B1 (fr) * 2009-09-21 2013-01-09 STMicroelectronics (Rousset) SAS Procédé de nivellement de l'usure dans une mémoire non volatile
JP5835040B2 (ja) * 2012-03-19 2015-12-24 富士通株式会社 情報処理システムおよびデータ記録制御方法
KR20130134186A (ko) * 2012-05-30 2013-12-10 삼성전자주식회사 메모리 장치의 리라이트 방법
TW201413450A (zh) * 2012-09-25 2014-04-01 Phison Electronics Corp 資料儲存方法、記憶體控制器與記憶體儲存裝置
US20140189202A1 (en) * 2012-12-28 2014-07-03 Hitachi, Ltd. Storage apparatus and storage apparatus control method
WO2014109109A1 (ja) * 2013-01-11 2014-07-17 日本電気株式会社 インデックスキー生成装置及びインデックスキー生成方法並びに検索方法
US9946616B2 (en) * 2014-01-29 2018-04-17 Hitachi, Ltd. Storage apparatus
US20160217177A1 (en) * 2015-01-27 2016-07-28 Kabushiki Kaisha Toshiba Database system
US10303785B2 (en) * 2015-08-10 2019-05-28 International Business Machines Corporation Optimizing online schema processing for busy database objects
US20170322843A1 (en) * 2016-05-04 2017-11-09 Sandisk Technologies Inc. Multi-die data storage device with in-memory parity circuitry
US10304559B2 (en) * 2016-12-30 2019-05-28 Western Digital Technologies, Inc. Memory write verification using temperature compensation

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005517260A (ja) 2002-02-06 2005-06-09 サンディスク　コーポレイション セクタポインタを用いるメモリ・マッピング・デバイス
JP2007094571A (ja) 2005-09-27 2007-04-12 Tdk Corp メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法
US20090287875A1 (en) 2008-05-15 2009-11-19 Silicon Motion, Inc. Memory module and method for performing wear-leveling of memory module

Also Published As

Publication number Publication date
JP2019074797A (ja) 2019-05-16
CN109656835B (zh) 2023-07-18
US10559359B2 (en) 2020-02-11
US20190115080A1 (en) 2019-04-18
CN109656835A (zh) 2019-04-19

Similar Documents

Publication Publication Date Title
US10657047B2 (en) Data storage device and method of performing partial garbage collection
JP4058322B2 (ja) メモリカード
JP4844639B2 (ja) メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法
US10496334B2 (en) Solid state drive using two-level indirection architecture
US20170285954A1 (en) Data storage device and data maintenance method thereof
TW201346547A (zh) 用來管理一記憶裝置之方法以及其相關之記憶裝置與控制器
JP2007164318A (ja) 記憶装置
US20170285953A1 (en) Data Storage Device and Data Maintenance Method thereof
US7278001B2 (en) Memory card, semiconductor device, and method of controlling semiconductor memory
JP2010287049A (ja) メモリシステムおよびメモリシステムの管理方法
JP7153435B2 (ja) 不揮発性メモリのデータ書換方法及び半導体装置
US8068363B2 (en) Flash memory apparatus and read operation control method therefor
JP4366420B2 (ja) メモリコントローラ、メモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法
JP4488048B2 (ja) メモリコントローラ、メモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法
US20130080690A1 (en) Method to emulate eeprom using flash memory
JP4153535B2 (ja) メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びに、フラッシュメモリの制御方法
JP4661191B2 (ja) メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法
JP5520880B2 (ja) フラッシュメモリ装置
JP4888333B2 (ja) フラッシュディスク装置
JP2011175361A (ja) データ記憶装置及びデータ記憶方法
JP2008112455A (ja) メモリカード
JP2008097339A (ja) メモリコントローラ、メモリコントローラを備えるフラッシュメモリシステム、並びに、フラッシュメモリの制御方法
JP2005316793A (ja) フラッシュメモリシステム及びフラッシュメモリの制御方法
US7996598B2 (en) Memory management module
JP4569554B2 (ja) メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200821

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210629

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210706

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20210901

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211104

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220329

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220527

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220906

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221003

R150 Certificate of patent or registration of utility model

Ref document number: 7153435

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150