TW201413450A - 資料儲存方法、記憶體控制器與記憶體儲存裝置 - Google Patents

資料儲存方法、記憶體控制器與記憶體儲存裝置 Download PDF

Info

Publication number
TW201413450A
TW201413450A TW101135146A TW101135146A TW201413450A TW 201413450 A TW201413450 A TW 201413450A TW 101135146 A TW101135146 A TW 101135146A TW 101135146 A TW101135146 A TW 101135146A TW 201413450 A TW201413450 A TW 201413450A
Authority
TW
Taiwan
Prior art keywords
data
unit
physical
physical erasing
entity
Prior art date
Application number
TW101135146A
Other languages
English (en)
Inventor
Chao-Han Wu
Kim-Hon Wong
Kheng-Chong Tan
Original Assignee
Phison Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Phison Electronics Corp filed Critical Phison Electronics Corp
Priority to TW101135146A priority Critical patent/TW201413450A/zh
Priority to US13/670,480 priority patent/US20140089566A1/en
Publication of TW201413450A publication Critical patent/TW201413450A/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7202—Allocation control and policies
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7205—Cleaning, compaction, garbage collection, erase control

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本發明提出一種資料儲存方法及使用此方法的記憶體控制器與儲存裝置。本方法包括將可複寫式非揮發性記憶體模組的實體抹除單元邏輯地分組成資料區與閒置區；從閒置區中選擇第一實體抹除單元作為第一資料蒐集單元；並且從閒置區中選擇第二實體抹除單元作為第二資料蒐集單元。本方法還包括：將從主機系統接收的寫入資料寫入至作為第一資料蒐集單元中。本方法更包括執行資料整理運作，以從資料區的第三實體抹除單元中搬移有效資料搬移至冷第一資料蒐集單元中，並且將第三實體抹除單元關聯至閒置區。基此，本方法可有效地提升寫入運作的效能。

Description

資料儲存方法、記憶體控制器與記憶體儲存裝置
本發明是有關於一種用於可複寫式非揮發性記憶體模組的資料儲存方法及使用此方法的記憶體控制器與記憶體儲存裝置。
數位相機、手機與MP3在這幾年來的成長十分迅速，使得消費者對儲存媒體的需求也急速增加。由於可複寫式非揮發性記憶體(rewritable non-volatile memory)具有資料非揮發性、省電、體積小、無機械結構、讀寫速度快等特性，最適於可攜式電子產品，例如筆記型電腦。固態硬碟就是一種以快閃記憶體模組作為儲存媒體的儲存裝置。因此，近年快閃記憶體產業成為電子產業中相當熱門的一環。
快閃記憶體模組具有多個實體區塊(physical block)，且每一實體區塊具有多個實體頁面(physical page)，其中在實體區塊中寫入資料時必須依據實體頁面的順序依序地寫入資料。此外，已被寫入資料之實體頁面必需先被抹除後才能再次用於寫入資料。特別是，實體區塊為抹除之最小單位，並且實體頁面為程式化(亦稱寫入)的最小單元。因此，一般來說，在快閃記憶體模組的管理中，實體區塊至少會被區分為資料區(data area)與閒置區(spare area)。
資料區的實體區塊(亦稱為資料實體區塊)是用以儲存主機系統所儲存之資料。具體來說，快閃記憶體裝置的記 憶體管理電路會將主機系統所存取的邏輯位址映射至資料區的實體區塊的實體頁面。也就是說，在快閃記憶體模組的管理中，資料區的實體區塊是被視為已被使用之實體區塊(例如，已儲存主機系統所寫入的資料)。例如，記憶體管理電路會使用邏輯位址-實體位址映射表來記載邏輯位址與資料區之實體區塊的實體頁面之間的映射關係，以利存取。
閒置區的實體區塊(亦稱為閒置實體區塊)是用以輪替資料區中的實體區塊。具體來說，如上所述，已寫入資料的實體區塊必須被抹除後才可再次用於寫入資料，而閒置區之實體區塊的實體頁面是被設計用於寫入更新資料以替換原先映射邏輯位址的實體頁面。基此，在閒置區中的實體區塊為空或可使用的實體區塊，即無記錄資料或標記為已沒用的無效資料。
具體來說，當主機系統欲更新一個邏輯位址上的資料時，快閃記憶體裝置的記憶體管理電路從閒置區中提取一個空的實體區塊會作為暫時實體區塊，將更新資料寫入至此暫時實體區塊的一個實體頁面，將此邏輯位址重新映射至此寫入更新資料的實體頁面，並且將原先映射此邏輯位址的實體頁面標記為無效。當暫時實體區塊被寫滿資料時，此作為此暫時實體區塊的實體區塊會被關聯至資料區並且另一個空的空的實體區塊會從閒置區中被提取作為暫時實體區塊。特別是，當閒置區的實體區塊快耗盡時，快閃記憶體裝置的記憶體管理電路就必須從資料區中回收儲 存無效資料的實體區塊。然而，由於主機系統是以邏輯位址來進行寫入，並且主機系統寫入資料至邏輯位址時經常不會依據邏輯位址的順序來寫入。因此，如何快速地從資料區中搬移有效資料以騰出可用之實體區塊，是此領域技術人員所致力的目標。
本發明提供一種資料儲存方法、記憶體控制器與記憶體儲存裝置，其能夠有效地提升資料寫入運作的效能。
本發明一範例實施例提出一種資料儲存方法，用於可複寫式非揮發性記憶體模組，此可複寫式非揮發性記憶體模組具有多個實體抹除單元並且每一實體抹除單元具有多個實體程式化單元。本資料儲存方法包括：將至少部分的該些實體抹除單元邏輯地分組成資料區與閒置區；從閒置區的實體抹除單元中選擇第一實體抹除單元作為第一資料蒐集單元；並且從閒置區的實體抹除單元中選擇第二實體抹除單元作為第二資料蒐集單元。本資料儲存方法還包括：從主機系統接收寫入資料；將此寫入資料寫入至作為第一資料蒐集單元的第一實體抹除單元的實體程式化單元中。本資料儲存方法更包括執行資料整理運作，其中此資料整理運作包括從資料區中選擇第三實體抹除單元，將第三實體抹除單元中的有效資料搬移至作為冷第一資料蒐集單元的第二實體抹除單元的實體程式化單元中，並且將該第三實體抹除單元關聯至該閒置區。在此，第二資料蒐集 單元的實體程式化單元被寫入屬於多個非連續邏輯位址的資料。
在本發明之一實施例中，上述之資料儲存方法，更包括：當第一資料蒐集單元被寫滿資料時，將作為第一資料蒐集單元的第一實體抹除單元關聯至資料區並且從閒置區的實體抹除單元中重新選擇另一實體抹除單元作為第一資料蒐集單元。
在本發明之一實施例中，上述之資料儲存方法，更包括：當第二資料蒐集單元被寫滿資料時，將作為第二資料蒐集單元的第三實體抹除單元關聯至資料區並且從閒置區的實體抹除單元中重新選擇另一實體抹除單元作為第二資料蒐集單元。
在本發明之一實施例中，上述之資料儲存方法更包括：判斷閒置區的實體抹除單元的數目是否小於一預設門檻值，其中上述執行該資料整理運作的步驟是在閒置區的實體抹除單元的數目小於預設門檻值時被執行。
在本發明之一實施例中，上述之資料整理運作更包括：計算資料區的每一實體抹除單元的有效資料率，其中上述第三實體抹除單元的有效資料率小於資料區中的其他實體抹除單元的有效資料率。
在本發明之一實施例中，上述之第一資料蒐集單元的實體程式化單元被寫入屬於多個非連續邏輯位址的資料。
本發明一範例實施例提出一種記憶體控制器，用於控制一可複寫式非揮發性記憶體模組，此可複寫式非揮發性 記憶體模組具有多個實體抹除單元並且每一實體抹除單元具有多個實體程式化單元。本記憶體控制器包括主機介面、記憶體介面與記憶體管理電路。主機介面用以耦接至主機系統。記憶體介面用以耦接至可複寫式非揮發性記憶體模組。記憶體管理電路耦接至主機介面與記憶體介面。記憶體管理電路用以將至少部分的實體抹除單元邏輯地分組成資料區與閒置區，從閒置區的實體抹除單元中選擇第一實體抹除單元作為第一資料蒐集單元並且從閒置區的實體抹除單元中選擇第二實體抹除單元作為第二資料蒐集單元。此外，記憶體管理電路更用以從主機系統接收寫入資料，並且將此寫入資料寫入至作為第一資料蒐集單元的第一實體抹除單元的實體程式化單元中。再者，記憶體管理電路更用以執行資料整理運作以從資料區中選擇第三實體抹除單元，將第三實體抹除單元中的有效資料搬移至作為第二資料蒐集單元的第二實體抹除單元的實體程式化單元中，並且將第三實體抹除單元關聯至該閒置區。在此，第二資料蒐集單元的實體程式化單元被寫入屬於多個非連續邏輯位址的資料。
在本發明之一實施例中，上述之記憶體管理電路更用以，在第一資料蒐集單元被寫滿資料時，將作為第一資料蒐集單元的第一實體抹除單元關聯至資料區並且從閒置區的實體抹除單元中重新選擇另一實體抹除單元作為第一資料蒐集單元。
在本發明之一實施例中，上述之記憶體管理電路更用 以，在第二資料蒐集單元被寫滿資料時，將作為第二資料蒐集單元的第三實體抹除單元關聯至資料區並且從閒置區的實體抹除單元中重新選擇另一實體抹除單元作為第二資料蒐集單元。
在本發明之一實施例中，上述之記憶體管理電路更用以判斷該閒置區的實體抹除單元的數目是否小於預設門檻值，並且上述記憶體管理電路是在閒置區的實體抹除單元的數目小於預設門檻值時執行上述資料整理運作。
在本發明之一實施例中，在上述資料整理運作中，記憶體管理電路更用以計算資料區的每一實體抹除單元的一有效資料率，其中上述第三實體抹除單元的有效資料率小於資料區中的其他實體抹除單元的有效資料率。
本發明一範例實施例提出一種記憶體儲存裝置，其包括連接器、可複寫式非揮發性記憶體模組與記憶體控制器。連接器用以耦接至主機系統。可複寫式非揮發性記憶體模組具有多個實體抹除單元並且每一實體抹除單元具有多個實體程式化單元。記憶體控制器耦接至連接器與可複寫式非揮發性記憶體模組。記憶體控制器用以將至少部分的實體抹除單元邏輯地分組成資料區與閒置區，從閒置區的實體抹除單元中選擇第一實體抹除單元作為第一資料蒐集單元並且從閒置區的實體抹除單元中選擇第二實體抹除單元作為第二資料蒐集單元。此外，記憶體控制器更用以從主機系統接收寫入資料，並且將此寫入資料寫入至作為第一資料蒐集單元的第一實體抹除單元的實體程式化單元 中。再者，記憶體控制器更用以執行資料整理運作以從資料區中選擇第三實體抹除單元，將第三實體抹除單元中的有效資料搬移至作為第二資料蒐集單元的第二實體抹除單元的實體程式化單元中，並且將第三實體抹除單元關聯至該閒置區。在此，第二資料蒐集單元的實體程式化單元被寫入屬於多個非連續邏輯位址的資料。
在本發明之一實施例中，上述之記憶體控制器更用以，在第一資料蒐集單元被寫滿資料時，將作為第一資料蒐集單元的第一實體抹除單元關聯至資料區並且從閒置區的實體抹除單元中重新選擇另一實體抹除單元作為第一資料蒐集單元。
在本發明之一實施例中，上述之記憶體控制器更用以，在第二資料蒐集單元被寫滿資料時，將作為第二資料蒐集單元的第三實體抹除單元關聯至資料區並且從閒置區的實體抹除單元中重新選擇另一實體抹除單元作為第二資料蒐集單元。
在本發明之一實施例中，上述之記憶體控制器更用以判斷該閒置區的實體抹除單元的數目是否小於預設門檻值，並且上述記憶體控制器是在閒置區的實體抹除單元的數目小於預設門檻值時執行上述資料整理運作。
在本發明之一實施例中，在上述資料整理運作中，記憶體控制器更用以計算資料區的每一實體抹除單元的一有效資料率，其中上述第三實體抹除單元的有效資料率小於資料區中的其他實體抹除單元的有效資料率。
本發明範例實施例的資料儲存方法、記憶體控制器與記憶體儲存裝置能夠有效地縮短執行資料整理運作所需的時間，由此提升提升資料寫入運作的效能。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
一般而言，記憶體儲存裝置(亦稱，記憶體儲存系統)包括可複寫式非揮發性記憶體模組與控制器(亦稱，控制電路)。通常記憶體儲存裝置是與主機系統一起使用，以使主機系統可將資料寫入至記憶體儲存裝置或從記憶體儲存裝置中讀取資料。
圖1是根據一範例實施例所繪示的主機系統與記憶體儲存裝置。
請參照圖1，主機系統1000一般包括電腦1100與輸入/輸出(input/output,I/O)裝置1106。電腦1100包括微處理器1102、隨機存取記憶體(random access memory,RAM)1104、系統匯流排1108與資料傳輸介面1110。輸入/輸出裝置1106包括如圖2的滑鼠1202、鍵盤1204、顯示器1206與印表機1252。必須瞭解的是，圖2所示的裝置非限制輸入/輸出裝置1106，輸入/輸出裝置1106可更包括其他裝置。
在本發明實施例中，記憶體儲存裝置100是透過資料傳輸介面1110與主機系統1000的其他元件耦接。藉由微處理器1102、隨機存取記憶體1104與輸入/輸出裝置1106 的運作可將資料寫入至記憶體儲存裝置100或從記憶體儲存裝置100中讀取資料。例如，記憶體儲存裝置100可以是如圖2所示的隨身碟1256、記憶卡1214或固態硬碟(Solid State Drive,SSD)1216等的可複寫式非揮發性記憶體儲存裝置。
一般而言，主機系統1000為可實質地與記憶體儲存裝置100配合以儲存資料的任意系統。雖然在本範例實施例中，主機系統1000是以電腦系統來作說明，然而，在本發明另一範例實施例中主機系統1000可以是數位相機、攝影機、通信裝置、音訊播放器或視訊播放器等系統。例如，在主機系統為數位相機(攝影機)1310時，可複寫式非揮發性記憶體儲存裝置則為其所使用的SD卡1312、MMC卡1314、記憶棒(memory stick)1316、CF卡1318或嵌入式儲存裝置1320(如圖3所示)。嵌入式儲存裝置1320包括嵌入式多媒體卡(Embedded MMC,eMMC)。值得一提的是，嵌入式多媒體卡是直接耦接於主機系統的基板上。
圖4是繪示圖1所示的記憶體儲存裝置的概要方塊圖。
請參照圖4，記憶體儲存裝置100包括連接器102、記憶體控制器104與可複寫式非揮發性記憶體模組106。
在本範例實施例中，連接器102是相容於序列先進附件(Serial Advanced Technology Attachment,SATA)標準。然而，必須瞭解的是，本發明不限於此，連接器102亦可以是符合並列先進附件(Parallel Advanced Technology Attachment,PATA)標準、電氣和電子工程師協會(Institute of Electrical and Electronic Engineers,IEEE)1394標準、高速周邊零件連接介面(Peripheral Component Interconnect Express,PCI Express)標準、通用序列匯流排(Universal Serial Bus,USB)標準、安全數位(Secure Digital,SD)介面標準、超高速一代(Ultra High Speed-I,UHS-I)介面標準、超高速二代(Ultra High Speed-II,UHS-II)介面標準、記憶棒(Memory Stick,MS)介面標準、多媒體儲存卡(Multi Media Card,MMC)介面標準、崁入式多媒體儲存卡(Embedded Multimedia Card,eMMC)介面標準、通用快閃記憶體(Universal Flash Storage,UFS)介面標準、小型快閃(Compact Flash,CF)介面標準、整合式驅動電子介面(Integrated Device Electronics,IDE)標準或其他適合的標準。
記憶體控制器104用以執行以硬體型式或韌體型式實作的多個邏輯閘或控制指令，並且根據主機系統1000的指令在可複寫式非揮發性記憶體模組106中進行資料的寫入、讀取與抹除等運作。
可複寫式非揮發性記憶體模組106是耦接至記憶體控制器104，並且用以儲存主機系統1000所寫入之資料。可複寫式非揮發性記憶體模組106具有實體抹除單元304(0)~304(R)。例如，實體抹除單元304(0)~304(R)可屬於同一個記憶體晶粒(die)或者屬於不同的記憶體晶粒。每一實體抹除單元分別具有複數個實體程式化單元，並且屬於 同一個實體抹除單元之實體程式化單元可被獨立地寫入且被同時地抹除。例如，每一實體抹除單元是由128個實體程式化單元所組成。然而，必須瞭解的是，本發明不限於此，每一實體抹除單元亦可由64個實體程式化單元、256個實體程式化單元或其他任意個實體程式化單元所組成。
更詳細來說，實體抹除單元為抹除之最小單位。亦即，每一實體抹除單元含有最小數目之一併被抹除之記憶胞。實體程式化單元為程式化的最小單元。即，實體程式化單元為寫入資料的最小單元。每一實體程式化單元通常包括資料位元區與冗餘位元區。資料位元區包含多個實體存取位址用以儲存使用者的資料，而冗餘位元區用以儲存系統的資料(例如，控制資訊與錯誤更正碼)。在本範例實施例中，每一個實體程式化單元的資料位元區中會包含4個實體存取位址，且一個實體存取位址的大小為512位元組(byte)。然而，在其他範例實施例中，資料位元區中也可包含數目更多或更少的實體存取位址，本發明並不限制實體存取位址的大小以及個數。例如，在一範例實施例中，實體抹除單元為實體區塊，並且實體程式化單元為實體頁面或實體扇區，但本發明不以此為限。
在本範例實施例中，可複寫式非揮發性記憶體模組106為多階記憶胞(Multi Level Cell,MLC)NAND型快閃記憶體模組，即一個記憶胞中可儲存至少2個位元資料。然而，本發明不限於此，可複寫式非揮發性記憶體模組106亦可是複數階記憶胞(Trinary Level Cell，TLC)NAND型 快閃記憶體模組、其他快閃記憶體模組或其他具有相同特性的記憶體模組。
圖5是根據一範例實施例所繪示之記憶體控制器的概要方塊圖。必須瞭解的是，圖5所示之記憶體控制器的結構僅為一範例，本發明不以此為限。
請參照圖5，記憶體控制器104包括記憶體管理電路202、主機介面204與記憶體介面206。
記憶體管理電路202用以控制記憶體控制器104的整體運作。具體來說，記憶體管理電路202具有多個控制指令，並且在記憶體儲存裝置100運作時，此些控制指令會被執行以進行資料的寫入、讀取與抹除等運作。
在本範例實施例中，記憶體管理電路202的控制指令是以韌體型式來實作。例如，記憶體管理電路202具有微處理器單元(未繪示)與唯讀記憶體(未繪示)，並且此些控制指令是被燒錄至此唯讀記憶體中。當記憶體儲存裝置100運作時，此些控制指令會由微處理器單元來執行以進行資料的寫入、讀取與抹除等運作。
在本發明另一範例實施例中，記憶體管理電路202的控制指令亦可以程式碼型式儲存於可複寫式非揮發性記憶體模組106的特定區域(例如，記憶體模組中專用於存放系統資料的系統區)中。此外，記憶體管理電路202具有微處理器單元(未繪示)、唯讀記憶體(未繪示)及隨機存取記憶體(未繪示)。特別是，此唯讀記憶體具有驅動碼，並且當記憶體控制器104被致能時，微處理器單元會先執行此驅動 碼段來將儲存於可複寫式非揮發性記憶體模組106中之控制指令載入至記憶體管理電路202的隨機存取記憶體中。之後，微處理器單元會運轉此些控制指令以進行資料的寫入、讀取與抹除等運作。
此外，在本發明另一範例實施例中，記憶體管理電路202的控制指令亦可以一硬體型式來實作。例如，記憶體管理電路202包括微控制器、記憶胞管理電路、記憶體寫入電路、記憶體讀取電路、記憶體抹除電路與資料處理電路。記憶胞管理電路、記憶體寫入電路、記憶體讀取電路、記憶體抹除電路與資料處理電路是耦接至微控制器。其中，記憶胞管理電路用以管理可複寫式非揮發性記憶體模組106的實體抹除單元；記憶體寫入電路用以對可複寫式非揮發性記憶體模組106下達寫入指令以將資料寫入至可複寫式非揮發性記憶體模組106中；記憶體讀取電路用以對可複寫式非揮發性記憶體模組106下達讀取指令以從可複寫式非揮發性記憶體模組106中讀取資料；記憶體抹除電路用以對可複寫式非揮發性記憶體模組106下達抹除指令以將資料從可複寫式非揮發性記憶體模組106中抹除；而資料處理電路用以處理欲寫入至可複寫式非揮發性記憶體模組106的資料以及從可複寫式非揮發性記憶體模組106中讀取的資料。
主機介面204是耦接至記憶體管理電路202並且用以接收與識別主機系統1000所傳送的指令與資料。也就是說，主機系統1000所傳送的指令與資料會透過主機介面 204來傳送至記憶體管理電路202。在本範例實施例中，主機介面204是相容於SATA標準。然而，必須瞭解的是本發明不限於此，主機介面204亦可以是相容於PATA標準、IEEE 1394標準、PCI Express標準、USB標準、SD標準、UHS-I介面標準、UHS-II介面標準、MS標準、MMC標準、eMMC介面標準、UFS介面標準、CF標準、IDE標準或其他適合的資料傳輸標準。
記憶體介面206是耦接至記憶體管理電路202並且用以存取可複寫式非揮發性記憶體模組106。也就是說，欲寫入至可複寫式非揮發性記憶體模組106的資料會經由記憶體介面206轉換為可複寫式非揮發性記憶體模組106所能接受的格式。
在本發明一範例實施例中，記憶體控制器104還包括緩衝記憶體252、電源管理電路254以及錯誤檢查與校正電路256。
緩衝記憶體252是耦接至記憶體管理電路202並且用以暫存來自於主機系統1000的資料與指令或來自於可複寫式非揮發性記憶體模組106的資料。
電源管理電路254是耦接至記憶體管理電路202並且用以控制記憶體儲存裝置100的電源。
錯誤檢查與校正電路256是耦接至記憶體管理電路202並且用以執行錯誤檢查與校正程序以確保資料的正確性。具體來說，當記憶體管理電路202從主機系統1000中接收到寫入指令時，錯誤檢查與校正電路256會為對應 此寫入指令的資料產生對應的錯誤檢查與校正碼(Error Checking and Correcting Code,ECC Code)，並且記憶體管理電路202會將對應此寫入指令的資料與對應的錯誤檢查與校正碼寫入至可複寫式非揮發性記憶體模組106中。之後，當記憶體管理電路202從可複寫式非揮發性記憶體模組106中讀取資料時會同時讀取此資料對應的錯誤檢查與校正碼，並且錯誤檢查與校正電路256會依據此錯誤檢查與校正碼對所讀取的資料執行錯誤檢查與校正程序。
圖6與圖7是根據一範例實施例所繪示之管理可複寫式非揮發性記憶體模組的範例示意圖。
必須瞭解的是，在此描述可複寫式非揮發性記憶體模組106之實體抹除單元的運作時，以“提取”、“交換”、“分組”、“輪替”等詞來操作實體抹除單元是邏輯上的概念。也就是說，可複寫式非揮發性記憶體模組之實體抹除單元的實際位置並未更動，而是邏輯上對可複寫式非揮發性記憶體模組的實體抹除單元進行操作。
請參照圖6，記憶體控制器104(或記憶體管理電路202)會將可複寫式非揮發性記憶體模組106的實體抹除單元304(0)~304(R)邏輯地分組為儲存區402、系統區404與取代區406。
邏輯上屬於儲存區402的實體抹除單元是用以儲存主機系統1000所寫入的資料。也就是說，記憶體儲存裝置100會使用分組為儲存區402的實體抹除單元來實際地儲存主機系統1000所寫入的資料。更詳細來說，記憶體控制 器104(或記憶體管理電路202)會將儲存區402分組為資料區412與閒置區414，其中資料區412的實體抹除單元(亦稱為資料實體抹除單元)是已儲存資料的實體抹除單元，而閒置區414的實體抹除單元(亦稱為閒置實體抹除單元)是用以替換資料區412的實體抹除單元。因此，閒置區414的實體抹除單元為空或可使用的實體抹除單元，即無記錄資料或標記為已沒用的無效資料。也就是說，在閒置區414中的實體抹除單元已被執行抹除運作，或者當閒置區414中的實體抹除單元被提取用於儲存資料之前所提取之實體抹除單元會被執行抹除運作。因此，閒置區414的實體抹除單元為可被使用的實體抹除單元。具體來說，當一個實體抹除單元從閒置區414中被選擇來儲存有效資料時，此實體抹除單元會被關聯至資料區412。並且，記憶體控制器104(或記憶體管理電路202)會對在資料區412中所有實體程式化單元所儲存的資料皆為無效資料的實體抹除單元執行抹除操作，並且將抹除後的實體抹除單元關聯至閒置區414，由此實體抹除單元可輪替地來儲存主機系統1000所寫入的資料。例如，在本範例實施例中，在記憶體儲存裝置100初始化(亦稱為開卡)時，儲存區402的所有實體抹除單元皆會被關聯至閒置區411(即，儲存區402的儲存空間皆為可用)。
邏輯上屬於系統區404的實體抹除單元是用以記錄系統資料，其中此系統資料包括關於記憶體晶片的製造商與型號、記憶體晶片的實體抹除單元數、每一實體抹除單元 的實體程式化單元數等。
邏輯上屬於取代區406中的實體抹除單元是替代實體抹除單元。例如，可複寫式非揮發性記憶體模組106於出廠時會預留4%的實體抹除單元作為更換使用。也就是說，當資料區412、閒置區414與系統區404中的實體抹除單元損毀時，預留於取代區406中的實體抹除單元是用以取代損壞的實體抹除單元(即，壞實體抹除單元(bad block))。因此，倘若取代區406中仍存有正常之實體抹除單元且發生實體抹除單元損毀時，記憶體控制器104會從取代區406中提取正常的實體抹除單元來更換損毀的實體抹除單元。倘若取代區406中無正常之實體抹除單元且發生實體抹除單元損毀時，則記憶體控制器104會將整個記憶體儲存裝置100宣告為寫入保護(write protect)狀態，而無法再寫入資料。
特別是，儲存區402、系統區404與取代區406之實體抹除單元的數量會依據不同的記憶體規格而有所不同。此外，必須瞭解的是，在記憶體儲存裝置100的運作中，實體抹除單元關聯至儲存區402、系統區404與取代區406的分組關係會動態地變動。例如，當儲存區402中的實體抹除單元損壞而被取代區406的實體抹除單元取代時，則原本取代區406的實體抹除單元會被關聯至儲存區402。
請參照圖7，如上所述，資料區412與閒置區414的實體抹除單元是以輪替方式來儲存主機系統1000所寫入之資料。在本範例實施例中，記憶體控制器104(或記憶體 管理電路202)會配置邏輯位址LBA(0)~LBA(H)給主機系統1000以進行資料的存取。
每個邏輯位址是由數個扇區(sector)所組成。例如，在本範例實施例中，每一邏輯位址是由4個扇區所組成，例如，扇區LSA(0)~LSA(3)是屬於邏輯位址LBA(0)；扇區LSA(4)~LSA(7)是屬於邏輯位址LBA(1)；扇區LSA(8)~LSA(11)是屬於邏輯位址LBA(2)...等。但本發明不限於此，在本發明另一範例實施例中，邏輯位址亦可是由8個扇區所組成或是由16個扇區所組成。
例如，記憶體控制器104(或記憶體管理電路202)會維護邏輯位址-實體位址映射表來記錄邏輯位址與實體程式化單元之間的映射關係。也就是說，當主機系統1000欲在扇區中存取資料時，記憶體控制器104(或記憶體管理電路202)會確認此扇區所屬的邏輯位址，並且在此邏輯位址所映射的實體程式化單元中來存取資料。
在本範例實施例中，在執行寫入指令之前，記憶體控制器104(或記憶體管理電路202)會從閒置區414中選擇一個實體抹除單元作為第一資料蒐集單元，並且將資料寫入至此第一資料蒐集單元中。直到作為第一資料蒐集單元的實體抹除單元被寫滿時，記憶體控制器104(或記憶體管理電路202)會將此實體抹除單元關聯至資料區412並且再從閒置區414中選擇另一個實體抹除單元作為第一資料蒐集單元。
例如，記憶體控制器104(或記憶體管理電路202)開始 使用實體抹除單元304(0)作為第一資料蒐集單元來儲存主機系統1000欲寫入的資料時，不管主機系統1000是寫入那個邏輯位址，記憶體控制器104(或記憶體管理電路202)會將資料依序地寫入至實體抹除單元304(0)的實體程式化單元；而當記憶體控制器104(或記憶體管理電路202)開始使用實體抹除單元304(1)作為第一資料蒐集單元來儲存主機系統1000欲寫入的資料時，不管主機系統1000是寫入那個邏輯位址，記憶體控制器104(或記憶體管理電路202)會將資料依序地寫入至實體抹除單元304(1)的實體程式化單元中。也就是說，當寫入主機系統1000欲寫入的資料時，記憶體控制器104(或記憶體管理電路202)會依序地使用作為第一資料蒐集單元之實體抹除單元內的實體程式化單元來寫入資料，並且當此實體抹除單元內的實體程式化單元被使用完後才會再選擇另一個無儲存資料的實體抹除單元作為第一資料蒐集單元來繼續依序地寫入資料。在本範例實施例中，在記憶體控制器104(或記憶體管理電路202)將資料寫入至實體程式化單元後，記憶體控制器104(或記憶體管理電路202)會更新邏輯位址-實體位址映射表以正確地記錄邏輯位址與實體程式化單元的映射關係。
圖8是根據本發明範例實施例繪示邏輯位址-實體程式化單元映射表的範例。
請參照圖8，邏輯位址-實體位址映射表800包括邏輯位址欄位802以及實體位址欄位804。邏輯位址欄位802 記錄所配置的每個邏輯位址的編號並且實體位址欄位804記錄每個邏輯位址映射的實體程式化單元。在記憶體儲存裝置100為全新且未曾被用來儲存資料的狀態下，實體抹除單元304(0)~304(N)會被關聯至閒置區414，並且在邏輯位址-實體位址映射表800中記錄對應每一個邏輯位址所映射之實體程式單元的欄位會被標記為空值(例如，NULL)。
圖9~圖18是根據本發明範例實施例所繪示執行寫入運作而更新邏輯位址-實體位址映射表的一範例。為了方便說明，以下將以一個實體抹除單元的儲存空間是由5個實體程式化單元所構成為例來進行說明，但必須瞭解的是，本發明不限於此。
請參照圖9，倘若在圖8所示的狀態下主機系統1000欲儲存資料至邏輯位址LBA(1)時，記憶體控制器104(或記憶體管理電路202)會從閒置區414選擇一個實體抹除單元(例如，實體抹除單元304(0))作為第一資料蒐集單元，並且將主機系統1000欲寫入的資料寫入至實體抹除單元304(0)的實體程式化單元PBA(0-1)。在完成資料的寫入後，記憶體控制器104(或記憶體管理電路202)會在邏輯位址-實體位址映射表800中將邏輯位址LBA(1)映射至實體程式化單元PBA(0-1)。
請參照圖10，倘若在圖9的狀態下主機系統1000欲儲存資料至邏輯位址LBA(8)時，記憶體控制器104(或記憶體管理電路202)會將主機系統1000欲寫入的資料寫入至 實體程式化單元PBA(0-2)中。而記憶體控制器104(或記憶體管理電路202)會在邏輯位址-實體位址映射表800中將邏輯位址LBA(8)映射至實體程式化單元PBA(0-2)。
請參照圖11，倘若在圖10的狀態下主機系統1000欲儲存資料至邏輯位址LBA(3)時，記憶體控制器104(或記憶體管理電路202)會將主機系統1000欲寫入的資料寫入至實體程式化單元PBA(0-3)中。而記憶體控制器104(或記憶體管理電路202)會在邏輯位址-實體位址映射表800中將邏輯位址LBA(3)映射至實體程式化單元PBA(0-3)。
請參照圖12，倘若在圖11的狀態下主機系統1000欲儲存資料至邏輯位址LBA(10)時，記憶體控制器104(或記憶體管理電路202)會將主機系統1000欲寫入的資料寫入至實體程式化單元PBA(0-4)中。記憶體控制器104(或記憶體管理電路202)會在邏輯位址-實體位址映射表800中將邏輯位址LBA(10)映射至實體程式化單元PBA(0-4)。
請參照圖13，倘若在圖12的狀態下主機系統1000欲儲存資料至邏輯位址LBA(6)時，記憶體控制器104(或記憶體管理電路202)會將主機系統1000欲寫入的資料寫入至實體程式化單元PBA(0-5)中。記憶體控制器104(或記憶體管理電路202)會在邏輯位址-實體位址映射表800中將邏輯位址LBA(6)映射至實體程式化單元PBA(0-5)。特別是，目前作為第一資料蒐集單元的實體抹除單元304(0)已被寫滿，因此，記憶體控制器104(或記憶體管理電路202)會將實體抹除單元304(0)關聯至資料區412。
請參照圖14，倘若在圖13的狀態下主機系統1000欲儲存資料至邏輯位址LBA(5)時，由於原先作為第一資料蒐集單元的實體抹除單元304(0)已被寫滿且被關聯至資料區412，因此，記憶體控制器104(或記憶體管理電路202)會從閒置區414中選擇另一個實體抹除單元(例如，實體抹除單元304(1))作為第一資料蒐集單元並且將主機系統1000欲寫入的資料寫入至實體抹除單元304(1)的實體程式化單元PBA(1-1)中。記憶體控制器104(或記憶體管理電路202)會在邏輯位址-實體位址映射表800中將邏輯位址LBA(5)映射至實體程式化單元PBA(1-1)。
如圖9-14所示，記憶體控制器104(或記憶體管理電路202)會使用一個實體抹除單元作為第一資料蒐集單元來依序地寫入主機系統1000所寫入的資料，並且當此實體抹除單元被寫滿時，記憶體控制器104(或記憶體管理電路202)才會再使用另一個實體抹除單元作為第一資料蒐集單元來繼續寫入資料。也就是說，欲儲存至多個非連續之邏輯位址的資料會被依序地寫入至第一資料蒐集單元，直到此第一資料蒐集單元被寫滿為止。
請參照圖15，倘若在圖14的狀態下主機系統1000欲寫入資料至邏輯位址LBA(1)時，記憶體控制器104(或記憶體管理電路202)會將主機系統1000欲寫入的資料寫入至實體抹除單元304(1)的實體程式化單元PBA(1-2)中，並且在邏輯位址映射表800中將邏輯位址LBA(1)映射至實體程式化單元PBA(1-2)。實體程式化單元PBA(0-1)所儲存之 資料會變成無效資料。
請參照圖16，倘若在圖15的狀態下主機系統1000欲儲存資料至邏輯位址LBA(10)時，記憶體控制器104(或記憶體管理電路202)會將主機系統1000欲寫入的資料寫入至實體程式化單元PBA(1-3)中。記憶體控制器104(或記憶體管理電路202)會在邏輯位址-實體位址映射表800中將邏輯位址LBA(10)映射至實體程式化單元PBA(1-3)。
請參照圖17，倘若在圖16的狀態下主機系統1000欲寫入資料至邏輯位址LBA(6)時，記憶體控制器104(或記憶體管理電路202)會將主機系統1000欲寫入的資料寫入至實體抹除單元304(1)的實體程式化單元PBA(1-4)中，並且在邏輯位址映射表800中將邏輯位址LBA(6)映射至實體程式化單元PBA(1-4)。實體程式化單元PBA(0-5)所儲存之資料會變成無效資料。
請參照圖18，倘若在圖17的狀態下主機系統1000欲寫入資料至邏輯位址LBA(1)時，記憶體控制器104(或記憶體管理電路202)會將主機系統1000欲寫入的資料寫入至實體抹除單元304(1)的實體程式化單元PBA(1-5)中，並且在邏輯位址映射表800中將邏輯位址LBA(1)映射至實體程式化單元PBA(1-5)。實體程式化單元PBA(1-2)所儲存之資料會變成無效資料。特別是，目前作為第一資料蒐集單元的實體抹除單元304(1)已被寫滿，因此，記憶體控制器104(或記憶體管理電路202)會將實體抹除單元304(1)關聯至資料區412。
在本範例實施例中，為了識別儲存無效資料的實體程式化單元，記憶體控制器104(或記憶體管理電路202)會維護實體位址資訊表，由此來識別每個實體位址所儲存的資料為有效資料或無效資料。例如，記憶體控制器104(或記憶體管理電路202)會使用實體位址儲存狀態表來記錄實體位址的狀態。
圖19是根據本範例實施例所繪示之實體位址儲存狀態表的示意圖，其中此實體位址儲存狀態表是對應圖18所示之儲存裝態。
請參照圖19，實體位址儲存狀態表1900包括實體位址索引欄位1902與狀態欄位1904，實體位址索引欄位1902記錄每個實體程式化單元的編號且狀態欄位1904記錄每個對應實體程式化單元的狀態。例如，當狀態欄位被標記為’0’時，表示對應之實體程式化單元所儲存的資料為無效資料且狀態欄位被標記為’1’時，表示對應之實體程式化單元儲存資料為有效資料，但本發明不限於此。
值得一提的，除了使用上述之實體位址儲存狀態表1600來識別實體位址的狀態外，在本發明另一範例實施例中，實體位址映射表亦可被用來識別實體位址的狀態。例如，實體位址映射表包括實體位址索引欄位與邏輯位址欄位，其中邏輯位址欄位用以記錄映射實體位址索引欄位所記錄之實體程式化單元的邏輯位址。並且，透過比對邏輯位址映射表與實體位址映射表，每個實體程式化單元所儲存的資料為有效資料或無效資料就可被識別。
如上所述，每當第一資料蒐集單元被寫滿時，記憶體控制器104(或記憶體管理電路202)會從閒置區414中選擇另一實體抹除單元作為第一資料蒐集單元。然而，閒置區414中的實體抹除單元是有限的，因此，當閒置區414的實體抹除單元的數目小於一預設門檻值時，記憶體控制器104(或記憶體管理電路202)會執行資料整理運作，以使資料區中儲存無效資料的實體抹除單元能夠再被利用。例如，預設門檻值是被設定為5。然而，必須瞭解的是，本發明不限於此，預設門檻值亦可被設定為其他適當的值。
在本範例實施例中，記憶體控制器104(或記憶體管理電路202)會從閒置區414中選擇一個實體抹除單元作為第二資料蒐集單元，並且在執行資料整理運作時，記憶體控制器104(或記憶體管理電路202)會將有效資料寫入至作為第二資料蒐集單元的實體抹除單元中。
圖20~21是根據本發明一範例實施例所繪示之執行資料整理運作的示意圖。
請參照圖20，記憶體控制器104(或記憶體管理電路202)會從資料區412中選擇一個實體抹除單元(例如，實體抹除單元304(0))作為執行資料合併的目標。
例如，記憶體控制器104(或記憶體管理電路202)會記錄每個實體抹除單元的有效資料率。在此，一個實體抹除單元的有效資料率是定義為此實體抹除單元中儲存之有效資料之實體程式化單元佔此實體抹除單元的所有實體程式化單元的比例。並且，記憶體控制器104(或記憶體管理電 路202)會選擇在資料區412中具有最低有效資料率之實體抹除單元作為執行資料整理運作的目標。例如，記憶體控制器104(或記憶體管理電路202)可根據上述實體位址儲存狀態表1900來計算每個實體抹除單元的有效資料率。
然後，記憶體控制器104(或記憶體管理電路202)會將實體抹除單元304(0)中的有效資料搬移至第二資料蒐集單元。例如，假設實體抹除單元304(0)的實體程式化單元PBA(0-2)儲存有屬於邏輯位址LBA(8)的有效資料並且實體抹除單元304(0)的實體程式化單元PBA(0-3)儲存有屬於邏輯位址LBA(3)的有效資料，並且記憶體控制器104(或記憶體管理電路202)從閒置區414中選擇實體抹除單元304(2)作為第二資料蒐集單元的例子中，記憶體控制器104(或記憶體管理電路202)會將實體抹除單元304(0)的實體程式化單元PBA(0-2)中的資料搬移至實體抹除單元304(2)的實體程式化單元PBA(2-1)，將邏輯位址LBA(8)重新映射至實體程式化單元PBA(2-1)，將實體抹除單元304(0)的實體程式化單元PBA(0-3)中的資料搬移至實體抹除單元304(2)的實體程式化單元PBA(2-2)，將邏輯位址LBA(3)重新映射至實體程式化單元PBA(2-2)，並且將實體抹除單元304(0)關聯至閒置區414，由此完成資料整理運作。在此，當有效資料從原實體程式化單元搬移至另一個實體程式化單元時，此原實體程式化單元會被標記為儲存無效資料的實體程式化單元。
類似地，倘若在記憶體儲存裝置100運作過程中資料 整理運作需再次被執行時，記憶體控制器104(或記憶體管理電路202)會再從資料區412中選擇一個實體抹除單元作為執行資料整理運作的目標，並且將此實體抹除單元的有效資料繼續寫入至目前作為第二資料蒐集單元的實體抹除單元。
請參照圖21，假設作為執行資料整理運作之目標的實體抹除單元304(1)的實體程式化單元PBA(1-1)儲存有屬於邏輯位址LBA(5)的有效資料；實體程式化單元PBA(1-3)儲存有屬於邏輯位址LBA(10)的有效資料；實體程式化單元PBA(1-4)儲存有屬於邏輯位址LBA(6)的有效資料並且實體程式化單元PBA(1-5)儲存有屬於邏輯位址LBA(1)的有效資料的例子中，記憶體控制器104(或記憶體管理電路202)會將實體程式化單元PBA(1-1)中的資料搬移至作為第二資料蒐集單元的實體抹除單元304(2)的實體程式化單元PBA(2-3)，將邏輯位址LBA(5)重新映射至實體程式化單元PBA(2-3)，將實體程式化單元PBA(1-3)中的資料搬移至實體抹除單元304(2)的實體程式化單元PBA(2-4)，將邏輯位址LBA(10)重新映射至實體程式化單元PBA(2-4)，將實體程式化單元PBA(1-4)中的資料搬移至實體抹除單元304(2)的實體程式化單元PBA(2-5)，並且將邏輯位址LBA(6)重新映射至實體程式化單元PBA(2-5)。由於作為第二資料蒐集單元的實體抹除單元304(2)的已被寫滿，記憶體控制器104(或記憶體管理電路202)會將實體抹除單元304(2)關聯至資料區412並且從閒置區414再選擇一個實體抹除單元 (例如，實體抹除單元304(3))來作為第二資料蒐集單元。然後，記憶體控制器104(或記憶體管理電路202)會將實體程式化單元PBA(1-5)中的資料搬移至實體抹除單元304(3)的實體程式化單元PBA(3-1)，將邏輯位址LBA(1)重新映射至實體程式化單元PBA(3-1)，並且將實體抹除單元304(1)關聯至閒置區414，由此完成資料整理運作。
如圖20~21所示，記憶體控制器104(或記憶體管理電路202)會使用一個實體抹除單元作為第二資料蒐集單元來依序地寫入執行資料整理運作所搬移之有效資料，並且當此實體抹除單元被寫滿時，記憶體控制器104(或記憶體管理電路202)才會再使用另一個實體抹除單元作為第二資料蒐集單元來繼續寫入資料。也就是說，屬於多個非連續之邏輯位址的有效資料會依序地被搬移至第二資料蒐集單元，直到此第二資料蒐集單元被寫滿為止。
圖22是根據本發明範例實施例的資料儲存方法所繪示之配置實體抹除單元的流程圖。
請參照圖22，在步驟S2201中，記憶體控制器104(或記憶體管理電路202)會將至少部分的實體抹除單元邏輯地分組成資料區412與閒置區414。
在步驟S2203中，記憶體控制器104(或記憶體管理電路202)會從閒置區414的實體抹除單元中選擇一個實體抹除單元(以下稱為第一實體抹除單元)作為第一資料蒐集單元。
在步驟S2205中，記憶體控制器104(或記憶體管理電 路202)會從閒置區的實體抹除單元中選擇一個實體抹除單元(以下稱為第二實體抹除單元)作為第二資料蒐集單元。
圖23是根據本發明範例實施例的資料儲存方法所繪示之執行寫入運作與資料整理運作的流程圖。
在步驟S2207中，記憶體控制器104(或記憶體管理電路202)會從主機系統1000接收寫入資料，並且在步驟S2209中，記憶體控制器104(或記憶體管理電路202)會將此寫入資料寫入至作為第一資料蒐集單元的第一實體抹除單元中。
在步驟S2211中，記憶體控制器104(或記憶體管理電路202)會判斷第一實體抹除單元是否已被寫滿。
倘若作為第一資料蒐集單元的實體抹除單元未被寫滿時，圖22的流程會結束。
倘若作為第一資料蒐集單元的實體抹除單元已被寫滿時，在步驟S2213中，記憶體控制器104(或記憶體管理電路202)會將第一實體抹除單元關聯至資料區412並且從閒置區414的實體抹除單元中選擇另一個實體抹除單元作為第一資料蒐集單元。
之後，在步驟S2215中，記憶體控制器104(或記憶體管理電路202)會判斷閒置區414的實體抹除單元的數目是否小於預設門檻值。
倘若閒置區414的實體抹除單元的數目非小於預設門檻值時，圖22的流程會結束。
倘若閒置區414的實體抹除單元的數目小於預設門檻 值時，在步驟S2217中，記憶體控制器104(或記憶體管理電路202)會執行資料整理運作以從資料區中選擇一個實體抹除單元(以下稱為第三實體抹除單元)，將第三實體抹除單元中的有效資料搬移至作為第二資料蒐集單元的第二實體抹除單元中，並且將第三實體抹除單元關聯至閒置區。之後，圖22的流程會結束。
特別是，在步驟S2217中，記憶體控制器104(或記憶體管理電路202)會判斷第二實體抹除單元是否已被寫滿，並且倘若第二實體抹除單元已被寫滿時，記憶體控制器104(或記憶體管理電路202)會從閒置區414的實體抹除單元中選擇另一個實體抹除單元作為第二資料蒐集單元。
綜上所述，本發明範例實施例的資料儲存方法、記憶體控制器與記憶體儲存裝置會配置第一資料蒐集單元來寫入主機系統所寫入的資料並配置第二資料蒐集單元來寫入執行資料整理運作所搬移的有效資料。特別是，由於執行資料整理運作所搬移的有效資料是未被更新的，因此，透過本發明範例實施例的儲存機制，有效資料會被逐漸集中於一部份的資料抹除單元中，並且無效資料會逐漸集中至另一部的資料抹除單元中，由此可在後續執行資料整理運作時，以得到一可儲存新資料之資料抹除單元時，可有效地選擇有效資料率較低的實體抹除單元來進行資料整理運作，由此縮短執行資料整理運作所需的時間。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離 本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
1000‧‧‧主機系統
1100‧‧‧電腦
1102‧‧‧微處理器
1104‧‧‧隨機存取記憶體
1106‧‧‧輸入/輸出裝置
1108‧‧‧系統匯流排
1110‧‧‧資料傳輸介面
1202‧‧‧滑鼠
1204‧‧‧鍵盤
1206‧‧‧顯示器
1252‧‧‧印表機
1256‧‧‧隨身碟
1214‧‧‧記憶卡
1216‧‧‧固態硬碟
1310‧‧‧數位相機
1312‧‧‧SD卡
1314‧‧‧MMC卡
1316‧‧‧記憶棒
1318‧‧‧CF卡
1320‧‧‧嵌入式儲存裝置
100‧‧‧記憶體儲存裝置
102‧‧‧連接器
104‧‧‧記憶體控制器
106‧‧‧可複寫式非揮發性記憶體模組
304(0)~304(R)‧‧‧實體抹除單元
202‧‧‧記憶體管理電路
206‧‧‧記憶體介面
252‧‧‧緩衝記憶體
254‧‧‧電源管理電路
256‧‧‧錯誤檢查與校正電路
402‧‧‧儲存區
412‧‧‧資料區
414‧‧‧閒置區
404‧‧‧系統區
406‧‧‧取代區
LSA(0)~LSA(L)‧‧‧扇區
LBA(0)~LBA(H)‧‧‧邏輯位址
PBA(0-1)~PBA(N-K)‧‧‧實體程式化單元
800‧‧‧邏輯位址-實體位址映射表
802‧‧‧邏輯位址欄位
804‧‧‧實體位址欄位
1900‧‧‧實體位址儲存狀態表
1902‧‧‧實體位址索引欄位
1904‧‧‧狀態欄位
S2201、S2203、S2205、S2207、S2209、S2211、S2213、S2215、S2217‧‧‧資料儲存方法的步驟
圖1是根據一範例實施例所繪示的主機系統與記憶體儲存裝置。
圖2是根據一範例實施例所繪示的電腦、輸入/輸出裝置與記憶體儲存裝置的示意圖。
圖3是根據一範例實施例所繪示的主機系統與記憶體儲存裝置的示意圖。
圖4是繪示圖1所示的記憶體儲存裝置的概要方塊圖。
圖5是根據一範例實施例所繪示之記憶體控制器的概要方塊圖。
圖6與圖7是根據一範例實施例所繪示之管理可複寫式非揮發性記憶體模組的範例示意圖。
圖8是根據本發明範例實施例繪示邏輯位址-實體程式化單元映射表的範例。
圖9~圖18是根據本發明範例實施例所繪示執行寫入運作而更新邏輯位址-實體位址映射表的一範例。
圖19是根據本範例實施例所繪示之實體位址儲存狀態表的示意圖。
圖20~21是根據本發明一範例實施例所繪示之執行資料整理運作的示意圖。
圖22是根據本發明範例實施例所繪示之資料儲存方 法的流程圖。
圖23是根據本發明範例實施例的資料儲存方法所繪示之執行寫入運作與資料整理運作的流程圖。
S2207、S2209、S2211、S2213、S2215、S2217‧‧‧資料儲存方法的步驟

Claims (15)

  1. 一種資料儲存方法，用於一可複寫式非揮發性記憶體模組，該可複寫式非揮發性記憶體模組具有多個實體抹除單元並且每一該些實體抹除單元具有多個實體程式化單元，該資料儲存方法包括：將至少部分的該些實體抹除單元邏輯地分組成一資料區與一閒置區；從該閒置區的實體抹除單元中選擇一第一實體抹除單元作為一第一資料蒐集單元；從該閒置區的實體抹除單元中選擇一第二實體抹除單元作為一第二資料蒐集單元；從一主機系統接收一寫入資料；將該寫入資料寫入至作為該第一資料蒐集單元的該第一實體抹除單元的實體程式化單元中；以及執行一資料整理運作，其中該資料整理運作包括從該資料區中選擇一第三實體抹除單元，將該第三實體抹除單元中的有效資料搬移至作為該第二資料蒐集單元的該第二實體抹除單元的實體程式化單元中，並且將該第三實體抹除單元關聯至該閒置區，其中該第二資料蒐集單元的實體程式化單元被寫入屬於多個非連續邏輯位址的資料。
  2. 如申請專利範圍第1項所述之資料儲存方法，更包括：當該第一資料蒐集單元被寫滿資料時，將作為該第一 資料蒐集單元的該第一實體抹除單元關聯至該資料區並且從該閒置區的實體抹除單元中重新選擇另一實體抹除單元作為該第一資料蒐集單元；以及當該第二資料蒐集單元被寫滿資料時，將作為該第二資料蒐集單元的該第二實體抹除單元關聯至該資料區並且從該閒置區的實體抹除單元中重新選擇另一實體抹除單元作為該第二資料蒐集單元。
  3. 如申請專利範圍第1項所述之資料儲存方法，更包括：判斷該閒置區的實體抹除單元的數目是否小於一預設門檻值，其中上述執行該資料整理運作的步驟是在該閒置區的實體抹除單元的數目小於該預設門檻值時被執行。
  4. 如申請專利範圍第1項所述之資料儲存方法，該資料整理運作更包括：計算該資料區的每一該些實體抹除單元的一有效資料率，其中該第三實體抹除單元的有效資料率小於該資料區中的其他實體抹除單元的有效資料率。
  5. 如申請專利範圍第1項所述之資料儲存方法，其中該第一資料蒐集單元的實體程式化單元被寫入屬於多個非連續邏輯位址的資料。
  6. 一種記憶體控制器，用於控制一可複寫式非揮發性記憶體模組，該可複寫式非揮發性記憶體模組具有多個實 體抹除單元並且每一該些實體抹除單元具有多個實體程式化單元，該記憶體控制器包括：一主機介面，用以耦接至一主機系統；一記憶體介面，用以耦接至該可複寫式非揮發性記憶體模組；以及一記憶體管理電路，耦接至該主機介面與該記憶體介面，其中該記憶體管理電路用以將至少部分的該些實體抹除單元邏輯地分組成一資料區與一閒置區，其中該記憶體管理電路更用以從該閒置區的實體抹除單元中選擇一第一實體抹除單元作為一第一資料蒐集單元，其中該記憶體管理電路更用以從該閒置區的實體抹除單元中選擇一第二實體抹除單元作為一第二資料蒐集單元，其中該記憶體管理電路更用以從該主機系統接收一寫入資料，並且將該寫入資料寫入至作為該第一資料蒐集單元的該第一實體抹除單元的實體程式化單元中，其中該記憶體管理電路更用以執行一資料整理運作以從該資料區中選擇一第三實體抹除單元，將該第三實體抹除單元中的有效資料搬移至作為該第二資料蒐集單元的該第二實體抹除單元的實體程式化單元中，並且將該第三實體抹除單元關聯至該閒置區，其中該第二資料蒐集單元的實體程式化單元被寫入屬於多個非連續邏輯位址的資料。
  7. 如申請專利範圍第6項所述之記憶體控制器，其中該記憶體管理電路更用以，在該第一資料蒐集單元被寫滿資料時，將作為該第一資料蒐集單元的該第一實體抹除單元關聯至該資料區並且從該閒置區的實體抹除單元中重新選擇另一實體抹除單元作為該第一資料蒐集單元，其中該記憶體管理電路更用以，在該第二資料蒐集單元被寫滿資料時，將作為該第二資料蒐集單元的該第二實體抹除單元關聯至該資料區並且從該閒置區的實體抹除單元中重新選擇另一實體抹除單元作為該第二資料蒐集單元。
  8. 如申請專利範圍第6項所述之記憶體控制器，其中該記憶體管理電路更用以判斷該閒置區的實體抹除單元的數目是否小於一預設門檻值，其中該記憶體管理電路是在該閒置區的實體抹除單元的數目小於該預設門檻值時執行上述資料整理運作。
  9. 如申請專利範圍第6項所述之記憶體控制器，其中在該資料整理運作中，該記憶體管理電路更用以計算該資料區的每一該些實體抹除單元的一有效資料率，其中該第三實體抹除單元的有效資料率小於該資料區中的其他實體抹除單元的有效資料率。
  10. 如申請專利範圍第6項所述之記憶體控制器，其中該第一資料蒐集單元的實體程式化單元被寫入屬於多個非連續邏輯位址的資料。
  11. 一種記憶體儲存裝置，包括： 一連接器，用以耦接至一主機系統；一可複寫式非揮發性記憶體模組，具有多個實體抹除單元並且每一該些實體抹除單元具有多個實體程式化單元；以及一記憶體控制器，耦接至該連接器與該可複寫式非揮發性記憶體模組，其中該記憶體控制器用以將至少部分的該些實體抹除單元邏輯地分組成一資料區與一閒置區，其中該記憶體控制器更用以從該閒置區的實體抹除單元中選擇一第一實體抹除單元作為一第一資料蒐集單元，其中該記憶體控制器更用以從該閒置區的實體抹除單元中選擇一第二實體抹除單元作為一第二資料蒐集單元，其中該記憶體控制器更用以從該主機系統接收一寫入資料，並且將該寫入資料寫入至作為該第一資料蒐集單元的該第一實體抹除單元的實體程式化單元中，其中該記憶體控制器更用以執行一資料整理運作以從該資料區中選擇一第三實體抹除單元，將該第三實體抹除單元中的有效資料搬移至作為該第二資料蒐集單元的該第二實體抹除單元的實體程式化單元中，並且將該第三實體抹除單元關聯至該閒置區，其中該第二資料蒐集單元的實體程式化單元被寫入屬於多個非連續邏輯位址的資料。
  12. 如申請專利範圍第11項所述之記憶體儲存裝置，其中該記憶體控制器更用以，在該第一資料蒐集單元被寫滿資料時，將作為該第一資料蒐集單元的該第一實體抹除單元關聯至該資料區並且從該閒置區的實體抹除單元中重新選擇另一實體抹除單元作為該第一資料蒐集單元，其中該記憶體控制器更用以，在該第二資料蒐集單元被寫滿資料時，將作為該第二資料蒐集單元的該第二實體抹除單元關聯至該資料區並且從該閒置區的實體抹除單元中重新選擇另一實體抹除單元作為該第二資料蒐集單元。
  13. 如申請專利範圍第11項所述之記憶體儲存裝置，其中該記憶體控制器更用以判斷該閒置區的實體抹除單元的數目是否小於一預設門檻值，其中該記憶體控制器是在該閒置區的實體抹除單元的數目小於該預設門檻值時執行上述資料整理運作。
  14. 如申請專利範圍第11項所述之記憶體儲存裝置，其中在該資料整理運作中，該記憶體控制器更用以計算該資料區的每一該些實體抹除單元的一有效資料率，其中該第三實體抹除單元的有效資料率小於該資料區中的其他實體抹除單元的有效資料率。
  15. 如申請專利範圍第11項所述之記憶體儲存裝置，其中該第一資料蒐集單元的實體程式化單元被寫入屬於多個非連續邏輯位址的資料。
TW101135146A 2012-09-25 2012-09-25 資料儲存方法、記憶體控制器與記憶體儲存裝置 TW201413450A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW101135146A TW201413450A (zh) 2012-09-25 2012-09-25 資料儲存方法、記憶體控制器與記憶體儲存裝置
US13/670,480 US20140089566A1 (en) 2012-09-25 2012-11-07 Data storing method, and memory controller and memory storage apparatus using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101135146A TW201413450A (zh) 2012-09-25 2012-09-25 資料儲存方法、記憶體控制器與記憶體儲存裝置

Publications (1)

Publication Number Publication Date
TW201413450A true TW201413450A (zh) 2014-04-01

Family

ID=50340069

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101135146A TW201413450A (zh) 2012-09-25 2012-09-25 資料儲存方法、記憶體控制器與記憶體儲存裝置

Country Status (2)

Country Link
US (1) US20140089566A1 (zh)
TW (1) TW201413450A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107357520A (zh) * 2016-05-10 2017-11-17 群联电子股份有限公司 整理指令处理方法、存储器控制电路单元及其存储装置
TWI729674B (zh) * 2020-01-13 2021-06-01 慧榮科技股份有限公司 資料儲存裝置及其垃圾蒐集方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7153435B2 (ja) * 2017-10-12 2022-10-14 ラピスセミコンダクタ株式会社 不揮発性メモリのデータ書換方法及び半導体装置
KR20200144582A (ko) * 2018-05-18 2020-12-29 마이크론 테크놀로지, 인크. 관리형 nand 디바이스에서의 호스트 가속 작동
US10915444B2 (en) * 2018-12-27 2021-02-09 Micron Technology, Inc. Garbage collection candidate selection using block overwrite rate

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7139864B2 (en) * 2003-12-30 2006-11-21 Sandisk Corporation Non-volatile memory and method with block management system
US20090271562A1 (en) * 2008-04-25 2009-10-29 Sinclair Alan W Method and system for storage address re-mapping for a multi-bank memory device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107357520A (zh) * 2016-05-10 2017-11-17 群联电子股份有限公司 整理指令处理方法、存储器控制电路单元及其存储装置
CN107357520B (zh) * 2016-05-10 2020-12-01 群联电子股份有限公司 整理指令处理方法、存储器控制电路单元及其存储装置
TWI729674B (zh) * 2020-01-13 2021-06-01 慧榮科技股份有限公司 資料儲存裝置及其垃圾蒐集方法
US11455246B2 (en) 2020-01-13 2022-09-27 Silicon Motion, Inc. Garbage collection method for data storage device

Also Published As

Publication number Publication date
US20140089566A1 (en) 2014-03-27

Similar Documents

Publication Publication Date Title
TWI506430B (zh) 映射資訊記錄方法、記憶體控制器與記憶體儲存裝置
TWI486767B (zh) 資料儲存方法、記憶體控制器與記憶體儲存裝置
TWI537728B (zh) 緩衝記憶體管理方法、記憶體控制電路單元及記憶體儲存裝置
TWI483111B (zh) 資料儲存方法、記憶體控制器與記憶體儲存裝置
TWI515735B (zh) 資料抹除方法、記憶體控制電路單元及記憶體儲存裝置
TWI480733B (zh) 資料寫入方法、記憶體控制器與記憶體儲存裝置
TWI470431B (zh) 資料寫入方法、記憶體控制器與記憶體儲存裝置
TWI436212B (zh) 資料寫入方法、記憶體控制器與記憶體儲存裝置
TWI479314B (zh) 系統資料儲存方法、記憶體控制器與記憶體儲存裝置
TWI454913B (zh) 資料寫入方法、記憶體控制器與記憶體儲存裝置
TWI476590B (zh) 記憶體管理方法、記憶體控制器與記憶體儲存裝置
TWI421870B (zh) 用於快閃記憶體的資料寫入方法及其控制器與儲存系統
TWI656531B (zh) 平均磨損方法、記憶體控制電路單元與記憶體儲存裝置
TWI438630B (zh) 用於非揮發性記憶體的資料合併方法、控制器與儲存裝置
TWI536166B (zh) 記憶體管理方法、記憶體控制電路單元以及記憶體儲存裝置
TW201730888A (zh) 平均磨損方法、記憶體控制電路單元及記憶體儲存裝置
TWI509615B (zh) 資料儲存方法、記憶體控制器與記憶體儲存裝置
US8943264B2 (en) Data storing method, and memory controller and memory storage apparatus using the same
TW201351137A (zh) 記憶體管理方法、記憶體控制器與記憶體儲存裝置
TWI517165B (zh) 資料寫入方法、記憶體控制電路單元與記憶體儲存裝置
TW201413450A (zh) 資料儲存方法、記憶體控制器與記憶體儲存裝置
TWI548991B (zh) 記憶體管理方法、記憶體控制電路單元與記憶體儲存裝置
TWI501244B (zh) 資料寫入方法、記憶體控制電路單元與記憶體儲存裝置
TWI464585B (zh) 資料儲存方法、記憶體控制器與記憶體儲存裝置
TWI553477B (zh) 記憶體管理方法、記憶體控制電路單元及記憶體儲存裝置