CN107357520B - 整理指令处理方法、存储器控制电路单元及其存储装置 - Google Patents

整理指令处理方法、存储器控制电路单元及其存储装置 Download PDF

Info

Publication number
CN107357520B
CN107357520B CN201610304146.4A CN201610304146A CN107357520B CN 107357520 B CN107357520 B CN 107357520B CN 201610304146 A CN201610304146 A CN 201610304146A CN 107357520 B CN107357520 B CN 107357520B
Authority
CN
China
Prior art keywords
instruction
sorting
mode
command
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610304146.4A
Other languages
English (en)
Other versions
CN107357520A (zh
Inventor
叶志刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Phison Electronics Corp
Original Assignee
Phison Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Phison Electronics Corp filed Critical Phison Electronics Corp
Priority to CN201610304146.4A priority Critical patent/CN107357520B/zh
Publication of CN107357520A publication Critical patent/CN107357520A/zh
Application granted granted Critical
Publication of CN107357520B publication Critical patent/CN107357520B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0616—Improving the reliability of storage systems in relation to life time, e.g. increasing Mean Time Between Failures [MTBF]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明提供一种整理指令处理方法、存储器控制电路单元及其存储装置，此存储器存储装置具有可复写式非挥发性存储器模块，可复写式非挥发性存储器模块包括多个实体程序化单元。本方法包括：从主机系统中接收指令；当以第一模式在此可复写式非挥发性存储器模块上执行对应此指令的操作时，启动整理操作以根据整理表中关于整理指令的记录执行对应此整理指令的操作；以及当以第二模式在可复写式非挥发性存储器模块上执行对应此指令的操作时，停止启动上述整理操作。本发明技术方案可以提升存储器存储装置的效能并延长可复写式非挥发性存储器模块的寿命。

Description

整理指令处理方法、存储器控制电路单元及其存储装置
技术领域
本发明是有关于一种整理指令处理方法，且特别是有关于一种用于可复写式非挥发性存储器模块的整理指令处理方法及使用此方法的存储器控制电路单元与存储器存储装置
背景技术
数码相机、手机与MP3在这几年来的成长十分迅速，使得消费者对存储介质的需求也急速增加。由于可复写式非挥发性存储器(rewritable non-volatile memory)具有数据非挥发性、省电、体积小、无机械结构、读写速度快等特性，最适于便携式电子产品，例如笔记本电脑。固态硬盘就是一种以快速存储器作为存储介质的存储器存储装置。因此，近年快速存储器产业成为电子产业中相当热门的一环。
快速存储器模块具有多个实体抹除单元且每一实体抹除单元具有多个实体程序化单元(physical page)，其中在实体抹除单元中写入数据时必须依据实体程序化单元的顺序写入数据。此外，已被写入数据之实体程序化单元并需先被抹除后才能再次用于写入数据。特别是，实体抹除单元为抹除之最小单位，并且实体程序化单元为程序化(也称写入)的最小单元。因此，在快速存储器模块的管理中，实体抹除单元会被区分为数据区与闲置区。
数据区的实体抹除单元是用以存储主机系统所存储之数据。具体来说，存储器存储装置中的存储器控制电路单元会将主机系统所存取的逻辑地址转换为逻辑区块的逻辑地址并且将逻辑区块的逻辑地址映射至数据区的实体抹除单元的实体程序化单元。也就是说，快速存储器模块的管理上数据区的实体抹除单元是被视为已被使用之实体抹除单元(例如，已存储主机系统所写入的数据)。例如，存储器控制电路单元会使用逻辑-实体地址映射表来记载逻辑区块与数据区的实体抹除单元的映射关系，其中逻辑区块中的逻辑地址是对应所映射之实体抹除单元的实体程序化单元。
闲置区的实体抹除单元是用以轮替数据区中的实体抹除单元。具体来说，如上所述，已写入数据的实体抹除单元必须被抹除后才可再次用于写入数据，因此，闲置区的实体抹除单元是被设计用于写入数据以替换映射逻辑区块的实体抹除单元。基此，在闲置区中的实体抹除单元为空或可使用的实体抹除单元，即无记录数据或标记为已没用的无效数据。也就是说，数据区与闲置区的实体抹除单元的实体程序化单元是以轮替方式来映射逻辑区块的逻辑地址，以存储主机系统所写入的数据。
在目前的快速存储器存储技术中，当主机系统删除逻辑地址上的数据时，其会下达整理指令以通知存储器控制电路单元哪些逻辑地址上的数据已被删除，由此在执行垃圾搜集(garbage collection)操作(也称为有效数据合并操作)时，存储器控制电路单元可避免搬移已被删除的数据，而提升快速存储装置的效能且延长快速存储器的寿命。然而，执行对应整理指令之操作的所需时间可能会造成系统逾时(time out)，因此，如何有效地处理整理指令，是此领域技术人所致力的目标。
发明内容
本发明提供一种整理指令处理方法、存储器控制电路单元与存储器存储装置，其能够有效率地执行对应整理指令的操作。
本发明的一范例实施例提出一种用于存储器存储装置的整理指令处理方法，此存储器存储装置具有可复写式非挥发性存储器模块，可复写式非挥发性存储器模块包括多个实体程序化单元。本整理指令处理方法包括：从主机系统中接收指令；当以第一模式在此可复写式非挥发性存储器模块上执行对应此指令的至少一操作时，启动整理操作以根据整理表中关于至少一整理指令的记录执行对应此至少一整理指令的至少一操作；以及当以第二模式在可复写式非挥发性存储器模块上执行对应此指令的至少一操作时，停止启动上述整理操作。
在本发明的一范例实施例中，上述的整理指令处理方法还包括：从主机系统中接收上述整理指令；以及在整理表中记录关于此整理指令的记录并传送确认信息给主机系统以回应此整理指令。
在本发明的一范例实施例中，上述的整理指令处理方法还包括：当对应此指令的操作包括垃圾搜集操作时，判断对应此指令的操作是以上述第一模式在可复写式非挥发性存储器模块上被执行，并且当对应此指令的操作不包括垃圾搜集操作时，判断对应此指令的操作是以第二模式在可复写式非挥发性存储器模块上被执行。
在本发明的一范例实施例中，上述的整理指令处理方法还包括：当对应此指令的操作包括映射表交换操作时，判断对应此指令的操作是以上述第一模式在可复写式非挥发性存储器模块上被执行，并且当对应此指令的操作不包括映射表交换时，判断对应此指令的操作是以第二模式在可复写式非挥发性存储器模块上被执行。
在本发明的一范例实施例中，上述整理指令包括一第一整理指令，此第一整理指令指示第一逻辑地址上的数据已被删除，在逻辑-实体映射表中此第一逻辑地址映射上述实体程序化单元之中的第一实体程序化单元。并且。上述启动整理操作以根据整理表中关于整理指令的记录执行对应整理指令的操作的步骤包括：在逻辑-实体映射表中将对应第一整理指令所指示的第一逻辑地址的映射更改为空值；以及在整理表中删除关于第一整理指令的信息。
在本发明的一范例实施例中，上述启动整理操作以根据整理表中关于整理指令的记录执行对应整理指令的操作的步骤还包括：更新第一实体程序化单元所属的实体抹除单元的有效数据计数。
在本发明的一范例实施例中，上述整理指令处理方法还包括：判断是否在预先定义时间内未从主机系统中接收到指令；以及倘若在此预先定义时间内未从主机系统中接收到指令时，启动整理操作以根据整理表中关于整理指令的记录执行对应整理指令的操作。
在本发明的一范例实施例中，上述以第一模式在可复写式非挥发性存储器模块上执行对应指令的操作的操作时间大于以第二模式在可复写式非挥发性存储器模块上执行对应指令的操作的操作时间。
在本发明的一范例实施例中，上述第一模式为一低速模式，且第二模式为高速模式。
在本发明的一范例实施例中，上述指令为一写入指令，上述低速模式为多阶存储单元程序化模式或三阶存储单元程序化模式，并且高速模式为单阶存储单元程序化模式、下实体程序化模式、混合程序化模式或少阶存储单元程序化模式。
本发明的一范例实施例提出存储器控制电路单元，其包括主机接口、存储器接口与存储器管理电路。主机接口用以电性连接至主机系统。存储器接口用以电性连接至可复写式非挥发性存储器模块，其中可复写式非挥发性存储器模块包括多个实体程序化单元。存储器管理电路，电性连接至所述主机接口与所述存储器接口，并且用以从主机系统中接收指令。当存储器管理电路以第一模式对可复写式非挥发性存储器模块下达第一指令序列用以执行对应此指令的操作时，还用以启动整理操作以根据整理表中关于整理指令的记录执行对应此整理指令的操作。当存储器管理电路以第二模式对可复写式非挥发性存储器模块下达第二指令序列用以执行对应此指令的操作时，还用以停止启动上述整理操作。
在本发明的一范例实施例中，上述存储器管理电路还用以从主机系统中接收整理指令，且在整理表中记录关于整理指令的信息并传送确认信息给主机系统以回应此整理指令。
在本发明的一范例实施例中，当对应此指令的操作包括垃圾搜集操作时，则存储器管理电路判断对应此指令的操作是以第一模式在可复写式非挥发性存储器模块上被执行，并且当对应此指令的操作不包括垃圾搜集操作时，则存储器管理电路判断对应此指令的操作是以第二模式在可复写式非挥发性存储器模块上被执行。
在本发明的一范例实施例中，当对应此指令的操作包括映射表交换操作时，则存储器管理电路判断对应此指令的操作是以第一模式在可复写式非挥发性存储器模块上被执行，并且当对应此指令的操作不包括映射表交换操作时，则存储器管理电路判断对应此指令的操作是以第二模式在可复写式非挥发性存储器模块上被执行。
在本发明的一范例实施例中，上述整理指令包括一第一整理指令，此第一整理指令指示第一逻辑地址上的数据已被删除，在逻辑-实体映射表中此第一逻辑地址映射上述实体程序化单元之中的第一实体程序化单元。并且，在上述启动整理操作以根据整理表中关于整理指令的记录执行对应整理指令的操作的运作中，存储器管理电路在逻辑-实体映射表中将对应第一整理指令所指示的第一逻辑地址的映射更改为空值；以及在整理表中删除关于第一整理指令的信息。
在本发明的一范例实施例中，在上述启动整理操作以根据整理表中关于整理指令的记录执行对应整理指令的操作的运作中，存储器管理电路还用以更新第一实体程序化单元所属的实体抹除单元的有效数据计数。
在本发明的一范例实施例中，上述存储器管理电路还用以判断是否在预先定义时间内未从主机系统中接收到指令。倘若在预先定义时间内未从主机系统中接收到指令时，存储器管理电路启动上述整理操作以根据整理表中关于整理指令的记录执行对应整理指令的操作。
本发明的一范例实施例提出一种存储器存储装置，其包括连接接口单元、可复写式非挥发性存储器模块与存储器控制电路单元。连接接口单元用以电性连接至主机系统。可复写式非挥发性存储器模块具有多个实体程序化单元。存储器控制电路单元电性连接至连接接口单元与可复写式非挥发性存储器模块，并且用以从主机系统中接收指令。当存储器控制电路单元以第一模式对可复写式非挥发性存储器模块下达第一指令序列用以执行对应此指令的操作时，还用以启动整理操作以根据整理表中关于整理指令的记录执行对应此整理指令的操作。当存储器控制电路单元以第二模式对可复写式非挥发性存储器模块下达第二指令序列用以执行对应此指令的操作时，还用以停止启动上述整理操作。
在本发明的一范例实施例中，上述存储器控制电路单元还用以从主机系统中接收整理指令，且在整理表中记录关于整理指令的信息并传送确认信息给主机系统以回应此整理指令。
在本发明的一范例实施例中，当对应此指令的操作包括垃圾搜集操作时，则存储器控制电路单元判断对应此指令的操作是以第一模式在可复写式非挥发性存储器模块上被执行，并且当对应此指令的操作不包括垃圾搜集操作时，则存储器控制电路单元判断对应此指令的操作是以第二模式在可复写式非挥发性存储器模块上被执行。
在本发明的一范例实施例中，当对应此指令的操作包括映射表交换操作时，则存储器控制电路单元判断对应此指令的操作是以第一模式在可复写式非挥发性存储器模块上被执行，并且当对应此指令的操作不包括映射表交换操作时，则存储器控制电路单元判断对应此指令的操作是以第二模式在可复写式非挥发性存储器模块上被执行。
在本发明的一范例实施例中，上述整理指令包括第一整理指令，此第一整理指令指示第一逻辑地址上的数据已被删除，在逻辑-实体映射表中此第一逻辑地址映射上述实体程序化单元之中的第一实体程序化单元。并且，在上述启动整理操作以根据整理表中关于整理指令的记录执行对应整理指令的操作的运作中，存储器控制电路单元在逻辑-实体映射表中将对应第一整理指令所指示的第一逻辑地址的映射更改为空值；以及在整理表中删除关于第一整理指令的信息。
在本发明的一范例实施例中，在上述启动整理操作以根据整理表中关于整理指令的记录执行对应整理指令的操作的运作中，存储器控制电路单元还用以更新第一实体程序化单元所属的实体抹除单元的有效数据计数。
在本发明的一范例实施例中，上述存储器控制电路单元还用以判断是否在预先定义时间内未从主机系统中接收到指令。倘若在预先定义时间内未从主机系统中接收到指令时，存储器控制电路单元启动上述整理操作以根据整理表中关于整理指令的记录执行对应整理指令的操作。
基于上述，本范例实施例的整理指令处理方法、存储器控制电路单元与存储器存储装置能够根据执行操作的模式，选择是适当的时机启动整理操作，由此提升存储器存储装置的效能并延长可复写式非挥发性存储器模块的寿命。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。
附图说明
图1是根据一范例实施例所示出的主机系统与存储器存储装置；
图2是根据一范例实施例所示出的电脑、输入/输出装置与存储器存储装置的示意图；
图3是根据一范例实施例所示出的主机系统与存储器存储装置的示意图；
图4是根据一范例实施例所示出的存储器存储装置的概要方块图；
图5A与图5B是根据一范例实施例所示出之存储单元存储架构与实体抹除单元的示意图；
图6是根据一范例实施例所示出之存储器控制电路单元的概要方块图；
图7与图8是根据第一范例实施例所示出之管理实体区块的范例示意图；
图9～21是根据本发明一范例实施例所示出之写入数据的范例；
图22与23是示出执行有效数据合并程序以完成后续写入指令的简化范例；
图24是根据一范例实施例所示出的整理表的示意图；
图25与图26是根据一范例实施例所示出执行整理操作前后之逻辑-实体映射表与有效数据计数表的示意图；
图27是根据一范例实施例所示出的整理指令处理方法的流程图。
附图标记说明：
10：存储器存储装置；
11：主机系统；
12：输入/输出(I/O)装置；
110：系统总线；
111：处理器；
112：随机存取存储器(RAM)；
113：只读存储器(ROM)；
114：数据传输接口；
20：主机板；
201：U盘；
202：内存卡；
203：固态硬盘；
204：无线存储器存储装置；
205：全球定位系统模块；
206：网络接口卡；
207：无线传输装置；
208：键盘；
209：屏幕；
210：喇叭；
30：存储器存储装置；
31：主机系统；
32：SD卡；
33：CF卡；
34：嵌入式存储装置；
341：嵌入式多媒体卡；
342：嵌入式多芯片封装存储装置；
402：连接接口单元；
404：存储器控制电路单元；
406：可复写式非挥发性存储器模块；
410(0)～410(N)：实体抹除单元；
502：存储器管理电路；
504：主机接口；
506：存储器接口；
508：缓冲存储器；
510：电源管理电路；
512：错误检查与校正电路；
602：数据区；
604：闲置区；
606：系统区；
608：取代区；
LBA(0)～LBA(H)：逻辑区块地址；
LZ(0)～LZ(M)：逻辑区域；
UD1～UD14：数据；
2400：整理表；
2500-1、2500-2：逻辑-实体映射表；
2600-1、2600-2：有效数据计数表；
S2701：“从主机系统接收到整理指令，将关于整理指令的信息记录在整理表中并传送确认信息给主机系统以回应此整理指令”的步骤；
S2703：“从主机系统接收到需对可复写式非挥发性存储器模块执行操作的指令”的步骤；
S2705：“判断是以第一模式或第二模式在可复写式非挥发性存储器模块上执行对应此指令的操作”的步骤；
S2707：“执行对应此指令的操作，并且启动整理操作”的步骤；
S2709：“执行对应此指令的操作，但不启动上述整理操作”的步骤；
S2711：“是否处于后台执行模式”的步骤；
S2713：“启动整理操作”的步骤。
具体实施方式
一般而言，存储器存储装置(也称，存储器存储系统)包括可复写式非挥发性存储器模块与控制器(也称，控制电路单元)。通常存储器存储装置是与主机系统一起使用，以使主机系统可将数据写入至存储器存储装置或从存储器存储装置中读取数据。
图1是根据一范例实施例所示出的主机系统、存储器存储装置及输入/输出(I/O)装置的示意图，并且图2是根据另一范例实施例所示出的主机系统、存储器存储装置及输入/输出(I/O)装置的示意图。
请参照图1与图2，主机系统11一般包括处理器111、随机存取存储器(randomaccess memory,RAM)112、只读存储器(read only memory,ROM)113及数据传输接口114。处理器111、随机存取存储器112、只读存储器113及数据传输接口114皆电性连接至系统总线(system bus)110。
在本范例实施例中，主机系统11是通过数据传输接口114与存储器存储装置10电性连接。例如，主机系统11可通过数据传输接口114将数据写入至存储器存储装置10或从存储器存储装置10中读取数据。此外，主机系统11是通过系统总线110与I/O装置12电性连接。例如，主机系统11可通过系统总线110将输出信号传送至I/O装置12或从I/O装置12接收输入信号。
在本范例实施例中，处理器111、随机存取存储器112、只读存储器113及数据传输接口114是可设置在主机系统11的主机板20上。数据传输接口114的数目可以是一或多个。通过数据传输接口114，主机板20可以通过有线或无线方式电性连接至存储器存储装置10。存储器存储装置10可例如是U盘201、内存卡202、固态硬盘(Solid State Drive,SSD)203或无线存储器存储装置204。无线存储器存储装置204可例如是近距离无线通讯(Near FieldCommunication Storage,NFC)存储器存储装置、无线保真(WiFi)存储器存储装置、蓝牙(Bluetooth)存储器存储装置或低功耗蓝牙存储器存储装置(例如，iBeacon)等以各式无线通讯技术为基础的存储器存储装置。此外，主机板20也可以通过系统总线110电性连接至全球定位系统(Global Positioning System,GPS)模块205、网络接口卡206、无线传输装置207、键盘208、屏幕209、喇叭210等各式I/O装置。例如，在一范例实施例中，主机板20可通过无线传输装置207存取无线存储器存储装置204。
在一范例实施例中，所提及的主机系统为可实质地与存储器存储装置配合以存储数据的任意系统。虽然在上述范例实施例中，主机系统是以电脑系统来作说明，然而，图3是根据另一范例实施例所示出的主机系统与存储器存储装置的示意图。请参照图3，在另一范例实施例中，主机系统31也可以是数码相机、摄像机、通讯装置、音频播放器、视频播放器或平板电脑等系统，而存储器存储装置30可为其所使用的SD卡32、CF卡33或嵌入式存储装置34等各式非挥发性存储器存储装置。嵌入式存储装置34包括嵌入式多媒体卡(embeddedMMC,eMMC)341及/或嵌入式多芯片封装存储装置(embedded Multi Chip Package,eMCP)342等各类型将存储器模块直接电性连接于主机系统的基板上的嵌入式存储装置。
图4是根据一范例实施例所示出的主机系统与存储器存储装置的概要方块图。
请参照图4，存储器存储装置10包括连接接口单元402、存储器控制电路单元404与可复写式非挥发性存储器模块406。
在本范例实施例中，连接接口单元402是相容于序列先进附件(SerialAdvancedTechnology Attachment,SATA)标准。然而，必须了解的是，本发明不限于此，连接接口单元402也可以是符合并列先进附件(Parallel Advanced Technology Attachment,PATA)标准、电气和电子工程师协会(Institute of Electrical and Electronic Engineers,IEEE)1394标准、高速周边零件连接接口(Peripheral Component Interconnect Express,PCI Express)标准、通用串行总线(Universal Serial Bus,USB)标准、超高速一代(UltraHigh Speed-I,UHS-I)接口标准、超高速二代(Ultra High Speed-II,UHS-II)接口标准、安全数据(Secure Digital,SD)接口标准、记忆棒(Memory Stick,MS)接口标准、多芯片封装(Multi-Chip Package)接口标准、多媒体存储卡(Multi Media Card,MMC)接口标准、嵌入式多媒体存储卡(Embedded Multimedia Card,eMMC)接口标准、通用快速存储器(Universal Flash Storage,UFS)接口标准、嵌入式多芯片封装(embedded Multi ChipPackage,eMCP)接口标准、小型快速(Compact Flash,CF)接口标准、整合式驱动电子接口(Integrated Device Electronics,IDE)标准或其他适合的标准。在本范例实施例中，连接接口单元402可与存储器控制电路单元404封装在一个芯片中，或者连接接口单元402是布设于一包含存储器控制电路单元之芯片外。
存储器控制电路单元404用以执行以硬件或软件实作的多个逻辑门或控制指令，并且根据主机系统11的指令在可复写式非挥发性存储器模块406中进行数据的写入、读取与抹除等运作。
可复写式非挥发性存储器模块406是电性连接至存储器控制电路单元404，并且用以存储主机系统11所写入的数据。可复写式非挥发性存储器模块406具有实体抹除单元410(0)～410(N)。例如，实体抹除单元410(0)～410(N)可属于同一个存储器晶粒(die)或者属于不同的存储器晶粒。每一实体抹除单元分别具有复数个实体程序化单元，其中属于同一个实体抹除单元的实体程序化单元可被独立地写入且被同时地抹除。然而，必须了解的是，本发明不限于此，每一实体抹除单元是可由64个实体程序化单元、256个实体程序化单元或其他任意个实体程序化单元所组成。
更详细来说，实体抹除单元为抹除的最小单位。也即，每一实体抹除单元含有最小数目之一并被抹除的存储单元。实体程序化单元为程序化的最小单元。即，实体程序化单元为写入数据的最小单元。每一实体程序化单元通常包括数据比特区与冗余比特区。数据比特区包含多个实体存取地址用以存储使用者的数据，而冗余比特区用以存储系统的数据(例如，控制信息与错误更正码)。在本范例实施例中，每一个实体程序化单元的数据比特区中会包含8个实体存取地址，且一个实体存取地址的大小为512比特组(byte)。然而，在其他范例实施例中，数据比特区中也可包含数目更多或更少的实体存取地址，本发明并不限制实体存取地址的大小以及个数。例如，在一范例实施例中，实体抹除单元为实体区块，并且实体程序化单元为实体页面或实体扇区，但本发明不以此为限。
在本范例实施例中，可复写式非挥发性存储器模块406为三阶存储单元(TrinaryLevel Cell，TLC)NAND型快速存储器模块(即，一个存储单元中可存储3个数据比特的快速存储器模块)。然而，本发明不限于此，可复写式非挥发性存储器模块406也可是多阶存储单元(Multi Level Cell，MLC)NAND型快速存储器模块(即，一个存储单元中可存储2个数据比特的快速存储器模块)或其他具有相同特性的存储器模块。
图5A与图5B是根据本范例实施例所示出的存储单元存储架构与实体抹除单元的范例示意图。
请参照图5A，可复写式非挥发性存储器模块406的每个存储单元的存储状态可被识别为“111”、“110”、“101”、“100”、“011”、“010”、“001”或“000”(如图5A所示)，其中左侧算起的第1个比特为LSB、从左侧算起的第2个比特为CSB以及从左侧算起的第3个比特为MSB。此外，排列在同一条字节线上的数个存储单元可组成3个实体程序化单元，其中由此些存储单元的LSB所组成的实体程序化单元称为下实体程序化单元，由此些存储单元的CSB所组成的实体程序化单元称为中实体程序化单元，并且由此些存储单元的MSB所组成的实体程序化单元称为上实体程序化单元。
请参照图5B，一个实体抹除单元是由多个实体程序化单元组所组成，其中每个实体程序化单元组包括由排列在同一条字节线上的数个存储单元所组成的下实体程序化单元、中实体程序化单元与上实体程序化单元。例如，在实体抹除单元中，属于下实体程序化单元的第0个实体程序化单元、属于中实体程序化单元的第1个实体程序化单元和属于上实体程序化单元的第2个实体程序化单元会被视为一个实体程序化单元组。类似地，第3、4、5个实体程序化单元会被视为一个实体程序化单元组，并且以此类推其他实体程序化单元也是依据此方式被区分为多个实体程序化单元组。也就是说，在图5B的范例实施例中，实体抹除单元总共有258个实体程序化单元，且由于排列在同一条字节线上的数个存储单元所组成的下实体程序化单元、中实体程序化单元与上实体程序化单元会组成一个实体程序化单元组，故图5B的实体抹除单元总共可以分成86个实体程序化单元组。然而需注意的是，本发明并不用于限定实体抹除单元中的实体程序化单元或实体程序化单元组的个数。
图6是根据一范例实施例所示出的存储器控制电路单元的概要方块图。
请参照图6，存储器控制电路单元404包括存储器管理电路502、主机接口504与存储器接口506、缓冲存储器508、电源管理电路510与错误检查与校正电路512。
存储器管理电路502用以控制存储器控制电路单元404的整体运作。具体来说，存储器管理电路502具有多个控制指令，并且在存储器存储装置10运作时，此些控制指令会被执行以进行数据的写入、读取与抹除等运作。
在本范例实施例中，存储器管理电路502的控制指令是以软件来实作。例如，存储器管理电路502具有微处理器单元(未示出)与只读存储器(未示出)，并且此些控制指令是被烧录至此只读存储器中。当存储器存储装置10运作时，此些控制指令会由微处理器单元来执行以进行数据的写入、读取与抹除等运作。
图7与图8是根据一范例实施例所示出的管理实体抹除单元的范例示意图。
必须了解的是，在此描述可复写式非挥发性存储器模块406的实体抹除单元的运作时，以“提取”、“分组”、“划分”、“关联”等词来操作实体抹除单元是逻辑上的概念。也就是说，可复写式非挥发性存储器模块的实体抹除单元的实际位置并未更动，而是逻辑上对可复写式非挥发性存储器模块的实体抹除单元进行操作。
请参照图7，存储器控制电路单元404(或存储器管理电路502)会将实体抹除单元410(0)～410(N)逻辑地分组为数据区602、闲置区604、系统区606与取代区608。
逻辑上属于数据区602与闲置区604的实体抹除单元是用以存储来自于主机系统11的数据。具体来说，数据区602的实体抹除单元是被视为已存储数据的实体抹除单元，而闲置区604的实体抹除单元是用以替换数据区602的实体抹除单元。也就是说，当从主机系统11接收到写入指令与欲写入的数据时，存储器控制电路单元404(或存储器管理电路502)会使用从闲置区604中提取实体抹除单元来写入数据，以替换数据区602的实体抹除单元。
逻辑上属于系统区606的实体抹除单元是用以记录系统数据。例如，系统数据包括关于可复写式非挥发性存储器模块的制造商与型号、可复写式非挥发性存储器模块的实体抹除单元数、每一实体抹除单元的实体程序化单元数等。
逻辑上属于取代区608中的实体抹除单元是用于坏实体抹除单元取代程序，以取代损坏的实体抹除单元。具体来说，倘若取代区608中仍存有正常的实体抹除单元并且数据区602的实体抹除单元损坏时，存储器控制电路单元404(或存储器管理电路502)会从取代区608中提取正常的实体抹除单元来更换损坏的实体抹除单元。
特别是，数据区602、闲置区604、系统区606与取代区608的实体抹除单元的数量会根据不同的存储器规格而有所不同。此外，必须了解的是，在存储器存储装置10的运作中，实体抹除单元关联至数据区602、闲置区604、系统区606与取代区608的分组关系会动态地变动。例如，当闲置区604中的实体抹除单元损坏而被取代区608的实体抹除单元取代时，则原本取代区608的实体抹除单元会被关联至闲置区604。
请参照图8，存储器控制电路单元404(或存储器管理电路502)会配置逻辑区块地址LBA(0)～LBA(H)以映射数据区602的实体抹除单元，其中每一逻辑区块地址具有多个逻辑地址以映射对应的实体抹除单元的实体程序化单元。并且，当主机系统11欲写入数据至逻辑地址或更新存储于逻辑地址中的数据时，存储器控制电路单元404(或存储器管理电路502)会从闲置区604中提取一个实体抹除单元作为作动实体抹除单元来写入数据，以轮替数据区602的实体抹除单元。并且，当此作为作动实体抹除单元的实体抹除单元被写满时，存储器控制电路单元404(或存储器管理电路502)会再从闲置区604中提取空的实体抹除单元作为作动实体抹除单元，以继续写入对应来自于主机系统11的写入指令的更新数据。此外，当闲置区604中可用的实体抹除单元的数目小于预设值时，存储器控制电路单元404(或存储器管理电路502)会执行垃圾搜集(garbage collection)操作(也称为，有效数据合并操作)来整理数据区602中的有效数据，以将数据区602中无存储有效数据的实体抹除单元重新关联至闲置区604。
为了识别每个逻辑地址的数据被存储在哪个实体程序化单元，在本范例实施例中，存储器控制电路单元404(或存储器管理电路502)会记录逻辑地址与实体程序化单元之间的映射关系。例如，在本范例实施例中，存储器控制电路单元404(或存储器管理电路502)会在可复写式非挥发性存储器模块406中存储逻辑-实体映射表来记录每一逻辑地址所映射的实体程序化单元。当欲存取数据时存储器控制电路单元404(或存储器管理电路502)会将逻辑-实体映射表载入至缓冲存储器508来维护，并且依据逻辑-实体映射表来写入或读取数据。
值得一提的是，由于缓冲存储器508的容量有限无法存储记录所有逻辑地址的映射关系的映射表，因此，在本范例实施例中，存储器控制电路单元404(或存储器管理电路502)会将逻辑区块地址LBA(0)～LBA(H)分组为多个逻辑区域LZ(0)～LZ(M)，并且为每一逻辑区域配置一个逻辑-实体映射表。特别是，当存储器控制电路单元404(或存储器管理电路502)欲更新某个逻辑区块地址的映射时，对应此逻辑区块地址所属的逻辑区域的逻辑-实体映射表会被载入至缓冲存储器508来被更新。具体来说，若对应此逻辑区块地址所属的逻辑区域的逻辑-实体映射表未被暂存在缓冲存储器508中(即，缓冲存储器508中所暂存的逻辑-实体映射表未记录欲更新的逻辑区块地址的映射时，存储器控制电路单元404(或存储器管理电路502)会执行映射表交换操作(mapping table swapping operation)以将目前暂存在缓冲存储器508中逻辑-实体映射表回存至可复写式非挥发性存储器模块406，并且将记录有欲更新的逻辑区块地址所映射的逻辑-实体映射表载入至缓冲存储器508中。
在本发明另一范例实施例中，存储器管理电路502的控制指令也可以程式码型式存储于可复写式非挥发性存储器模块406的特定区域(例如，存储器模块中专用于存放系统数据的系统区)中。此外，存储器管理电路502具有微处理器单元(未示出)、只读存储器(未示出)及随机存取存储器(未示出)。特别是，此只读存储器具有驱动码，并且当存储器控制电路单元404被致能时，微处理器单元会先执行此驱动码段来将存储于可复写式非挥发性存储器模块406中的控制指令载入至存储器管理电路502的随机存取存储器中。之后，微处理器单元会运转此些控制指令以进行数据的写入、读取与抹除等运作。
此外，在本发明另一范例实施例中，存储器管理电路502的控制指令也可以一硬件来实作。例如，存储器管理电路502包括微控制器、存储单元管理电路、存储器写入电路、存储器读取电路、存储器抹除电路与数据处理电路。存储单元管理电路、存储器写入电路、存储器读取电路、存储器抹除电路与数据处理电路是电性连接至微控制器。其中，存储单元管理电路用以管理可复写式非挥发性存储器模块406的实体抹除单元；存储器写入电路用以对可复写式非挥发性存储器模块406下达写入指令以将数据写入至可复写式非挥发性存储器模块406中；存储器读取电路用以对可复写式非挥发性存储器模块406下达读取指令以从可复写式非挥发性存储器模块406中读取数据；存储器抹除电路用以对可复写式非挥发性存储器模块406下达抹除指令以将数据从可复写式非挥发性存储器模块406中抹除；而数据处理电路用以处理欲写入至可复写式非挥发性存储器模块406的数据以及从可复写式非挥发性存储器模块406中读取的数据。
请再参照图6，主机接口504是电性连接至存储器管理电路502并且用以电性连接至连接接口单元402，以接收与识别主机系统11所传送的指令与数据。也就是说，主机系统11所传送的指令与数据会通过主机接口504来传送至存储器管理电路502。在本范例实施例中，主机接口504是相容于SATA标准。然而，必须了解的是本发明不限于此，主机接口504也可以是相容于PATA标准、IEEE 1394标准、PCI Express标准、USB标准、UHS-I接口标准、UHS-II接口标准、SD标准、MS标准、MMC标准、CF标准、IDE标准或其他适合的数据传输标准。
存储器接口506是电性连接至存储器管理电路502并且用以存取可复写式非挥发性存储器模块406。也就是说，欲写入至可复写式非挥发性存储器模块406的数据会通过存储器接口506转换为可复写式非挥发性存储器模块406所能接受的格式。
缓冲存储器508是电性连接至存储器管理电路502并且用以暂存来自于主机系统11的暂存数据与指令或来自于可复写式非挥发性存储器模块406的数据。
电源管理电路510是电性连接至存储器管理电路502并且用以控制存储器存储装置10的电源。
错误检查与校正电路512是电性连接至存储器管理电路502并且用以执行错误检查与校正程序以确保数据的正确性。例如，当存储器管理电路502从主机系统11中接收到写入指令时，错误检查与校正电路512会为对应此写入指令的数据产生对应的错误检查与校正码(Error Checking and CorrectingCode,ECC Code)，并且存储器管理电路502会将对应此写入指令的数据与对应的错误检查与校正码写入至可复写式非挥发性存储器模块406中。之后，当存储器管理电路502从可复写式非挥发性存储器模块406中读取数据时会同时读取此数据对应的错误检查与校正码，并且错误检查与校正电路512会根据此错误检查与校正码对所读取的数据执行错误检查与校正程序。
值得一提的是，在本范例实施例中，存储器控制电路单元404(存储器管理电路502)会在不同的状态使用不同的程序化模式来将数据程序化至可复写式非挥发性存储器模块406。例如，存储器控制电路单元404(存储器管理电路502)可使用单页程序化模式或多页程序化模式来将数据程序化至实体抹除单元。在此，基于单页程序化模式来程序化存储单元的程序化速度会高于基于多页程序化模式来程序化存储单元的程序化速度(即，使用多页程序化模式来程序化数据的所需操作时间大于使用单页程序化模式来程序化数据的所需操作时间)，而基于单页程序化模式而被存储的数据的可靠度也往往高于基于多页程序化模式而被存储的数据的可靠度。单页程序化模式例如是单阶存储单元(single layermemory cell,SLC)程序化模式、下实体程序化(lower physical programming)模式、混合程序化(mixture programming)模式及少阶存储单元(less layer memory cell)程序化模式的其中之一。更详细来说，在单阶存储单元模式中，一个存储单元只存储一个比特的数据。在下实体程序化模式中，只有下实体程序化单元会被程序化，而此下实体程序化单元所对应之上实体程序化单元可不被程序化。在混合程序化模式中，有效数据(或，真实数据)会被程序化于下实体程序化单元中，而同时虚拟数据(dummy data)会被程序化至存储有效数据的下实体程序化单元所对应的上实体程序化单元中。在少阶存储单元模式中，一个存储单元存储一第一数目之比特的数据，例如，此第一数目可设为“1”。多页程序化模式例如是多阶存储单元(MLC)程序化模式、三阶(TLC)存储单元程序化模式或类似模式。在多页程序化模式中，一个存储单元存储有一第二数目之比特的数据，其中此第二数目等于或大于“2”。例如，此第二数目可设为2或3。在另一范例实施例中，上述单页程序化模式中的第一数目与多页程序化模式中的第二数目皆可以是其他数目，只要满足第二数目大于第一数目即可。换句话说，构成第一类实体抹除单元的每一个存储单元在使用单页程序化模式程序化后所存储的比特数据的数目(也即第一数目)会小于构成第二类实体抹除单元的每一个存储单元在使用多页程序化模式程序化后所存储的比特数据的数目(也即第二数目)。
基于上述，使用多页程序化模式程序化的存储单元所存储的数据比特数大于使用单页程序化模式程序化的存储单元所存储的数据比特数，因此，使用多页程序化模式所程序化的实体抹除单元的数据容量会大于使用单页程序化模式。例如，在本范例实施例中，当可复写式非挥发性存储器模块406所存储的数据量较少时，存储器控制电路单元404(存储器管理电路502)会使用单页程序化模式来缩短程序化的所需时间(即，提升程序化速度)，而当可复写式非挥发性存储器模块406所存储的数据量超过预先定义值时，存储器控制电路单元404(存储器管理电路502)会改使用多页程序化模式来写入数据。
图9～21是根据本发明一范例实施例所示出的写入数据的范例。在此范例中，是以多页程序化模式程序化数据至实体抹除单元，即每个实体程序化单元都会被用来存储数据。
请参照图9，为方便说明，在此假设数据区602初始地未有映射逻辑区块地址的实体抹除单元(即，存储器存储装置10于开卡后尚未写入过使用者数据)，闲置区604具有5个实体抹除单元，每一实体抹除单元具有3个实体程序化单元，欲写入至每一实体抹除单元的数据必须依照实体程序化单元的顺序来被写入。此外假设存储器控制电路单元404(或存储器管理电路502)会配置3个逻辑区块地址以供主机系统11存取，并且设定垃圾回收门槛值为1其中每个逻辑区块地址具有3个逻辑地址且每一个逻辑地址的容量等于1实体程序化单元的容量。
请参照图10，假设欲程序化数据UD1并且数据UD1是属于逻辑区块地址LBA(0)的第1个逻辑地址时，存储器控制电路单元404(或存储器管理电路502)会从闲置区604中提取实体抹除单元410(0)，下达程序化指令以将此数据UD1写入至实体抹除单元410(0)的第0个实体程序化单元。此外，存储器控制电路单元404(或存储器管理电路502)会在逻辑-实体映射表中将逻辑区块地址LBA(0)的第1个逻辑地址映射至实体抹除单元410(0)的第0实体程序化单元(即，实体抹除单元410(0)会被关联至数据区602)，并且在有效数据计数表中将对应实体抹除单元410(0)的有效数据计数更新为1。
请参照图11，接续图10，假设欲再程序化数据UD2并且数据UD2是属于逻辑区块地址LBA(1)的第0个逻辑地址时，存储器控制电路单元404(或存储器管理电路502)会下达程序化指令以将此数据UD2写入至实体抹除单元410(0)的第1个实体程序化单元。此外，存储器控制电路单元404(或存储器管理电路502)会在逻辑-实体映射表中将逻辑区块地址LBA(1)的第0个逻辑地址映射至实体抹除单元410(0)的第1实体程序化单元，并且在有效数据计数表中将对应实体抹除单元410(0)的有效数据计数更新为2。
请参照图12，接续图11，假设欲再程序化数据UD3并且数据UD3是属于逻辑区块地址LBA(2)的第1个逻辑地址时，存储器控制电路单元404(或存储器管理电路502)会下达程序化指令以将此数据UD3写入至实体抹除单元410(0)的第2个实体程序化单元。此外，存储器控制电路单元404(或存储器管理电路502)会在逻辑-实体映射表中将逻辑区块地址LBA(2)的第1个逻辑地址映射至实体抹除单元410(0)的第2实体程序化单元，并且在有效数据计数表中将对应实体抹除单元410(0)的有效数据计数更新为3。
请参照图13，接续图12，假设欲再程序化数据UD4并且数据UD4是属于逻辑区块地址LBA(0)的第0个逻辑地址时，由于实体抹除单元410(0)已无存储空间，因此，存储器控制电路单元404(或存储器管理电路502)会从闲置区604中提取实体抹除单元410(1)，下达程序化指令以将此数据UD4写入至实体抹除单元410(1)的第0个实体程序化单元并且将实体抹除单元410(1)关联至数据区602。此外，存储器控制电路单元404(或存储器管理电路502)会在逻辑-实体映射表中将逻辑区块地址LBA(0)的第0个逻辑地址映射至实体抹除单元410(1)的第0实体程序化单元(即，实体抹除单元410(1)会被关联至数据区602)，并且在有效数据计数表中将对应实体抹除单元410(1)的有效数据计数更新为1。
请参照图14，接续图13，假设欲再程序化数据UD5并且数据UD5是属于逻辑区块地址LBA(1)的第1个逻辑地址时，存储器控制电路单元404(或存储器管理电路502)会下达程序化指令以将此数据UD5写入至实体抹除单元410(1)的第1个实体程序化单元。此外，存储器控制电路单元404(或存储器管理电路502)会在逻辑-实体映射表中将逻辑区块地址LBA(1)的第1个逻辑地址映射至实体抹除单元410(1)的第1实体程序化单元，并且在有效数据计数表中将对应实体抹除单元410(1)的有效数据计数更新为2。
请参照图15，接续图14，假设欲再程序化数据UD6并且数据UD6是属于逻辑区块地址LBA(0)的第2个逻辑地址时，存储器控制电路单元404(或存储器管理电路502)会下达程序化指令以将此数据UD6写入至实体抹除单元410(1)的第2个实体程序化单元。此外，存储器控制电路单元404(或存储器管理电路502)会在逻辑-实体映射表中将逻辑区块地址LBA(0)的第2个逻辑地址映射至实体抹除单元410(1)的第2实体程序化单元，并且在有效数据计数表中将对应实体抹除单元410(1)的有效数据计数更新为3。
请参照图16，接续图15，假设欲再程序化数据UD7并且数据UD7是属于逻辑区块地址LBA(2)的第0个逻辑地址时，由于实体抹除单元410(1)已无存储空间，因此，存储器控制电路单元404(或存储器管理电路502)会从闲置区604中提取实体抹除单元410(2)，下达程序化指令以将此数据UD7写入至实体抹除单元410(2)的第0个实体程序化单元并且将实体抹除单元410(2)关联至数据区602。此外，存储器控制电路单元404(或存储器管理电路502)会在逻辑-实体映射表中将逻辑区块地址LBA(2)的第0个逻辑地址映射至实体抹除单元410(2)的第0实体程序化单元(即，实体抹除单元410(2)会被关联至数据区602)，并且在有效数据计数表中将对应实体抹除单元410(2)的有效数据计数更新为1。
请参照图17，接续图16，假设欲再程序化数据UD8并且数据UD8是属于逻辑区块地址LBA(1)的第2个逻辑地址时，存储器控制电路单元404(或存储器管理电路502)会下达程序化指令以将此数据UD8写入至实体抹除单元410(2)的第1个实体程序化单元。此外，存储器控制电路单元404(或存储器管理电路502)会在逻辑-实体映射表中将逻辑区块地址LBA(1)的第2个逻辑地址映射至实体抹除单元410(2)的第1实体程序化单元，并且在有效数据计数表中将对应实体抹除单元410(2)的有效数据计数更新为2。
请参照图18，接续图17，假设欲再程序化数据UD9并且数据UD9是属于逻辑区块地址LBA(2)的第2个逻辑地址时，存储器控制电路单元404(或存储器管理电路502)会下达程序化指令以将此数据UD9写入至实体抹除单元410(2)的第2个实体程序化单元。此外，存储器控制电路单元404(或存储器管理电路502)会在逻辑-实体映射表中将逻辑区块地址LBA(2)的第2个逻辑地址映射至实体抹除单元410(2)的第2实体程序化单元，并且在有效数据计数表中将对应实体抹除单元410(2)的有效数据计数更新为3。
请参照图19，接续图18，假设欲再程序化数据UD10并且数据UD10是属于逻辑区块地址LBA(1)的第2个逻辑地址时，由于实体抹除单元410(2)已无存储空间，因此，存储器控制电路单元404(或存储器管理电路502)会从闲置区604中提取实体抹除单元410(3)，下达程序化指令以将此数据UD10写入至实体抹除单元410(3)的第0个实体程序化单元。此外，存储器控制电路单元404(或存储器管理电路502)会在逻辑-实体映射表中将逻辑区块地址LBA(1)的第2个逻辑地址映射至实体抹除单元410(3)的第0实体程序化单元(即，实体抹除单元410(3)会被关联至数据区602)，并且在有效数据计数表中将对应实体抹除单元410(3)的有效数据计数更新为1。特别是，原先映射至逻辑区块地址LBA(1)的第2个逻辑地址的实体抹除单元410(2)的第1个实体程序化单元的数据已变成无效数据(如虚线所示)，因此，存储器控制电路单元404(或存储器管理电路502)会在有效数据计数表中将对应实体抹除单元410(2)的有效数据计数更新为2。
请参照图20，接续图19，假设欲再程序化数据UD11并且数据UD11是属于逻辑区块地址LBA(2)的第2个逻辑地址时，存储器控制电路单元404(或存储器管理电路502)会下达程序化指令以将此数据UD11写入至实体抹除单元410(3)的第1个实体程序化单元。此外，存储器控制电路单元404(或存储器管理电路502)会在逻辑-实体映射表中将逻辑区块地址LBA(2)的第2个逻辑地址映射至实体抹除单元410(3)的第1实体程序化单元，并且在有效数据计数表中将对应实体抹除单元410(3)的有效数据计数更新为2。特别是，原先映射至逻辑区块地址LBA(2)的第2个逻辑地址的实体抹除单元410(2)的第2个实体程序化单元的数据已变成无效数据(如虚线所示)，因此，存储器控制电路单元404(或存储器管理电路502)会在有效数据计数表中将对应实体抹除单元410(2)的有效数据计数更新为1。
请参照图21，接续图20，假设欲再程序化数据UD12并且数据UD12是属于逻辑区块地址LBA(1)的第1个逻辑地址时，存储器控制电路单元404(或存储器管理电路502)会下达程序化指令以将此数据UD12写入至实体抹除单元410(3)的第2个实体程序化单元。此外，存储器控制电路单元404(或存储器管理电路502)会在逻辑-实体映射表中将逻辑区块地址LBA(1)的第1个逻辑地址映射至实体抹除单元410(3)的第2实体程序化单元，并且在有效数据计数表中将对应实体抹除单元410(3)的有效数据计数更新为3。特别是，原先映射至逻辑区块地址LBA(1)的第1个逻辑地址的实体抹除单元410(1)的第1个实体程序化单元的数据已变成无效数据(如虚线所示)，因此，存储器控制电路单元404(或存储器管理电路502)会在有效数据计数表中将对应实体抹除单元410(1)的有效数据计数更新为2。
以此类推，不论主机系统11欲将数据存储至那个逻辑区块地址的逻辑地址中，存储器控制电路单元404(或存储器管理电路502)会依序地将主机系统11欲存储的数据写入目前使用的实体抹除单元中。特别是，当闲置区604的实体抹除单元的数目不大于垃圾回收门槛值时，存储器控制电路单元404(或存储器管理电路502)会在执行写入指令时一并执行垃圾搜集操作，以防止闲置区604的实体抹除单元被用尽。
图22与23是示出执行垃圾搜集操作以完成后续写入指令的简化范例。
接续图21，假设欲再程序化数据UD13与UD14并且数据UD13与UD14是属于逻辑区块地址LBA(2)的第0与第1个逻辑地址时，由于实体抹除单元410(3)已无存储空间，因此，存储器控制电路单元404(或存储器管理电路502)需要从闲置区604中提取空的实体抹除单元。然而，此时，闲置区604的实体抹除单元的数目将不大于垃圾回收门槛值，因此，存储器控制电路单元404(或存储器管理电路502)必须先执行数据合并程序。
请参照图22，例如，存储器控制电路单元404(或存储器管理电路502)从闲置区604中提取实体抹除单元410(4)，将实体抹除单元410(1)中的有效数据(即，数据UD4与UD6)和实体抹除单元410(2)中的有效数据(即，数据UD7)复制到实体抹除单元410(4)。此外，存储器控制电路单元404(或存储器管理电路502)会在逻辑-实体映射表中将逻辑区块地址LBA(0)的第0个逻辑地址映射至实体抹除单元410(4)的第0实体程序化单元，将逻辑区块地址LBA(0)的第2个逻辑地址映射至实体抹除单元410(4)的第1实体程序化单元，并且将逻辑区块地址LBA(2)的第0个逻辑地址映射至实体抹除单元410(4)的第2实体程序化单元。另外，存储器控制电路单元404(或存储器管理电路502)会对实体抹除单元410(1)与实体抹除单元410(2)执行实体抹除，在有效数据计数表中清除实体抹除单元410(1)与实体抹除单元410(2)的有效数据计数并且将抹除后的实体抹除单元关联回闲置区604。此时，闲置区604的实体抹除单元的数目会回复为2(大于垃圾回收门槛值)。
请参照图23，之后，存储器控制电路单元404(或存储器管理电路502)会从闲置区604中提取实体抹除单元410(1)，下达程序化指令以将数据UD13与数据UD14写入至实体抹除单元410(1)的第0与第1个实体程序化单元。此外，存储器控制电路单元404(或存储器管理电路502)会在逻辑-实体映射表中将逻辑区块地址LBA(2)的第0个逻辑地址映射至实体抹除单元410(1)的第0实体程序化单元且将逻辑区块地址LBA(2)的第1个逻辑地址映射至实体抹除单元410(1)的第1实体程序化单元(即，实体抹除单元410(1)会被关联至数据区602)，并且在有效数据计数表中将对应实体抹除单元410(1)的有效数据计数更新为2。特别是，原先映射至逻辑区块地址LBA(2)的第0个逻辑地址的实体抹除单元410(4)的第2个实体程序化单元的数据和原先映射至逻辑区块地址LBA(2)的第1个逻辑地址的实体抹除单元410(0)的第2个实体程序化单元的数据已变成无效数据(如虚线所示)，因此，存储器控制电路单元404(或存储器管理电路502)会在有效数据计数表中将对应实体抹除单元410(0)的有效数据计数更新为2并将对应实体抹除单元410(1)的有效数据计数更新为2。
值得一提的是，在本范例实施中，存储器控制电路单元404(或存储器管理电路502)会判断是否从主机系统11接收整理指令(trim command)。在此，整理指令是泛指用以告知哪些逻辑地址上的数据已不再被使用或已被删除的指令。例如，整理指令也可被参考为删除指令(delete command)、移除指令(remove command)或其他具相同功能的指令。特别是，当判断接收到此整理指令时，存储器控制电路单元404(或存储器管理电路502)会在整理表(trimtable)中记录关于此整理指令的信息(例如，数据已被删除的逻辑地址)，并且传送一确认信息给主机系统11以回应此整理指令，由此快速回应主机系统11以避免延迟或逾时。
图24是根据一范例实施例所示出的整理表的示意图。
请参照图24，假设在如图23的状态下，存储器存储装置10接收到整理指令且此整理指令告知逻辑区块地址LBA(0)的第0逻辑地址的数据已被删除时，存储器控制电路单元404(或存储器管理电路502)会在整理表2400中记录逻辑区块地址LBA(0)的第0逻辑地址(例如，LBA(0)-0)。特别是，在整理表2400中记录此整理指令的信息后，存储器控制电路单元404(或存储器管理电路502)会传送确认信息给主机系统11，以表示此整理指令已被处理。
之后，存储器控制电路单元404(或存储器管理电路502)会在适当时机，启动整理操作来执行整理表中所记录的整理指令的对应操作。例如，存储器控制电路单元404(或存储器管理电路502)启动整理操作来根据整理指令所指示逻辑地址，在逻辑-实体映射表中将所指示的逻辑地址的映射更改为空值(Null)及/或更新此逻辑地址原映射的实体程序化单元所属的实体抹除单元的有效数据计数(例如，减1)，以表示此逻辑地址原先映射的实体程序化单元上已无有效数据。
图25与图26是根据一范例实施例所示出执行整理操作前后的逻辑-实体映射表与有效数据计数表的示意图。
请参照图25，逻辑-实体映射表2500-1是根据图23的状态所示出的逻辑地址与实体地址之间的映射关系，左栏记录的是逻辑地址的编号，右栏是记录映射的实体程序化单元的编号。
逻辑-实体映射表2500-2是启动整理操作来处理整理指令后的逻辑地址与实体地址之间的映射关系。具体来说，存储器控制电路单元404(或存储器管理电路502)会根据整理表2400中所记录的逻辑地址，将逻辑-实体映射表2500-1中逻辑区块地址LBA(0)的第0个逻辑地址的映射更改为空值(NULL)。
请参照图26，有效数据计数表2600-1是根据图23的状态所示出的数据区602的实体抹除单元的有效数据计数，左栏记录的是实体抹除单元的编号，右栏是记录有效数据计数值。
有效数据计数表2600-2是启动整理操作来处理整理指令后的实体抹除单元的有效数据计数。具体来说，存储器控制电路单元404(或存储器管理电路502)会将实体抹除单元410(4)的有效数据计数更新为1。
之后，根据逻辑-实体映射表执行上述垃圾搜集操作时，未被映射至逻辑地址的实体程序化单元上的数据就不会被视为有效数据而被搬移。此外，当经过数据更新或上述整理操作，使得某个实体抹除单元的有效数据计数为0时，此实体抹除单元就可重新被关联至闲置区604以再使用来程序化数据。
在本范例实施例中，存储器控制电路单元404(或存储器管理电路502)会在后台执行模式下，启动上述整理操作。例如，在执行对应来自于主机系统11的指令的操作时，存储器控制电路单元404(或存储器管理电路502)会进入运行(runtime)模式或前台运作模式。并且，在运行模式或前台运作模式下存储器控制电路单元404(或存储器管理电路502)会判断是否有接收到来自于主机系统11的指令。例如，存储器控制电路单元404(或存储器管理电路502)会判断是否有接收到来自于主机系统11的写入指令、读取指令、整理指令等。若在预先定义时间内未从主机系统11中接收到指令时，存储器控制电路单元404(或存储器管理电路502)会进入后台执行模式。此预先定义时间会根据不同的存储器存储装置的规范而有所不同，在此不加以限制。
值得一提的是，在本范例实施例中，在前台执行模式或运行模式下，存储器控制电路单元404(或存储器管理电路502)会判断是以第一模式或第二模式对可复写式非挥发性存储器模块406下达指令序列来执行对应从主机系统11所接收到的指令的操作。倘若是以第一模式对可复写式非挥发性存储器模块406下达指令序列(以下可参考为第一指令序列)来执行对应从主机系统11所接收到的指令的操作时，在执行此对应操作之外，存储器控制电路单元404(或存储器管理电路502)启动上述整理操作来处理整理表中的整理指令；并且倘若是以第二模式对可复写式非挥发性存储器模块406下达指令序列(以下可参考为第二指令序列)来执行对应从主机系统11所接收到的指令的操作时，存储器控制电路单元404(或存储器管理电路502)不会启动上述整理操作。
例如，在一范例实施例中，第一模式是指以低速模式来程序化数据至可复写式非挥发性存储器模块406的操作，而第二模式是指以高速模式来程序化数据至可复写式非挥发性存储器模块406的操作。例如，此低速模式为上述多页程序化模式，即，多阶存储单元程序化模式、三阶存储单元程序化模式或类似模式。例如，此高速模式为上述单页程序化模式，即，单阶存储单元程序化模式、下实体程序化模式、混合程序化模式或少阶存储单元程序化模式。
值得一提的，在前台执行模式或运行模式下，除了以高速模式程序化数据与低速模式程序化数据来作为是否启动整理操作的依据外，在另一范例实施例中，存储器控制电路单元404(或存储器管理电路502)也可以是否有特定操作来作为判断基准。例如，在前台执行模式或运行模式下(即，执行主系统11所下达的指令)，需要执行垃圾搜集操作时，存储器控制电路单元404(或存储器管理电路502)会判断是以第一模式在可复写式非挥发性存储器模块406上执行对应从主机系统11所接收到的指令，而一并执行上述整理操作。反之，在前台执行模式或运行模式下所执行的操作不包括垃圾搜集操作(即，无需执行垃圾搜集操作)时，存储器控制电路单元404(或存储器管理电路502)会判断是以第二模式在可复写式非挥发性存储器模块406上执行对应从主机系统11所接收到的指令，而不执行上述整理操作。再例如，在前台执行模式或运行模式下所执行的操作包括上述映射表交换操作(即，需执行映射表交换操作)时，存储器控制电路单元404(或存储器管理电路502)会判断是以第一模式在可复写式非挥发性存储器模块406上执行对应从主机系统11所接收到的指令，而一并执行上述整理操作。反之，在前台执行模式或运行模式下(即，执行主系统11所下达的指令)，所执行的操作不包括执行上述映射表交换操作时，存储器控制电路单元404(或存储器管理电路502)会判断是以第二模式在可复写式非挥发性存储器模块406上执行对应从主机系统11所接收到的指令，而不执行上述整理操作。
图27是根据一范例实施例所示出的整理指令处理方法的流程图。
请参照图27，在步骤S2701中，存储器控制电路单元404(或存储器管理电路502)从主机系统11接收到整理指令，将关于整理指令的信息记录在整理表中并传送确认信息给主机系统11以回应此整理指令。在此于整理表中记录关于整理指令的信息的方式以配合图式详细描述如前，在此不再重复描述。
在步骤S2703中，存储器控制电路单元404(或存储器管理电路502)从主机系统11接收到需对可复写式非挥发性存储器模块406执行操作的指令。
在步骤S2705中，存储器控制电路单元404(或存储器管理电路502)会判断是以第一模式或第二模式在可复写式非挥发性存储器模块406上执行对应此指令的操作。
倘若是以第一模式在可复写式非挥发性存储器模块406上执行对应此指令的操作时，在步骤S2707中，存储器控制电路单元404(或存储器管理电路502)会执行对应此指令的操作，并且启动上述整理操作。例如，存储器控制电路单元404(或存储器管理电路502)会以低速模式程序化数据至可复写式非挥发性存储器模块406，并且启动如图25与图26所示的整理操作，即根据整理表中的逻辑地址更新逻辑-实体映射表及/或有效数据计数表。
倘若判断是以第二模式在可复写式非挥发性存储器模块406上执行对应此指令的操作时，在步骤S2709中，存储器控制电路单元404(或存储器管理电路502)会执行对应此指令的操作，但不启动上述整理操作。例如，存储器控制电路单元404(或存储器管理电路502)会以高速模式程序化数据至可复写式非挥发性存储器模块406，并且停止启动整理操作。
在步骤S2711中，存储器控制电路单元404(或存储器管理电路502)会判断是否处于后台执行模式。如上所述，例如，在前台执行模式(也称为运行模式)中，若在一预先定义时间内未收到写入指令或读取指令时，存储器控制电路单元404(或存储器管理电路502)会进入后台执行模式。
倘若处于后台执行模式时，在步骤S2713中，存储器控制电路单元404(或存储器管理电路502)会启动整理操作以根据整理表中关于整理指令的记录执行对应整理指令的操作。
必须了解的是图27的流程图仅为一说明书范例，其各操作与步骤顺序并非限制本发明。
综上所述，本发明范例实施例的整理指令处理方法、存储器控制电路单元与存储器存储装置能够有效率地执行整理指令的对应操作，以提升存储器存储装置的效能并延长可复写式非挥发性存储器模块的寿命。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (21)

1.一种整理指令处理方法，其特征在于，用于存储器存储装置，所述存储器存储装置具有可复写式非挥发性存储器模块，所述可复写式非挥发性存储器模块包括多个实体程序化单元，所述整理指令处理方法包括：
从主机系统中接收指令；
当对应所述指令的至少一操作包括垃圾搜集操作或映射表交换操作时，判断所述指令的至少一操作是以第一模式在所述可复写式非挥发性存储器模块上被执行；
当对应所述指令的至少一操作不包括所述垃圾搜集操作或所述映射表交换操作时，判断所述指令的至少一操作是以第二模式在所述可复写式非挥发性存储器模块上被执行；
当以所述第一模式在所述可复写式非挥发性存储器模块上执行对应所述指令的至少一操作时，启动整理操作以根据整理表中关于至少一整理指令的记录执行对应所述至少一整理指令的至少一操作；以及
当以所述第二模式在所述可复写式非挥发性存储器模块上执行对应所述指令的所述至少一操作时，停止启动所述整理操作；
其中，所述第一模式为低速模式，且所述第二模式为高速模式。
2.根据权利要求1所述的整理指令处理方法，其特征在于，还包括：
从所述主机系统中接收所述至少一整理指令；以及
在所述整理表中记录关于所述至少一整理指令的记录并传送至少一确认信息给所述主机系统以回应所述至少一整理指令。
3.根据权利要求1所述的整理指令处理方法，其特征在于，所述至少一整理指令包括第一整理指令，所述第一整理指令指示第一逻辑地址上的数据已被删除，在逻辑-实体映射表中，所述第一逻辑地址映射所述多个实体程序化单元之中的第一实体程序化单元，
其中启动所述整理操作以根据所述整理表中关于所述至少一整理指令的记录执行对应所述至少一整理指令的所述至少一操作的步骤包括：
在所述逻辑-实体映射表中将对应所述第一整理指令所指示的所述第一逻辑地址的映射更改为空值；以及
在所述整理表中删除关于所述第一整理指令的信息。
4.根据权利要求3所述的整理指令处理方法，其特征在于，启动所述整理操作以根据所述整理表中关于所述至少一整理指令的记录执行对应所述至少一整理指令的所述至少一操作的步骤还包括：
更新所述第一实体程序化单元所属的实体抹除单元的有效数据计数。
5.根据权利要求1所述的整理指令处理方法，其特征在于，还包括：
判断是否在预先定义时间内未从所述主机系统中接收到所述指令；以及
倘若在所述预先定义时间内未从所述主机系统中接收到所述指令时，启动所述整理操作以根据所述整理表中关于所述至少一整理指令的记录执行对应所述至少一整理指令的所述至少一操作。
6.根据权利要求1所述的整理指令处理方法，其特征在于，以所述第一模式在所述可复写式非挥发性存储器模块上执行对应所述指令的所述至少一操作的操作时间大于以所述第二模式在所述可复写式非挥发性存储器模块上执行对应所述指令的所述至少一操作的操作时间。
7.根据权利要求1所述的整理指令处理方法，其特征在于，所述指令为写入指令，所述低速模式为多阶存储单元程序化模式或三阶存储单元程序化模式，并且所述高速模式为单阶存储单元程序化模式、下实体程序化模式、混合程序化模式或少阶存储单元程序化模式。
8.一种存储器控制电路单元，其特征在于，包括：
主机接口，用以电性连接至主机系统；
存储器接口，用以电性连接至可复写式非挥发性存储器模块，其中所述可复写式非挥发性存储器模块包括多个实体程序化单元；以及
存储器管理电路，电性连接至所述主机接口与所述存储器接口，
其中所述存储器管理电路用以从所述主机系统中接收指令，
当对应所述指令的至少一操作包括垃圾搜集操作或映射表交换操作时，则所述存储器管理电路判断所述指令的至少一操作是以第一模式在所述可复写式非挥发性存储器模块上被执行，
当对应所述指令的至少一操作不包括所述垃圾搜集操作或所述映射表交换操作时，则所述存储器管理电路判断所述指令的至少一操作是以第二模式在所述可复写式非挥发性存储器模块上被执行，
其中当所述存储器管理电路以所述第一模式对所述可复写式非挥发性存储器模块下达第一指令序列用以执行对应所述指令的至少一操作时，还用以启动整理操作以根据整理表中关于至少一整理指令的记录执行对应所述至少一整理指令的至少一操作，
其中当所述存储器管理电路以所述第二模式对所述可复写式非挥发性存储器模块下达第二指令序列用以执行对应所述指令的所述至少一操作时，还用以停止启动所述整理操作，
其中，所述第一模式为低速模式，且所述第二模式为高速模式。
9.根据权利要求8所述的存储器控制电路单元，其特征在于，所述存储器管理电路还用以从所述主机系统中接收所述至少一整理指令，且在所述整理表中记录关于所述至少一整理指令的记录并传送至少一确认信息给所述主机系统以回应所述至少一整理指令。
10.根据权利要求8所述的存储器控制电路单元，其特征在于，所述至少一整理指令包括第一整理指令，所述第一整理指令指示第一逻辑地址上的数据已被删除，在逻辑-实体映射表中所述第一逻辑地址映射所述多个实体程序化单元之中的第一实体程序化单元，
其中在启动所述整理操作以根据所述整理表中关于所述至少一整理指令的记录执行对应所述至少一整理指令的所述至少一操作的运作中，所述存储器管理电路在所述逻辑-实体映射表中将对应所述第一整理指令所指示的所述第一逻辑地址的映射更改为空值，并且在所述整理表中删除关于所述第一整理指令的信息。
11.根据权利要求10所述的存储器控制电路单元，
其特征在于，在启动所述整理操作以根据所述整理表中关于所述至少一整理指令的记录执行对应所述至少一整理指令的所述至少一操作的运作中，所述存储器管理电路还用以更新所述第一实体程序化单元所属的实体抹除单元的有效数据计数。
12.根据权利要求8所述的存储器控制电路单元，其特征在于，所述存储器管理电路还用以判断是否在预先定义时间内未从所述主机系统中接收到所述指令，
倘若在所述预先定义时间内未从所述主机系统中接收到所述指令时，所述存储器管理电路启动所述整理操作以根据所述整理表中关于所述至少一整理指令的记录执行对应所述至少一整理指令的所述至少一操作。
13.根据权利要求8所述的存储器控制电路单元，其特征在于，以所述第一模式在所述可复写式非挥发性存储器模块上执行对应所述指令的所述至少一操作的操作时间大于以所述第二模式在所述可复写式非挥发性存储器模块上执行对应所述指令的所述至少一操作的操作时间。
14.根据权利要求8所述的存储器控制电路单元，其特征在于，所述指令为写入指令，所述低速模式为多阶存储单元程序化模式或三阶存储单元程序化模式，并且所述高速模式为单阶存储单元程序化模式、下实体程序化模式、混合程序化模式或少阶存储单元程序化模式。
15.一种存储器存储装置，其特征在于，包括：
连接接口单元，用以电性连接至主机系统；
可复写式非挥发性存储器模块，具有多个实体程序化单元；以及
存储器控制电路单元，电性连接至所述连接接口单元与所述可复写式非挥发性存储器模块，
其中所述存储器控制电路单元用以从所述主机系统中接收指令，
当对应所述指令的至少一操作包括垃圾搜集操作或映射表交换操作时，则所述存储器控制电路单元判断所述指令的至少一操作是以第一模式在所述可复写式非挥发性存储器模块上被执行，
当对应所述指令的至少一操作不包括所述垃圾搜集操作或所述映射表交换操作时，则所述存储器控制电路单元判断所述指令的至少一操作是以第二模式在所述可复写式非挥发性存储器模块上被执行，其中当所述存储器控制电路单元以所述第一模式对所述可复写式非挥发性存储器模块下达第一指令序列用以执行对应所述指令的至少一操作时，还用以启动整理操作以根据整理表中关于至少一整理指令的记录执行对应所述至少一整理指令的至少一操作，
其中当所述存储器控制电路单元以所述第二模式对所述可复写式非挥发性存储器模块下达第二指令序列用以执行对应所述指令的所述至少一操作时，还用以停止启动所述整理操作，
其中，所述第一模式为低速模式，且所述第二模式为高速模式。
16.根据权利要求15所述的存储器存储装置，其特征在于，所述存储器控制电路单元还用以从所述主机系统中接收所述至少一整理指令，且在所述整理表中记录关于所述至少一整理指令的记录并传送至少一确认信息给所述主机系统以回应所述至少一整理指令。
17.根据权利要求15所述的存储器存储装置，其特征在于，所述至少一整理指令包括第一整理指令，所述第一整理指令指示第一逻辑地址上的数据已被删除，在逻辑-实体映射表中所述第一逻辑地址映射所述多个实体程序化单元之中的第一实体程序化单元，
其中在启动所述整理操作以根据所述整理表中关于所述至少一整理指令的记录执行对应所述至少一整理指令的所述至少一操作的运作中，所述存储器控制电路单元在所述逻辑-实体映射表中将对应所述第一整理指令所指示的所述第一逻辑地址的映射更改为空值，并且在所述整理表中删除关于所述第一整理指令的信息。
18.根据权利要求17所述的存储器存储装置，
其特征在于，在启动所述整理操作以根据所述整理表中关于所述至少一整理指令的记录执行对应所述至少一整理指令的所述至少一操作的运作中，所述存储器控制电路单元还用以更新所述第一实体程序化单元所属的实体抹除单元的有效数据计数。
19.根据权利要求15所述的存储器存储装置，其特征在于，所述存储器控制电路单元还用以判断是否在预先定义时间内未从所述主机系统中接收到所述指令，
倘若在所述预先定义时间内未从所述主机系统中接收到所述指令时，所述存储器控制电路单元启动所述整理操作以根据所述整理表中关于所述至少一整理指令的记录执行对应所述至少一整理指令的所述至少一操作。
20.根据权利要求15所述的存储器存储装置，其特征在于，以所述第一模式在所述可复写式非挥发性存储器模块上执行对应所述指令的所述至少一操作的操作时间大于以所述第二模式在所述可复写式非挥发性存储器模块上执行对应所述指令的所述至少一操作的操作时间。
21.根据权利要求15所述的存储器存储装置，其特征在于，所述指令为写入指令，所述低速模式为多阶存储单元程序化模式或三阶存储单元程序化模式，并且所述高速模式为单阶存储单元程序化模式、下实体程序化模式、混合程序化模式或少阶存储单元程序化模式。
CN201610304146.4A 2016-05-10 2016-05-10 整理指令处理方法、存储器控制电路单元及其存储装置 Active CN107357520B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610304146.4A CN107357520B (zh) 2016-05-10 2016-05-10 整理指令处理方法、存储器控制电路单元及其存储装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610304146.4A CN107357520B (zh) 2016-05-10 2016-05-10 整理指令处理方法、存储器控制电路单元及其存储装置

Publications (2)

Publication Number Publication Date
CN107357520A CN107357520A (zh) 2017-11-17
CN107357520B true CN107357520B (zh) 2020-12-01

Family

ID=60271095

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610304146.4A Active CN107357520B (zh) 2016-05-10 2016-05-10 整理指令处理方法、存储器控制电路单元及其存储装置

Country Status (1)

Country Link
CN (1) CN107357520B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110442300B (zh) * 2018-05-03 2022-12-13 群联电子股份有限公司 整理指令记录方法、存储器控制电路单元与存储装置
CN109144422A (zh) * 2018-08-31 2019-01-04 浪潮电子信息产业股份有限公司 一种固态硬盘的写数据方法、装置、设备及存储介质
CN110879793B (zh) * 2018-09-05 2021-09-14 群联电子股份有限公司 存储器管理方法、存储器存储装置及存储器控制电路单元
CN112506440A (zh) * 2020-12-17 2021-03-16 杭州迪普信息技术有限公司 基于二分法的数据查找方法和设备
CN117555492B (zh) * 2024-01-12 2024-03-29 合肥开梦科技有限责任公司 存储器控制器、存储器管理方法及存储装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201413450A (zh) * 2012-09-25 2014-04-01 Phison Electronics Corp 資料儲存方法、記憶體控制器與記憶體儲存裝置
CN104346102A (zh) * 2013-08-06 2015-02-11 上海联影医疗科技有限公司 一种基于dicom的数据自动删除方法
TW201523618A (zh) * 2013-12-09 2015-06-16 Phison Electronics Corp 資料抹除方法、記憶體控制電路單元及記憶體儲存裝置
CN104732153A (zh) * 2013-12-18 2015-06-24 群联电子股份有限公司 数据抹除方法、存储器控制电路单元及存储器存储装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012053572A (ja) * 2010-08-31 2012-03-15 Toshiba Corp 情報処理装置およびキャッシュの制御方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201413450A (zh) * 2012-09-25 2014-04-01 Phison Electronics Corp 資料儲存方法、記憶體控制器與記憶體儲存裝置
CN104346102A (zh) * 2013-08-06 2015-02-11 上海联影医疗科技有限公司 一种基于dicom的数据自动删除方法
TW201523618A (zh) * 2013-12-09 2015-06-16 Phison Electronics Corp 資料抹除方法、記憶體控制電路單元及記憶體儲存裝置
CN104732153A (zh) * 2013-12-18 2015-06-24 群联电子股份有限公司 数据抹除方法、存储器控制电路单元及存储器存储装置

Also Published As

Publication number Publication date
CN107357520A (zh) 2017-11-17

Similar Documents

Publication Publication Date Title
CN107844431B (zh) 映射表更新方法、存储器控制电路单元与存储器存储装置
TWI622923B (zh) 整理指令處理方法、記憶體控制電路單元與記憶體儲存裝置
CN107402716B (zh) 数据写入方法、存储器控制电路单元与存储器储存装置
CN106681932B (zh) 存储器管理方法、存储器控制电路单元及存储器存储装置
US9940189B2 (en) Method and system for data rebuilding and memory control circuit unit thereof
CN107357520B (zh) 整理指令处理方法、存储器控制电路单元及其存储装置
CN107590080B (zh) 映射表更新方法、存储器控制电路单元及存储器存储装置
CN107818808B (zh) 数据写入方法、存储器控制电路单元与存储器存储装置
CN107544922B (zh) 数据写入方法、存储器控制电路单元及存储器存储装置
TWI660271B (zh) 整理指令記錄方法、記憶體控制電路單元與記憶體儲存裝置
CN107346211B (zh) 映射表加载方法、存储器控制电路单元与存储器储存装置
TWI650639B (zh) 記憶體管理方法、記憶體控制電路單元與記憶體儲存裝置
CN113885808B (zh) 映射信息记录方法以及存储器控制电路单元与存储装置
CN112860193B (zh) 整理指令处理方法、存储器控制电路单元与存储装置
CN106959818B (zh) 数据写入方法、存储器控制电路单元与存储器储存装置
CN109273033B (zh) 存储器管理方法、存储器控制电路单元与存储器存储装置
CN112051971B (zh) 数据整并方法、存储器存储装置及存储器控制电路单元
CN107103930B (zh) 数据写入方法、存储器控制电路单元与存储器存储装置
CN107204205B (zh) 存储器管理方法、存储器控制电路单元与存储器存储装置
CN110442299B (zh) 数据写入方法、存储器控制电路单元以及存储器储存装置
US11609822B2 (en) Data storing method, memory control circuit unit and memory storage device
CN113138720B (zh) 数据存储方法、存储器控制电路单元以及存储器存储装置
CN110442300B (zh) 整理指令记录方法、存储器控制电路单元与存储装置
CN111583976B (zh) 数据写入方法、存储器控制电路单元以及存储器存储装置
CN112486417B (zh) 存储器控制方法、存储器存储装置及存储器控制电路单元

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant