JP4315461B2 - ソリッドステートドライブ及びデータ書き込み方法 - Google Patents
ソリッドステートドライブ及びデータ書き込み方法 Download PDFInfo
- Publication number
- JP4315461B2 JP4315461B2 JP2008037137A JP2008037137A JP4315461B2 JP 4315461 B2 JP4315461 B2 JP 4315461B2 JP 2008037137 A JP2008037137 A JP 2008037137A JP 2008037137 A JP2008037137 A JP 2008037137A JP 4315461 B2 JP4315461 B2 JP 4315461B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- lru
- memory
- segment
- physical segment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 20
- 239000007787 solid Substances 0.000 title claims description 8
- 230000015654 memory Effects 0.000 claims abstract description 173
- 238000012005 ligant binding assay Methods 0.000 description 58
- 238000012546 transfer Methods 0.000 description 12
- 238000012545 processing Methods 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000007726 management method Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 230000001174 ascending effect Effects 0.000 description 1
- 238000007630 basic procedure Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
- G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Memory System (AREA)
- Read Only Memory (AREA)
- Debugging And Monitoring (AREA)
- Communication Control (AREA)
- Sewing Machines And Sewing (AREA)
Description
本発明を説明するにあたり、初めに、フラッシュメモリのページ構成例について図10により説明する。フラッシュメモリは、二値小ブロック、二値大ブロックの他、多値大ブロックがある。二値小ブロックは、1ページが1ECCセクタ、即ち、512byteのデータ領域と16byteの冗長領域で構成されるとともに(図10(a))、1ブロックが16ページ又は32ページで構成される。二値大ブロックは、例えば1ページが4ECCセクタで構成されるとともに、1ブロックが64ページで構成される。多値大ブロックも、例えば、1ページが4ECCセクタで構成され得るが(図10(b))、1ブロックが64ページ又は128ページで構成される。本発明のキャッシュメモリを供えたソリッドステートドライブ及びデータ書き込み方法は、前記二値メモリと多値メモリのいずれにも適用可能であるが、本実施形態例では、特にことわりのない限り、1ページが4ECCセクタで構成されるとともに、1ブロックが64ページで構成される二値大ブロックを使用する場合について説明する。
図11を用いて、本発明が実施されるシステムの概要について説明する。本発明は、ホスト1と、このホスト1から例えばATAインターフェースで接続されるSSD(ソリッドステートドライブ)2とで構成されるシステムで実施され得る。SSD2は、複数のNAND型フラッシュメモリ21(以降NAND型フラッシュメモリを単にフラッシュメモリという)と、ホスト1から送出された書き込み用データを一時的に待避するためのキャッシュメモリ22と、キャッシュメモリ22に貯蔵されたデータのフラッシュメモリ21に対する書き込み制御などを行なうメインコントローラ23とで構成される。このメインコントローラ23は、ホスト1からフラッシュメモリ21に記憶されているデータ読み出し指令があった場合はこれをホスト1に送出するための制御も実行する。
図13は、タグメモリ31とセクタメモリ32に記録される内容を併せてこれを模式的に表したものである。図の右側がセクタマップテーブルであり、左側がタグメモリに記録される内容である。図において、“Seg.”は仮想セグメントを表し、その下に続く数字は、仮想セグメント番号を表す。図示するように、仮想セグメントには、その先頭が“0”から始まるシリアルな仮想セグメント番号が予め設定されている。
システムに電源投入後、CPU237は、ホスト1から最初に書き込み指令を受けたデータを、物理セグメントアドレス“0”から順に書き込む。そして物理セグメントアドレス“0”におけるデータの書き込み状況は、セクタマップテーブルの仮想セグメント番号“0”から順に記録される。
Recently Used)番号“0”を設定し、タグメモリ31のタグテーブルに記憶する。LRU番号は、書き換え対象となるフラッシュメモリの論理ブロックが同一であるデータを記憶している物理セグメントが複数存在する場合、CPUが“同一LRUグループ”として扱うために、これら物理セグメントに対するデータ書き込み状況を記録した複数の仮想セグメントに同一のLRU番号を設定するものである。LRU番号は、“0”から始まり、順に大きい値が設定されるが、グループLBAが同一となるべき他の仮想セグメントが既に存在する場合は、書き込まれた先後を問わず、それら既存の仮想セグメントにも同一のLRU番号が設定され、タグメモリに記憶される。
ホストから引き続きデータ書き込み指令があったとき、CPU237はタグメモリ検索/更新回路34に指令して、タグメモリ31を検索させる。そして、当該書き込み指令されたデータの上位LBAと同一の上位LBAが設定されている仮想セグメントがある場合(検索結果=hit)は、当該hitした仮想セグメントを構成する物理セグメント群に対してデータを上書きする。その後、その仮想セグメントのLRU番号を“0”に更新して、タグメモリ31のタグテーブルに記憶する。そして、前記既存の仮想セグメントに設定されていたLRU番号より小さいLRU番号の仮想セグメントが存在すれば、それらの仮想セグメントの各LRU番号をそれぞれ一つだけインクリメントして、タグメモリ31のタグテーブルに記憶する。
CPU237がタグテーブルを検索した結果、当該書き込み指令されたデータの上位LBAと同一の上位LBAが設定されている仮想セグメントが無く(検索結果=miss)、空の仮想セグメントがある場合は、空の物理セグメントにデータの書き込みを実行し、書き込まれたデータの状況をマップテーブル上の新たな仮想セグメントに記録する。そして、その空の物理セグメントに書き込まれたデータの上位LBAとグループLBAをその仮想セグメント番号と対応付けて、タグメモリ31のタグテーブルに記憶する。また、データ書込みを行った当該物理セグメントのデータが“有効”である旨設定する。この新たに設定した仮想セグメントのグループLBAと同一のグループLBAの仮想セグメントがない場合は、新たにデータを書き込んだ物理セグメントに対応する仮想セグメントのLRU番号を“0”に設定するとともに、既存の全仮想セグメントのLRU番号をそれぞれ一つずつインクリメントして、これらをタグメモリに記憶する。
CPU237が物理セグメントに対するデータの書き込みを仮想セグメントが満杯に至るまで実行すると、CPU237はLRU番号が最大値に設定されている仮想セグメント(グループLBAが同一の複数のセグメントがある場合はそれら全部)にLock=1(Queue状態)を設定し、タグメモリ31に記憶する。これにより、以降この仮想セグメントに対しては、上位LBAがその仮想セグメントのそれと同じデータがホストから送出されても、その仮想セグメントの記録根拠となっている物理セグメントにデータを上書きすることはない。即ち、その物理セグメントのデータの保護が図られる。そして、その最大LRU番号の仮想セグメントに設定されているLRU番号をすべてキャンセルし、新たにQueue値“0”を設定し、これをタグメモリ31に記憶する。Queueとは待ち行列、即ち、フラッシュメモリに対する書き込みが待ち行列状態になっていることを意味する。CPU237は、Queue値の設定された順、即ち、Queue値が小さいものから順に、その仮想セグメントの記録根拠となっている物理セグメントに記憶されているデータをNANDフラッシュコントローラ235に対して書き込み指令する。この書き込み指令は、CPU237が、当該仮想セグメント番号に係るタグメモリ31とセクタメモリ32に記録されているデータの状況に基づき、コマンドを発行して実行する。
Queue値の設定は上述した通りであるが、前記Queue-Pointer値を利用して、物理セグメントに対するデータの書き込みが仮想セグメントの最終アドレスに至らない段階で、Queue値を複数設定し、追い出し処理を実行してもよい。例えば、システムに電源投入後、キャッシュメモリ22に対するデータの書き込みが予め定めたセグメント数(閾値)を超えたとき、その時点で最大のLRU番号が設定されている仮想セグメントにQueue値“0”を設定してQueue値“0”を構成する仮想セグメントの物理セグメント群からデータの追い出しを実行する。そして、Queue値“0”の仮想セグメントのデータがフラッシュメモリ21に書き込み完了する直前に、新たなQueue値“1”を該当する仮想セグメントに設定する(このタイムインターバルは実験値等で経験的に求めればよい)。これを繰り返すことにより、データ転送状態のQueueが常時存在し、転送待ちのQueueを、実質的に、常時一つにすることができる。言い換えれば、前記一のQueueを構成するセグメントのデータがフラッシュメモリに転送完了した段階で、次の転送待ちであったQueueを構成するセグメントのデータをフラッシュメモリに転送開始でき、フラッシュメモリへのデータ転送の無駄な待ち時間をなくすことができる。また、データ転送待ちのQueue(物理セグメント)を最小限にすることができる。
1.システムの電源投入後、先頭のセグメントから順次データを書き込む。
2.フラッシュメモリの書き込み対象ブロックが同一であるセグメントデータを同一
LRUグループとして管理する。
3.データの上書きが可能な場合は優先してこれを実行する。
4.データの上書きができない場合は、空きセグメントにデータを記憶する。
5.データの追い出しは、LRU番号の最も大きいセグメントから順にQueue値を設定し、これに基づきデータの追い出しを実行する。フラッシュメモリへのデータの転送は、タグメモリとセクタマップに記録された情報に基づいて行う。
6.追い出しによって作られた空きセグメントに新たなデータの書き込みを実行する。
7.以上のルーチンを、ホストからのデータ書き込み指令が終了し、キャッシュメモリがすべて空きセグメントになるまで実行する(ホストからのデータ書き込み指令が途絶えると、キャッシュメモリ22に残っているデータは、CPU237が自動的にフラッシュメモリ21側に転送し書き込みが実行される)。
2 SSD
21 NAND型フラッシュメモリ
22 キャッシュメモリ
23 メインコントローラ
31 タグメモリ
32 セクタメモリ
30 レジスタ
33 タグメモリ検索/更新回路
34 セクタメモリ検索/更新回路
231 ATAインターフェース制御部
232 バス
234 SDRAMコントローラ
235 NANDフラッシュコントローラ
236 キャッシュマネージャ
237 CPU
Claims (4)
- ホストからNAND型フラッシュメモリに書き込み指令されたデータを一旦保持するためのキャシュメモリを備えたソリッドステートドライブであって、
キャッシュメモリはNAND型フラッシュメモリの1ページの2のm乗倍(mは0または正の整数)の大きさの物理セグメントの集合体で構成されるものであり、
物理セグメント毎に、当該物理セグメントに書き込まれたデータの上位LBA及びグループLBAとLRU番号とを対応付けて記憶するタグメモリを備え、
ホストからの書き込み指令に係る上位LBAがタグメモリに記憶されておらず、かつ、キャッシュメモリに空の物理セグメントがある場合には、
1)空の物理セグメントにデータの書き込みを実行し、
2−1)書き込み指令に係るグループLBAがタグメモリに記憶されていない場合には
上記1)にて新たにデータを書き込んだ物理セグメントに対応するLRU番号を“0”
に設定するとともに、既存の全ての物理セグメントに対応するLRU番号をそれぞれ一つずつインクリメントして、タグメモリに記憶し、
2−2)書き込み指令に係るグループLBAがタグメモリに記憶されている場合には、書き込み指令に係るグループLBAと同一のグループLBAに対応する既存の物理セグメントに対応するLRU番号と、上記1)にて新たにデータを書き込んだ物理セグメントに対応するLRU番号とをともに“0”に設定するとともに、書き込み指令に係るグループLBAと同一のグループLBAに対応する既存の物理セグメントに設定されていたLRU番号よりも小さいLRU番号に対応していた物理セグメントがあれば、その物理セグメントに対応するLRU番号を一つインクリメントして、タグメモリに記憶する、手段を備えたことを特徴とする、ソリッドステートドライブ。
- その時点で最大のLRU番号に対応する全ての物理セグメントに対して、対応するLRU番号をキャンセルし、LRU番号をキャンセルした全ての物理セグメントのデータをNAND型フラッシュメモリに転送する動作を繰り返し実行する手段をさらに備えたことを特徴とする請求項1に記載のソリッドステートドライブ。
- ホストからNAND型フラッシュメモリに書き込み指令されたデータを一旦保持する、NAND型フラッシュメモリの1ページの2のm乗倍(mは0または正の整数)の大きさの物理セグメントの集合体で構成されてなるキャッシュメモリと、物理セグメント毎に当該物理セグメントに書き込まれたデータの上位LBA及びグループLBAとLRU番号とを対応付けて記憶するタグメモリ、とを備えたソリッドステートドライブにおける、NAND型フラッシュメモリに対するデータ書き込み方法であって、
ホストからの書き込み指令に係る上位LBAがタグメモリに記憶されておらず、かつ、キャッシュメモリに空の物理セグメントがある場合には、
1)空の物理セグメントにデータの書き込みを実行し、
2−1)書き込み指令に係るグループLBAがタグメモリに記憶されていない場合には
上記1)にて新たにデータを書き込んだ物理セグメントに対応するLRU番号を“0”
に設定するとともに、既存の全ての物理セグメントに対応するLRU番号をそれぞれ
一つずつインクリメントして、タグメモリに記憶し、
2−2)書き込み指令に係るグループLBAがタグメモリに記憶されている場合には、書き込み指令に係るグループLBAと同一のグループLBAに対応する既存の物理セグメントに対応するLRU番号と、上記1)にて新たにデータを書き込んだ物理セグメントに対応するLRU番号とをともに“0”に設定するとともに、書き込み指令に係るグループLBAと同一のグループLBAに対応する既存の物理セグメントに設定されていたLRU番号よりも小さいLRU番号に対応していた物理セグメントがあれば、その物理セグメントに対応するLRU番号を一つインクリメントして、タグメモリに記憶する、ことを特徴とする、データ書き込み方法。
- その時点で最大のLRU番号に対応する全ての物理セグメントに対して、対応するLRU番号をキャンセルし、LRU番号をキャンセルした全ての物理セグメントのデータをNAND型フラッシュメモリに転送する動作を繰り返し実行する、ことを特徴とする、請求項3に記載のデータ書き込み方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008037137A JP4315461B2 (ja) | 2007-10-30 | 2008-02-19 | ソリッドステートドライブ及びデータ書き込み方法 |
US12/261,133 US8209465B2 (en) | 2007-10-30 | 2008-10-30 | Data writing method |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007281471 | 2007-10-30 | ||
JP2008037137A JP4315461B2 (ja) | 2007-10-30 | 2008-02-19 | ソリッドステートドライブ及びデータ書き込み方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009134682A JP2009134682A (ja) | 2009-06-18 |
JP4315461B2 true JP4315461B2 (ja) | 2009-08-19 |
Family
ID=39847030
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008037137A Active JP4315461B2 (ja) | 2007-10-30 | 2008-02-19 | ソリッドステートドライブ及びデータ書き込み方法 |
Country Status (4)
Country | Link |
---|---|
EP (1) | EP2056203B1 (ja) |
JP (1) | JP4315461B2 (ja) |
AT (1) | ATE490505T1 (ja) |
DE (1) | DE602008003733D1 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5330428B2 (ja) | 2011-02-21 | 2013-10-30 | 株式会社東芝 | データ記憶装置及び誤り検出訂正方法 |
WO2014047159A1 (en) * | 2012-09-21 | 2014-03-27 | Violin Memory Inc. | Write cache sorting |
JP6089844B2 (ja) * | 2013-03-22 | 2017-03-08 | 富士通株式会社 | 制御装置,ストレージ装置,及び制御プログラム |
JP6467636B2 (ja) | 2014-08-28 | 2019-02-13 | パナソニックIpマネジメント株式会社 | メモリカード |
JP7153435B2 (ja) | 2017-10-12 | 2022-10-14 | ラピスセミコンダクタ株式会社 | 不揮発性メモリのデータ書換方法及び半導体装置 |
FR3103620B1 (fr) * | 2019-11-21 | 2021-11-26 | St Microelectronics Rousset | Procédé d’écriture dans une mémoire volatile et circuit intégré correspondant |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3495337B2 (ja) | 1991-12-19 | 2004-02-09 | 株式会社東芝 | メモリベリファイ回路 |
JP2000349853A (ja) | 1999-06-01 | 2000-12-15 | Victor Co Of Japan Ltd | データ伝送方法 |
US20050015557A1 (en) * | 2002-12-27 | 2005-01-20 | Chih-Hung Wang | Nonvolatile memory unit with specific cache |
US8041878B2 (en) * | 2003-03-19 | 2011-10-18 | Samsung Electronics Co., Ltd. | Flash file system |
JP2006323739A (ja) | 2005-05-20 | 2006-11-30 | Renesas Technology Corp | メモリモジュール、メモリシステム、及び情報機器 |
JP4418439B2 (ja) * | 2006-03-07 | 2010-02-17 | パナソニック株式会社 | 不揮発性記憶装置およびそのデータ書込み方法 |
-
2008
- 2008-02-19 JP JP2008037137A patent/JP4315461B2/ja active Active
- 2008-05-09 AT AT08008767T patent/ATE490505T1/de not_active IP Right Cessation
- 2008-05-09 DE DE602008003733T patent/DE602008003733D1/de active Active
- 2008-05-09 EP EP08008767A patent/EP2056203B1/en not_active Not-in-force
Also Published As
Publication number | Publication date |
---|---|
EP2056203B1 (en) | 2010-12-01 |
ATE490505T1 (de) | 2010-12-15 |
DE602008003733D1 (de) | 2011-01-13 |
JP2009134682A (ja) | 2009-06-18 |
EP2056203A1 (en) | 2009-05-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8209465B2 (en) | Data writing method | |
US10496334B2 (en) | Solid state drive using two-level indirection architecture | |
US8041878B2 (en) | Flash file system | |
US8316176B1 (en) | Non-volatile semiconductor memory segregating sequential data during garbage collection to reduce write amplification | |
JP3977370B2 (ja) | フラッシュメモリのアドレスマッピング方法、マッピング情報管理方法及びこれらの方法を用いたフラッシュメモリ | |
US5524230A (en) | External information storage system with a semiconductor memory | |
JP4315461B2 (ja) | ソリッドステートドライブ及びデータ書き込み方法 | |
US20190114272A1 (en) | Methods and apparatus for variable size logical page management based on hot and cold data | |
US6779045B2 (en) | System and apparatus for increasing the number of operations per transmission for a media management system | |
JP5762930B2 (ja) | 情報処理装置および半導体記憶装置 | |
US20110099323A1 (en) | Non-volatile semiconductor memory segregating sequential, random, and system data to reduce garbage collection for page based mapping | |
JP5959958B2 (ja) | 記憶装置及び記憶装置におけるデータ消去方法 | |
US20120290769A1 (en) | Flash memory device, memory control device, memory control method, and storage system | |
JP5137413B2 (ja) | 半導体記憶装置 | |
JP2014010498A5 (ja) | ||
JP4745465B1 (ja) | 半導体記憶装置及び半導体記憶装置の制御方法 | |
US20100318726A1 (en) | Memory system and memory system managing method | |
JP5874525B2 (ja) | 制御装置、記憶装置、記憶制御方法 | |
US7278001B2 (en) | Memory card, semiconductor device, and method of controlling semiconductor memory | |
TW202042065A (zh) | 資料儲存裝置及邏輯至物理位址映射表之載入方法 | |
JP4242245B2 (ja) | フラッシュrom制御装置 | |
US10025706B2 (en) | Control device, storage device, and storage control method | |
JPWO2007105688A1 (ja) | メモリコントローラ、不揮発性記憶装置、及び不揮発性記憶システム | |
JP6817242B2 (ja) | ディスクアレイ装置、ディスクアレイ装置の制御方法、及びディスクアレイ装置の制御プログラム | |
JP2005115562A (ja) | フラッシュrom制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090414 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090417 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090428 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090428 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090513 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090518 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4315461 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120529 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120529 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120529 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120529 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130529 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |