JP6467636B2 - メモリカード - Google Patents
メモリカード Download PDFInfo
- Publication number
- JP6467636B2 JP6467636B2 JP2015163388A JP2015163388A JP6467636B2 JP 6467636 B2 JP6467636 B2 JP 6467636B2 JP 2015163388 A JP2015163388 A JP 2015163388A JP 2015163388 A JP2015163388 A JP 2015163388A JP 6467636 B2 JP6467636 B2 JP 6467636B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory
- transfer
- nonvolatile memory
- memory card
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/061—Improving I/O performance
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
- G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2206/00—Indexing scheme related to dedicated interfaces for computers
- G06F2206/10—Indexing scheme related to storage interfaces for computers, indexing schema related to group G06F3/06
- G06F2206/1014—One time programmable [OTP] memory, e.g. PROM, WORM
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Bus Control (AREA)
- Memory System (AREA)
Description
以下、図1〜6を用いて、本実施の形態を説明する。
図1は、本実施の形態におけるメモリカードシステムの構成を示すブロック図である。
以下、本実施の形態のホストシステム101におけるDMAC2の動作を例に挙げて、DMA転送方式の概要について説明する。
ホストシステム101のメインメモリ3に配置されている転送データは、図3Aの様に必ずしも連続領域に配置されているとは限らない。メインメモリ3の不連続に配置されているデータを転送する場合、各データ(Data200〜Data202)毎にCPU1がDMAC2を制御すると、非データ転送区間が生じるため、転送速度が低下する。非データ転送区間とは、転送元アドレス、転送先アドレスといったレジスタ設定や、割り込み処理等のために使用される区間である。これを改善するため、CPU1が、スキャッタ・ギャザー(Scatter/Gather)テーブル(以下SG Table)と呼ばれる転送データに関するパラメータが記載されたリストを生成し、DMAC2が、SG Tableに従いDMA転送を行う。これにより、連続転送を行う事が可能になるため、転送速度の低下を防ぐ事が可能である。
・転送元データが配置されているメモリの先頭アドレス(SourceAddress)
・転送先のメモリの先頭アドレス(DestinationAddress)
・転送サイズ(TransferSize)
・次のSG Tableが配置されているメモリの先頭アドレス(NextTableAddress)
・SG Tableの終端情報(EndOfTable)
ホストシステム101におけるDMAC2が、SG Tableを用いてメインメモリ3に分散配置されている複数のデータをメモリカード102の内部メモリ8へ転送する様子について、図3A、図3B、図4を用いて説明する。
図5は、従来のデータ転送方法を説明するための模式図である。具体的には、メモリカード102の内部メモリ8から不揮発メモリ11へデータを転送する書き込み動作を説明するための模式図である。
図6は、本実施の形態におけるデータ転送方法を説明するための模式図である。具体的には、メモリカード102において内部メモリ8から不揮発メモリ11へデータを転送する書き込み動作を説明するための模式図である。また、メモリカード102において不揮発メモリ11から内部メモリ8へデータを転送する読み出し動作を説明するための模式図でもある。
まず、内部メモリ8から不揮発メモリ11へデータを転送する書き込み動作を説明する。
次に、不揮発メモリ11から内部メモリ8へデータを転送する読み出し動作を説明する。
以上のように、本実施の形態におけるメモリカード102は、不揮発メモリ11と、内部メモリ8と、バス変換部9と、第2メディアコントローラ10とを備える。内部メモリ8は、ホストシステム101から転送されるデータを、不揮発メモリ11の最小転送単位のN倍を単位とする2個のセグメントに分割して記録する。バス変換部9は、内部メモリ8に記録された2個のセグメントそれぞれから不揮発メモリ11の最小転送単位の1/2のデータを2つのポートを用いて並列に出力する。第2メディアコントローラ10は、2つのポートから入力されるそれぞれの不揮発メモリ11の最小転送単位の1/2のデータを1つのポートから出力して不揮発メモリ11に記録する。そして、第2メディアコントローラ10を用いて、異なるセグメントに属する最小転送単位の1/2のデータを2つまとめて1つの最小転送単位のデータとして不揮発メモリ11に記録する。このように不揮発メモリ11の記録方法を工夫することにより、バス変換部9の転送単位を大きくすることができ、転送性能が向上する。
以上のように、本出願において開示する技術の例示として、本実施の形態を説明した。しかしながら、本開示における技術は、これに限定されず、変更、置き換え、付加、省略などを行った実施の形態にも適用できる。
9 バス変換部
10 メディアコントローラ(第2メディアコントローラ)
11 不揮発メモリ
101 ホスト(ホストシステム)
102 メモリカード
Claims (4)
- 書き換え可能な不揮発メモリと、
ホストから転送されるデータを、前記不揮発メモリの最小転送単位のN(Nは自然数)倍を単位とするM(Mは2以上の整数)個のセグメントに分割して記録する内部メモリと、
前記内部メモリに記録された前記M個のセグメントそれぞれから、前記最小転送単位の1/Mのデータを並列に出力するバス変換部と、
前記バス変換部から並列に入力されるそれぞれの異なるセグメントに属する前記1/Mのデータをまとめて1つの最小転送単位のデータとして前記不揮発メモリに記録するメディアコントローラと
を備える、メモリカード。 - 前記不揮発メモリから読み出された前記最小転送単位のデータは、前記メディアコントローラにて1/Mに分割されて前記バス変換部に並列に入力され、
前記内部メモリの前記セグメントにそれぞれ格納される、請求項1記載のメモリカード。 - 前記最小転送単位はセクタ単位である、請求項1に記載のメモリカード。
- 前記不揮発メモリはフラッシュメモリである、請求項1記載のメモリカード。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015163388A JP6467636B2 (ja) | 2014-08-28 | 2015-08-21 | メモリカード |
US14/838,349 US9864522B2 (en) | 2014-08-28 | 2015-08-27 | Memory card |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014173670 | 2014-08-28 | ||
JP2014173670 | 2014-08-28 | ||
JP2015163388A JP6467636B2 (ja) | 2014-08-28 | 2015-08-21 | メモリカード |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016051472A JP2016051472A (ja) | 2016-04-11 |
JP6467636B2 true JP6467636B2 (ja) | 2019-02-13 |
Family
ID=55402510
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015163388A Active JP6467636B2 (ja) | 2014-08-28 | 2015-08-21 | メモリカード |
Country Status (2)
Country | Link |
---|---|
US (1) | US9864522B2 (ja) |
JP (1) | JP6467636B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017158939A1 (ja) | 2016-03-15 | 2017-09-21 | 日産自動車株式会社 | 燃料電池システム及びその制御装置、並びに燃料電池システムの制御方法 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63192150A (ja) | 1987-02-04 | 1988-08-09 | Nec Corp | デ−タ転送緩衝装置 |
JP3594626B2 (ja) | 1993-03-04 | 2004-12-02 | 株式会社ルネサステクノロジ | 不揮発性メモリ装置 |
JPH06266596A (ja) * | 1993-03-11 | 1994-09-22 | Hitachi Ltd | フラッシュメモリファイル記憶装置および情報処理装置 |
JP2000276402A (ja) | 1999-03-24 | 2000-10-06 | Kokusai Electric Co Ltd | フラッシュメモリ駆動方法及びフラッシュメモリ装置 |
JP4082913B2 (ja) | 2002-02-07 | 2008-04-30 | 株式会社ルネサステクノロジ | メモリシステム |
JP2008310459A (ja) | 2007-06-13 | 2008-12-25 | Panasonic Corp | 不揮発性記憶装置 |
JP4315461B2 (ja) | 2007-10-30 | 2009-08-19 | 株式会社ハギワラシスコム | ソリッドステートドライブ及びデータ書き込み方法 |
US8209465B2 (en) | 2007-10-30 | 2012-06-26 | Hagiwara Sys-Com Co., Ltd. | Data writing method |
JP4447636B2 (ja) | 2007-12-21 | 2010-04-07 | ソリッド ステート ストレージ ソリューションズ エルエルシー | メモリシステム |
US7941591B2 (en) * | 2008-07-28 | 2011-05-10 | CacheIQ, Inc. | Flash DIMM in a standalone cache appliance system and methodology |
JP2010108385A (ja) * | 2008-10-31 | 2010-05-13 | Hitachi Ulsi Systems Co Ltd | 記憶装置 |
US8296517B2 (en) * | 2009-08-19 | 2012-10-23 | Oracle International Corporation | Database operation-aware striping technique |
JP5543274B2 (ja) | 2010-05-26 | 2014-07-09 | 日立オートモティブシステムズ株式会社 | 自動車用電子制御装置及び自動車用電子制御装置におけるデータ書き込み方法 |
-
2015
- 2015-08-21 JP JP2015163388A patent/JP6467636B2/ja active Active
- 2015-08-27 US US14/838,349 patent/US9864522B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016051472A (ja) | 2016-04-11 |
US20160062653A1 (en) | 2016-03-03 |
US9864522B2 (en) | 2018-01-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9043541B2 (en) | Storage control device, storage device, and control method for controlling storage control device | |
US8458377B2 (en) | DMA engine capable of concurrent data manipulation | |
JP2000067574A (ja) | 半導体記憶装置 | |
WO2005091812A2 (en) | Pvdm (packet voice data module) generic bus protocol | |
JP2008502084A (ja) | 一体化したdmaエンジンを用いて、高性能に揮発性ディスクドライブメモリへのアクセスを行うための装置および方法 | |
US8145858B2 (en) | Interleave control device, interleave control method, and memory system | |
US9324388B2 (en) | Allocating memory address space between DIMMs using memory controllers | |
WO2015145932A1 (ja) | 不揮発性メモリ装置 | |
US20160266827A1 (en) | Memory controller, memory device, data transfer system, data transfer method, and computer program product | |
TWI520152B (zh) | 資料儲存裝置與快閃記憶體控制方法 | |
US10216634B2 (en) | Cache directory processing method for multi-core processor system, and directory controller | |
WO2015024491A2 (en) | Enhanced data transfer in multi-cpu systems | |
JP6467636B2 (ja) | メモリカード | |
US20120278538A1 (en) | Data storage apparatus, memory control device, and method for controlling flash memories | |
JP2016045899A (ja) | データ転送制御装置 | |
US9146693B2 (en) | Storage control device, storage system, and storage control method | |
TWI514141B (zh) | 記憶體位址管理方法、記憶體控制器與記憶體儲存裝置 | |
TWI688864B (zh) | 儲存設備及儲存方法 | |
TW201710898A (zh) | 內部資料搬移方法以及使用該方法的裝置 | |
JP2007079715A (ja) | データ転送方法、プログラムおよび装置 | |
JP2023137515A (ja) | 半導体記憶装置 | |
JPS6232494B2 (ja) | ||
US20180336147A1 (en) | Application processor including command controller and integrated circuit including the same | |
TWI774277B (zh) | 主機命令的執行方法及裝置 | |
JP2009282836A (ja) | メモリカード及びメモリカードドライブ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20160523 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180306 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180914 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181016 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181204 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181217 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6467636 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |