JP6467636B2 - メモリカード - Google Patents

Description

本開示は、不揮発メモリのセクタに記録されるデータの転送を並列化して行うメモリカードに関する。

特許文献１には、バッファメモリを備えるフラッシュメモリカードが開示されている。詳細には、フラッシュメモリカードに接続するホスト装置の動作速度に比べてフラッシュメモリの動作速度、特に書き込み若しくは書き換え動作速度が遅いため、その動作速度の違いをバッファメモリで吸収することが開示されている。

特開２００３−２３３５２９号公報

ところで、不揮発メモリへ記録されるデータの転送を並列化するにあたり、従来の不揮発メモリの最小転送単位をセグメントとして転送する方法が考えられる。しかしながら、この方法では頻繁に非データ転送区間が発生するため転送レートが劣化する。

本開示は、不揮発メモリの最小転送単位を複数まとめてセグメントとすることにより非データ転送区間を削減し、性能向上を実現するメモリカードを提供する。

本開示におけるメモリカードは、不揮発メモリと、内部メモリと、バス変換部と、メディアコントローラとを備える。不揮発メモリは、書き換え可能である。内部メモリは、ホストから転送されるデータを、不揮発メモリの最小転送単位のＮ（Ｎは自然数）倍を単位とするＭ（Ｍは２以上の整数）個のセグメントに分割して記録する。バス変換部は、内部メモリに記録されたＭ個のセグメントそれぞれから、最小転送単位の１／Ｍのデータを並列に出力する。メディアコントローラは、バス変換部から並列に入力されるそれぞれの異なるセグメントに属する１／Ｍのデータをまとめて１つの最小転送単位のデータとして不揮発メモリに記録する。

本開示におけるメモリカードは、不揮発メモリのセクタに記録されるデータの転送を並列化することにより、性能向上を実現している。

本実施の形態におけるメモリカードシステムの構成を示すブロック図 図１のメモリカードシステムの構成に至る経緯を説明するためのブロック図 本実施の形態におけるメインメモリのデータの配置を示す模式図 本実施の形態における内部メモリのデータの配置を示す模式図 本実施の形態におけるＤＭＡ転送方式を説明するためのＳＧ Ｔａｂｌｅの一例を示す図 従来のデータ転送方法を説明するための模式図 本実施の形態におけるデータ転送方法を説明するための模式図

以下、適宜図面を参照しながら、本実施の形態を詳細に説明する。但し、必要以上に詳細な説明は省略する場合がある。例えば、既によく知られた事項の詳細な説明や、実質的に同一の構成に対する重複した説明を省略する場合がある。これは、以下の説明が不必要に冗長になるのを避け、当業者の理解を容易にするためである。

なお、添付図面および以下の説明は、当業者が本開示を十分に理解するために、提供されるのであって、これらにより請求の範囲に記載の主題を限定することは意図されていない。

（本実施の形態）
以下、図１〜６を用いて、本実施の形態を説明する。

［１−１．構成］
図１は、本実施の形態におけるメモリカードシステムの構成を示すブロック図である。

メモリカードシステム１００は、ホストシステム１０１とメモリカード１０２とを含む。ホストシステム１０１は、ＣＰＵ１と、ＣＰＵ１によって制御されるＤＭＡＣ（ＤＭＡ Ｃｏｎｔｒｏｌｌｅｒ）２と、メインメモリ３と、ＣＰＵ１とＤＭＡＣ２とメインメモリ３とを接続するホスト共通バス４とを備える。

メモリカード１０２は、ＣＰＵ５と、ブリッジ６と、内部メモリ８と、バス変換部９と、第２メディアコントローラ１０と、不揮発メモリ１１（具体的にはＥｍｂｅｄｄｅｄＳＤ、以下ｅＳＤ）とを備える。ブリッジ６は、ホスト共通バス４とメモリカード共通バス７とのプロトコル変換を行う。第２メディアコントローラ１０は、不揮発メモリ１１への書き込みおよび読み出しの制御を行う。

バス変換部９は、ＣＰＵ５によって制御されるものであって、内部メモリ８と第２メディアコントローラ１０との間でデータを並列に転送する。そのために、バス変換部９は、ＤＭＡＣ１２ａ，１２ｂと、バッファメモリ１３ａ，１３ｂと、第１メディアコントローラ１４ａ，１４ｂとをそれぞれ２系統備える。

また、バス変換部９は、メモリカード共通バス７と、第１メディアコントローラ１４ａ，１４ｂおよび第２メディアコントローラ１０間のバスとのプロトコル変換を行う。メモリカード共通バス７の具体例としては、ＡＨＢバスが挙げられる。第１メディアコントローラ１４ａ，１４ｂおよび第２メディアコントローラ１０間のバスの具体例としては、ＨｉｇｈＳｐｅｅｄ転送モードに対応したｅＳＤ Ｉ／Ｆバスが挙げられる。

ここで、図２を用いて、図１のメモリカードシステムの構成に至る経緯について説明する。図２のメモリカードシステムは、図１のメモリカードシステムにおけるメモリカード１０２の部分がメモリカード１０３に置換された構成である。

まず、従来の不揮発メモリ１５ａ，１５ｂは、小容量で、書き込みおよび書き換え動作速度も遅い。そのため、バス変換部９を用いて不揮発メモリ１５ａ，１５ｂに記録されるデータの転送を並列化し、第１メディアコントローラ１４ａ，１４ｂから並列化されたデータを、それぞれの不揮発メモリ１５ａ，１５ｂに転送していた。これにより大容量化と高速化の両方を実現していた。

ところが近年、不揮発メモリは大容量化が進み、書き込みおよび書き換え動作速度も高速化し、更に新たなＩ／Ｆ仕様（具体的にはＵＨＳ−Ｉ／ＵＨＳ−ＩＩ：ＵｌｔｒａＨｉｇｈＳｐｅｅｄ１／ＵｌｔｒａＨｉｇｈＳｐｅｅｄ２）が策定された。しかしながら、これに対応した最適なシステムを全て新規で開発するには膨大な費用と工数を必要とする。そこで、既存のレガシーデバイス、つまりバス変換部９を用いて、大容量化・高速化された不揮発メモリ１１へ記録されるデータの転送を並列化する構成を維持したまま、不揮発メモリ１１のＩ／Ｆ部のみを新規開発することした。これにより、開発費用と工数を大幅に削減し、速やかに市場へ新たな不揮発メモリ１１に対応した製品を投入する事が可能になった。

以上のように本実施の形態では、レガシーデバイスであるバス変換部９を用いる構成を前提としている。

図１において、メインメモリ３と内部メモリ８間、および、内部メモリ８とバッファメモリ１３ａ，１３ｂ間のデータ転送を行う際、ＤＭＡ（Ｄｉｒｅｃｔ Ｍｅｍｏｒｙ Ａｃｃｅｓｓ）と呼ばれるデータ転送方式が用いられる。ＤＭＡは、ＣＰＵを介さずにメモリ間またはＩ／Ｏデバイス間で直接データ転送を行う方式である。

ＤＭＡ転送方式の制御を行う回路がＤＭＡＣである。図１において、ホストシステム１０１のＤＭＡＣ２は、ホストシステム１０１のメインメモリ３とメモリカード１０２の内部メモリ８間のデータ転送制御を行う。また、メモリカード１０２のバス変換部９のＤＭＡＣ１２ａ，１２ｂは、メモリカード１０２の内部メモリ８とバス変換部９のバッファメモリ１３ａ，１３ｂ間のデータ転送制御を行う。

［１−２．動作］
以下、本実施の形態のホストシステム１０１におけるＤＭＡＣ２の動作を例に挙げて、ＤＭＡ転送方式の概要について説明する。

［１−２−１．ＤＭＡ転送の概要］
ホストシステム１０１のメインメモリ３に配置されている転送データは、図３Ａの様に必ずしも連続領域に配置されているとは限らない。メインメモリ３の不連続に配置されているデータを転送する場合、各データ（Ｄａｔａ２００〜Ｄａｔａ２０２）毎にＣＰＵ１がＤＭＡＣ２を制御すると、非データ転送区間が生じるため、転送速度が低下する。非データ転送区間とは、転送元アドレス、転送先アドレスといったレジスタ設定や、割り込み処理等のために使用される区間である。これを改善するため、ＣＰＵ１が、スキャッタ・ギャザー（Ｓｃａｔｔｅｒ／Ｇａｔｈｅｒ）テーブル（以下ＳＧ Ｔａｂｌｅ）と呼ばれる転送データに関するパラメータが記載されたリストを生成し、ＤＭＡＣ２が、ＳＧ Ｔａｂｌｅに従いＤＭＡ転送を行う。これにより、連続転送を行う事が可能になるため、転送速度の低下を防ぐ事が可能である。

下記にＳＧ Ｔａｂｌｅで用いられる代表的なパラメータセットを示す。複数のデータを転送する際は、下記パラメータセットを転送データの個数分作成しリスト化を行う。
・転送元データが配置されているメモリの先頭アドレス（ＳｏｕｒｃｅＡｄｄｒｅｓｓ）
・転送先のメモリの先頭アドレス（ＤｅｓｔｉｎａｔｉｏｎＡｄｄｒｅｓｓ）
・転送サイズ（ＴｒａｎｓｆｅｒＳｉｚｅ）
・次のＳＧ Ｔａｂｌｅが配置されているメモリの先頭アドレス（ＮｅｘｔＴａｂｌｅＡｄｄｒｅｓｓ）
・ＳＧ Ｔａｂｌｅの終端情報（ＥｎｄＯｆＴａｂｌｅ）
ホストシステム１０１におけるＤＭＡＣ２が、ＳＧ Ｔａｂｌｅを用いてメインメモリ３に分散配置されている複数のデータをメモリカード１０２の内部メモリ８へ転送する様子について、図３Ａ、図３Ｂ、図４を用いて説明する。

図３Ａはメインメモリ３のデータ配置図であり、アドレスＸ０からＮ０Ｂｙｔｅ配置されているＤａｔａ２００、アドレスＸ１からＮ１Ｂｙｔｅ配置されているＤａｔａ２０１、アドレスＸ２からＮ２Ｂｙｔｅ配置されているＤａｔａ２０２の３種類のデータが存在する。それらデータを、図３Ｂに示す内部メモリ８のアドレスＶからの連続領域に転送する。生成するＳＧ Ｔａｂｌｅは、１つあたりのサイズをＰＢｙｔｅ固定サイズとし、図３Ａのメインメモリ３のアドレスＹから配置する。なお、今回、ＳＧ Ｔａｂｌｅの１つあたりのサイズを固定としたため、図４における次のＳＧ Ｔａｂｌｅの先頭アドレスを示すＮｅｘｔＴａｂｌｅＡｄｄｒｅｓｓのパラメータは、自動的に決まる。したがって、ＮｅｘｔＴａｂｌｅＡｄｄｒｅｓｓのパラメータを省略する事も可能である。

ＣＰＵ１は、図４に示す３つのＳＧ Ｔａｂｌｅ０〜２を生成し、ＤＭＡＣ２にＳＧ Ｔａｂｌｅの先頭アドレスＹを設定して起動する。ＤＭＡＣ２は、最初のＳＧ Ｔａｂｌｅ０を読み込み、メインメモリ３のアドレスＸ０からＮ０Ｂｙｔｅ分を、ブリッジ６を経由してメモリカード１０２の内部メモリ８のアドレスＶに転送する。転送完了後、ＤＭＡＣ２は、ＳＧ Ｔａｂｌｅ０のパラメータ”ＥＯＴ（ＥｎｄＯｆＴａｂｌｅ）”の評価を行い、”０”であるため、次のＳＧ Ｔａｂｌｅのアドレス（Ｙ＋Ｐ）から次のＳＧ Ｔａｂｌｅ１を読み込む。さらに、ＤＭＡＣ２は、ＳＧ Ｔａｂｌｅ０のときと同様に、メインメモリ３から内部メモリ８へデータの転送を行う。ＤＭＡＣ２は、上記転送をＳＧ Ｔａｂｌｅのパラメータ”ＥＯＴ（ＥｎｄＯｆＴａｂｌｅ）＝１”が設定されているＳＧ Ｔａｂｌｅ２の転送が完了するまで行う。

メインメモリ３から内部メモリ８への転送が完了すると、ＤＭＡＣ２は、ＣＰＵ１へ完了通知を行い、通知を受け取ったＣＰＵ１は、内部メモリ８への転送が完了した事をメモリカード１０２のＣＰＵ５に対して通知する。

通知を受けたＣＰＵ５は、バッファメモリ１３ａ，１３ｂへ転送するためのＳＧ Ｔａｂｌｅをそれぞれ生成後、ＤＭＡＣ１２ａ，１２ｂを起動する。そして、ＤＭＡＣ１２ａ，１２ｂが、ＤＭＡＣ２と同様に、データの転送を実施する。

従来の不揮発メモリの最小転送単位をセグメントとして転送する方法では、頻繁に非データ転送区間が発生するため、転送レートが劣化する。この問題を解決するのが本実施の形態のデータ転送方法である。以下に、従来のデータ転送方法と本実施の形態のデータ転送方法について説明する。

［１−２−２．従来のデータ転送方法］
図５は、従来のデータ転送方法を説明するための模式図である。具体的には、メモリカード１０２の内部メモリ８から不揮発メモリ１１へデータを転送する書き込み動作を説明するための模式図である。

ＣＰＵ１からの通知を受けたＣＰＵ５は、ＤＭＡＣ１２ａ，１２ｂに対してＳＧ Ｔａｂｌｅを生成する。

不揮発メモリ１１の最小転送単位（セクタ）を５１２Ｂｙｔｅとした場合、ＣＰＵ５は、２５６Ｂｙｔｅ単位で内部メモリ８からアドレスを切り替えて読み出すように、ＤＭＡＣ１２ａ，１２ｂに設定されるＳＧ Ｔａｂｌｅを生成していた。つまり、ＤＭＡＣ１２ａに設定されるＳＧ Ｔａｂｌｅは、不揮発メモリ１１の最小転送単位の前半２５６Ｂｙｔｅ（Ａ０、Ｂ０、・・・）が内部メモリ８からバッファメモリ１３ａへ転送される様に生成される。また、ＤＭＡＣ１２ｂに設定されるＳＧ Ｔａｂｌｅは、不揮発メモリ１１の最小転送単位の後半２５６Ｂｙｔｅ（Ａ１、Ｂ１、・・・）が内部メモリ８からバッファメモリ１３ｂへ転送される様に生成される。

バス変換部９は、バッファメモリ１３ａ，１３ｂにそれぞれ２５６Ｂｙｔｅ以上データが蓄積されると、第１メディアコントローラ１４ａ，１４ｂから第２メディアコントローラ１０へ出力する。第２メディアコントローラ１０は、それぞれのバッファメモリから送られてくるデータを、不揮発メモリ１１の最小転送単位である５１２Ｂｙｔｅ（Ａ０、Ａ１）にまとめて、不揮発メモリ１１へ記録する。

この時、ＤＭＡＣ１２ａ，１２ｂが転送するデータは、内部メモリ８において２５６Ｂｙｔｅ単位で不連続となることから、非常に多くのＳＧ Ｔａｂｌｅを用意する必要がある。例えば、内部メモリ８にある１ＭＢのデータを転送する場合、ＤＭＡＣ１２ａ，１２ｂに設定されるＳＧ Ｔａｂｌｅは、それぞれ２０４８（１ＭＢ÷２並列÷２５６Ｂｙｔｅ）個も必要となる。即ち、ＤＭＡＣ１２ａ，１２ｂは、２５６Ｂｙｔｅの転送の度にＳＧ Ｔａｂｌｅを読み出し解釈する事になるため、内部メモリ８から不揮発メモリ１１へ転送すべきデータが一時的に停止することになり、転送レートが劣化する。

同様に、従来のデータ転送方法では、不揮発メモリ１１から内部メモリ８へデータを転送する読み出し動作においても、転送すべきデータが一時的に停止することになり、転送レートが劣化する。なぜなら、例えば１０２４セクタ（５１２ＫＢ）のデータを読み出す場合に、やはりＤＭＡＣ１Ｃｈあたり２０４８個のＳＧ Ｔａｂｌｅが必要であり、しかも、２５６Ｂｙｔｅ毎にデータを転送しなければならないからである。

［１−２−３．本実施の形態におけるデータ転送方法］
図６は、本実施の形態におけるデータ転送方法を説明するための模式図である。具体的には、メモリカード１０２において内部メモリ８から不揮発メモリ１１へデータを転送する書き込み動作を説明するための模式図である。また、メモリカード１０２において不揮発メモリ１１から内部メモリ８へデータを転送する読み出し動作を説明するための模式図でもある。

（書き込み動作）
まず、内部メモリ８から不揮発メモリ１１へデータを転送する書き込み動作を説明する。

図６の左端に示すように、ＣＰＵ５は、内部メモリ８をＮセクタ単位のＳｅｇｍｅｎｔ０とＳｅｇｍｅｎｔ１とに分割し、Ｎセクタ単位で内部メモリ８からアドレスを切り替えて読み出すようにＳＧ Ｔａｂｌｅを生成する。つまり、ＣＰＵ５により、ＤＭＡＣ１２ａがＳｅｇｍｅｎｔ０のデータ（Ａ０、Ａ１、・・・）をバッファメモリ１３ａに転送するためのＳＧ Ｔａｂｌｅが生成される。また、ＣＰＵ５により、ＤＭＡＣ１２ｂがＳｅｇｍｅｎｔ１のデータ（Ｃ０、Ｃ１、・・・）をバッファメモリ１３ｂに転送するためのＳＧ Ｔａｂｌｅも生成される。バッファメモリ１３ａ，１３ｂ以降の処理は、従来のデータ転送方法と同様であるため説明を省略する。なお、不揮発メモリ１１へ記録されるセクタ内のデータは（Ａ０、Ｃ０）となり、従来のデータ転送方法で転送した結果と異なる。

ＤＭＡＣ１２ａ，１２ｂがバッファメモリ１３ａ，１３ｂへデータを転送する際、内部メモリ８の各Ｓｅｇｍｅｎｔ内のデータは連続領域に存在する。そのため、従来のデータ転送方法の様に、データ転送途中でＳＧ Ｔａｂｌｅを頻繁に読み出す必要がなく、転送単位を大きく設定する事が可能である。したがって、転送性能が従来のデータ転送方法に比べて向上する。

例えば、従来のデータ転送方法で用いた例と同様、内部メモリ８にある１ＭＢのデータを転送する場合について説明する。この場合、１０２４セクタ（５１２ＫＢ）を１Ｓｅｇｍｅｎｔとする事により、従来のデータ転送方法ではＤＭＡＣ１Ｃｈあたり２０４８個も必要であったＳＧ Ｔａｂｌｅが、本実施の形態におけるデータ転送方法では１個しか必要としない。よって、２５６Ｂｙｔｅ毎に途切れていたデータ転送を、５１２ＫＢをまとめて転送する事が可能となる。

また、従来のデータ転送方法を実現するハードウェアが既にある場合、ハードウェアの構成を変更することなく、ＣＰＵ５の制御ソフトのみの変更によって本実施の形態の高速なデータ転送方法が実現可能である。

（読み出し動作）
次に、不揮発メモリ１１から内部メモリ８へデータを転送する読み出し動作を説明する。

図６の右端に示すように、不揮発メモリ１１には、不揮発メモリ１１の最小転送単位である５１２Ｂｙｔｅ（Ａ０、Ｃ０）を１セクタとして、データが記録されている。

第２メディアコントローラ１０は、不揮発メモリ１１の最小転送単位毎に不揮発メモリ１１からデータを読み出し、読み出したデータそれぞれを１／２に分割して、バス変換部９に並列に出力する。具体的には、５１２Ｂｙｔｅ（Ａ０、Ｃ０）は、不揮発メモリ１１の最小転送単位の前半２５６Ｂｙｔｅ（Ａ０）と、後半２５６Ｂｙｔｅ（Ｃ０）とに２分割される。そして、前半２５６Ｂｙｔｅ（Ａ０）が、バス変換部９の第１メディアコントローラ１４ａに出力され、後半２５６Ｂｙｔｅ（Ｃ０）が、バス変換部９の第１メディアコントローラ１４ｂに出力される。

各第１メディアコントローラ１４ａ，１４ｂは、第２メディアコントローラ１０から送られてくるデータを、各バッファメモリ１３ａ，１３ｂに記録する。

各バッファメモリ１３ａ，１３ｂに１Ｓｅｇｍｅｎｔ分のデータが蓄積されると、ＤＭＡＣ１２ａ，１２ｂが、内部メモリ８へデータを転送する。ＤＭＡＣ１２ａは、Ｓｅｇｍｅｎｔ０のデータ（Ａ０、Ａ１、・・・）を内部メモリ８に転送するためのＳＧ Ｔａｂｌｅを読み出し、そのＳＧ Ｔａｂｌｅに基づきデータを転送する。また、ＤＭＡＣ１２ｂは、Ｓｅｇｍｅｎｔ１のデータ（Ｃ０、Ｃ１、・・・）を内部メモリ８に転送するためのＳＧ Ｔａｂｌｅを読み出し、そのＳＧ Ｔａｂｌｅに基づきデータを転送する。

１０２４セクタ（５１２ＫＢ）を１Ｓｅｇｍｅｎｔとする場合は、データを５１２ＫＢ毎まとめて転送する事が可能となる。この場合、従来のデータ転送方法ではＤＭＡＣ１Ｃｈあたり２０４８個も必要であったＳＧ Ｔａｂｌｅが、１個で済むことになる。また、従来のデータ転送方法では２５６Ｂｙｔｅ毎に途切れていたデータ転送を、５１２ＫＢをまとめて転送する事が可能となる。したがって、高速なデータ転送方法が実現可能である。そして、内部メモリ８には、５１２ＫＢ単位で連続したデータが記録される。

読み出し動作では、不揮発メモリ１１から読み出した不揮発メモリ１１の最小転送単位のデータが、第２メディアコントローラ１０にて１／２に分割されてバス変換部９に並列に入力され、内部メモリ８のセグメントにそれぞれ格納される。 ［１−３．効果等］
以上のように、本実施の形態におけるメモリカード１０２は、不揮発メモリ１１と、内部メモリ８と、バス変換部９と、第２メディアコントローラ１０とを備える。内部メモリ８は、ホストシステム１０１から転送されるデータを、不揮発メモリ１１の最小転送単位のＮ倍を単位とする２個のセグメントに分割して記録する。バス変換部９は、内部メモリ８に記録された２個のセグメントそれぞれから不揮発メモリ１１の最小転送単位の１／２のデータを２つのポートを用いて並列に出力する。第２メディアコントローラ１０は、２つのポートから入力されるそれぞれの不揮発メモリ１１の最小転送単位の１／２のデータを１つのポートから出力して不揮発メモリ１１に記録する。そして、第２メディアコントローラ１０を用いて、異なるセグメントに属する最小転送単位の１／２のデータを２つまとめて１つの最小転送単位のデータとして不揮発メモリ１１に記録する。このように不揮発メモリ１１の記録方法を工夫することにより、バス変換部９の転送単位を大きくすることができ、転送性能が向上する。

（他の実施の形態）
以上のように、本出願において開示する技術の例示として、本実施の形態を説明した。しかしながら、本開示における技術は、これに限定されず、変更、置き換え、付加、省略などを行った実施の形態にも適用できる。

そこで、以下、他の実施の形態を例示する。

本実施の形態ではバス変換部９の一例としてＤＭＡＣがＤＭＡＣ１２ａ，１２ｂの２ｃｈの場合について説明したが、バス変換部９は内部メモリ８と第２メディアコントローラ１０との間のデータ転送を並列化できるものであればよいため、ＤＭＡＣの個数は２ｃｈに限定されない。

また、バス変換部９に内蔵される複数のＤＭＡＣは、メモリカード共通バス７に１対１で接続されている場合について説明したが、例えば、ＰＣＩ ＥｘｐｒｅｓｓのＶＣ（バーチャル・チャンネル）のように、メモリカード共通バス７に接続されるポートは１つだが仮想的に複数のＤＭＡＣが稼動する仕組みを用いてもよい。

また、バス変換部９と第２メディアコントローラ１０との間のＩ／Ｆ仕様には制限がないため、バス変換部９に内蔵されている第１メディアコントローラ１４ａ，１４ｂを省略し、第２メディアコントローラ１０がバッファメモリ１３ａ，１３ｂを直接制御してもよい。

また、メインメモリ３に十分な連続領域を確保可能である場合、ＤＭＡＣ１２ａ，１２ｂが読み込むＳＧ Ｔａｂｌｅは、直接メインメモリ３からバッファメモリ１３ａ，１３ｂへ転送するように生成してもよい。

本開示は、高速なデータ転送が要求されるメモリカードに適用可能である。具体的には、高ビットレートの記録が可能な放送用カメラ、編集機器などに適用可能である。

８ 内部メモリ
９ バス変換部
１０ メディアコントローラ（第２メディアコントローラ）
１１ 不揮発メモリ
１０１ ホスト（ホストシステム）
１０２ メモリカード

Claims (4)

1. 書き換え可能な不揮発メモリと、
   ホストから転送されるデータを、前記不揮発メモリの最小転送単位のＮ（Ｎは自然数）倍を単位とするＭ（Ｍは２以上の整数）個のセグメントに分割して記録する内部メモリと、
   前記内部メモリに記録された前記Ｍ個のセグメントそれぞれから、前記最小転送単位の１／Ｍのデータを並列に出力するバス変換部と、
   前記バス変換部から並列に入力されるそれぞれの異なるセグメントに属する前記１／Ｍのデータをまとめて１つの最小転送単位のデータとして前記不揮発メモリに記録するメディアコントローラと
   を備える、メモリカード。
2. 前記不揮発メモリから読み出された前記最小転送単位のデータは、前記メディアコントローラにて１／Ｍに分割されて前記バス変換部に並列に入力され、
   前記内部メモリの前記セグメントにそれぞれ格納される、請求項１記載のメモリカード。
3. 前記最小転送単位はセクタ単位である、請求項１に記載のメモリカード。
4. 前記不揮発メモリはフラッシュメモリである、請求項１記載のメモリカード。

Images