JPS63192150A - デ−タ転送緩衝装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、外部装置間のデータ転送を制御するデータ転
送緩衝装置に関する。

［従来の技術］ 一般に、入出カプロセッサ（以下、ＩＯＰと略記する。

）と入出力機器（以下、Ｉｌｏと略記する。）との間の
データ転送制御においては、両者のデータバスと、デー
タ転送緩衝装置内のバッファレジスタ及びバッファメモ
リを介して転送速度及びデータ幅の変換が行われる。

そして、このデータ転送緩衝装置内のバッファレジスタ
及びバッファメモリのデータ幅は、１０Ｐ又はＩｌｏの
いずれかのデータ幅と一致するように構成されている。

第２図は従来のデータ転送緩衝装置の構成を示すブロッ
ク図である。図中、１はＩＯＰ、２はデータ転送緩衝装
置、３はＩｌｏを示す。データ転送緩衝装置２は、バッ
ファレジスタ２０゜２１、バッファメモリ２２及び制御
回路２３により構成されている。

このデータ転送緩衝装置２内のレジスタ２０には、ｌ０
ＰＩからの転送要求によりｌ０ＰＩからのデータがデー
タバス４を介して取込まれる。

データが取込まれると、直ちにバッファメモリ２２に対
する使用要求ＲＱａが制御回路２３に伝わる。これを受
付けた制御回路２３は、バッファメモリ２２の準備がで
きていれば、バッファメモリ２２の使用許可Ａにａを出
す。この許可により、バッファレジスタ２０に取込まれ
ていたｌ０ＰＩからのデータがバッファメモリ２２に移
送されて蓄積される。これにより、ｌ０ＰＩからの転送
要求が再度受付可能となる。

一方、ｌ１０３からの転送要求の生起以前に、バッファ
メモリ２２に蓄えられたｌ０ＰＩからのデータに対し、
バッファレジスタ２１からのバッファメモリ２２への使
用要求ＲＱｂが制御回路２３に伝えられる。制御回路２
３はこの要求を受けて、バッファメモリ２２の準備がで
きていれば、バッファメモリ２２の使用許可ＡＫｂを返
す。これにより、バッファメモリ２２に蓄えられたｌ０
ＰＩからのデータはバッファレジスタ２１に移送されて
保持される。しかして、このバッファレジスタ２１は、
ｌ１０３からの転送要求により保持していたデータをデ
ータバス５を介してｌ１０３に送出する。バッファレジ
スタ２１に保持されていたデータが全てｌ１０３に送出
されると、バッファレジスタ２１はバッファメモリ２２
へ再度使用要求ＲＱｂを出し、以下上記の動作を繰返す
。

［解決すべき問題点］ 上述の従来のデータ転送緩衝装置では、バッファレジス
タ及びバッファメモリのデータ幅が１０Ｐ又はＩｌｏの
いずれかのデータ幅と一致するように構成されているの
で、ｌ１０３としてディスク装置などのように高速のデ
ータ転送を行う高負荷のものを使用した場合、このディ
スク装置からの転送要求によりバッファメモリ２２への
オーバヘッドが増大する。このため、バッファメモリ２
２の処理能力で抑えられ、その結果、実効転送速度が低
下するという欠点があった。

［問題点の解決手段］ 上記従来の問題点を解決する本発明は、バッファメモリ
を介して外部装置間のデータ転送を制御するデータ転送
緩衝装置において、一方の外部装置からの転送要求毎に
転送データを受信し、連続したデータ列を新たな構成単
位に変換する手段と、前記新たな構成単位で前記バッフ
ァメモリに書込みを行う手段と、前記バッファメモリに
前記転送データが蓄積されたことを検知し、前記書込み
の際と同じ構成単位で前記転送データを読出して保持す
る手段と、前記バッファメモリから読出した前記転送デ
ータの構成単位を元のデータサイズとは異なる別のデー
タサイズに再変換する手段と、他方の外部装置からの転
送要求を検出する毎に前記再変換されたデータを逐次転
送する手段と、前記両外部装置との間の転送及び変換処
理を同時に平行して行わしめる手段とを設けた構成とな
っている。

［実施例］ 以下、本発明の実施例を図面を参照して説明する。

第１図は本発明の一実施例を示すブロック図である。図
中、データ転送緩衝装置１１は、ブロックバッファレジ
スタ３０，３１、バッファメモリ３２及び制御回路３３
により構成されている。その他、第２図と同一構成部分
は同一符号を付しである。

このデータ転送緩衝装置１１においては、ｌ０ＰＩから
の転送要求によりデータバス４を介して送られてきたｌ
０ＰＩからのデータがブロックバッファレジスタ３０に
取込まれる。このブロックバッファレジスタ３０は、複
数のデータを取込む余裕のあるレジスタであり、連続し
た複数のデータを高速に取込む。このブロックバッファ
レジスタ３０に複数のデータが取込まれて一杯になると
、ｌ０ＰＩ側の転送要求が一時中断すると共に、バッフ
ァメモリ３２に対する使用要求ＲＱａが制御回路３３に
伝わる。使用要求ＲＱａを受けた制御回路３３は、バッ
ファメモリ３２の準備ができていれば、バッファメモリ
３２の使用許可ＡＫａを返す。これにより、ブロックバ
ッファレジスタ３０に格納されていた連続した複数のデ
ータが一度に並列処理でバッファメモリ３２に移送され
て蓄えられる。これにより、中断されていたｌ０ＰＩ側
の転送は再び可能となり、上記の動作を繰返す。

一方、ｌ１０３からの転送要求が生起する以前に、ブロ
ックバッファレジスタ３１からのバッファメモリ３２へ
の使用要求ＲＱｂが制御回路３３に伝えられる。制御回
路３３はバッファメモリ３２の準備ができていれば、バ
ッファメモリ３２の使用許可Ａにｂを返す。これにより
、バッファメモリ３２に蓄えられていたｌ０ＰＩからの
連続した複数のデータは一度に並列処理にてブロックバ
ッファレジスタ３１に移送されて保持される。

しかして、ｌ１０３からの転送要求が生起すると、ブロ
ックバッファレジスタ３１に先取りされていたデータが
一単位毎にｌ１０３へ掃き出される。ブロックバッファ
レジスタ３１に先取り分のデータが残っているときは、
逐次掃き出される。

このとき、データ幅の変換も併せて行われる。ブロック
バッフ７レジスタ３１内のデータが全て掃き出されると
、再びバッファメモリ３２への使用要求ＲＱｂが制御回
路３３に伝えられ、以下上記の転送動作を繰返す。

［発明の効果］ 以上説明したように本発明のデータ転送緩衝装置は、連
続した複数のデータをブロックバッファレジスタに取込
み、その取込んだ複数のデータを一度に並列処理にてバ
ッファメモリに移送し、更に、蓄積されている連続した
複数のデータを一度に取出してブロックバッファレジス
タに格納し、この格納されている連続した複数のデータ
を要求単位に応じて切出して送出するようにしたので、
バッファメモリのオーバヘッドを軽減することができ、
実効転送速度を高速化できるという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例に係るデータ転送緩衝装置の
構成を示すブロック図、第２図は従来のデータ転送緩衝
装置の構成を示すブロック図である。 １　：　ＩＯＰ　（人出カプロセッサ）２：データ転送
緩衝装置 ３：ｌ１０（入出力機器） ３０．３１ニブロツクバツフアレジスタ３２：バッファ
メモリ ３３：制御回路

Claims (1)

【特許請求の範囲】
1. バッファメモリを介して外部装置間のデータ転送を制御
   するデータ転送緩衝装置において、一方の外部装置から
   の転送要求毎に転送データを受信し、連続したデータ列
   を新たな構成単位に変換する手段と、前記新たな構成単
   位で前記バッファメモリに書込みを行う手段と、前記バ
   ッファメモリに前記転送データが蓄積されたことを検知
   し、前記書込みの際と同じ構成単位で前記転送データを
   読出して保持する手段と、前記バッファメモリから読出
   した前記転送データの構成単位を元のデータサイズとは
   異なる別のデータサイズに再変換する手段と、他方の外
   部装置からの転送要求を検出する毎に前記再変換された
   データを逐次転送する手段と、前記両外部装置との間の
   転送及び変換処理を同時に平行して行わしめる手段とを
   備えたことを特徴とするデータ転送緩衝装置。