JPS592135A - デ−タのブロツク転送方式 - Google Patents
デ−タのブロツク転送方式Info
- Publication number
- JPS592135A JPS592135A JP57112251A JP11225182A JPS592135A JP S592135 A JPS592135 A JP S592135A JP 57112251 A JP57112251 A JP 57112251A JP 11225182 A JP11225182 A JP 11225182A JP S592135 A JPS592135 A JP S592135A
- Authority
- JP
- Japan
- Prior art keywords
- data
- transfer
- block
- sub
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Multi Processors (AREA)
- Memory System (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は例えばデータ処理システムの中央処理装置（
以下ＣＰＵと記す）と主記憶装置（以下ＭＥＭと記す）
の間においてデータのブロックを転送するデータブロッ
ク転送方式に関するものである。
以下ＣＰＵと記す）と主記憶装置（以下ＭＥＭと記す）
の間においてデータのブロックを転送するデータブロッ
ク転送方式に関するものである。
〈従来技術〉
最近のデータ処理システムではＣＰＵ内にキャッシュメ
モリを持つことがおおく、ＭＥＭからのデータをＣＰＵ
に転送する場合にはブロック転送を行うのがふつうであ
る。一般にデータのブロックは複数個のサブブロックに
論理的に分割され、ＣＰＵ−ＭＥＭ間のデータ転送はこ
のサブブロックを単位として行っている。
モリを持つことがおおく、ＭＥＭからのデータをＣＰＵ
に転送する場合にはブロック転送を行うのがふつうであ
る。一般にデータのブロックは複数個のサブブロックに
論理的に分割され、ＣＰＵ−ＭＥＭ間のデータ転送はこ
のサブブロックを単位として行っている。
ＣＰＵがブロック転送を行うときには、命令を実行する
のに必要となったデータを含むサブブロックを先頭サブ
ブロックに指定してＭＥＭにデータの転送を要求する。
のに必要となったデータを含むサブブロックを先頭サブ
ブロックに指定してＭＥＭにデータの転送を要求する。
この際、従来技術にあっては指定された先頭ブロックを
即時転送できない場合には、転送が可能になるまで待ち
合わせを行っているのが一般である。
即時転送できない場合には、転送が可能になるまで待ち
合わせを行っているのが一般である。
従って、ブロック転送の要求の頻度が高くなってくると
、最悪の場合−はブロック転送毎に上記待ち合わせが起
こ、９、ＭＥＭのもっている転送能力を十分に発揮しえ
ず、ひいてはデータ処理システム全体の性能を低下させ
るという欠点があった。
、最悪の場合−はブロック転送毎に上記待ち合わせが起
こ、９、ＭＥＭのもっている転送能力を十分に発揮しえ
ず、ひいてはデータ処理システム全体の性能を低下させ
るという欠点があった。
〈発明の概要〉
この発明は上記欠点でおる転送開始の待ち合わせを無く
シ、ブロック転送の要求頻度の高低に関係なく常にＭＥ
Ｍの転送能力を最大限に発揮しえるデータのブロック転
送方式を提供することを目的としている。
シ、ブロック転送の要求頻度の高低に関係なく常にＭＥ
Ｍの転送能力を最大限に発揮しえるデータのブロック転
送方式を提供することを目的としている。
この発明によればデータの集合であるブロックをいくつ
かのサブブロックに分割し、装置間のデータ転送を行う
場合にこのサブブロック単位で、時分割で、かつ定めら
れた順序でブロックの転送を行うデータのブロック転送
方式において、データの転送を要求する装置は、最初に
必要なサブブロックを先頭にしてデータの転送を行うよ
うに要求し、データの転送を行う装置は、先頭に指定さ
れたサブブロックが即時送出可能でおればこの指定され
たサブブロックを先頭にデータ転送し、即時送出不可能
であれば、この指定されたサブブロックの送出を遅らせ
ない範囲で時間的に最も早く送出可能なサブブロックを
先頭としてデータ転送を行うようにする。なお、以上に
述べた「即時送出」というＱは「要求を受けたらすぐに
データを送出する」という意味はもちろんであるが、こ
の発明にあっては「要求を受けたらデータ送出のために
必要な動作をすぐに開始し、そのデータを最初に送出す
る」という意味も含めて用いている。
かのサブブロックに分割し、装置間のデータ転送を行う
場合にこのサブブロック単位で、時分割で、かつ定めら
れた順序でブロックの転送を行うデータのブロック転送
方式において、データの転送を要求する装置は、最初に
必要なサブブロックを先頭にしてデータの転送を行うよ
うに要求し、データの転送を行う装置は、先頭に指定さ
れたサブブロックが即時送出可能でおればこの指定され
たサブブロックを先頭にデータ転送し、即時送出不可能
であれば、この指定されたサブブロックの送出を遅らせ
ない範囲で時間的に最も早く送出可能なサブブロックを
先頭としてデータ転送を行うようにする。なお、以上に
述べた「即時送出」というＱは「要求を受けたらすぐに
データを送出する」という意味はもちろんであるが、こ
の発明にあっては「要求を受けたらデータ送出のために
必要な動作をすぐに開始し、そのデータを最初に送出す
る」という意味も含めて用いている。
〈実施例〉
次にこの発明の実施例を図面を参照して詳細に説明する
。第１図はＣＰＵとＭＦ、Ｍの接続関係などを示し、Ｃ
ＰＵｌ０とＣＰＵ２０がおのおのパスを介してＭＥＭ３
０に接続されている。ＣＰＵ１０ 、ＣＰＵ２０はおの
おのキャッシュメモリ１１．２１をもち、キャッシュメ
モリ１１，２１Ｖｉブロツク格納エリア１１０，２１０
に代表される複数の格納エリアを有し、各ブロック格納
エリア１１０．２１０はサブブロック格納エリア１１１
〜１１８ないし２１１〜２１８に代表される８個のサブ
ブロック格納エリアで構成される。一方、ＭＥＭ３０は
制御部３１と記憶部３２で構成され、記憶部３２はおの
おの独立に動作可能な８個のノくンク３２１〜３２８か
らなっている。
。第１図はＣＰＵとＭＦ、Ｍの接続関係などを示し、Ｃ
ＰＵｌ０とＣＰＵ２０がおのおのパスを介してＭＥＭ３
０に接続されている。ＣＰＵ１０ 、ＣＰＵ２０はおの
おのキャッシュメモリ１１．２１をもち、キャッシュメ
モリ１１，２１Ｖｉブロツク格納エリア１１０，２１０
に代表される複数の格納エリアを有し、各ブロック格納
エリア１１０．２１０はサブブロック格納エリア１１１
〜１１８ないし２１１〜２１８に代表される８個のサブ
ブロック格納エリアで構成される。一方、ＭＥＭ３０は
制御部３１と記憶部３２で構成され、記憶部３２はおの
おの独立に動作可能な８個のノくンク３２１〜３２８か
らなっている。
サブブロック格納エリアとバンクは対応づけが行なわれ
る、言い換えると、格納エリアの各列とバンクは一対一
対応とするのが一般であり、ζ＼では８個のバンク３２
１〜３２８からのデータＬサブブロック格納エリア１１
１〜１１８ないしは２１１〜２１８の番号の下一桁が同
じサブブロック格納エリアにセットされるものとしてお
く。
る、言い換えると、格納エリアの各列とバンクは一対一
対応とするのが一般であり、ζ＼では８個のバンク３２
１〜３２８からのデータＬサブブロック格納エリア１１
１〜１１８ないしは２１１〜２１８の番号の下一桁が同
じサブブロック格納エリアにセットされるものとしてお
く。
ｍ２図はこの発明によるデータのブロック転送方式を説
明するタイムチャートであり、ＣＰＵｌ０がブロック格
納エリア１１０に、サブブロック格納エリア１１１を先
頭番地としてデータ転送を要求した後に、ＣＰＵ２０が
ブロック格納エリア２１０にサブブロック格納エリア２
１８を先頭番地としてデータ転送を要求した場合を示し
である。
明するタイムチャートであり、ＣＰＵｌ０がブロック格
納エリア１１０に、サブブロック格納エリア１１１を先
頭番地としてデータ転送を要求した後に、ＣＰＵ２０が
ブロック格納エリア２１０にサブブロック格納エリア２
１８を先頭番地としてデータ転送を要求した場合を示し
である。
時間軸ｔに示しであるように、各動作は時間τを刻みと
して行なわれるものとする。
して行なわれるものとする。
今、時刻０τに、第１図のＣＰＵｌ０からブロック格納
エリア１１Ｏにサブブロック格納エリア１１１に格納す
るデータを先頭にブロック転送を要求する要求ＲＱＯが
ＭＥＭ３０に発せられる。
エリア１１Ｏにサブブロック格納エリア１１１に格納す
るデータを先頭にブロック転送を要求する要求ＲＱＯが
ＭＥＭ３０に発せられる。
ＭＥＭ３０ではこの要求が到着した時点では何ら動作し
ていなかったので指定された先頭サブブロックを記憶す
るバンク３２１が最初に動作を開始させられる。第２図
で要求ＲＱＯから矢印が描かれているのはバンク３２１
が要求された先頭サブブロックを最も早く送出°するた
めに最初に動作すべきことを示したものである。以下時
間τ間隔でパンク３２２〜バンク３２８が動作し、時刻
１０Ｔから転送データＤＴＯがＣＰＵｌ０に送られ、キ
ャッシュメモリ１１のブロック格納エリア１１０に記憶
される。転送データＤＴＯの中に１から８まで数字が付
しであるのは、これらの数字がサプブロック格納エリア
１１１〜１１８の末尾の数字と一対−に対比、シ、サブ
ブロック格納エリア１１１のデータを先頭にして順次デ
ータ転送されることを示すものである。
ていなかったので指定された先頭サブブロックを記憶す
るバンク３２１が最初に動作を開始させられる。第２図
で要求ＲＱＯから矢印が描かれているのはバンク３２１
が要求された先頭サブブロックを最も早く送出°するた
めに最初に動作すべきことを示したものである。以下時
間τ間隔でパンク３２２〜バンク３２８が動作し、時刻
１０Ｔから転送データＤＴＯがＣＰＵｌ０に送られ、キ
ャッシュメモリ１１のブロック格納エリア１１０に記憶
される。転送データＤＴＯの中に１から８まで数字が付
しであるのは、これらの数字がサプブロック格納エリア
１１１〜１１８の末尾の数字と一対−に対比、シ、サブ
ブロック格納エリア１１１のデータを先頭にして順次デ
ータ転送されることを示すものである。
一方、ＣＰＵ２０からの要求ＲＱＩが時刻１３τにＭＥ
Ｍ３０に発せられる。この要求ＲＱＩはブロック格納エ
リア２１０にサブブロック格納エリア２１８のデータを
先頭とするブロック転送機求である。
Ｍ３０に発せられる。この要求ＲＱＩはブロック格納エ
リア２１０にサブブロック格納エリア２１８のデータを
先頭とするブロック転送機求である。
ところが、ＣＰＵ２０の要求する先頭サブブロックＶよ
バンク３２８に記憶されており、要求ＲＱＩが到着した
時点で、バンク３２８はｃｐｕｉ ｏのためＫ ｉ（９
作中であって、要求ＲＱＯに対してバンク３２１が即時
に動作開始したようには動作できない。バンク３２８が
ＣＰＵ２０の要求によって動作可能になるのは時刻１８
τ以降である。そこで、ＭＥＭ３０の制御部３１は、バ
ンク３２８のＣＰＵ２０のだめの動作が時刻１８τより
も遅くならない範凹で他のバンクを先に動作させるよう
に制御する。
バンク３２８に記憶されており、要求ＲＱＩが到着した
時点で、バンク３２８はｃｐｕｉ ｏのためＫ ｉ（９
作中であって、要求ＲＱＯに対してバンク３２１が即時
に動作開始したようには動作できない。バンク３２８が
ＣＰＵ２０の要求によって動作可能になるのは時刻１８
τ以降である。そこで、ＭＥＭ３０の制御部３１は、バ
ンク３２８のＣＰＵ２０のだめの動作が時刻１８τより
も遅くならない範凹で他のバンクを先に動作させるよう
に制御する。
第２図においては点線の矢印で示したようにバンク３２
８の動作に先立ってバンク３２４〜３２７が動作を開始
させられる。ｂい換えると第２図の例ではバンク３２４
から動作を開始させるのが最も好適である。なぜなら、
タイミング上は例えばバンク３２１から先立って動作を
開始させることも可能ｆｈるが、こうすると図から容易
に類推できるようにバンク３２８のＣＰＵ２０のだめの
動作開始が時刻２１τからになってしまい、ＣＰＵ２０
が最も早く要求しているデータが最善の場合（時刻１８
丁）よυも３τも遅れてＣＰＵ２０に送出されるととに
なってしまうからである。また逆に例えばバンク３２７
から先立って動作開始（動作開始−刻は１７τが望まし
い。）することも可能であるが、この場合は明らかにバ
ンク３２４〜３２６が動作できるのに動作させないこと
になυ時間的に無駄であシ、わざわざバンク３２７から
動作させる意味がない。従って要求ＲＱＩＫ対してはバ
ンク３２４から動作を開始するのが最も好適であシ、バ
ンク３２３が最後に動作するととになる。転送データＤ
ＴＩも当然パンク３２４からの読出データが先頭となり
、ブロック格納エリア２１０でいえばサブブロック格納
エリア２１４へのデータ格納が最初に行なわれる。この
際、注意する必敦があるのはＣＰＵ２０が俊求した先頭
サブブロック２１８とＭＥＭ３０から送ってくる先頭ザ
ブブロック２１４が異ることである。この矛盾を解決す
るためにはＭＥＭ３０からデータを転送するＣＰＵに対
しどのサブブロック格納エリアへのデータが先頭となっ
て送られるかを通知してやる必普があるのは言うまでも
ない。
８の動作に先立ってバンク３２４〜３２７が動作を開始
させられる。ｂい換えると第２図の例ではバンク３２４
から動作を開始させるのが最も好適である。なぜなら、
タイミング上は例えばバンク３２１から先立って動作を
開始させることも可能ｆｈるが、こうすると図から容易
に類推できるようにバンク３２８のＣＰＵ２０のだめの
動作開始が時刻２１τからになってしまい、ＣＰＵ２０
が最も早く要求しているデータが最善の場合（時刻１８
丁）よυも３τも遅れてＣＰＵ２０に送出されるととに
なってしまうからである。また逆に例えばバンク３２７
から先立って動作開始（動作開始−刻は１７τが望まし
い。）することも可能であるが、この場合は明らかにバ
ンク３２４〜３２６が動作できるのに動作させないこと
になυ時間的に無駄であシ、わざわざバンク３２７から
動作させる意味がない。従って要求ＲＱＩＫ対してはバ
ンク３２４から動作を開始するのが最も好適であシ、バ
ンク３２３が最後に動作するととになる。転送データＤ
ＴＩも当然パンク３２４からの読出データが先頭となり
、ブロック格納エリア２１０でいえばサブブロック格納
エリア２１４へのデータ格納が最初に行なわれる。この
際、注意する必敦があるのはＣＰＵ２０が俊求した先頭
サブブロック２１８とＭＥＭ３０から送ってくる先頭ザ
ブブロック２１４が異ることである。この矛盾を解決す
るためにはＭＥＭ３０からデータを転送するＣＰＵに対
しどのサブブロック格納エリアへのデータが先頭となっ
て送られるかを通知してやる必普があるのは言うまでも
ない。
〈従来技術〉
第３図は、第２図に示したこの発明の実施例との差異を
明らかにするために従来技術による制御方法をタイムチ
ャートで示す図であシ、仮定しである榮件、使用する説
明のための文字その他は第２図と同じである。第３図に
おいて、ｃＰＵｌｏからの観求ＲＱＯに対するＭＥＭ３
０の動作は、第２図と同一である。しかし、ＣＰＵ２０
からの映求ＲＱＩに対する動作は、従来技術においては
第３図に示すようにするのが一般である。すなわち、Ｃ
ＰＵ２０からのデータ転送要求がバンク３２８を最初に
動作させるものとすればバンク３２８が動作中であれば
その動作が終了するまで待ち合わせて、バンク３２８を
あくまでも先頭に動作させ、転送データがＣＰＵ２０か
ら要求した先頭サブブロックを最初にＭＥＭ３０から転
送させるようにする。こうすると、第３図の例で￥−ｔ
、ＭＦＪＭ３０に要求ＲＱＩが到着して転送データＤＴ
Ｉが転送し終るまで２２τを要することは図から明らか
である。
明らかにするために従来技術による制御方法をタイムチ
ャートで示す図であシ、仮定しである榮件、使用する説
明のための文字その他は第２図と同じである。第３図に
おいて、ｃＰＵｌｏからの観求ＲＱＯに対するＭＥＭ３
０の動作は、第２図と同一である。しかし、ＣＰＵ２０
からの映求ＲＱＩに対する動作は、従来技術においては
第３図に示すようにするのが一般である。すなわち、Ｃ
ＰＵ２０からのデータ転送要求がバンク３２８を最初に
動作させるものとすればバンク３２８が動作中であれば
その動作が終了するまで待ち合わせて、バンク３２８を
あくまでも先頭に動作させ、転送データがＣＰＵ２０か
ら要求した先頭サブブロックを最初にＭＥＭ３０から転
送させるようにする。こうすると、第３図の例で￥−ｔ
、ＭＦＪＭ３０に要求ＲＱＩが到着して転送データＤＴ
Ｉが転送し終るまで２２τを要することは図から明らか
である。
一方、第２図の例ではこの時間が１８τでよくこれは第
２図には例示しなかったが、費求工ζＱＯが到着してか
ら転送データＤＴＯを転送し終るまでの時間と同一にな
っていて、第３図に示した従来例と比較してブロック転
送に関わる時間が少くてすむくとは明らかである。
２図には例示しなかったが、費求工ζＱＯが到着してか
ら転送データＤＴＯを転送し終るまでの時間と同一にな
っていて、第３図に示した従来例と比較してブロック転
送に関わる時間が少くてすむくとは明らかである。
この発明は以上説明したように、ブロック転送の際、先
頭サブブロックとして指定されたサブブロックが即時送
出不可能なときには、他のサブプロックを先に送出する
ようにしたことによシ、ブロック転送の効率を上げられ
るという効果がある。
頭サブブロックとして指定されたサブブロックが即時送
出不可能なときには、他のサブプロックを先に送出する
ようにしたことによシ、ブロック転送の効率を上げられ
るという効果がある。
第１図はこの発明の実施例であるデータ処理システムの
中央処理装置と主記憶装置の接続を示すブロック図、第
２図は第１図でのこの発明の実施例をよシ詳しく説明す
るためのタイミング図、第３図は第２図に対応する従来
技術を説明するだめのタイミング図である。 １０．２０：中央処理装置、１１，２１：キャッシュメ
モリ、３０：主記憶装置、３１：制御部、３２：記憶部
、１１０，２１０ニブロツク格納エリア、１１１〜１１
８，２１１〜２１８：ザブブロック格納エリア、３２１
〜３２８：バンク。 特許出願人 日本電気株式会社 代理人 草野 卓
中央処理装置と主記憶装置の接続を示すブロック図、第
２図は第１図でのこの発明の実施例をよシ詳しく説明す
るためのタイミング図、第３図は第２図に対応する従来
技術を説明するだめのタイミング図である。 １０．２０：中央処理装置、１１，２１：キャッシュメ
モリ、３０：主記憶装置、３１：制御部、３２：記憶部
、１１０，２１０ニブロツク格納エリア、１１１〜１１
８，２１１〜２１８：ザブブロック格納エリア、３２１
〜３２８：バンク。 特許出願人 日本電気株式会社 代理人 草野 卓
Claims (1)
- （１） ある定められた量のデータの集合であるブロ
ックを単位として装置間のデータの転送を行うブロック
転送方式において、前記ブロックは複数のサブブロック
に分割され、装置間の転送に際してはそのサプブ四ツク
毎に、予め定められた順序で時分割で転送が行なわれる
ように制御されたデータの転送方式であって、データの
転送を要求する装置４は最初に必要なサブブロックを転
送の先頭サブブロックに指定してデータの転送要求を行
い、データを転送する装置は指定されたそのサブブロッ
クのデータを先頭サブブロックとして即時送出可能であ
れば指定されたそのサブブロックを先頭にデータ転送を
行い、即時送出が不可能であれば、指定されたそのサブ
ブロックの転送を遅延させない範囲で、時間的に最も早
く転送可能な他のサブブロックを先頭サブブロックとし
てデータの転送を行うことを特徴とするデータのブロッ
ク転送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57112251A JPS592135A (ja) | 1982-06-28 | 1982-06-28 | デ−タのブロツク転送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57112251A JPS592135A (ja) | 1982-06-28 | 1982-06-28 | デ−タのブロツク転送方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS592135A true JPS592135A (ja) | 1984-01-07 |
Family
ID=14582023
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57112251A Pending JPS592135A (ja) | 1982-06-28 | 1982-06-28 | デ−タのブロツク転送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS592135A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6142049A (ja) * | 1984-07-31 | 1986-02-28 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | デ−タ処理システム |
| JPS63241948A (ja) * | 1987-03-30 | 1988-10-07 | Hitachi Ltd | ウエハ搬送方法 |
| JP2014232348A (ja) * | 2013-05-28 | 2014-12-11 | 富士通株式会社 | ストレージシステム、情報処理装置の制御プログラム、およびストレージシステムの制御方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5168735A (ja) * | 1974-12-12 | 1976-06-14 | Fujitsu Ltd | |
| JPS5171642A (ja) * | 1974-12-18 | 1976-06-21 | Hitachi Ltd | Kiokuseigyosochi |
| JPS5264837A (en) * | 1975-11-25 | 1977-05-28 | Nippon Telegr & Teleph Corp <Ntt> | Memory information transfer control system |
-
1982
- 1982-06-28 JP JP57112251A patent/JPS592135A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5168735A (ja) * | 1974-12-12 | 1976-06-14 | Fujitsu Ltd | |
| JPS5171642A (ja) * | 1974-12-18 | 1976-06-21 | Hitachi Ltd | Kiokuseigyosochi |
| JPS5264837A (en) * | 1975-11-25 | 1977-05-28 | Nippon Telegr & Teleph Corp <Ntt> | Memory information transfer control system |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6142049A (ja) * | 1984-07-31 | 1986-02-28 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | デ−タ処理システム |
| JPH0449144B2 (ja) * | 1984-07-31 | 1992-08-10 | Intaanashonaru Bijinesu Mashiinzu Corp | |
| JPS63241948A (ja) * | 1987-03-30 | 1988-10-07 | Hitachi Ltd | ウエハ搬送方法 |
| JP2014232348A (ja) * | 2013-05-28 | 2014-12-11 | 富士通株式会社 | ストレージシステム、情報処理装置の制御プログラム、およびストレージシステムの制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08288941A (ja) | コンピュータ・システム及びメッセージ転送方法 | |
| US7069305B2 (en) | Computer system and a data transfer method thereof using remote direct memory access | |
| JPS592135A (ja) | デ−タのブロツク転送方式 | |
| JP2734246B2 (ja) | パイプラインバス | |
| JPS63289657A (ja) | 共用ファイルアクセス方式 | |
| JPH01211147A (ja) | ファイル伝送方式 | |
| JPS63192150A (ja) | デ−タ転送緩衝装置 | |
| JP2793411B2 (ja) | 入出力処理装置 | |
| JPS6019023B2 (ja) | デ−タ処理装置 | |
| JP2666782B2 (ja) | 多重バス制御システム | |
| JPH10320253A (ja) | バックアップシステムおよび記録媒体 | |
| JPH10222440A (ja) | データ送受信装置 | |
| JPH02230345A (ja) | 装置間通信・キャッシュ一致処理方式 | |
| JP2826780B2 (ja) | データ転送方法 | |
| JPS61196353A (ja) | 多重化バス制御方式 | |
| JPH0546564A (ja) | メツセージパス方式 | |
| JPH0635865A (ja) | 並列処理システム | |
| JPS6294042A (ja) | 通信制御装置 | |
| JPS61260350A (ja) | 並列処理制御方式 | |
| JPH0944422A (ja) | データ配分方法 | |
| JPH1021178A (ja) | データ伝送装置 | |
| JPS6029987B2 (ja) | デ−タ転送制御方式 | |
| JPS5890245A (ja) | デ−タ処理装置 | |
| JPH0686285A (ja) | 映像伝送装置 | |
| JPS6356572B2 (ja) |