JPWO2005111812A1 - メモリ制御回路、不揮発性記憶装置及びメモリ制御方法 - Google Patents
メモリ制御回路、不揮発性記憶装置及びメモリ制御方法 Download PDFInfo
- Publication number
- JPWO2005111812A1 JPWO2005111812A1 JP2006513548A JP2006513548A JPWO2005111812A1 JP WO2005111812 A1 JPWO2005111812 A1 JP WO2005111812A1 JP 2006513548 A JP2006513548 A JP 2006513548A JP 2006513548 A JP2006513548 A JP 2006513548A JP WO2005111812 A1 JPWO2005111812 A1 JP WO2005111812A1
- Authority
- JP
- Japan
- Prior art keywords
- management table
- error
- unit
- writing
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
Description
2 ホストインタフェース
3 コントローラ
3a 書き込み部
3b 判定部
3c 管理テーブル更新部
3d 誤り訂正部
3e 終了制御部
4 RAM
5 インストラクションROM
6 バッファメモリ
7 フラッシュメモリ
41 ワークRAM
42 第1の管理テーブル
43 第2の管理テーブル
44 エラーアドレスレジスタ
Claims (15)
- 書き換え可能な不揮発性メモリのメモリ制御回路であって、
データの書き込み毎に前記不揮発性メモリのデータ書き込み状態を管理情報として記憶する第1の管理テーブルと、
所定単位のデータの書き込みが終了する毎に前記第1の管理テーブルの管理情報をコピーする第2の管理テーブルと、
前記第1の管理テーブルの管理情報に基づき前記不揮発性メモリへブロック単位で新たなデータを書き込む書き込み部と、
前記書き込みを行ったブロックの再書き込みを禁止するよう前記第1の管理テーブルの管理情報を更新する管理テーブル更新部と、
前記データの書き込みが正常に実行されたか否かを判定する判定部と、
前記判定部によって前記データの書き込みが正常に実行されなかったと判断されたブロックに対し、当該ブロックのアドレスを保持するエラーアドレス保持部と、
所定単位の書き込み完了後、前記エラーアドレス保持部に保持されたアドレスのデータを順次読み出し、誤りの検出及び訂正を行う誤り訂正部と、
前記エラーアドレス保持部に保持されたアドレスのデータの誤り状況によって所定単位の書き込みを有効とした場合には、前記第1の管理テーブルの管理情報を第2の管理テーブルにコピーして正常終了し、前記エラーアドレス保持部に保持されたアドレスのデータの誤り状況によって所定単位の書き込みを無効とした場合には、前記第2の管理テーブルの管理情報を第1の管理テーブルにコピーして異常終了する終了制御部と、を具備することを特徴とするメモリ制御回路。 - 前記終了制御部は、
mビット以上の誤りが検出された場合は、前記書き込み部に対して前記誤り訂正部によって誤り訂正されたデータを、前記不揮発性メモリの異なるブロックへの書き込みリトライするよう指示すると共に、前記管理テーブル更新部に対して第1の管理テーブルの管理情報を更新するよう指示して書き込みを有効とすることを特徴とする請求項1記載のメモリ制御回路。 - 前記終了制御部は、
nビット(n≧m)以上の誤りがあったブロックを不良ブロックとするよう前記管理テーブル更新部に対して指示することを特徴とする請求項2記載のメモリ制御回路。 - 前記終了制御部は、
前記エラーアドレス保持部に保持されたアドレスのデータうち、少なくともひとつ訂正能力を超えるエラーがあると判断された場合に異常終了することを特徴とする請求項1記載のメモリ制御回路。 - 前記終了制御部は、
第2の管理テーブルの管理情報を第1の管理テーブルにコピーした後、訂正能力を超える誤りがあったブロックを不良ブロックとするよう前記管理テーブル更新部に対して指示し、前記第1の管理テーブルの管理情報を第2の管理テーブルにコピーして異常終了することを特徴とする請求項4記載のメモリ制御回路。 - 書き換え可能な不揮発性メモリと、
データの書き込み毎に前記不揮発性メモリのデータ書き込み状態を管理情報として記憶する第1の管理テーブルと、
所定単位のデータの書き込みが終了する毎に前記第1の管理テーブルの管理情報をコピーする第2の管理テーブルと、
前記第1の管理テーブルの管理情報に基づき前記不揮発性メモリへブロック単位で新たなデータを書き込む書き込み部と、
前記書き込みを行ったブロックの再書き込みを禁止するよう前記第1の管理テーブルの管理情報を更新する管理テーブル更新部と、
前記データの書き込みが正常に実行されたか否かを判定する判定部と、
前記判定部によって前記データの書き込みが正常に実行されなかったと判断されたブロックに対し、当該ブロックのアドレスを保持するエラーアドレス保持部と、
所定単位の書き込み完了後、前記エラーアドレス保持部に保持されたアドレスのデータを順次読み出し、誤りの検出及び訂正を行う誤り訂正部と、
前記エラーアドレス保持部に保持されたアドレスのデータの誤り状況によって所定単位の書き込みを有効とした場合には、前記第1の管理テーブルの管理情報を第2の管理テーブルにコピーして正常終了し、前記エラーアドレス保持部に保持されたアドレスのデータの誤り状況によって所定単位の書き込みを無効とした場合には、前記第2の管理テーブルの管理情報を第1の管理テーブルにコピーして異常終了する終了制御部と、を具備することを特徴とする不揮発性記憶装置。 - 前記終了制御部は、
mビット以上の誤りが検出された場合は、前記書き込み部に対して前記誤り訂正部によって誤り訂正されたデータを、前記不揮発性メモリの異なるブロックへの書き込みリトライするよう指示すると共に、前記管理テーブル更新部に対して第1の管理テーブルの管理情報を更新するよう指示して書き込みを有効とすることを特徴とする請求項6記載の不揮発性記憶装置。 - 前記終了制御部は、
nビット(n≧m)以上の誤りがあったブロックを不良ブロックとするよう前記管理テーブル更新部に対して指示することを特徴とする請求項7記載の不揮発性記憶装置。 - 前記終了制御部は、
前記エラーアドレス保持部に保持されたアドレスのデータうち、少なくともひとつ訂正能力を超えるエラーがあると判断された場合に異常終了することを特徴とする請求項6記載の不揮発性記憶装置。 - 前記終了制御部は、
第2の管理テーブルの管理情報を第1の管理テーブルにコピーした後、訂正能力を超える誤りがあったブロックを不良ブロックとするよう前記管理テーブル更新部に対して指示し、前記第1の管理テーブルの管理情報を第2の管理テーブルにコピーして異常終了することを特徴とする請求項9記載の不揮発性記憶装置。 - 書き換え可能な不揮発性メモリのメモリ制御方法であって、
データの書き込み毎に前記不揮発性メモリのデータ書き込み状態を管理情報として第1の管理テーブルに記憶し、
所定単位のデータの書き込みが終了する毎に前記第1の管理テーブルの管理情報を第2の管理テーブルにコピーし、
前記第1の管理テーブルの管理情報に基づき前記不揮発性メモリへブロック単位で新たなデータを書き込み、
前記書き込みを行ったブロックの再書き込みを禁止するよう前記第1の管理テーブルの管理情報を更新し、
前記データの書き込みが正常に実行されたか否かを判定部により判定し、
前記判定部によって前記データの書き込みが正常に実行されなかったと判断されたブロックに対し、当該ブロックのアドレスをエラーアドレス保持部に保持し、
所定単位の書き込み完了後、前記エラーアドレス保持部に保持されたアドレスのデータを順次読み出し、誤り訂正部により誤りの検出及び訂正を行い、
前記エラーアドレス保持部に保持されたアドレスのデータの誤り状況によって所定単位の書き込みを有効とした場合には、前記第1の管理テーブルの管理情報を第2の管理テーブルにコピーして正常終了し、前記エラーアドレス保持部に保持されたアドレスのデータの誤り状況によって所定単位の書き込みを無効とした場合には、前記第2の管理テーブルの管理情報を第1の管理テーブルにコピーして異常終了することを特徴とするメモリ制御方法。 - mビット以上の誤りが検出された場合は、前記誤り訂正部によって誤り訂正されたデータを、前記不揮発性メモリの異なるブロックへの書き込みをリトライするよう指示すると共に、第1の管理テーブルの管理情報を更新するよう指示して書き込みを有効とすることを特徴とする請求項11記載のメモリ制御方法。
- nビット(n≧m)以上の誤りがあったブロックを不良ブロックとするよう前記第1の管理テーブルの管理情報を更新することを特徴とする請求項12記載のメモリ制御方法。
- 前記エラーアドレス保持部に保持されたアドレスのデータうち、少なくともひとつ訂正能力を超えるエラーがあると判断された場合に異常終了することを特徴とする請求項11記載のメモリ制御方法。
- 第2の管理テーブルの管理情報を第1の管理テーブルにコピーした後、訂正能力を超える誤りがあったブロックを不良ブロックとするよう前記第1の管理テーブルの管理情報を更新し、前記第1の管理テーブルの管理情報を第2の管理テーブルにコピーして異常終了することを特徴とする請求項14記載のメモリ制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006513548A JP4722839B2 (ja) | 2004-05-19 | 2005-05-12 | メモリ制御回路、不揮発性記憶装置及びメモリ制御方法 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004149316 | 2004-05-19 | ||
JP2004149316 | 2004-05-19 | ||
JP2006513548A JP4722839B2 (ja) | 2004-05-19 | 2005-05-12 | メモリ制御回路、不揮発性記憶装置及びメモリ制御方法 |
PCT/JP2005/008681 WO2005111812A1 (ja) | 2004-05-19 | 2005-05-12 | 不揮発性記憶装置のためのエラー訂正方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2005111812A1 true JPWO2005111812A1 (ja) | 2008-03-27 |
JP4722839B2 JP4722839B2 (ja) | 2011-07-13 |
Family
ID=35394323
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006513548A Active JP4722839B2 (ja) | 2004-05-19 | 2005-05-12 | メモリ制御回路、不揮発性記憶装置及びメモリ制御方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7849382B2 (ja) |
JP (1) | JP4722839B2 (ja) |
CN (1) | CN100407178C (ja) |
TW (1) | TW200538925A (ja) |
WO (1) | WO2005111812A1 (ja) |
Families Citing this family (104)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090100290A1 (en) * | 2005-08-22 | 2009-04-16 | Matsushita Electric Industrial Co., Ltd. | Memory controller, nonvolatile memory device, nonvolatile memory system, and data writing method |
JP2007058518A (ja) * | 2005-08-24 | 2007-03-08 | Renesas Technology Corp | メモリカード |
US8938594B2 (en) * | 2005-11-04 | 2015-01-20 | Oracle America, Inc. | Method and system for metadata-based resilvering |
US7925827B2 (en) * | 2005-11-04 | 2011-04-12 | Oracle America, Inc. | Method and system for dirty time logging |
EP1808863A1 (en) * | 2006-01-16 | 2007-07-18 | Deutsche Thomson-Brandt Gmbh | Method and apparatus for recording high-speed input data into a matrix of memory devices |
WO2007083449A1 (ja) * | 2006-01-20 | 2007-07-26 | Matsushita Electric Industrial Co., Ltd. | 不揮発性記憶装置、不揮発性記憶システム、及び不揮発性記憶装置の不良管理方法 |
US20090210612A1 (en) * | 2006-03-16 | 2009-08-20 | Matsushita Electric Industrial Co., Ltd. | Memory controller, nonvolatile memory device, and nonvolatile memory system |
WO2007132457A2 (en) * | 2006-05-12 | 2007-11-22 | Anobit Technologies Ltd. | Combined distortion estimation and error correction coding for memory devices |
US8239735B2 (en) * | 2006-05-12 | 2012-08-07 | Apple Inc. | Memory Device with adaptive capacity |
CN103280239B (zh) | 2006-05-12 | 2016-04-06 | 苹果公司 | 存储设备中的失真估计和消除 |
US7697326B2 (en) * | 2006-05-12 | 2010-04-13 | Anobit Technologies Ltd. | Reducing programming error in memory devices |
JP5027805B2 (ja) * | 2006-06-15 | 2012-09-19 | パナソニック株式会社 | メモリコントローラ、不揮発性記憶装置、及び不揮発性記憶装置システム |
US20100005225A1 (en) * | 2006-07-26 | 2010-01-07 | Panasonic Corporation | Nonvolatile memory device, nonvolatile memory system, and host device |
US20100017557A1 (en) * | 2006-07-26 | 2010-01-21 | Panasonic Corporation | Memory controller, nonvolatile memory device,access device, and nonvolatile memory system |
US8169848B2 (en) * | 2006-07-26 | 2012-05-01 | Panasonic Corporation | Nonvolatile memory device, nonvolatile memory system, and access device |
US8112575B2 (en) * | 2006-08-04 | 2012-02-07 | Panasonic Corporation | Memory controller, nonvolatile memory device, access device, and nonvolatile memory system |
WO2008018446A1 (fr) * | 2006-08-08 | 2008-02-14 | Panasonic Corporation | Contrôleur de mémoire, dispositif de mémoire non-volatile, dispositif d'accès, et système de mémoire non-volatile |
WO2008026203A2 (en) | 2006-08-27 | 2008-03-06 | Anobit Technologies | Estimation of non-linear distortion in memory devices |
JP2008070929A (ja) * | 2006-09-12 | 2008-03-27 | Matsushita Electric Ind Co Ltd | メモリコントローラ、不揮発性記憶装置、及び不揮発性記憶システム |
WO2008032711A1 (fr) * | 2006-09-13 | 2008-03-20 | Panasonic Corporation | Contrôleur mémoire, dispositif de stockage non volatil, dispositif d'accès et système de stockage non volatil |
WO2008053472A2 (en) | 2006-10-30 | 2008-05-08 | Anobit Technologies Ltd. | Reading memory cells using multiple thresholds |
US7821826B2 (en) | 2006-10-30 | 2010-10-26 | Anobit Technologies, Ltd. | Memory cell readout using successive approximation |
US7924648B2 (en) | 2006-11-28 | 2011-04-12 | Anobit Technologies Ltd. | Memory power and performance management |
US8151163B2 (en) * | 2006-12-03 | 2012-04-03 | Anobit Technologies Ltd. | Automatic defect management in memory devices |
US7900102B2 (en) * | 2006-12-17 | 2011-03-01 | Anobit Technologies Ltd. | High-speed programming of memory devices |
US7593263B2 (en) * | 2006-12-17 | 2009-09-22 | Anobit Technologies Ltd. | Memory device with reduced reading latency |
WO2008084681A1 (ja) | 2006-12-25 | 2008-07-17 | Panasonic Corporation | メモリ制御装置、メモリ装置およびメモリ制御方法 |
US7751240B2 (en) | 2007-01-24 | 2010-07-06 | Anobit Technologies Ltd. | Memory device with negative thresholds |
US8151166B2 (en) * | 2007-01-24 | 2012-04-03 | Anobit Technologies Ltd. | Reduction of back pattern dependency effects in memory devices |
JP5161464B2 (ja) * | 2007-02-14 | 2013-03-13 | 株式会社東芝 | 放送素材処理装置 |
WO2008111058A2 (en) * | 2007-03-12 | 2008-09-18 | Anobit Technologies Ltd. | Adaptive estimation of memory cell read thresholds |
US8001320B2 (en) * | 2007-04-22 | 2011-08-16 | Anobit Technologies Ltd. | Command interface for memory devices |
US8234545B2 (en) * | 2007-05-12 | 2012-07-31 | Apple Inc. | Data storage with incremental redundancy |
WO2008139441A2 (en) | 2007-05-12 | 2008-11-20 | Anobit Technologies Ltd. | Memory device with internal signal processing unit |
US7925936B1 (en) | 2007-07-13 | 2011-04-12 | Anobit Technologies Ltd. | Memory device with non-uniform programming levels |
US8259497B2 (en) | 2007-08-06 | 2012-09-04 | Apple Inc. | Programming schemes for multi-level analog memory cells |
US8174905B2 (en) * | 2007-09-19 | 2012-05-08 | Anobit Technologies Ltd. | Programming orders for reducing distortion in arrays of multi-level analog memory cells |
US7773413B2 (en) | 2007-10-08 | 2010-08-10 | Anobit Technologies Ltd. | Reliable data storage in analog memory cells in the presence of temperature variations |
US8068360B2 (en) * | 2007-10-19 | 2011-11-29 | Anobit Technologies Ltd. | Reading analog memory cells using built-in multi-threshold commands |
WO2009050703A2 (en) * | 2007-10-19 | 2009-04-23 | Anobit Technologies | Data storage in analog memory cell arrays having erase failures |
US8000141B1 (en) | 2007-10-19 | 2011-08-16 | Anobit Technologies Ltd. | Compensation for voltage drifts in analog memory cells |
KR101509836B1 (ko) * | 2007-11-13 | 2015-04-06 | 애플 인크. | 멀티 유닛 메모리 디바이스에서의 메모리 유닛의 최적화된 선택 |
US8225181B2 (en) | 2007-11-30 | 2012-07-17 | Apple Inc. | Efficient re-read operations from memory devices |
US8209588B2 (en) * | 2007-12-12 | 2012-06-26 | Anobit Technologies Ltd. | Efficient interference cancellation in analog memory cell arrays |
US8456905B2 (en) | 2007-12-16 | 2013-06-04 | Apple Inc. | Efficient data storage in multi-plane memory devices |
US8085586B2 (en) * | 2007-12-27 | 2011-12-27 | Anobit Technologies Ltd. | Wear level estimation in analog memory cells |
US8156398B2 (en) * | 2008-02-05 | 2012-04-10 | Anobit Technologies Ltd. | Parameter estimation based on error correction code parity check equations |
US7924587B2 (en) * | 2008-02-21 | 2011-04-12 | Anobit Technologies Ltd. | Programming of analog memory cells using a single programming pulse per state transition |
US7864573B2 (en) | 2008-02-24 | 2011-01-04 | Anobit Technologies Ltd. | Programming analog memory cells for reduced variance after retention |
US8276043B2 (en) * | 2008-03-01 | 2012-09-25 | Kabushiki Kaisha Toshiba | Memory system |
JP5032371B2 (ja) * | 2008-03-01 | 2012-09-26 | 株式会社東芝 | メモリシステム |
US8230300B2 (en) * | 2008-03-07 | 2012-07-24 | Apple Inc. | Efficient readout from analog memory cells using data compression |
US8400858B2 (en) | 2008-03-18 | 2013-03-19 | Apple Inc. | Memory device with reduced sense time readout |
US8059457B2 (en) | 2008-03-18 | 2011-11-15 | Anobit Technologies Ltd. | Memory device with multiple-accuracy read commands |
TWI362668B (en) * | 2008-03-28 | 2012-04-21 | Phison Electronics Corp | Method for promoting management efficiency of an non-volatile memory storage device, non-volatile memory storage device therewith, and controller therewith |
TWI381390B (zh) * | 2008-04-10 | 2013-01-01 | Phison Electronics Corp | 快閃記憶體的損壞區塊辨識方法、儲存系統及其控制器 |
JP5374075B2 (ja) * | 2008-06-06 | 2013-12-25 | エイチジーエスティーネザーランドビーブイ | ディスク装置及びその制御方法 |
US8498151B1 (en) | 2008-08-05 | 2013-07-30 | Apple Inc. | Data storage in analog memory cells using modified pass voltages |
US7924613B1 (en) | 2008-08-05 | 2011-04-12 | Anobit Technologies Ltd. | Data storage in analog memory cells with protection against programming interruption |
US8169825B1 (en) | 2008-09-02 | 2012-05-01 | Anobit Technologies Ltd. | Reliable data storage in analog memory cells subjected to long retention periods |
US8949684B1 (en) | 2008-09-02 | 2015-02-03 | Apple Inc. | Segmented data storage |
US8000135B1 (en) | 2008-09-14 | 2011-08-16 | Anobit Technologies Ltd. | Estimation of memory cell read thresholds by sampling inside programming level distribution intervals |
US8482978B1 (en) | 2008-09-14 | 2013-07-09 | Apple Inc. | Estimation of memory cell read thresholds by sampling inside programming level distribution intervals |
TWI381393B (zh) * | 2008-10-06 | 2013-01-01 | Phison Electronics Corp | 區塊管理與更換方法、快閃記憶體儲存系統及其控制器 |
US8239734B1 (en) | 2008-10-15 | 2012-08-07 | Apple Inc. | Efficient data storage in storage device arrays |
US8713330B1 (en) | 2008-10-30 | 2014-04-29 | Apple Inc. | Data scrambling in memory devices |
US8208304B2 (en) * | 2008-11-16 | 2012-06-26 | Anobit Technologies Ltd. | Storage at M bits/cell density in N bits/cell analog memory cell devices, M>N |
US8397131B1 (en) | 2008-12-31 | 2013-03-12 | Apple Inc. | Efficient readout schemes for analog memory cell devices |
US8248831B2 (en) * | 2008-12-31 | 2012-08-21 | Apple Inc. | Rejuvenation of analog memory cells |
US8924661B1 (en) | 2009-01-18 | 2014-12-30 | Apple Inc. | Memory system including a controller and processors associated with memory devices |
US20100199060A1 (en) * | 2009-02-04 | 2010-08-05 | Panasonic Corporation | Memory controller, nonvolatile memory module, access module, and nonvolatile memory system |
US8228701B2 (en) | 2009-03-01 | 2012-07-24 | Apple Inc. | Selective activation of programming schemes in analog memory cell arrays |
TWI401691B (zh) * | 2009-03-20 | 2013-07-11 | Phison Electronics Corp | 具快閃記憶體測試功能的控制器及其儲存系統與測試方法 |
US8832354B2 (en) * | 2009-03-25 | 2014-09-09 | Apple Inc. | Use of host system resources by memory controller |
US8259506B1 (en) | 2009-03-25 | 2012-09-04 | Apple Inc. | Database of memory read thresholds |
CN101853692B (zh) * | 2009-04-03 | 2014-06-18 | 群联电子股份有限公司 | 具闪存测试功能的控制器及其储存系统与测试方法 |
US8238157B1 (en) | 2009-04-12 | 2012-08-07 | Apple Inc. | Selective re-programming of analog memory cells |
US8479080B1 (en) | 2009-07-12 | 2013-07-02 | Apple Inc. | Adaptive over-provisioning in memory systems |
US8495465B1 (en) | 2009-10-15 | 2013-07-23 | Apple Inc. | Error correction coding over multiple memory pages |
US8677054B1 (en) | 2009-12-16 | 2014-03-18 | Apple Inc. | Memory management schemes for non-volatile memory devices |
US8694814B1 (en) | 2010-01-10 | 2014-04-08 | Apple Inc. | Reuse of host hibernation storage space by memory controller |
US8572311B1 (en) | 2010-01-11 | 2013-10-29 | Apple Inc. | Redundant data storage in multi-die memory systems |
US8694853B1 (en) | 2010-05-04 | 2014-04-08 | Apple Inc. | Read commands for reading interfering memory cells |
US8572423B1 (en) | 2010-06-22 | 2013-10-29 | Apple Inc. | Reducing peak current in memory systems |
US8595591B1 (en) | 2010-07-11 | 2013-11-26 | Apple Inc. | Interference-aware assignment of programming levels in analog memory cells |
US9104580B1 (en) | 2010-07-27 | 2015-08-11 | Apple Inc. | Cache memory for hybrid disk drives |
US8767459B1 (en) | 2010-07-31 | 2014-07-01 | Apple Inc. | Data storage in analog memory cells across word lines using a non-integer number of bits per cell |
US8856475B1 (en) | 2010-08-01 | 2014-10-07 | Apple Inc. | Efficient selection of memory blocks for compaction |
US8694854B1 (en) | 2010-08-17 | 2014-04-08 | Apple Inc. | Read threshold setting based on soft readout statistics |
US9021181B1 (en) | 2010-09-27 | 2015-04-28 | Apple Inc. | Memory management for unifying memory cell conditions by using maximum time intervals |
JP5330428B2 (ja) * | 2011-02-21 | 2013-10-30 | 株式会社東芝 | データ記憶装置及び誤り検出訂正方法 |
CN102841853B (zh) * | 2011-06-24 | 2016-03-02 | 群联电子股份有限公司 | 存储器管理表处理方法、存储器控制器与存储器储存装置 |
TWI473103B (zh) * | 2011-09-14 | 2015-02-11 | 威剛科技股份有限公司 | 快閃記憶體儲存裝置及其不良儲存區域的判定方法 |
JP2013171343A (ja) | 2012-02-17 | 2013-09-02 | Toshiba Corp | ストレージデバイス |
JP5801244B2 (ja) * | 2012-04-06 | 2015-10-28 | 株式会社東芝 | メモリシステム |
KR102252379B1 (ko) | 2013-06-24 | 2021-05-14 | 삼성전자주식회사 | 메모리 시스템 및 이의 독출 방법 |
US9940457B2 (en) | 2015-02-13 | 2018-04-10 | International Business Machines Corporation | Detecting a cryogenic attack on a memory device with embedded error correction |
US9606851B2 (en) | 2015-02-02 | 2017-03-28 | International Business Machines Corporation | Error monitoring of a memory device containing embedded error correction |
JP6448570B2 (ja) * | 2016-03-08 | 2019-01-09 | 東芝メモリ株式会社 | ストレージシステム、情報処理システムおよび制御方法 |
US10394647B2 (en) * | 2017-06-22 | 2019-08-27 | International Business Machines Corporation | Bad bit register for memory |
JP7153435B2 (ja) * | 2017-10-12 | 2022-10-14 | ラピスセミコンダクタ株式会社 | 不揮発性メモリのデータ書換方法及び半導体装置 |
US11556416B2 (en) | 2021-05-05 | 2023-01-17 | Apple Inc. | Controlling memory readout reliability and throughput by adjusting distance between read thresholds |
US11847342B2 (en) | 2021-07-28 | 2023-12-19 | Apple Inc. | Efficient transfer of hard data and confidence levels in reading a nonvolatile memory |
CN117008833A (zh) * | 2023-07-21 | 2023-11-07 | 汇钜电科(东莞)实业有限公司 | Nand闪存中数据可靠存储的方法、装置及存储介质 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5752066A (en) * | 1992-01-06 | 1998-05-12 | International Business Machines Corporation | Data processing system utilizing progammable microprogram memory controller |
JPH0750558B2 (ja) * | 1992-09-22 | 1995-05-31 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 一括消去型不揮発性メモリ |
JP3178914B2 (ja) * | 1992-10-14 | 2001-06-25 | 株式会社東芝 | 半導体ファイル装置 |
US5596564A (en) * | 1993-10-08 | 1997-01-21 | Matsushita Electric Industrial Co., Ltd. | Information recording medium and apparatus and method for recording and reproducing information |
JP2000173289A (ja) * | 1998-12-10 | 2000-06-23 | Toshiba Corp | エラー訂正可能なフラッシュメモリシステム |
US6525061B1 (en) * | 1999-11-16 | 2003-02-25 | Wyeth | Methods for the solid phase synthesis of 2-amino-4(H)-quinazolinone derivatives |
JP4031190B2 (ja) | 2000-09-29 | 2008-01-09 | 株式会社東芝 | メモリカード、不揮発性メモリ、不揮発性メモリのデータ書き込み方法及びデータ書き込み装置 |
JP4323707B2 (ja) | 2000-10-25 | 2009-09-02 | 富士通マイクロエレクトロニクス株式会社 | フラッシュメモリの欠陥管理方法 |
JP3692313B2 (ja) * | 2001-06-28 | 2005-09-07 | 松下電器産業株式会社 | 不揮発性メモリの制御方法 |
JP4034949B2 (ja) * | 2001-09-06 | 2008-01-16 | 株式会社ルネサステクノロジ | 不揮発性半導体記憶装置 |
-
2005
- 2005-05-12 CN CN2005800159939A patent/CN100407178C/zh active Active
- 2005-05-12 JP JP2006513548A patent/JP4722839B2/ja active Active
- 2005-05-12 US US11/568,564 patent/US7849382B2/en not_active Expired - Fee Related
- 2005-05-12 WO PCT/JP2005/008681 patent/WO2005111812A1/ja active Application Filing
- 2005-05-17 TW TW094115998A patent/TW200538925A/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
CN1957337A (zh) | 2007-05-02 |
WO2005111812A1 (ja) | 2005-11-24 |
US20080049504A1 (en) | 2008-02-28 |
TWI364657B (ja) | 2012-05-21 |
CN100407178C (zh) | 2008-07-30 |
US7849382B2 (en) | 2010-12-07 |
TW200538925A (en) | 2005-12-01 |
JP4722839B2 (ja) | 2011-07-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4722839B2 (ja) | メモリ制御回路、不揮発性記憶装置及びメモリ制御方法 | |
EP0862762B1 (en) | Semiconductor memory device having error detection and correction | |
US9092361B2 (en) | Nonvolatile storage device, memory controller, and defective region detection method | |
US6601132B2 (en) | Nonvolatile memory and method of writing data thereto | |
EP2003569B1 (en) | Flash memory controller | |
KR101522744B1 (ko) | 새로운 불량 블록 검출 | |
US8055957B2 (en) | Semiconductor integrated circuit device having fail-safe mode and memory control method | |
KR101613678B1 (ko) | 전력 손실 이후의 비-휘발성 메모리에 대한 복원 | |
US8453021B2 (en) | Wear leveling in solid-state device | |
US9996462B1 (en) | Data storage device and data maintenance method thereof | |
TWI633428B (zh) | 資料儲存裝置與記憶體裝置之資料處理方法 | |
US20110055625A1 (en) | Nonvolatile memory device and memory controller | |
JP2002351685A (ja) | 不揮発性メモリのデータ更新方法及び制御装置 | |
US20080104361A1 (en) | Storage Device, Memory Managing Apparatus, Memory Managing Method, and Program | |
JPWO2004031966A1 (ja) | 不揮発性記憶装置の制御方法 | |
JP4158526B2 (ja) | メモリカード及びメモリへのデータ書き込み方法 | |
JP5592478B2 (ja) | 不揮発性記憶装置及びメモリコントローラ | |
JP2011059907A (ja) | 端末装置及びそれに用いる不揮発メモリ管理方法並びにそのプログラム | |
JP3808842B2 (ja) | 書き換え可能な不揮発性メモリを備えた記憶装置及び記憶装置用不揮発性メモリの制御方法 | |
JP4655034B2 (ja) | メモリコントローラ及びフラッシュメモリシステム並びにフラッシュメモリの制御方法 | |
JP2005242903A (ja) | メモリ装置、メモリ制御方法、及びメモリ制御装置 | |
JP3670151B2 (ja) | フラッシュメモリのアクセス方法、フラッシュメモリへアクセスするドライバを備えるシステム、および、フラッシュメモリ | |
JP4710274B2 (ja) | メモリ装置、メモリ装置の制御方法およびデータ処理システム | |
JP4580724B2 (ja) | 不揮発性メモリの制御方法 | |
JP4245594B2 (ja) | メモリコントローラ及びフラッシュメモリシステム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080312 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110329 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110406 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140415 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4722839 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |