CN108154895B - 执行锤击刷新操作和关联操作的存储器设备和存储器系统 - Google Patents

执行锤击刷新操作和关联操作的存储器设备和存储器系统 Download PDF

Info

Publication number
CN108154895B
CN108154895B CN201711128750.7A CN201711128750A CN108154895B CN 108154895 B CN108154895 B CN 108154895B CN 201711128750 A CN201711128750 A CN 201711128750A CN 108154895 B CN108154895 B CN 108154895B
Authority
CN
China
Prior art keywords
hammer
address
memory device
memory
refresh
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711128750.7A
Other languages
English (en)
Other versions
CN108154895A (zh
Inventor
方钟敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN108154895A publication Critical patent/CN108154895A/zh
Application granted granted Critical
Publication of CN108154895B publication Critical patent/CN108154895B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40603—Arbitration, priority and concurrent access to memory cells for read/write or refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

一种存储器系统包括存储器控制器和存储器设备。存储器控制器确定并提供锤击地址。锤击地址是具有大于预定阈值的激活数或频率的地址。存储器设备产生表示锤击刷新操作的定时的锤击刷新信号，所述锤击刷新操作用以刷新存储器设备的第一行，所述第一行在物理上邻近与锤击地址相对应的、存储器设备的第二行。存储器设备使用从存储器控制器提供的锤击地址和由存储器设备产生的锤击刷新信号来执行锤击刷新操作。

Description

执行锤击刷新操作和关联操作的存储器设备和存储器系统
相关申请的交叉引用
本申请要求于2016年12月6日在韩国知识产权局(Korean IntellectualProperty Office，KIPO)提交的韩国专利申请第10-2016-0165419号的优先权，其全部内容通过引用并入文本。
技术领域
本发明构思的示例性实施例涉及半导体集成电路，并且更具体地，涉及针对被密集访问的行执行锤击刷新操作的存储器设备、包括该存储器设备的存储器系统、以及操作该存储器系统的方法。
背景技术
用于存储数据的半导体存储器设备可被分类为易失性存储器设备和非易失性存储器设备。易失性存储器设备(诸如动态随机存取存储器(dynamic random accessmemory，DRAM)设备)可以被配置为通过给存储器单元中的电容器充电或放电来存储数据，并且在断电时丢失存储的数据。非易失性存储器设备(诸如闪速存储器设备)可以在甚至断电时保持存储的数据。易失性存储器设备被广泛用作各种装置的主存储器，并且非易失性存储器设备被广泛用于将程序代码和/或数据存储在各种电子设备(诸如计算机、移动设备等)中。
在易失性存储器设备中，存储在存储器单元中的单元电荷可能由于泄漏电流而丢失。另外，当字线在激活状态与预充电状态之间频繁地转换时(例如，当字线已经被密集或频繁地访问时)，连接到与频繁访问的字线相邻的字线的存储器单元可能受到影响并丢失存储的电荷，从而可能导致数据丢失。存储在存储器单元中的电荷可以通过在由于电荷的泄漏而丢失数据之前再充电来维持。这种单元电荷的再充电被称为刷新操作，并且可以在单元电荷大量丢失之前重复地执行刷新操作。
发明内容
根据本发明构思的示例性实施例，一种存储器系统包括存储器控制器和存储器设备。存储器控制器确定并提供被密集访问的锤击地址。锤击地址是具有大于预定阈值的激活数或频率的地址。存储器设备产生表示锤击刷新操作的定时的锤击刷新信号，所述锤击刷新操作用以刷新存储器设备的第一行，所述第一行在物理上邻近与锤击地址相对应的、存储器设备的第二行。存储器设备使用从存储器控制器提供的锤击地址和由存储器设备产生的锤击刷新信号来执行锤击刷新操作。
根据本发明构思的示例性实施例，一种存储器设备包括锤击地址储存器和定时控制器。锤击地址储存器存储从存储器控制器提供的锤击地址。锤击地址是具有大于预定阈值的激活数或频率的地址。定时控制器使用存储器设备的操作特性来产生锤击刷新信号。锤击刷新信号表示用以刷新存储器设备的行的锤击刷新操作的定时，所述行在物理上邻近与锤击地址相对应的、存储器设备的行。存储器设备使用从存储器控制器提供的锤击地址和由存储器设备产生的锤击刷新信号来执行锤击刷新操作。
根据本发明构思的示例性实施例，一种操作存储器设备的方法包括：由存储器控制器产生锤击地址；将锤击地址从存储器控制器提供给存储器设备；由存储器设备产生表示锤击刷新操作的定时的锤击刷新信号，所述锤击刷新操作用以刷新存储器设备的行，所述行在物理上邻近与锤击地址相对应的、存储器设备的行；以及使用从存储器控制器提供的锤击地址和由存储器设备由存储器设备产生的锤击刷新信号来执行锤击刷新操作。锤击地址是具有大于预定阈值的激活数或频率的地址。
根据本发明构思的示例性实施例，一种存储器设备包括命令解码器、刷新控制器和存储器单元阵列。命令解码器产生激活信号和刷新信号。刷新控制器接收激活信号、刷新信号和锤击地址，并且响应于激活信号、刷新信号和锤击地址来产生计数器刷新信号、计数器刷新地址信号、锤击刷新信号和锤击刷新地址信号。锤击地址是具有大于预定阈值的激活数或频率的地址。存储器单元阵列接收计数器刷新信号、计数器刷新地址信号、锤击刷新信号和锤击刷新地址信号。锤击刷新信号表示用以刷新存储器单元阵列的第一行的锤击刷新操作的定时，所述第一行在物理上邻近与锤击地址相对应的、存储器单元阵列的第二行。锤击刷新地址信号表示第一行的地址。存储器设备使用锤击刷新信号和锤击刷新地址信号来执行锤击刷新操作。
附图简述
通过参考附图详细描述本发明构思的示例性实施例，将更清楚地理解本发明构思的上述的和其他特征。
图1是示出根据本发明构思的示例性实施例的操作存储器系统的方法的流程图。
图2是示出根据本发明构思的示例性实施例的存储器系统的框图。
图3是示出根据本发明构思的示例性实施例的包括在图2的存储器控制器中的锤击地址管理器的框图。
图4是示出根据本发明构思的示例性实施例的包括在图3的锤击地址管理器中的访问储存器的框图。
图5是示出根据本发明构思的示例性实施例的包括在图2的存储器设备中的刷新控制器的框图。
图6是示出用于描述由于字线耦合引起的数据丢失的存储器单元阵列的一部分的图。
图7是示出根据本发明构思的示例性实施例的提供锤击地址的方法的图。
图8是示出根据本发明构思的示例性实施例的使用图7的方法的、图5的锤击地址储存器的存储状态的图。
图9示出了可以在根据本发明构思的示例性实施例的存储器系统中使用的示例性命令。
图10A、图10B和图10C是示出用以提供锤击地址和锤击地址储存器的对应存储状态的本发明构思的示例性实施例的图。
图11和图12是示出根据本发明构思的示例性实施例的提供锤击地址的方法的图。
图13是示出根据本发明构思的示例性实施例的包括锤击标志信息的模式寄存器的图。
图14是示出根据本发明构思的示例性实施例的存储器设备的框图。
图15A、图15B和图15C是示出根据本发明构思的示例性实施例的包括在图14的存储器设备中的刷新控制器的操作的时序图。
图16是示出根据本发明构思的示例性实施例的存储器设备的框图。
图17A和图17B是用于描述根据本发明构思的示例性实施例的图16的存储器设备的操作的图。
图18是示出根据本发明构思的实施例的堆叠的存储器设备的结构的图。
图19是示出根据本发明构思的示例性实施例的存储器设备的框图。
图20是用于描述根据本发明构思的示例性实施例的管理锤击地址的方法的图。
图21是示出根据本发明构思的示例性实施例的移动系统的框图。
具体实施方式
将在下文中参考附图更全面地描述本发明构思的示例性实施例。在附图中，相同的附图标号可以指代贯穿本申请的相同的元件。可以省略重复的描述。
本发明构思的示例性实施例提供了存储器设备以及包括该存储器设备的存储器系统，所述存储器设备能够针对被密集访问的行或字线有效地执行锤击刷新操作。
本发明构思的示例性实施例还提供了操作能够有效地执行锤击刷新操作的上述存储系统的方法。
图1是示出根据本发明构思的示例性实施例的操作存储器系统的方法的流程图。
参考图1，在包括存储器控制器和存储器设备的存储器系统中，存储器控制器产生被密集访问的锤击地址(S100)，并且将锤击地址从存储器控制器提供给存储器设备(S200)。以下将参考图6描述锤击地址，并且以下将参考图7至图13来描述锤击地址的传送。
存储器设备产生表示锤击刷新操作的定时的锤击刷新信号，所述锤击刷新操作用以刷新在物理上邻近与锤击地址相对应的、存储器设备的行的存储器设备的行(S300)。存储器设备基于从存储器控制器提供的锤击地址和由存储器设备产生的锤击刷新信号来执行锤击刷新操作(S400)。以下将参考图14至图17B来描述锤击刷新信号的产生和锤击刷新操作的执行。
由于存储数据的存储器单元的电荷泄漏，因此诸如动态随机存取存储器(DRAM)的易失性存储器设备周期性地执行刷新操作。由于DRAM的制造过程的缩减，所以存储器单元的存储电容被减小并且刷新周期被缩短。当增加DRAM的存储容量时，因为整个刷新时间被增加，所以刷新周期被进一步缩短。
为了补偿由于特定行或锤击地址的密集访问而造成的相邻存储器单元的劣化，可以采用目标行刷新(target row refresh，TRR)方案，并且使用存储器内刷新方案来减少存储器控制器的负担。存储器控制器完全负责TRR方案中的锤击刷新操作，并且存储器设备完全负责存储器内刷新方案中的锤击刷新操作。由于存储器容量增加并且对存储器设备的低功耗的需求增加，因此对于存储器内刷新操作的芯片尺寸开销可能较大。此外，因为存储器设备负责锤击刷新操作(即使没有密集访问)，所以可能会增加功耗。
根据本发明构思的示例性实施例的操作存储器系统的上述方法可以分别在存储器控制器和存储器设备中执行锤击地址检测和刷新执行，以分配锤击刷新操作的负担，从而减小存储器设备的尺寸并且增强存储器系统的整体性能。
图2是示出根据本发明构思的示例性实施例的存储器系统的框图。
参考图2，存储器系统10包括存储器控制器100和存储器设备200。存储器控制器100和存储器设备200包括用于相互通信的接口。接口可以通过用于传送命令CMD、访问地址ADDR、时钟信号CLK、锤击地址HADD等的控制总线21、以及用于传送数据DATA的数据总线22来连接。根据用于存储器设备的一些标准，访问地址ADDR可以被合并在命令CMD(例如，CMD(ADDR))中。存储器控制器100可以产生命令CMD以控制存储器设备200，并且可以在存储器控制器100的指导和控制下将数据DATA写入存储器设备200中、或从存储器设备200读取数据DATA。
根据本发明构思的示例性实施例，存储器控制器100可以包括被配置为提供锤击地址HADD的锤击地址管理器HMMAG 300，并且存储器设备200可以包括被配置为基于锤击地址HADD来执行锤击刷新操作的刷新控制器RFCON 400。锤击地址检测和锤击刷新执行可以分别由存储器控制器和存储器设备来执行，以分配锤击刷新操作的负担，从而减小存储器设备的尺寸并且增强存储器系统的整体性能。
根据本发明构思的示例性实施例，图3是示出包括在图2的存储器控制器中的锤击地址管理器的框图，并且图4是示出包括在图3的锤击地址管理器中的访问储存器的框图。
参考图3，锤击地址管理器300可以包括访问储存器320和存储控制器340。
访问储存器320可以存储针对被密集或频繁访问的锤击地址HADD的信息。根据本发明构思的示例性实施例，访问储存器320可以包括多个存储块321、322、323和324(也被称为SBK_A、SBK_B、SBK_C和SBK_D)，并且存储块321、322、323和324中的每一个可以包括如图4中所示的多个存储单元SU1至SUk。
图4示出了与四个存储器组(memory bank)A、B、C和D相对应的访问储存器320的非限制性示例。存储块的数量可以根据存储器设备200的配置而改变。例如，如果存储器设备200具有单一组(single-bank)结构，则访问储存器320可以仅包括一个存储块321。在本示例性实施例中，存储块321、322、323和324可以具有基本相同的配置，并且因此将仅描述存储块321。
存储单元SU1至SUk可以包括：分别存储被访问的行地址的地址寄存器AREG1至AREGk、以及分别存储与行地址相对应的访问计数值的计数寄存器CREG1至CREGk。
存储控制器340可以基于从存储器控制器100被传送到存储器设备200的访问地址信号来控制访问储存器320。访问地址可以包括组地址(bank address)BADD和行地址XADD。根据本发明构思的示例性实施例，如果存储器设备200具有单一存储器组，则可以省略组地址BADD。存储控制器340可以基于访问计数值来确定并提供所存储的访问地址当中的锤击地址HADD。可以根据存储器系统10而不同地确定存储控制器340所使用的锤击地址HADD的管理方案。
图5是示出根据本发明构思的示例性实施例的包括在图2的存储器设备中的刷新控制器的框图。
参考图5，刷新控制器400可以包括定时控制器410、刷新计数器420和地址产生器430。
定时控制器410可以基于存储器设备200的操作特性，产生计数器刷新信号CREF以及表示锤击刷新操作定时的锤击刷新信号HREF。以下将参考图15A、15B和15C来进一步描述定时控制器410的操作。如图15A、15B和15C中所示，定时控制器410可以选择性地激活计数器刷新信号CREF和锤击刷新信号HREF之一。
根据本发明构思的示例性实施例，如图5中所示，定时控制器410可以被包括在刷新控制器400中。根据本发明构思的示例性实施例，可以省略定时控制器410，并且可以从存储器设备中的其他控制逻辑来提供计数器刷新信号CREF和锤击刷新信号HREF。
刷新计数器420可以响应于计数器刷新信号CREF来产生计数器刷新地址信号CRFADD，其中计数器刷新地址信号CRFADD可以表示顺序地变化的地址。例如，每当计数器刷新信号CREF被激活时，刷新计数器420可以增加计数器刷新地址信号CRFADD的值。可以通过增加计数器刷新地址信号CRFADD的值，来为刷新操作顺序地选择存储器设备200的存储器单元阵列中的字线。
地址产生器430可以存储从存储器控制器100提供的锤击地址HADD，并且可以产生与锤击刷新信号HREF同步的锤击刷新地址信号HRFADD。锤击刷新地址信号HRFADD可以与行的地址相对应，所述行在物理上邻近与锤击地址HADD相对应的行。地址产生器430可以包括锤击地址储存器440和映射器450。
锤击地址储存器440可以存储从存储器控制器100提供的锤击地址HADD。根据本发明构思的示例性实施例，锤击地址储存器440可以包括用于存储多个地址的存储单元，其将参考图8进行描述。
映射器450可以基于从锤击地址储存器440提供的锤击地址HADD来产生锤击刷新地址信号HRFADD。如以下将参考图6所述，锤击刷新地址信号HRFADD可以指示存储器设备200的行的地址，所述行在物理上邻近与锤击地址HADD相对应的存储器设备200的行。根据本发明构思的示例性实施例，映射器450可以响应于锤击刷新信号HREF，提供与两个邻近行之一相对应的地址，如以下将参考图15A和图15B所述。根据本发明构思的示例性实施例，映射器450可以响应于锤击刷新信号HREF，顺序地提供与两个邻近行相对应的地址，如以下将参考图15C所述。
图6是示出用于描述由于字线耦合引起的数据丢失的存储器单元阵列的一部分的图。
图6示出了三个字线WLs-1、WLs和WLs+1，三个位线BLp-1、BLp和BLp+1，以及耦合到在存储器单元阵列中的字线WLs-1、WL和WLs+1和位线BLp-1、BLp和BLp+1的存储器单元MC。三个字线WLs-1、WLs和WLs+1在行方向(例如，X方向)上延伸并且沿着列方向(例如，Y方向)顺序地排列。三个位线BLp-1、BLp和BLp+1在列方向上延伸并且沿着行方向顺序地排列。这里将理解的是，由于字线WLs-1与WLs之间没有间隔的字线，因此字线WLs-1和WLs直接在物理上彼此相邻。
例如，中间字线WLs可以与已经被密集访问的锤击地址HADD相对应。将理解的是，密集访问的锤击字线是指具有相对更高的激活数和/或具有相对更高(例如，大于预定阈值)的激活频率的字线。每当锤击字线(例如，中间字线WLs)被访问时，锤击字线WLs被使能并被预充电，并且锤击字线WLs的电压电平被增大或减小。字线耦合可能会使相邻的字线WLs-1和WLs+1的电压电平随着锤击字线WLs的电压电平变化而波动，并且因此，耦合到相邻的字线WLs-1和WLs+1的存储器单元MC的单元电荷受到影响。由于更频繁地访问锤击字线WLs，所以耦合到相邻的字线WLs-1和WLs+1的存储器单元MC的单元电荷可能更快地丢失。
图5的地址产生器430可以提供锤击刷新地址信号HRFADD，其表示在物理上邻近锤击地址HADD的行(例如，中间字线WLs)的行(例如，字线WLs-1和WLs+1)的地址HRFADD1和HRFADD2，并且可以基于(例如，响应于)锤击刷新地址信号HRFADD来执行对相邻字线WLs-1和WLs+1的刷新操作，以减少或可能防止存储在存储器单元MC中的数据的丢失。
图7是示出根据本发明构思的示例性实施例的提供锤击地址的方法的图。
图7示出了存储器控制器100使用用于存储器设备200的访问操作的激活命令ACT来实时地提供锤击地址HADD的示例。
参考图2和图7，在时间点t1至t5处，存储器控制器100将激活命令ACT传送到存储器设备200以用于访问操作。访问操作可以包括用以将数据存储在存储器设备200中的写入操作、以及用以从存储器设备200读出数据的读取操作。
通常，激活命令ACT可以伴随着访问地址(例如，组地址BADD和行地址XADD)。访问地址BADD和XADD可以被包括在激活命令ACT中。可替换地，访问地址BADD和XADD可以与激活命令ACT的传送定时同步地从存储器控制器100传送到存储器设备200，即使访问地址BADD和XADD不包括在激活命令ACT中。
在单一组结构的情况下，访问地址可以仅包括行地址XADD，并且在多组(multi-bank)结构的情况下，访问地址可以包括除了行地址XADD之外的组地址BADD。可以与提供给存储器设备200的激活命令ACT同步地执行针对与访问地址BADD和XADD相对应的行的访问操作。
在从时间点t1至t5中的每一个的ACT到WR/RD的延迟时间tRCD之后，存储器控制器100将写入命令WR或读取命令RD传送到存储器设备200，以针对伴随有写入命令WR或读取命令RD的列地址分别执行写入操作或读取操作。
如此以来，在存储器控制器100传送激活命令ACT之后，存储器控制器100可以将读取命令RD或写入命令WR传送到存储器设备200，以顺序地执行行访问和列访问。
根据本发明构思的示例性实施例，激活命令ACT可以包括锤击标志信息HFG，所述锤击标志信息指示伴随有激活命令ACT的访问地址BADD和XADD是(例如，“H”)否(例如，“L”)与锤击地址HADD相对应。存储器设备200可以基于锤击标志信息HFG确定是否将伴随有激活命令ACT的访问地址BADD和XADD存储为锤击地址HADD。
图8是示出根据本发明构思的示例性实施例的使用图7的方法的图5的锤击地址储存器的存储状态的图。
如图8中所示，包括在存储器设备200的刷新控制器400中的锤击地址储存器440可以包括分别与多个存储器组A、B、C和D相对应的多个存储块441、442、443和444。图8示出了具有四个存储器组A、B、C和D的非限制性示例。然而，本发明构思不限于此，并且存储块的数量可以根据存储器设备200的配置而改变。如果存储器设备200具有单一组结构，则锤击地址储存器440可以仅包括一个存储块。
当锤击标志信息HFG具有第一值(例如“H”)时，存储器设备200可以基于伴随有激活命令ACT的访问地址BADD和XADD来执行访问操作，并且可以将访问地址BADD和XADD存储为锤击地址HADD。与此相反，当锤击标志信息HFG具有第二值(例如“L”)时，存储器设备200可以基于伴随有激活命令ACT的访问地址BADD和XADD来执行访问操作，并且可以不将访问地址BADD和XADD存储为锤击地址HADD。
例如，如图7和图8中所示，包括在激活命令ACT中的锤击标志信息HFG可以具有第一值(例如，逻辑高值“H”)，并且因此，存储器设备200可以将伴随有激活命令ACT的行地址XADD存储在与组地址BADD相对应的锤击地址储存器440的存储块中。换句话说，在时间点t2处的行地址RA0被存储在与存储器组A相对应的存储块441中，在时间点t3处的行地址RA4被存储在与存储器组D相对应的存储块444中，并且在时间点t5处的行地址RA6被存储在与存储器组A相对应的存储块441中。
与此相反，包括在激活命令ACT中的锤击标志信息HFG可以具有第二值(例如，逻辑低值“L”)，并且因此，存储器设备200可以不将伴随有激活命令ACT的行地址XADD存储在锤击地址储存器440中。换句话说，在时间点t1处的访问地址B和RA1以及在时间点t4处的访问地址C和RA0被用于一般访问操作并且不被存储为锤击地址HADD。
如此以来，通过使用用于一般访问操作的、包括锤击标志信息HFG的激活命令ACT，可以将锤击地址HADD从存储器控制器100提供给存储器设备200而没有额外的时间损失。
图9示出了可以在根据本发明构思的示例性实施例的存储器系统中使用的示例性命令。
图9示出了表示激活命令ACT、读取命令RD、写入命令WR和模式寄存器写入命令MRW的片选信号CS和命令地址信号CA0至CA6的组合。在图9中，H指示逻辑高电平，L指示逻辑低电平，R0至R17指示行地址RA的位，BA0至BA3指示组地址BA的位，V指示逻辑低电平和逻辑高电平中的任何一个，BL指示突发长度，C4至C9指示列地址CA的位，MA0至MA5指示执行模式寄存器写入操作的模式寄存器的位置，OP0至OP7指示要被写入模式寄存器中的模式信息，以及RE1至RE4指示时钟信号CK的第一至第四上升沿。
激活命令ACT可以包括第一部分ACTa和第二部分ACTb，并且可以在多个时钟周期(例如，四个时钟周期(例如，RE1至RE4))期间传送激活命令ACT。激活命令ACT可以包括组地址位BA0至BA3和行地址位R0至R17。此外，激活命令ACT可以包括锤击标志信息HFG，所述锤击标志信息表示伴随有激活命令ACT的访问地址是否与锤击地址HADD相对应。图9示出了作为非限制性示例的具有一个位(bite)的锤击标志信息HFG。根据本发明构思的示例性实施例，锤击标志信息HFG可以用多个位来实施。
激活命令ACT中的锤击标志信息HFG的第一值(例如，逻辑高值H)可以指示伴随的访问地址与锤击地址HADD相对应，并且激活命令ACT中的锤击标志信息HFG的第二值(例如，逻辑低值L)可以指示伴随的访问地址不与锤击地址HADD相对应。
读取命令RD和写入命令WR中的每一个可以包括组地址位BA0至BA3和列地址位C4至C9，并且可以在多个时钟周期(例如，两个时钟周期(例如，RE1和RE2))期间被传送。
模式寄存器写入命令MRW可以包括第一部分MRWa和第二部分MRWb。模式寄存器写入命令MRW可以在多个时钟周期(例如，四个时钟周期(例如，RE1至RE4))期间被传送。模式寄存器写入命令MRW可以包括模式寄存器位置位MA0至MA5和模式信息位OP0至OP7。此外，模式寄存器写入命令MRW可以包括用于设置存储器设备200的操作模式的锤击标志信息HFG。
模式寄存器写入命令MRW中的锤击标志信息HFG的第一值(例如，逻辑高值H)可以指示存储器设备200的操作模式是锤击模式，并且模式寄存器写入命令MRW中的锤击标志信息HFG的第二值(例如，逻辑低值L)可以指示操作模式是正常访问模式。通过将锤击标志信息HFG包括在模式寄存器写入命令MRW中，可以实施提供锤击地址HADD的不同方法，如以下将参考图12和13所述。
图9示出了片选信号CS和命令地址信号CA0至CA6的组合的非限制性示例。本发明构思不限于此，并且也可以以各种方式改变表示不同命令的这些信号的组合。
图10A、图10B和图10C是示出用以提供锤击地址和锤击地址储存器的对应存储状态的本发明构思的示例性实施例的图。图10A、图10B和图10C的示例性实施例类似于图7、图8和图9的示例性实施例，并且因此可以省略重复的描述。
为了便于例示和描述，图10A、图10B和图10C仅示出了在包括在图8的锤击地址储存器440中的多个存储块441、442、443和444当中与存储器组A相对应的存储块441。另外，图10A、图10B和图10C示出了存储块441在传送激活命令ACT之前和之后的存储状态。
图10A、图10B和图10C的锤击标志信息HFG用第一锤击标志位HFG1和第二锤击标志位HFG2来实施，然而图7、图8和图9的锤击标志信息HFG用单一位来实施。例如，第一锤击标志位HFG1可以指示伴随有激活命令ACT的访问地址BADD和XADD是否与锤击地址HADD相关，并且第二锤击标志位HFG2可以指示访问地址BADD和XADD包括在锤击地址HADD中还是排除在锤击地址HADD外。
参考图10A，在传送激活命令ACT的时间点ta处，具有值A的组地址BADD、具有值RA5的行地址XADD、以及具有第二值L的第一锤击标志位HFG1伴随有激活命令ACT并且从存储器控制器100被提供给存储器设备200。存储器设备200根据第一锤击标志位HFG1的第二值L(并且不管第二锤击标志位HFG2的值如何)来确定伴随有激活命令ACT的访问地址BADD和XADD与锤击地址HADD无关。换句话说，与具有值A的组地址BADD(例如，BANK_A)相对应的存储块441的存储状态被保持并且不改变。
参考图10B，在传送激活命令ACT的时间点tb处，具有值A的组地址BADD、具有值RA6的行地址XADD、以及具有第一值H的第一锤击标志位HFG1伴随有激活命令ACT并且从存储器控制器100被提供给存储器设备200。存储器设备200根据第一锤击标志位HFG1的第一值H来确定伴随有激活命令ACT的访问地址BADD和XADD与锤击地址HADD相关，并且因此除了正常访问操作之外，存储器设备200还可执行与锤击地址HADD相关的操作。
例如，当第二锤击标志位HFG2具有第一值H时，存储器设备200可以使访问地址BADD和XADD被包括在锤击地址HADD中。换句话说，可以将伴随有激活命令ACT的行地址RA6新写入与具有值A的存储器组地址BADD(例如，BANK_A)相对应的存储块441中。
参考图10C，在传送激活命令ACT的时间点tc处，具有值A的组地址BADD、具有值RA0的行地址XADD、以及具有第一值H的第一锤击标志位HFG1伴随有激活命令ACT并且从存储器控制器100被提供给存储器设备200。存储器设备200根据第一锤击标志位HFG1的第一值H来确定伴随有激活命令ACT的访问地址BADD和XADD与锤击地址HADD相关，并且因此除了正常访问操作之外，存储器设备200还可以执行与锤击地址HADD相关的操作。
例如，当第二锤击标志位HFG2具有第二值L时，存储器设备200可以使访问地址BADD和XADD被排除在锤击地址HADD外。换句话说，可以将伴随有激活命令ACT的行地址RA0从与具有值A的组地址BADD(例如，BANK_A)相对应的存储块441删除。
图11和图12是示出根据本发明构思的示例性实施例的提供锤击地址的方法的图。在下文中，可以省略与图7中的元素类似的元素的重复描述。
图11示出了存储器控制器100使用与存储器设备200的访问操作无关的锤击地址写入命令HAW来实时地提供锤击地址HADD的示例。如参考图9所述，可以通过与其他命令的组合不同的片选信号CS和命令地址信号CA0至CA6的组合来定义锤击地址写入命令HAW。
参考图2和图11，如上所述，存储器控制器100可以在时间点t1和t4处顺序地传送激活命令ACT以及写入命令WR或读取命令RD以用于访问操作。存储器设备200可以基于顺序地传送的命令来顺序地执行行访问和列访问。
此外，存储器控制器100可以在时间点t2、t3和t5处传送锤击地址写入命令HAW以用于提供锤击地址HADD。因为锤击地址写入命令HAW与访问操作无关，所以写入命令WR或读取命令RD不遵从锤击地址写入命令HAW。存储器设备200可以将伴随有锤击地址写入命令HAW的地址存储为锤击地址HADD。换句话说，如图8中所示，在时间点t2处的行地址RA0被存储在与存储器组A相对应的存储块441中，在时间点t3处的行地址RA4被存储在与存储器组D相对应的存储块444中，并且在时间点t5处的行地址RA6被存储在与存储器组A相对应的存储块441中。
图12示出了存储器控制器100将存储器设备200的操作模式设置为锤击模式并在锤击模式期间提供锤击地址HADD的示例。如参考图7至图11所述，实时或即时地将锤击地址HADD从存储器控制器100提供给存储器设备200。与此相反，在图12中，仅在锤击模式期间将锤击地址HADD从存储器控制器100提供给存储器设备200。例如，主机设备中的包括有存储器控制器100的过程可以预测与被密集访问的数据相关联的地址，并且可以确定与被密集访问的数据相关联的地址，并且将所述地址作为锤击地址HADD提供给存储器设备200。
根据本发明构思的示例性实施例，存储器设备200可以包括被配置为存储用于控制存储器设备200的值的模式寄存器，并且存储器控制器100可以使用模式寄存器写入命令MRW将锤击标志信息HFG写入模式寄存器中以开始或结束锤击模式。
参考图2和图12，存储器控制器100可以在时间点t1处传送模式寄存器写入命令MRW以用于开始锤击模式，并且在时间点t5处传送模式寄存器写入命令MRW以用于结束锤击模式。如参考图9所述，模式寄存器写入命令MRW中的锤击标志信息HFG的第一值(例如，逻辑高值H)可以指示存储器设备200的操作模式是锤击模式，并且模式寄存器写入命令MRW中的锤击标志信息HFG的第二值(例如，逻辑低值L)可以指示操作模式是正常访问模式。可以通过使用包括锤击标志信息HFG的模式寄存器写入命令MRW来确定开始时间点和结束时间点。
例如，存储器控制器100可以通过使用激活命令ACT，在锤击模式(时间点t1至t5)期间将锤击地址HADD提供给存储器设备200。在锤击模式期间传送的激活命令ACT与访问操作无关，并且因此，在锤击模式期间，在传送包括锤击地址HADD的激活命令ACT之后，存储器控制器100不将读取命令RD或写入命令WR传送到存储器设备200。
在锤击模式期间，存储器设备200可以将伴随有激活命令ACT的行地址XADD存储为锤击地址HADD。换句话说，如图8中所示，在时间点t2处的行地址RA0被存储在与存储器组A相对应的存储块441中，在时间点t3处的行地址RA4被存储在与存储器组D相对应的存储块444中，并且在时间点t5的行地址RA6被存储在与存储器组A相对应的存储块441中。
可以在锤击模式之后的正常访问模式期间执行访问操作。在时间点t6和t7处，激活命令ACT以及写入命令WR或读取命令RD可以从存储器控制器100顺序地传送到存储器设备200。存储器设备200可以基于顺序地传送的命令来顺序地执行行访问和列访问。
图13是示出根据本发明构思的示例性实施例的包括锤击标志信息的模式寄存器的图。图14是示出根据本发明构思的示例性实施例的存储器设备的框图。
例如，图14中的模式寄存器设置MRS 511中的模式寄存器可以具有如图13中所示的设置配置MRSET。操作数值OP0至OP7可以包括：刷新率信息、锤击标志信息HFG、封装后(post-package)修复入口/出口信息PPRE、热偏移信息和温度更新标志TUF。
存储器设备可以基于在模式寄存器设置511中存储的锤击标志信息HFG来确定开始还是结束锤击模式。存储器设备可以参考锤击标志信息HFG，以在锤击标志信息HFG具有第一值(例如，逻辑高电平H)时开始锤击模式，并且在锤击标志信息HFG具有第二值(例如，逻辑低电平L)时结束锤击模式。
参考图14，存储器设备500可以包括命令解码器COM DEC 510、地址缓冲器ADD BUF520、存储器单元阵列530、行选择电路RSEL 540、列选择电路CSEL 550、输入-输出电路560和刷新控制器RFCON 401。命令解码器510可以包括模式寄存器设置MRS 511以存储用于控制存储器设备500的值。输入-输出电路560可以包括写入驱动器WDRV和读取感测电路RSEN。
存储器设备500可以包括用于与存储器控制器通信的接口。例如，存储器设备500可以包括DRAM接口。DRAM接口可以包括控制焊盘(或引脚)、地址焊盘和数据焊盘。存储器设备500可以通过控制焊盘接收命令CMD，例如，包括片选信号/CS、行地址选通信号/RAS、列地址选通信号/CAS、写入使能信号/WE、时钟使能信号CKE等的控制信号。存储器设备500可以通过地址焊盘接收地址信号ADD，并且通过数据焊盘接收写入数据或发送读取数据。
存储器单元阵列530可以包括耦合到多个字线WL0至WLn和多个位线BL0至BLm的多个存储器单元。多个存储器单元可以具有需要诸如DRAM单元的刷新的配置。
命令解码器510可以基于来自存储器控制器的控制信号/CS、/RAS、/CAS、/WE和CKE来产生诸如激活信号IACT、预充电信号IPRE、刷新信号IREF、读取信号IRD、写入信号IWR等的内部命令信号。
刷新控制器401可以接收从存储器控制器提供的内部激活信号IACT、内部刷新信号IREF和上述的锤击地址HADD，并且可以提供计数器刷新信号CREF、锤击刷新信号HREF、计数器刷新地址信号CRFADD和锤击刷新地址信号HRFADD，以用于刷新操作。
地址缓冲器520可以基于从存储器控制器传送的外部地址ADD来产生行地址信号XADD和列地址信号YADD。可以将行地址信号XADD提供给行选择电路540，并且可以将列地址信号YADD提供给列选择电路550。此外，存储器单元阵列530可以包括多个存储器组，并且地址缓冲器520还可以提供组地址信号。
行选择电路540可以在字线WL0至WLn当中选择与行地址信号XADD相对应的字线以用于读取操作或写入操作。此外，行选择电路540可以在字线WL0至WLn当中选择与计数器刷新地址信号CRFADD或锤击刷新地址信号HRFADD相对应的字线以用于刷新操作。当计数器刷新信号CREF被激活时，行选择电路540可以选择与计数器刷新地址信号CRFADD相对应的字线，并且当锤击刷新信号HREF被激活时，行选择电路540可以选择与锤击刷新地址信号HRFADD相对应的字线。列选择电路550可以在位线BL0至BLm当中选择与列地址信号YADD相对应的位线。
写入驱动器WDRV和读取感测电路RSEN被耦合到位线BL0至BLm。写入驱动器WDRV和读取感测电路RSEN可以直接地或经由列选择电路550被耦合到位线BL0至BLm。
图15A、图15B和图15C是示出根据本发明构思的示例性实施例的包括在图14的存储器设备中的刷新控制器的操作的时序图。
图15A、图15B和图15C示出了针对以脉冲形状激活的刷新信号IREF来产生计数器刷新信号CREF、锤击刷新信号HREF、计数器刷新地址信号CRFADD和锤击刷新地址信号HRFADD。刷新信号IREF的激活时间点t1～t9之间的间隔可以是规则的或不规则的。
参考图2、图5和图15A，定时控制器410可以与刷新信号IREF的激活时间点t1～t19当中的时间点t1～t4、t6～t10、t12～t16和t18～t19同步地激活计数器刷新信号CREF，并且可以与时间点t5、t11和t17同步地激活锤击刷新信号HREF。即使图15A示出了对于每次激活锤击刷新信号HREF，计数器刷新信号CREF被激活五次，但是计数器刷新信号CREF和锤击刷新信号HREF的激活率可以被改变。
刷新计数器420可以与计数器刷新信号CREF的激活时间点t1～t4、t6～t10、t12～t16和t18～t19同步地产生表示顺序地变化的地址X+1～X+15的计数器刷新地址信号CRFADD。地址产生器430可以与锤击刷新信号HREF的激活时间点t5、t11和t17同步地产生表示在物理上相邻锤击地址HADD的行的行的地址Ha、Hb和Hc的锤击刷新地址信号HRFADD。如参考图5所述以及图15A中所示，地址产生器430中的映射器450可以提供与两个相邻行之一相对应的地址。例如，在时间点t5处，地址Ha可以比锤击地址HADD小1，并且在时间点t11处，地址Hb可以比锤击地址HADD大1。如此以来，映射器450可以在锤击刷新信号HREF的每个激活时间点处可替换地提供相对于锤击地址信号的更小的地址或更大的地址。
参考图2、图5和图15B，定时控制器410可以与刷新信号IREF的激活时间点t1～t19同步地激活计数器刷新信号CREF，并且可以在刷新信号IREF解除激活的同时与时间点ta、tb和tc同步地激活锤击刷新信号HREF。即使图19示出了对于每次激活锤击刷新信号HREF，计数器刷新信号CREF被激活六次，但是计数器刷新信号CREF和锤击刷新信号HREF的激活率可以被改变。
刷新计数器420可以与计数器刷新信号CREF的激活时间点t1～t19同步地产生表示顺序地变化的地址X+1～X+18的计数器刷新地址信号CRFADD。地址产生器430可以与锤击刷新信号HREF的激活时间点ta、tb和tc同步地产生表示在物理上邻近锤击地址HADD的行的行的地址Ha、Hb和Hc的锤击刷新地址信号HRFADD。如参考图5所述以及图15B中所示，地址产生器430中的映射器450可以提供与两个相邻行之一相对应的地址。例如，在时间点ta处，地址Ha可以比锤击地址HADD小1，并且在时间点tb处，地址Hb可以比锤击地址HADD大1。如此以来，映射器450可以在锤击刷新信号HREF的每个激活时间点处可替换地提供相对于锤击地址信号HADD的更小的地址或更大的地址。
参考图2、图5和图15C，定时控制器410可以与刷新信号IREF的激活时间点t1～t19当中的时间点t1～t4、t7～10、t13～t16和t19同步地激活计数器刷新信号CREF，并且与时间点t5、t6、t11、t12、t17和t18同步地激活锤击刷新信号HREF。即使图15C示出了对于每两次激活锤击刷新信号HREF，计数器刷新信号CREF被激活四次，但是计数器刷新信号CREF和锤击刷新信号HREF的激活率可以被改变。
刷新计数器420可以与计数器刷新信号CREF的激活时间点t1～t4、t7～t10、t13～t16和t19同步地产生表示顺序地变化的地址X+1～X+12的计数器刷新地址信号CRFADD。地址产生器430可以与锤击刷新信号HREF的激活时间点t5、t6、t11、t12、t17和t18同步地产生表示在物理上邻近锤击地址HADD的行的行的地址Ha1、Ha2、Hb1、Hb2、Hc1和Hc2的锤击刷新地址信号HRFADD。如参考图5所述以及图15C中所示，地址产生器430中的映射器450可以顺序地提供与两个相邻行相对应的地址。例如，在时间点t5处，地址Ha1可以比锤击地址HADD小1，并且在时间点t6处，地址Ha2可以比锤击地址HADD大1。如此以来，映射器450可以在锤击刷新信号HREF的每个激活时间点处可替换地提供相对于锤击地址信号的更小的地址或更大的地址。
图16是示出根据本发明构思的示例性实施例的存储器设备的框图。图16示出了具有多组结构的存储器设备的示例。在图16中，省略了与本示例性实施例的描述无关的部件。
参考图16，存储器设备501可以具有多组结构，其中的存储器单元阵列包括多个存储器组531、532、533和534。多个存储器组531、532、533和534可以被分别连接到多个读取选择电路RSEL 541、542、543和544。根据本发明构思的示例性实施例的刷新控制器402可以包括定时控制器101、刷新计数器201和地址产生器。地址产生器可以包括多个子产生器301、302、303和304。
定时控制器101可以基于从存储器控制器提供的刷新信号IREF来产生选择性地激活的计数器刷新信号CREF和锤击刷新信号HREF。刷新计数器201可以响应于计数器刷新信号CREF来产生计数器刷新地址信号CRFADD，使得计数器刷新地址信号CRFADD表示顺序地变化的地址。子产生器301、302、303和304可以分别与存储器组531、532、533和534相对应，并且基于从存储器控制器提供的锤击地址HADD独立地产生锤击刷新地址信号HRFADD1、HRFADD2、HRFADD3和HRFADD4。锤击刷新地址信号HRFADD1、HRFADD2、HRFADD3和HRFADD4以及计数器刷新地址信号CRFADD可以经由读取选择电路541、542、543和544来提供给存储器组531、532、533和534。计数器刷新信号CREF、锤击刷新信号HREF和计数器刷新地址信号CRFADD可以共同地提供给存储器组531、532、533和534。
图17A和图17B是用于描述根据本发明构思的示例性实施例的图16的存储器设备的操作的图。
参考图17A，表示刷新地址RAp的计数器刷新地址信号CRFADD可以在计数器刷新信号CREF的激活时间点tc处共同地被提供给存储器组531、532、533和534。换句话说，包括在具有与计数器刷新地址信号CRFADD相对应的地址的行中的存储器单元可以在所有存储器组531、532、533和534中同时刷新。根据本发明构思的示例性实施例，响应于计数器刷新信号CREF同时刷新的存储器组531、532、533和534中的行可以具有相同的行地址，如图17A中所示。
参考图17B，分别表示刷新地址RAa、RAb、RAc和RAd的锤击刷新地址信号HRFADD1、HRFADD2、HRFADD3和HRFADD4在锤击刷新信号HREF的激活时间点处被分别提供给存储器组531、532、533和534。换句话说，包括在具有与各个锤击刷新地址信号HRFADD1、HRFADD2、HRFADD3和HRFADD4相对应的各个存储器组531、532、533和534中的不同刷新地址RAa、RAb、RAc和RAd的行中的存储器单元可以同时刷新。
图18是示出根据本发明构思的实施例的堆叠存储器设备的结构的图。
参考图18，半导体存储器设备600可以包括第一至第k半导体集成电路层LA1至LAk，其中第一半导体集成电路层LA1可以是主层，而其他半导体集成电路层LA2至LAk可以是从层。
第一至第k半导体集成电路层LA1至LAk可以通过贯穿衬底通孔(例如，硅通孔)(through-substrate via，TSV)在层之间发送和接收信号。作为主层的第一半导体集成电路层LA1可以通过形成在半导体存储器设备600的外表面上的导电结构与外部设备(例如，存储器控制器)通信。
可以主要参考作为主层的第一半导体集成电路层LA1或610以及作为从层的第k半导体集成电路层LAk或620来描述半导体存储器设备600的结构和操作。
第一半导体集成电路层610和第k半导体集成电路层620可以包括存储器区域621和用于驱动存储器区域621的各种外围电路622。例如，外围电路622可以包括用于驱动存储器区域621的字线的行(X)驱动器、用于驱动存储器区域621的位线的列(Y)驱动器、用于控制数据的输入/输出的数据输入/输出单元(Din/Dout)、用于从外部接收命令CMD并缓存命令CMD的命令缓冲器、以及用于从外部接收地址ADDR并缓存地址ADDR的地址缓冲器。
第一半导体集成电路层610还可以包括控制电路，并且控制电路可以基于来自存储器控制器的命令地址信号产生控制信号以控制存储器区域621。
根据本发明构思的示例性实施例，第一半导体集成电路层610还可以包括嵌入其中的刷新控制器RFCON 400。如上所述，刷新控制器400可以接收从存储器控制器提供的锤击地址HADD，并且基于锤击地址HADD执行锤击刷新操作。
图19是示出根据本发明构思的示例性实施例的存储器设备的框图。
参考图19，半导体存储器设备800可以包括存储器单元阵列810和820、解码器(DEC)830、修复控制电路RECON 840和非易失性储存器(NVS)850。在图19中，省略了与本示例性实施例的描述无关的部件。
存储器单元阵列810和820可以包括正常存储器单元阵列810和冗余存储器单元阵列820。正常存储器单元阵列810包括耦合到正常字线NW1至NWP的多个正常存储器单元NC，并且冗余存储器单元阵列820包括耦合到冗余字线RW1至RWK的多个冗余存储器单元RC。
解码器830基于用于读取操作或写入操作的地址ADD来选择正常字线NW1至NWP之一。通过选择正常字线，可以针对耦合到所选择的正常字线NW1至NWP之一的正常存储器单元NC执行读取操作或写入操作。
非易失性储存器850存储指示正常存储器单元NC当中的故障存储器单元的位置的故障地址FADD，并且当半导体存储器设备800上电时输出存储的故障地址FADD。故障地址FADD可以通过半导体存储器设备800的测试过程获得并将其存储在非易失性储存器850中。故障地址FADD可以在上电过程中被加载到修复控制电路840。
当地址ADD与故障地址FADD之一相同时，修复控制电路840控制修复操作以用于用对冗余存储器单元RC的访问来替换对正常存储器单元NC的访问。修复控制电路840可以选择冗余字线RW1至RWK之一，并且当地址ADD与故障地址FADD之一相同时，通过激活禁用信号NDIS来禁用解码器830。
图20是用于描述根据本发明构思的示例性实施例的管理锤击地址的方法的图示。
参考图19和图20，半导体存储器设备800可以将与锤击地址HADD相对应的正常字线(例如，NW3)映射到第一冗余字线(例如，RW2)，并且禁用与第一冗余字线RW2相邻的第二冗余字线RW1和RW3，使得第二冗余字线RW1和RW3未被映射到访问地址。在这种情况下，与锤击地址HADD相对应的正常字线NW3实际上不被访问，并且因此相邻的正常字线NW2和NW4不需要锤击刷新操作。
半导体存储器设备800可以禁用与映射的第一冗余字线RW2相邻的第二冗余字线RW1和RW3，使得相邻的第二冗余字线RW1和RW3可能不被访问。换句话说，与故障地址相对应的正常字线可以被映射到相邻的第二冗余字线RW1和RW3。
图21是示出根据本发明构思的示例性实施例的移动系统的框图。
参考图21，移动系统1200包括应用处理器(application processor，AP)1210、连接单元1220、易失性存储器设备(volatile memory，VM)1230、非易失性存储器设备(nonvolatile memory，NVM)1240、用户接口1250、以及电力供应1260。根据本发明构思的示例性实施例，移动系统1200可以是，例如，移动电话、智能电话、个人数字助理(personaldigital assistant，PDA)、便携式多媒体播放器(portable multimedia player，PMP)、数字照相机、音乐播放器、便携式游戏机、导航系统或另一种类型的电子设备。
应用处理器1210可以执行诸如网络浏览器、游戏应用、视频播放器等的应用。连接单元1220可以执行与外部设备的有线或无线通信。易失性存储器设备1230可以存储由应用处理器1210处理的数据，或者可以作为工作存储器来操作。非易失性存储器设备1240可以存储用于引导移动系统1200的引导图像(boot image)。用户接口1250可以包括诸如键盘、触摸屏等的至少一个输入设备，以及诸如扬声器、显示设备等的至少一个输出设备。电力供应1260可以向移动系统1200提供电源电压。
如上所述，应用处理器1210可以包括被配置为提供锤击地址HADD的锤击地址管理器HMMAG 300，并且易失性存储器设备1230可以包括被配置为基于从应用处理器1210提供的锤击地址HADD执行锤击刷新操作的刷新控制器RFCON 400。锤击地址检测和刷新执行可以分别在应用处理器1210和易失性存储器设备1230中执行，以分配锤击刷新操作的负担，从而减小易失性存储器设备1230的尺寸并且增强移动系统1200的整体性能。
本发明构思可以被应用于包括需要刷新操作的存储器设备的任何设备和系统。例如，本发明构思可以被应用于诸如移动电话、智能电话、PDA、PMP、数字照相机、摄像机、个人计算机(personal computer，PC)、服务器计算机、工作站、膝上型计算机、数字电视TV、机顶盒、便携式游戏机、导航系统等的系统。
如上所述，根据本发明构思的示例性实施例，存储器设备、存储器系统和相关联方法可以分别在存储器控制器和存储器设备中执行锤击地址检测和刷新执行，以分配锤击刷新操作的负担，从而减小存储器设备的尺寸并且增强存储器系统的整体性能。
虽然已经参考本公开的示例性实施例示出并描述了本公开，但是本领域普通技术人员将理解，在不脱离由以下权利要求书和其同等物限定的本公开的精神和范围的情况下，可以在形式和细节上进行各种修改。

Claims (25)

1.一种存储器系统，包括：
存储器控制器，其被配置为确定并提供锤击地址，其中所述锤击地址是具有大于预定阈值的激活数或频率的地址；以及
存储器设备，其被配置为产生表示锤击刷新操作的定时的锤击刷新信号，所述锤击刷新操作用以刷新所述存储器设备的第一行，所述第一行在物理上邻近与所述锤击地址相对应的、存储器设备的第二行，并且被配置为使用从所述存储器控制器提供的锤击地址和由所述存储器设备产生的锤击刷新信号来执行所述锤击刷新操作。
2.根据权利要求1所述的存储器系统，其中，所述存储器控制器使用用于所述存储器设备的访问操作的激活命令来实时地提供所述锤击地址。
3.根据权利要求2所述的存储器系统，其中，在所述存储器控制器传送包括所述锤击地址的激活命令之后，所述存储器控制器将读取命令或写入命令传送到所述存储器设备。
4.根据权利要求2所述的存储器系统，其中，所述激活命令包括锤击标志信息，所述锤击标志信息指示伴随有所述激活命令的访问地址是否与所述锤击地址相对应。
5.根据权利要求4所述的存储器系统，其中，所述存储器设备使用所述锤击标志信息来确定是否将所述访问地址存储为所述锤击地址。
6.根据权利要求4所述的存储器系统，其中，当所述锤击标志信息具有第一值时，所述存储器设备使用所述访问地址来执行所述访问操作，并且将所述访问地址存储为所述锤击地址。
7.根据权利要求6所述的存储器系统，其中，当所述锤击标志信息具有第二值时，所述存储器设备使用所述访问地址来执行所述访问操作，并且不将所述访问地址存储为所述锤击地址。
8.根据权利要求1所述的存储器系统，其中，所述存储器控制器使用与所述存储器设备的访问操作无关的锤击地址写入命令来实时地提供所述锤击地址。
9.根据权利要求8所述的存储器系统，其中，所述存储器设备将伴随有所述锤击地址写入命令的地址存储为所述锤击地址。
10.根据权利要求1所述的存储器系统，其中，所述存储器控制器将所述存储器设备的操作模式设置为锤击模式，并且在所述锤击模式期间提供所述锤击地址。
11.根据权利要求10所述的存储器系统，其中，所述存储器设备包括配置为存储用于控制所述存储器设备的值的模式寄存器，并且
其中，所述存储器控制器使用模式寄存器写入命令将锤击标志信息写入所述模式寄存器中以开始或结束所述锤击模式。
12.根据权利要求10所述的存储器系统，其中，所述存储器控制器在所述锤击模式期间使用用于所述存储器设备的访问操作的激活命令将所述锤击地址提供给所述存储器设备。
13.根据权利要求12所述的存储器系统，其中，在所述锤击模式期间，在所述存储器控制器传送包括所述锤击地址的激活命令之后，所述存储器控制器不将读取命令或写入命令传送到所述存储器设备。
14.根据权利要求12所述的存储器系统，其中，在所述锤击模式期间，所述存储器设备将伴随有所述激活命令的地址存储为所述锤击地址。
15.根据权利要求1所述的存储器系统，其中，所述存储器控制器包括：
锤击地址管理器，其被配置为使用提供给所述存储器设备的地址信号来存储多个行地址和表示所述多个行地址的各自的访问数的访问计数值，并且被配置为使用所述访问计数值来确定并提供所述多个行地址当中的锤击地址。
16.根据权利要求1所述的存储器系统，其中，所述存储器设备包括：
锤击地址储存器，其被配置为存储从所述存储器控制器提供的锤击地址；
定时控制器，其被配置为使用所述存储器设备的操作特性来产生所述锤击刷新信号；以及
映射器，其被配置为产生指示所述存储器设备的第一行的地址的锤击刷新地址信号，所述第一行在物理上邻近与所述锤击地址相对应的、存储器设备的第二行。
17.根据权利要求1所述的存储器系统，其中，所述存储器设备包括存储器单元阵列，所述存储器单元阵列包括连接到多个正常字线的正常存储器单元和连接到多个冗余字线的冗余存储器单元，并且
其中，所述存储器设备将所述多个正常字线当中的、并且与所述锤击地址相对应的第一正常字线映射到所述多个冗余字线当中的第一冗余字线，并且禁用所述多条冗余字线当中的、并且与第一冗余字线相邻的第二冗余字线，使得第二冗余字线不被映射到访问地址。
18.根据权利要求1所述的存储器系统，其中，所述存储器设备包括多个存储器组，并且
其中，所述存储器控制器确定并提供针对所述多个存储器组中的每一个存储器组的锤击地址。
19.一种存储器设备，包括：
锤击地址储存器，其被配置为存储从存储器控制器提供的锤击地址，其中所述锤击地址是具有大于预定阈值的激活数或频率的地址；以及
定时控制器，其被配置为使用所述存储器设备的操作特性来产生锤击刷新信号，其中所述锤击刷新信号表示用以刷新所述存储器设备的行的锤击刷新操作的定时，所述行在物理上邻近与所述锤击地址相对应的、存储器设备的行，
其中，所述存储器设备使用从所述存储器控制器提供的锤击地址和由所述存储器设备产生的锤击刷新信号来执行所述锤击刷新操作，
其中，所述存储器设备包括存储器单元阵列，所述存储器单元阵列包括连接到多个正常字线的正常存储器单元和连接到多个冗余字线的冗余存储器单元，并且
其中，所述存储器设备将所述多个正常字线当中的、并且与所述锤击地址相对应的第一正常字线映射到所述多个冗余字线当中的第一冗余字线，并且禁用所述多条冗余字线当中的、并且与第一冗余字线相邻的第二冗余字线，使得第二冗余字线不被映射到访问地址。
20.一种操作存储器设备的方法，包括：
由存储器控制器产生锤击地址，其中，所述锤击地址是具有大于预定阈值的激活数或频率的地址；
将所述锤击地址从所述存储器控制器提供给存储器设备；
由所述存储器设备产生表示锤击刷新操作的定时的锤击刷新信号，所述锤击刷新操作用以刷新所述存储器设备的行，所述行在物理上邻近与所述锤击地址相对应的、存储器设备的行；以及
使用从所述存储器控制器提供的锤击地址和由所述存储器设备产生的锤击刷新信号由所述存储器设备执行所述锤击刷新操作，
其中，所述存储器控制器使用用于所述存储器设备的访问操作的激活命令来提供所述锤击地址，
其中，所述激活命令包括锤击标志信息和访问地址，
其中，所述锤击标志信息包括指示访问地址是否与所述锤击地址相关的第一位，以及指示所述访问地址是包括在所述锤击地址中还是排除在所述锤击地址外的第二位。
21.一种存储器设备，包括：
命令解码器，其被配置为产生激活信号和刷新信号；
刷新控制器，其被配置为接收所述激活信号、所述刷新信号和锤击地址，并且被配置为响应于所述激活信号、所述刷新信号和所述锤击地址来产生计数器刷新信号、计数器刷新地址信号、锤击刷新信号和锤击刷新地址信号，其中，所述锤击地址是具有大于预定阈值的激活数或频率的地址；以及
存储器单元阵列，其被配置为接收所述计数器刷新信号、所述计数器刷新地址信号、所述锤击刷新信号和所述锤击刷新地址信号，
其中，所述锤击刷新信号表示用以刷新所述存储器单元阵列的第一行的锤击刷新操作的定时，所述第一行在物理上邻近与所述锤击地址相对应的、存储器单元阵列的第二行，
其中，所述锤击刷新地址信号表示第一行的地址，并且
其中，所述存储器设备被配置为使用所述锤击刷新信号和所述锤击刷新地址信号来执行所述锤击刷新操作。
22.根据权利要求21所述的存储器设备，其中，所述命令解码器包括配置为存储锤击标志信息的模式寄存器，并且
其中，所述锤击标志信息包括指示访问地址是否与所述锤击地址相关的第一位，以及指示所述访问地址是包括在所述锤击地址中还是排除在所述锤击地址外的第二位。
23.根据权利要求21所述的存储器设备，其中，所述计数器刷新信号和所述锤击刷新信号与所述刷新信号的一些周期同步，并且
其中，在所述计数器刷新信号被激活第二预定次数之后，所述锤击刷新信号被激活第一预定次数。
24.根据权利要求23所述的存储器设备，其中，第一预定次数为两次，使得所述锤击刷新信号具有顺序的第一激活和第二激活，并且
其中，对于所述锤击刷新信号的第一激活和第二激活，所述锤击刷新地址信号指示在物理上邻近与所述锤击地址相对应的第二行的两行的地址。
25.根据权利要求21所述的存储器设备，其中，所述计数器刷新信号与所述刷新信号同步，并且
其中，所述锤击刷新信号被周期性地激活，而所述刷新信号和所述计数器刷新信号被解除激活。
CN201711128750.7A 2016-12-06 2017-11-15 执行锤击刷新操作和关联操作的存储器设备和存储器系统 Active CN108154895B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020160165419A KR20180064940A (ko) 2016-12-06 2016-12-06 해머 리프레쉬 동작을 수행하는 메모리 시스템
KR10-2016-0165419 2016-12-06

Publications (2)

Publication Number Publication Date
CN108154895A CN108154895A (zh) 2018-06-12
CN108154895B true CN108154895B (zh) 2023-06-06

Family

ID=62243360

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711128750.7A Active CN108154895B (zh) 2016-12-06 2017-11-15 执行锤击刷新操作和关联操作的存储器设备和存储器系统

Country Status (3)

Country Link
US (1) US10600470B2 (zh)
KR (1) KR20180064940A (zh)
CN (1) CN108154895B (zh)

Families Citing this family (75)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9324398B2 (en) 2013-02-04 2016-04-26 Micron Technology, Inc. Apparatuses and methods for targeted refreshing of memory
US9047978B2 (en) 2013-08-26 2015-06-02 Micron Technology, Inc. Apparatuses and methods for selective row refreshes
JP2015219938A (ja) 2014-05-21 2015-12-07 マイクロン テクノロジー， インク． 半導体装置
JP2017182854A (ja) 2016-03-31 2017-10-05 マイクロン テクノロジー， インク． 半導体装置
US10490251B2 (en) * 2017-01-30 2019-11-26 Micron Technology, Inc. Apparatuses and methods for distributing row hammer refresh events across a memory device
US10672449B2 (en) * 2017-10-20 2020-06-02 Micron Technology, Inc. Apparatus and methods for refreshing memory
US11288374B2 (en) * 2017-10-31 2022-03-29 Mitsubishi Heavy Industries Machinery Systems. Ltd. Information processing device, method for controlling information processing device, and program
US10580475B2 (en) 2018-01-22 2020-03-03 Micron Technology, Inc. Apparatuses and methods for calculating row hammer refresh addresses in a semiconductor device
KR20190123875A (ko) * 2018-04-25 2019-11-04 삼성전자주식회사 반도체 메모리 장치 및 이를 구비하는 메모리 시스템
KR102410924B1 (ko) * 2018-05-14 2022-06-20 삼성전자주식회사 해머 리프레쉬 동작을 수행하는 리프레쉬 제어 회로, 메모리 장치 및 메모리 장치의 동작 방법
WO2019222960A1 (en) 2018-05-24 2019-11-28 Micron Technology, Inc. Apparatuses and methods for pure-time, self adopt sampling for row hammer refresh sampling
US11152050B2 (en) 2018-06-19 2021-10-19 Micron Technology, Inc. Apparatuses and methods for multiple row hammer refresh address sequences
US10573370B2 (en) 2018-07-02 2020-02-25 Micron Technology, Inc. Apparatus and methods for triggering row hammer address sampling
CN112534502B (zh) * 2018-08-03 2024-04-09 美光科技公司 用于行锤击缓解的方法及采用所述方法的存储器装置及系统
US10490250B1 (en) * 2018-08-14 2019-11-26 Micron Technology, Inc. Apparatuses for refreshing memory of a semiconductor device
JP2020035504A (ja) 2018-08-30 2020-03-05 キオクシア株式会社 メモリシステム
US11054995B2 (en) * 2018-09-07 2021-07-06 Micron Technology, Inc. Row hammer protection for a memory device
US10726903B2 (en) 2018-09-21 2020-07-28 Nanya Technology Corporation Row-determining circuit, DRAM, and method for refreshing a memory array
KR102515404B1 (ko) * 2018-10-09 2023-03-29 마이크론 테크놀로지, 인크 행 해머를 완화하기 위한 방법 및 이를 이용한 메모리 디바이스 및 시스템
US10825534B2 (en) * 2018-10-26 2020-11-03 Intel Corporation Per row activation count values embedded in storage cell array storage cells
US10685696B2 (en) * 2018-10-31 2020-06-16 Micron Technology, Inc. Apparatuses and methods for access based refresh timing
CN113168861B (zh) 2018-12-03 2024-05-14 美光科技公司 执行行锤刷新操作的半导体装置
CN117198356A (zh) 2018-12-21 2023-12-08 美光科技公司 用于目标刷新操作的时序交错的设备和方法
US10957377B2 (en) 2018-12-26 2021-03-23 Micron Technology, Inc. Apparatuses and methods for distributed targeted refresh operations
US10943637B2 (en) * 2018-12-27 2021-03-09 Micron Technology, Inc. Apparatus with a row-hammer address latch mechanism
US10817371B2 (en) * 2018-12-31 2020-10-27 Micron Technology, Inc. Error correction in row hammer mitigation and target row refresh
US10770127B2 (en) 2019-02-06 2020-09-08 Micron Technology, Inc. Apparatuses and methods for managing row access counts
US11615831B2 (en) 2019-02-26 2023-03-28 Micron Technology, Inc. Apparatuses and methods for memory mat refresh sequencing
US11043254B2 (en) 2019-03-19 2021-06-22 Micron Technology, Inc. Semiconductor device having cam that stores address signals
US10950288B2 (en) * 2019-03-29 2021-03-16 Intel Corporation Refresh command control for host assist of row hammer mitigation
US11227649B2 (en) 2019-04-04 2022-01-18 Micron Technology, Inc. Apparatuses and methods for staggered timing of targeted refresh operations
US10790005B1 (en) * 2019-04-26 2020-09-29 Micron Technology, Inc. Techniques for reducing row hammer refresh
US10867661B2 (en) * 2019-04-30 2020-12-15 Micron Technology, Inc. Main word line driver circuit
US11264096B2 (en) 2019-05-14 2022-03-01 Micron Technology, Inc. Apparatuses, systems, and methods for a content addressable memory cell with latch and comparator circuits
US11158364B2 (en) 2019-05-31 2021-10-26 Micron Technology, Inc. Apparatuses and methods for tracking victim rows
US11069393B2 (en) 2019-06-04 2021-07-20 Micron Technology, Inc. Apparatuses and methods for controlling steal rates
US10978132B2 (en) 2019-06-05 2021-04-13 Micron Technology, Inc. Apparatuses and methods for staggered timing of skipped refresh operations
US11158373B2 (en) 2019-06-11 2021-10-26 Micron Technology, Inc. Apparatuses, systems, and methods for determining extremum numerical values
US10832792B1 (en) 2019-07-01 2020-11-10 Micron Technology, Inc. Apparatuses and methods for adjusting victim data
US11139015B2 (en) 2019-07-01 2021-10-05 Micron Technology, Inc. Apparatuses and methods for monitoring word line accesses
US11386946B2 (en) 2019-07-16 2022-07-12 Micron Technology, Inc. Apparatuses and methods for tracking row accesses
US10930336B1 (en) * 2019-07-31 2021-02-23 Winbond Electronics Corp. Memory device and row-hammer refresh method thereof
JP6831879B2 (ja) 2019-08-01 2021-02-17 華邦電子股▲ふん▼有限公司Ｗｉｎｂｏｎｄ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏｒｐ． メモリ装置とそのリフレッシュ方法
US10943636B1 (en) 2019-08-20 2021-03-09 Micron Technology, Inc. Apparatuses and methods for analog row access tracking
US10964378B2 (en) 2019-08-22 2021-03-30 Micron Technology, Inc. Apparatus and method including analog accumulator for determining row access rate and target row address used for refresh operation
US11200942B2 (en) 2019-08-23 2021-12-14 Micron Technology, Inc. Apparatuses and methods for lossy row access counting
US11302374B2 (en) 2019-08-23 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic refresh allocation
US11356081B2 (en) * 2019-09-06 2022-06-07 Micron Technology, Inc. Average interval generator
US11302377B2 (en) 2019-10-16 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic targeted refresh steals
US11276456B2 (en) * 2020-05-29 2022-03-15 Micron Technology, Inc. Systems and methods for capture and replacement of hammered word line address
US11309010B2 (en) 2020-08-14 2022-04-19 Micron Technology, Inc. Apparatuses, systems, and methods for memory directed access pause
US11348631B2 (en) 2020-08-19 2022-05-31 Micron Technology, Inc. Apparatuses, systems, and methods for identifying victim rows in a memory device which cannot be simultaneously refreshed
US11380382B2 (en) 2020-08-19 2022-07-05 Micron Technology, Inc. Refresh logic circuit layout having aggressor detector circuit sampling circuit and row hammer refresh control circuit
US11222682B1 (en) 2020-08-31 2022-01-11 Micron Technology, Inc. Apparatuses and methods for providing refresh addresses
US11557331B2 (en) 2020-09-23 2023-01-17 Micron Technology, Inc. Apparatuses and methods for controlling refresh operations
US11409674B2 (en) * 2020-10-02 2022-08-09 Micron Technology, Inc. Memory with improved command/address bus utilization
US11222686B1 (en) 2020-11-12 2022-01-11 Micron Technology, Inc. Apparatuses and methods for controlling refresh timing
US11462291B2 (en) 2020-11-23 2022-10-04 Micron Technology, Inc. Apparatuses and methods for tracking word line accesses
US11783884B2 (en) 2020-12-10 2023-10-10 SK Hynix Inc. Semiconductor memory device and memory system including the same
US11749371B2 (en) * 2020-12-14 2023-09-05 SK Hynix Inc. Memory system including memory device performing target refresh
US11264079B1 (en) 2020-12-18 2022-03-01 Micron Technology, Inc. Apparatuses and methods for row hammer based cache lockdown
US11482275B2 (en) 2021-01-20 2022-10-25 Micron Technology, Inc. Apparatuses and methods for dynamically allocated aggressor detection
KR20220120771A (ko) * 2021-02-23 2022-08-31 삼성전자주식회사 메모리 장치 및 그것의 동작 방법
CN115083467B (zh) * 2021-03-15 2024-05-03 长鑫存储技术有限公司 刷新控制电路及存储器
US11600314B2 (en) 2021-03-15 2023-03-07 Micron Technology, Inc. Apparatuses and methods for sketch circuits for refresh binning
CN113378587B (zh) * 2021-05-19 2023-07-21 长鑫存储技术有限公司 地址确定电路及方法、保护电路及方法、设备
US11664063B2 (en) 2021-08-12 2023-05-30 Micron Technology, Inc. Apparatuses and methods for countering memory attacks
KR20230051835A (ko) 2021-10-12 2023-04-19 삼성전자주식회사 반도체 메모리 장치 및 반도체 메모리 장치의 동작 방법
KR20230072283A (ko) 2021-11-17 2023-05-24 삼성전자주식회사 메모리 장치, 그것을 포함하는 메모리 시스템 및 그것의 동작 방법
CN116153357A (zh) * 2021-11-19 2023-05-23 长鑫存储技术有限公司 一种锤击刷新方法、锤击刷新电路及半导体存储器
KR20230074478A (ko) * 2021-11-19 2023-05-30 창신 메모리 테크놀로지즈 아이엔씨 해머 리프레시 방법, 해머 리프레시 회로 및 반도체 메모리
US11688451B2 (en) 2021-11-29 2023-06-27 Micron Technology, Inc. Apparatuses, systems, and methods for main sketch and slim sketch circuit for row address tracking
US20230206989A1 (en) * 2021-12-29 2023-06-29 Micron Technology, Inc. Apparatuses and methods for row hammer counter mat
CN116935916A (zh) * 2022-04-08 2023-10-24 长鑫存储技术有限公司 半导体存储器、刷新方法和电子设备
US11948656B1 (en) * 2022-09-21 2024-04-02 Micron Technology, Inc. Counter management for memory systems

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101989644A (zh) * 2009-07-31 2011-03-23 复旦大学 一种提高电阻随机存储器数据保持能力的方法
CN104350546A (zh) * 2012-06-30 2015-02-11 英特尔公司 行锤击刷新命令
CN104737234A (zh) * 2012-11-30 2015-06-24 英特尔公司 基于所存储的行锤击阈值的值的行锤击监视
US9117544B2 (en) * 2012-06-30 2015-08-25 Intel Corporation Row hammer refresh command

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9299400B2 (en) 2012-09-28 2016-03-29 Intel Corporation Distributed row hammer tracking
US9384821B2 (en) 2012-11-30 2016-07-05 Intel Corporation Row hammer monitoring based on stored row hammer threshold value
US9269436B2 (en) 2013-03-12 2016-02-23 Intel Corporation Techniques for determining victim row addresses in a volatile memory
WO2014193412A1 (en) 2013-05-31 2014-12-04 Hewlett-Packard Development Company, L.P. Memory error determination
KR102075665B1 (ko) 2013-06-17 2020-02-10 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그의 동작방법과 반도체 메모리 장치를 포함하는 반도체 시스템
US10373667B2 (en) 2013-08-28 2019-08-06 Hewlett Packard Enterprise Development Lp Refresh rate adjust
KR102193993B1 (ko) * 2014-02-21 2020-12-22 삼성전자주식회사 메모리 장치 및 이를 포함하는 메모리 시스템
JP5983665B2 (ja) 2014-03-17 2016-09-06 日本電気株式会社 アクセス回数カウント装置、メモリシステム、および、アクセス回数カウント方法
WO2016083865A1 (zh) * 2014-11-25 2016-06-02 三星电子株式会社 基于概率信息检测半导体存储器的被最频繁存取的地址的方法
US10497409B2 (en) 2014-12-17 2019-12-03 International Business Machines Corporation Implementing DRAM row hammer avoidance
KR102399475B1 (ko) * 2015-12-28 2022-05-18 삼성전자주식회사 리프레쉬 콘트롤러 및 이를 포함하는 메모리 장치
KR102329673B1 (ko) * 2016-01-25 2021-11-22 삼성전자주식회사 해머 리프레쉬 동작을 수행하는 메모리 장치 및 이를 포함하는 메모리 시스템

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101989644A (zh) * 2009-07-31 2011-03-23 复旦大学 一种提高电阻随机存储器数据保持能力的方法
CN104350546A (zh) * 2012-06-30 2015-02-11 英特尔公司 行锤击刷新命令
US9117544B2 (en) * 2012-06-30 2015-08-25 Intel Corporation Row hammer refresh command
CN104737234A (zh) * 2012-11-30 2015-06-24 英特尔公司 基于所存储的行锤击阈值的值的行锤击监视

Also Published As

Publication number Publication date
US20180158507A1 (en) 2018-06-07
KR20180064940A (ko) 2018-06-15
CN108154895A (zh) 2018-06-12
US10600470B2 (en) 2020-03-24

Similar Documents

Publication Publication Date Title
CN108154895B (zh) 执行锤击刷新操作和关联操作的存储器设备和存储器系统
US10811077B2 (en) Refresh control circuit, memory device including the same and method of operating the same for hammer refresh operation
CN107068174B (zh) 刷新控制器以及包括刷新控制器的存储器设备
US9892779B2 (en) Memory device performing hammer refresh operation and memory system including the same
US10446216B2 (en) Embedded refresh controllers and memory devices including the same
US9466351B2 (en) Semiconductor memory device and method for refreshing memory cells
US20170140810A1 (en) Memory device and memory system including the same for controlling collision between access operation and refresh operation
US10573356B2 (en) Semiconductor memory devices, memory systems and methods of operating semiconductor memory devices
US11508429B2 (en) Memory system performing hammer refresh operation and method of controlling refresh of memory device
US10331378B2 (en) Methods of operating mixed device type memory modules, and processors and systems configured for operating the same
TWI828094B (zh) 記憶體控制器及包括其的記憶體系統
CN114974348A (zh) 存储装置及其操作方法
US10325643B2 (en) Method of refreshing memory device and memory system based on storage capacity
US8750068B2 (en) Memory system and refresh control method thereof
US11049542B2 (en) Semiconductor device with multiple chips and weak cell address storage circuit
TWI812217B (zh) 半導體記憶體裝置及半導體記憶體裝置的操作方法
CN107369473B (zh) 存储系统及其操作方法
CN107230500B (zh) 包括替换储存单元的半导体系统
KR20240059151A (ko) 메모리 장치, 그것을 포함하는 메모리 시스템 및 그것의 동작 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant