CN114974348A - 存储装置及其操作方法 - Google Patents

存储装置及其操作方法 Download PDF

Info

Publication number
CN114974348A
CN114974348A CN202210159293.2A CN202210159293A CN114974348A CN 114974348 A CN114974348 A CN 114974348A CN 202210159293 A CN202210159293 A CN 202210159293A CN 114974348 A CN114974348 A CN 114974348A
Authority
CN
China
Prior art keywords
refresh
block
memory
command
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210159293.2A
Other languages
English (en)
Inventor
姜东锡
金善瑛
金惠兰
李泰允
赵成龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN114974348A publication Critical patent/CN114974348A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40603—Arbitration, priority and concurrent access to memory cells for read/write or refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4094—Bit-line management or control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)
  • Electrotherapy Devices (AREA)

Abstract

提供了存储装置及存储装置的操作方法。操作方法包括：从存储控制器接收激活‑刷新命令；从激活‑刷新命令解码目标地址和内部命令；以及基于内部命令针对目标地址执行激活操作，并且对目标地址不属于的至少一个块执行刷新操作。

Description

存储装置及其操作方法
相关申请的交叉引用
本申请要求于2021年2月25日递交的韩国专利申请No.10-2021-0025397的优先权，其公开内容通过引用合并于此。
技术领域
本公开涉及存储装置，更具体地涉及执行高效的刷新操作的存储装置、其操作方法以及包括该存储装置的存储系统。
背景技术
用于存储数据的半导体存储装置一般可以大体分为易失性存储装置和非易失性存储装置。诸如动态随机存取存储器(DRAM)等的通过对单元电容器进行充电或放电来存储数据的易失性存储装置在加电时保存所存储的数据，但是在断电时丢失所存储的数据。另一方面，非易失性存储装置即使在断电时也能够存储数据。易失性存储装置主要用作计算机等的主存储器，而非易失性存储装置在诸如计算机、移动通信装置等广泛的应用装置中用作存储程序和数据的大容量存储器。
在诸如DRAM等的易失性存储装置中，存储单元中存储的单元电荷可能由于漏电流而丢失。在单元电荷丢失和数据被完全破坏之前，可以对存储单元的电荷再充电。单元电荷的这种再充电称为刷新操作。在单元电荷丢失之前重复地执行刷新操作。
随着诸如集成度提高之类的工艺技术的发展，DRAM的单元之间的间隔逐渐变窄。此外，由于单元之间的间隔缩小，来自相邻单元或字线的干扰成为重要的数据完整性因素。即使当干扰影响特定单元时，诸如DRAM之类的随机存取存储器也难以限制对特定地址的存取。因此，特定单元中可能出现干扰，而这会影响单元的刷新特性。
发明内容
本公开的一些示例实施例提供了存储装置及其操作方法，其中通过在逐渐变小的存储装置中减少或防止行锤击现象来提高数据完整性。
本公开的一些示例实施例还提供了存储装置及其操作方法，其中通过同时执行激活操作和刷新操作来提高产品性能。
根据一些示例实施例，一种存储装置的操作方法，可以包括：从存储控制器接收激活-刷新命令；从所述激活-刷新命令解码目标地址和内部命令；以及基于所述内部命令针对所述目标地址执行激活操作，并且对所述目标地址不属于的至少一个块执行刷新操作。
根据一些示例实施例，一种存储装置，可以包括：存储控制逻辑部，被配置为基于从存储控制器接收的激活-刷新命令生成用于执行针对目标地址的激活操作的第一控制信号；至少一个存储体阵列，包括所述目标地址属于的第一块和所述目标地址不属于的多个第二块；刷新控制器，被配置为生成用于对第二块执行刷新操作的第二控制信号；存储体控制逻辑部，被配置为输出用于激活所述目标地址属于的存储体阵列的存储体控制信号；以及多个存储体行选择解码器，所述多个存储体行选择解码器中的至少一个存储体行选择解码器被配置为基于所述第一控制信号、所述第二控制信号和所述存储体控制信号而被选择和激活，其中，所激活的存储体行选择解码器被配置为在激活时间段中向所述目标地址的字线施加激活驱动电压，并且同时向刷新地址的字线施加刷新驱动电压，并且所述刷新地址属于所述多个第二块中的至少一个块。
根据一些示例实施例，一种存储控制器，包括：控制逻辑部，被配置为向存储装置选择性地发送激活命令、刷新命令、刷新管理(RFM)命令或激活-刷新命令中的任一个；以及多个存储体计数器，分别映射到所述存储装置的多个存储体阵列，每个存储体计数器包括多个块计数器，其中，所述控制逻辑部被配置为响应于向所述存储装置发送所述激活命令或所述激活-刷新命令，增加与目标地址属于的第一块相对应的第一块计数器的计数值。
根据一些示例实施例，一种存储系统的操作方法，包括：由存储控制器向存储装置发送激活-刷新命令；以及由所述存储装置执行第一块的目标地址处的激活操作，同时执行第二块中的刷新操作。
然而，本公开的示例实施例不限于本文所阐述的那些。通过参考下面给出的本公开的详细描述，本公开的上述和其他示例实施例对于本公开所属领域的普通技术人员而言将变得更加显而易见。
附图说明
通过参照附图详细描述本公开的示例实施例，本公开的以上和其他示例实施例和特征将变得更清楚，在附图中：
图1是示出根据一些示例实施例的存储系统的框图。
图2是示出图1的存储系统中包括的存储装置的一个示例实施例的框图。
图3是示出图1的存储系统中包括的存储控制器的一个示例实施例的框图。
图4是示出图3的存储控制器中包括的存储体计数器的框图。
图5是示出根据一些示例实施例的存储装置的操作方法的概念图。
图6是示出根据一些示例实施例的存储装置的操作方法的概念图。
图7是示出根据一些示例实施例的存储体阵列的概念图。
图8是示出根据一些示例实施例的存储系统的操作方法的时序图。
图9是示出根据一些示例实施例的存储控制器的操作方法的命令时序图。
图10是示出根据一些示例实施例的存储控制器的操作方法的概念图。
图11是示出根据一些示例实施例的存储装置的操作方法的概念图。
图12A至图12D是示出根据一些示例实施例的存储装置的操作方法的概念图。
图13是示出根据一些示例实施例的存储系统的操作方法的时序图。
图14是示出根据示例实施例的堆叠存储装置的图。
图15是示出根据本公开的示例实施例的存储模块的图。
图16是示出根据本公开的示例实施例的电子装置的框图。
具体实施方式
尽管术语“第一”、“第二”等可以在本文用于描述各种元件或组件，但是这些元件或组件不应该受这些术语的限制。这些术语用于将一个元件或组件与另一个元件或组件相区分。因此，在不脱离本发明的教义的前提下，以下提到的第一元件或组件可以称为第二元件或组件。
在下文中，将参考附图来描述本公开的示例实施例。
图1是示出根据一些示例实施例的存储系统的框图，并且图2是示出图1的存储系统中包括的存储装置的一个示例实施例的框图。图3是示出图1的存储系统中包括的存储控制器的一个示例实施例的框图，并且图4是示出图3的存储控制器中包括的存储体计数器的图。
参考图1，存储系统10包括存储控制器20和/或存储装置100。存储控制器20和存储装置100中的每一个包括用于彼此之间的通信的接口。所述接口可以通过控制用于发送命令CMD、地址ADDR、时钟信号CLK等的总线11和/或用于发送数据的数据总线12而连接。可以认为命令CMD包括地址ADDR。存储控制器20可以生成用于控制存储装置100的命令CMD，并且在存储控制器20的控制下，数据DATA可以写入存储装置100和/或从存储装置100读取。存储装置100可以通过数据总线12发送从存储单元读取的数据、存储装置的状态信息等。
参考图2，在一些示例实施例中，存储装置100可以包括存储控制逻辑部300、地址寄存器120、存储体控制逻辑部130、行选择电路140、列解码器160、存储单元阵列110、读出放大器150、I/O选通电路170、数据I/O缓冲器180和/或刷新控制器200。
存储单元阵列110可以包括多个存储体，例如多个存储体阵列110a至110h。行选择电路140可以包括分别连接到多个存储体阵列110a至110h的多个存储体行选择电路140a至140h。列解码器160可以包括分别连接到多个存储体阵列110a至110h的多个存储体列解码器160a至160h。读出放大器150可以包括：分别连接到多个存储体阵列110a至110h的多个读出放大器150a至150h。
存储体阵列110a至110h中的每一个或者一个或多个可以包括多个块BLK0至BLKn。例如，任意一个激活的存储体阵列(例如，存储体阵列110a)可以包括：用于执行激活操作的目标地址属于的第一块(例如，块BLK0)；以及目标地址不属于的至少一个第二块(除了块BLK0之外的其余块)。第一块和第二块可以连接到分开的位线读出区域，使得驱动电压可以施加到第一块的目标行，而刷新电压可以施加到第二块的任意一条字线(例如，刷新地址)。
地址寄存器120可以从存储控制器接收包括存储体地址BANK_ADDR、行地址ROW_ADDR和/或列地址COL_ADDR在内的地址ADDR。地址寄存器120可以将接收的存储体地址BANK_ADDR提供给存储体控制逻辑部130，将接收的行地址ROW_ADDR提供给行选择电路140，和/或将接收的列地址COL_ADDR提供给列解码器160。
存储体控制逻辑部130可以响应于存储体地址BANK_ADDR而生成存储体控制信号。响应于存储体控制信号，多个存储体行选择电路140a至140h中与存储体地址BANK_ADDR相对应的存储体行选择电路可以被激活，并且多个存储体列解码器160a至160h中与存储体地址BANK_ADDR相对应的存储体列解码器可以被激活。
从地址寄存器220输出的行地址ROW_ADDR可以被应用于存储体行选择电路140a至140h中的每一个或者一个或多个。存储体行选择电路140a至140h中由存储体控制逻辑部130激活的存储体行选择电路可以解码行地址ROW_ADDR，以激活与该行地址相对应的字线。例如，所激活的存储体行选择电路可以将字线驱动电压施加到与行地址相对应的字线。例如，所激活的存储体行选择电路140a可以向目标地址的字线施加激活驱动电压，并且可以向刷新地址的字线施加刷新驱动电压。
列解码器160可以包括列地址锁存器。列地址锁存器可以从地址寄存器120接收列地址COL_ADDR，并且可以临时存储接收的列地址COL_ADDR。此外，在突发模式中，列地址锁存器可以逐渐地增加接收的列地址COL_ADDR。列地址锁存器可以将临时存储或逐渐增加的列地址COL_ADDR应用于存储体列解码器160a至160h中的每一个或者一个或多个。
存储体列解码器160a至160h中由存储体控制逻辑部130激活的存储体列解码器可以通过I/O选通电路170激活与存储体地址BANK_ADDR和列地址COL_ADDR相对应的读出放大器。
I/O选通电路170可以包括：用于选通I/O数据的电路、输入数据掩蔽逻辑部、用于存储从存储体阵列110a至110h输出的数据的读取数据锁存器、和/或用于在存储体阵列110a至110h中写入数据的写入驱动器。
要从存储体阵列110a至110h中的任意一个存储体阵列读取的数据DQ可以由与该一个存储体阵列相对应的读出放大器(读出放大器150a至150h中的任意一个)检测，并且存储在读取数据锁存器中。读取数据锁存器中存储的数据DQ可以通过数据I/O缓冲器180提供给存储控制器。要写入存储体阵列110a至110h中的任意一个存储体阵列的数据DQ可以从存储控制器提供给数据I/O缓冲器180。提供给数据I/O缓冲器180的数据DQ可以通过写入驱动器被写入该一个存储体阵列。
刷新控制器200可以控制存储装置100的存储体行选择电路，以使在预充电时间段tPRE或用于激活存取操作的行激活时间tRAS期间执行刷新操作。例如，刷新控制器200可以控制存储装置100的存储体行选择电路，使得基于正常刷新命令REF_CMD或刷新管理命令RFM_CMD，在预充电时间段tREF期间对存储体控制逻辑部130所激活的任意一个存储体阵列110a执行刷新操作。例如，刷新控制器200可以控制存储装置100的存储体行选择电路，使得基于激活-刷新命令ACTR CMD在行激活时间tRAS期间对目标地址不属于的第二块执行刷新操作。
存储控制逻辑部300可以控制存储装置100的整体操作。在一些示例实施例中，存储控制逻辑部300可以生成第一控制信号，使得在存储装置100中执行激活操作，例如，写入操作和/或读取操作。在一些示例实施例中，存储控制逻辑部300可以使用刷新控制器控制信号来控制刷新控制器200，使得在存储装置100中执行刷新操作。
存储控制逻辑部300包括命令解码器310和/或模式寄存器组(MRS)320。在一些示例实施例中，命令解码器310可以解码从存储控制器20接收的命令CMD，并且模式寄存器组320可以存储用于控制存储装置100的操作的值。在一些示例实施例中，命令解码器310可以解码从存储控制器20接收的命令CMD，并且参考模式寄存器组320中存储的值以生成内部命令。在一些示例实施例中，模式寄存器组320可以存储滚动累积ACT初始管理门限(RAAIMT)计数和/或滚动累积ACT最大管理门限(RAAMMT)计数。模式寄存器组320可以向存储控制器20发送RAAIMT计数和/或RAAMMT计数。模式寄存器组320可以基于例如来自存储控制器20的模式寄存器读取命令，和/或在另一个示例中基于存储装置的初始系统设置，和/或在又一个示例中基于存储控制逻辑部300的确定，向存储控制器20发送RAAIMT计数和RAAMMT计数。
例如，当接收到激活命令ACT CMD时，存储控制逻辑部300可以解码目标地址和内部命令，以生成用于执行激活操作的第一控制信号。第一控制信号可以包括：针对存储装置100中的组件的、执行激活命令所需的或足以执行激活命令的一个或多个控制信号。
在另一个示例中，当接收到激活-刷新命令ACTR CMD时，存储控制逻辑部300可以解码目标地址和内部命令，以生成用于激活操作的第一控制信号和用于刷新操作的刷新控制器控制信号。刷新控制器200可以基于刷新控制器控制信号生成用于在行激活时间tRAS期间执行针对刷新地址的刷新操作的第二控制信号。
在又一个示例中，当接收到刷新命令REF CMD时，存储控制逻辑部300可以生成刷新控制器控制信号，并且刷新控制器200可以基于刷新控制器控制信号生成用于在预充电时间tRP期间执行针对刷新地址的刷新操作的第二控制信号。
虽然在图2中示出存储控制逻辑部300和地址寄存器120是分开的组件，但是存储控制逻辑部300和地址寄存器120可以实现为一个不可分的组件。此外，虽然在图2中示出命令CMD和地址ADDR作为分开的信号提供，但是可以考虑将地址包括在命令中，如由LPDDR5标准等所规定的那样。
刷新控制器200生成用于控制存储装置100的刷新操作的第二控制信号。如上所述，根据示例实施例，刷新控制器200可以控制行选择电路140，使得在用于存取操作的行激活时间tRAS期间或在预充电时间tRP期间执行刷新操作。
如图3所示，在一些示例实施例中，存储控制器20可以包括控制器控制逻辑部21、存储体计数器400和存储器接口(I/F)29。
当从外部装置(未示出)接收到对存储装置100的存取请求时，存储控制器20使用控制器控制逻辑部21确定与存取请求有关的命令CMD。存储控制器20可以将命令CMD发送给存储装置100以控制存储装置100的整体操作。
存储体计数器400可以是分别映射到多个存储体阵列110a至110h的多个存储体计数器410a、410b、...、410h。一个存储体计数器(例如，存储体计数器410a)可以包括多个块计数器421和422。
在一个示例中，如图4所示，一个存储体计数器(例如，存储体计数器410a)可以包括：用于执行激活操作的目标地址属于的第一块(例如，BLK0)计数器421，和/或目标地址不属于的第二块(例如，BLK1)计数器422。虽然所示出的示例示出一个存储体阵列包括两个块的情况下的存储体计数器中的块计数器，但是根据各种示例实施例，块计数器的数量可以与一个存储体阵列中包括的块的数量相对应。例如，当一个存储体阵列包括四个块时，存储体计数器可以包括四个块计数器。当一个存储体阵列包括七个块时，存储体计数器可以包括七个块计数器。
例如，存储控制器20可以基于激活命令ACT CMD控制存储装置100执行激活操作，例如在存储装置100的目标地址写入数据、读取所存储的数据等。
存储控制器20还可以基于刷新命令控制存储装置100执行刷新操作。例如，在一些示例实施例中，控制器控制逻辑部21可以基于正常刷新命令REF CMD或刷新管理命令RFMCMD控制存储装置100执行刷新操作。正常刷新命令REF CMD可以以例如预设的(或备选地，给定的)周期发送给存储装置100，并且刷新管理命令RFM CMD可以基于例如存储体计数器400的计数值与RAAIMT和RAAMMT或预设的(或备选地，给定的)门限计数之间的比较的结果而发送给存储装置100。
备选地，控制器控制逻辑部21可以基于激活-刷新命令ACTR CMD控制存储装置100同时执行针对目标地址的激活操作以及刷新操作。例如可以基于存储单元阵列的监测结果在由存储装置100确定的刷新地址处执行刷新操作。
在一些示例实施例中，存储控制器20可以从存储装置100的模式寄存器组320接收滚动累积ACT初始管理门限(RAAIMT)计数和/或滚动累积ACT最大管理门限(RAAMMT)计数。控制器控制逻辑部21可以将接收的RAAIMT计数和/或接收的RAAMMT计数与每当发送命令时就更新的计数值进行比较，基于比较结果选择激活命令ACT CMD、激活-刷新命令ACTR CMD、刷新管理命令RFMC2MD和/或刷新命令REF CMD中的任意一个，以及向存储装置100发送所选择的命令。
在一些示例实施例中，每当向存储装置100发送激活命令ACT CMD时，存储控制器20就增加用于执行激活操作的目标地址属于的块BLK的计数值，例如滚动累积ACT(RAA)。当向存储装置100发送激活-刷新命令ACTR CMD时，存储控制器20增加目标地址属于的块(例如，块BLK0)的计数值，并且通过执行刷新操作减少目标地址不属于的块(除了块BLK0以外的其他块)的预设的(或备选地，给定的)任意计数值。当向存储装置100发送刷新命令时，存储控制器20减少由存储装置100确定的刷新地址属于块的计数值。
即，控制器控制逻辑部21可以使用刷新计数器向存储装置100发送激活-刷新命令ACTR CMD、刷新管理命令RFM CMD和/或刷新命令REF CMD。将参考图9和图10对此进行详细的描述。
图5是示出根据一些示例实施例的存储装置的操作方法的概念图。图6是示出根据一些示例实施例的存储装置的操作方法的概念图。图7是示出根据一些示例实施例的存储体阵列的概念图。
参考图5，在一些示例实施例中，当向存储装置100发送激活-刷新命令ACTR CMD时，存储控制逻辑部300可以解码内部命令和用于执行激活操作的目标地址ADD1，并且生成第一控制信号。此外，存储控制逻辑部300可以生成刷新控制器控制信号。
刷新控制器200可以基于刷新控制器控制信号生成用于执行刷新操作的第二控制信号。
用于执行刷新操作的刷新地址ADD2的字线与目标地址ADD1的字线不同。刷新地址ADD2可以是存储装置100中分别属于多个存储体阵列的多条字线中的由预设的(或备选地，给定的)方法设置的任意一个字线地址。例如，刷新地址ADD2可以是在目标地址ADD1属于的存储体阵列中选择的任意一个字线地址。备选地，刷新地址ADD2可以是从属于存储体阵列中的每一个或一个或多个块的多条字线中选择的任意一条字线的地址。例如，刷新地址ADD2可以是基于每一个(或一个或多个)存储体阵列的字线状态(例如，反映了行锤击状态)而具有最高刷新优先级的任意一个字线地址。
例如，在将激活驱动电压施加到属于第一块BLK0的目标地址的字线的同时，可以将刷新驱动电压施加到属于第二块BLK1的刷新地址的字线。此时，第二块BLK1可以是一个存储体阵列中除用于激活操作(RD/WR)的第一块BLK0之外的其他块。
在一些示例实施例中，一个存储体阵列中的多个块中的每一个或一个或多个可以分类为至少一个MSB位。在图5所示的将一个存储体阵列一分为二的示例中，第一块可以分类为MSB[0]，并且第二块可以分类为MSB[1]。在各种示例实施例中，可以基于块的数量将多个块分类为两个或更多个MSB位。
例如，参考图6，一个存储体阵列可以包括两个或更多个块。与图5不同，图6的存储体阵列110a’可以包括四个块BLK0至BLK3。在这种情况下，每一个(或一个或多个)块可以分类为字线地址中的两个或更多个最高有效位MSB。
在所示出的示例中，块BLK0可以分类为MSB[00]，块BLK1可以分类为MSB[01]，块BLK2可以分类为MSB[10]，和/或块BLK3可以分类为MSB[11]。
例如，当目标地址属于块BLK0并且在块BLK0中执行激活操作时，其他块BLK1至块BLK3中的至少一个可以执行刷新操作。
在一些示例实施例中，所有块BLK1至块BLK3可以执行刷新操作。在这种情况下，块BLK1至BLK3可以不与其他相邻块共享位线读出区域。备选地，在一些示例实施例中，除了邻近块BLK0的块BLK1之外的其他块BLK2和/或BLK3可以执行刷新操作。在这种情况下，在一个示例中块BLK1和块BLK0可以共享位线读出区域，并且在另一个示例中可以不共享位线读出区域。备选地，在一些示例实施例中，块BLK0可以执行激活操作，并且只有块BLK2可以执行刷新操作。在这种情况下，在一个示例中块BLK0至BLK3可以共享位线读出区域，并且在另一个示例中可以不共享位线读出区域。
将参考图7详细描述位线读出区域的共享。存储装置100可以包括多个存储体阵列110(110a至110h)，并且存储体阵列110a至110h中的每一个或一个或多个可以包括多个块。
在一些示例实施例中，目标地址ADD1包括存储体地址ADDR和/或行地址ROW_ADDR，并且多个行选择电路140中的任意一个(例如，存储体行选择电路140a)可以基于目标地址的存储体地址和行地址而被激活。
在连接到被激活的存储体行选择电路140a的任意一个存储体阵列110a中，目标地址可以属于第一块BLK0并且刷新地址可以属于第二块BLK1。即，目标地址ADD1和刷新地址ADD2属于同一存储体阵列中的不同块。然而，位线读出电路BLSA不被第一块和第二块共享。即，第一块连接到第一位线读出电路，并且第二块连接到第二位线读出电路。
一个存储体阵列110a可以包括多个块Area1至块Area6。每一个或一个或多个块可以包括至少一个位线读出电路BLSA。在一些示例实施例中，多个块可以包括各自单独的位线读出区域。在一些示例实施例中，邻近第一侧表面的至少两个块可以共享一个位线读出区域，但是邻近与第一侧表面相对的第二侧表面的块可以不共享该位线读出区域。
例如，在一个所示出的示例实施例中，块Area1可以包括在其两端的位线读出电路BLSA11和BLSA12。备选地，在另一个示例中，块Area1可以包括在其一端的位线读出电路。
备选地，在又一个示例中，彼此邻近的块Area1和块Area3可以共享位线读出电路，并且另一个块Area5可以不与块Area1共享位线读出电路。在这种情况下，目标地址可以属于块Area1并且刷新地址可以属于块Area5。
在本说明书中，共享位线读出电路表示位线读出电路是电连接的。例如，在彼此邻近的块Area1和块Area3之间的共享位线读出电路表示块Area1和块Area3被电连接到一个位线读出电路(例如，BLSA A)，但是位线读出电路BLSA A可以不在同一时间读取块Area1的第一数据和块Area3的第二数据，而可以仅感测第一数据或第二数据。
图8是示出根据一些示例实施例的存储系统的操作方法的时序图。
参考图8，当在T1期间通过控制总线11接收到激活-刷新命令ACTR CMD时，存储装置100解码激活-刷新命令ACTR CMD以提取目标地址和内部命令。
内部命令基于内部激活命令而生成第一控制信号，例如读取操作情况下的RD CMD和/或写入操作情况下的WR CMD。此外，内部命令可以包括用于控制刷新控制器200的刷新控制器控制信号。
刷新控制器200生成第二控制信号，第二控制信号是基于刷新控制器控制信号而被使能的，以执行针对刷新地址的刷新操作。
基于第一控制信号，存储装置100可以在执行基于预充电命令的预充电操作之前，在行激活时间tRAS期间(T2至T4)向目标地址ADD1的字线WL_ADD1施加激活驱动电压。例如，基于内部命令的公共读出线(CSL)信号可以在T3处被激活，以执行读取操作或写入操作。基于第二控制信号，存储装置100可以向刷新地址ADD2的字线WL_ADD2施加刷新驱动电压。此时，在对目标地址ADD1执行激活操作期间(tRAS_ADD1)，可以同时施加刷新驱动电压，例如在T2与T4之间(tRP_ADD2＝tRAS_ADD1)。
图9是示出根据一些示例实施例的存储控制器的操作方法的命令时序图。
参考图9，存储系统10可以重复地执行在存储装置100中写入数据和从存储装置100读取数据的操作，例如激活操作。存储控制器20可以在P1区间中向存储装置100发送激活命令ACT CMD以重复地执行从存储装置100读取数据和/或在存储装置100中写入数据的激活操作。
然而，由于存储装置100的特性，当在短的时间段内重复地访问特定字线的行锤击现象出现时，存储装置执行用于数据完整性的刷新操作。行锤击现象表示：当一个行(例如，字线)被重复地访问时，在连接到相邻的行的单元的电荷中出现干扰，并且所充入的电荷部分地丢失。
通过正常刷新命令、刷新管理命令RFM CMD和/或激活-刷新命令中的任意一个执行刷新操作。在一个示例中，存储控制器20可以基于预设的(或备选地，给定的)条件在P2区间中周期地发送正常刷新命令REF CMD，以控制存储装置对出现行锤击现象的字线执行刷新操作。P2区间中的正常刷新命令REF CMD使得存储控制器20主要基于存储装置100的状态来执行刷新操作。在这种情况下，不同时执行另外的激活操作。
在另一个示例中，存储控制器20可以在P1区间基于RAA计数与预设的(或备选地，给定的)条件之间的比较的结果来非周期地发送刷新管理命令RFM CMD，以控制存储装置对出现行锤击现象的字线执行刷新操作。在这种情况下，不执行激活操作。在这种情况下，存储控制器20可以在存储体计数器400中存储的存储体计数值超过预设的(或备选地，给定的)刷新门限值时发送刷新管理命令RFM CMD。
然而，当在较长时间段没有接收到刷新命令REF CMD和/或刷新管理命令RFM CMD并且仅连续地执行激活操作时，行锤击缓解操作受到限制，这可能破坏数据完整性。另一方面，当频繁地发送正常刷新命令REF CMD或刷新管理命令RFM CMD以改善数据完整性时，停止激活操作而执行刷新操作，这可能影响存储装置的操作速度。此外，因为正常刷新命令REF CMD对全部存储单元执行刷新操作，所以可能增加刷新操作时间tREF。
因此，在未从存储控制器20接收正常刷新命令REF CMD的P1区间中，存储控制器可以发送激活-刷新命令ACTR CMD。在这种情况下，存储控制器20可以在存储体计数器400中存储的存储体计数值和块计数值超过预设的(或备选地，给定的)刷新门限值时发送激活-刷新命令。
在激活操作期间，激活-刷新命令仅激活目标地址属于的一个第一块，从而可以通过对存储装置中的其他的第二块同时执行刷新操作来改善数据完整性和存储装置的操作速度100。
如图9所示，存储控制器20可以基于计数器400中存储的计数值选择性地发送正常激活命令ACT CMD和激活-刷新命令ACTR CMD。正常激活命令ACT CMD可以仅执行针对目标地址的激活操作，并且激活-刷新命令ACTR CMD可以同时执行针对目标地址的激活操作和对于其他块的刷新操作。
将参考图10详细描述存储控制器20选择性地发送正常激活命令ACT CMD、激活-刷新命令ACTR CMD、刷新管理命令RFM CMD和正常刷新命令REF CMD所依据的标准。
图10是示出根据一些示例实施例的存储控制器的操作方法的概念图。
参考图10，每当向存储装置100发送命令时存储控制器20就更新RAA计数值。存储控制器20可以将最初接收的RAAIMT计数和RAAMMT计数与RAA计数进行比较，以确定要发送给存储装置100的命令。
从未执行激活操作时开始，RAA计数可以在存储单元的最大生命期内增加或减少。滚动累积ACT初始管理门限(RAAIMT)是用于执行第一刷新操作的最小RAA计数值，而滚动累积ACT最大管理门限(RAAMMT)是RAA计数的最大值并且可以指示存储单元的最大生命期。RAAIMT计数和RAAMMT计数是预设的(或备选地，给定的)并存储在存储装置100的模式寄存器组320中的初始设置值。
在一些示例实施例中，当发送激活命令ACT CMD时，存储控制器20将用于目标地址的第一块的块计数器421中存储的RAA计数增加1。备选地，在一些示例实施例中，当发送激活-刷新命令ACTR CMD时，存储控制器20将用于目标地址的第一块的块计数器421中存储的RAA计数增加1，并且将用于第二块的块计数器422中存储的RAA计数减少预设的(或备选地，给定的)门限Th2。备选地，在一些示例实施例中，当发送正常刷新命令REF CMD或刷新管理命令RFM CMD时，存储控制器20将用于整个存储体阵列的存储体计数器400中存储的RAA计数减少预设的(或备选地，给定的)门限Th1。由激活-刷新命令ACTR CMD减少的门限和由刷新管理命令RFM CMD减少的门限可以根据各种示例实施例而相同或不同。备选地，根据一些示例实施例，由激活-刷新命令减少的门限可以小于或等于由正常刷新命令减少的门限。
在一些示例实施例中，存储控制器20包括用于生成激活-刷新命令ACTR CMD的预设的(或备选地，给定的)第一刷新门限，并且在当前的特定块计数器的RAA计数超过第一刷新阈值时生成激活-刷新命令ACTR CMD。
在一些示例实施例中，存储控制器20包括用于生成RFM命令的预设的(或备选地，给定的)第二刷新门限，并且在当前的特定块计数器的RAA计数超过第二刷新阈值时生成刷新管理命令RFM CMD。在一些示例实施例中，第二刷新门限可以小于第一刷新门限。
例如，当一个存储体阵列包括如图5所示的两个块时，可以是两个块计数。当在第一块中执行激活操作时，第一块的第一块计数增加。然而，由于在第二块中执行刷新操作，所以可以将第二块的第二块计数减少预设的(或备选地，给定的)门限Th2。
图11是示出根据一些示例实施例的存储装置的操作方法的概念图。
参考图11，存储装置100可以包括：多个寄存器REG，其分别属于多个存储体阵列并且被映射针对每一个或一个或多个块。在一些示例实施例中，寄存器REG可以包括在存储控制逻辑部300中的模式寄存器组320中，在一些示例实施例中可以包括在刷新控制器200中，并且在一些示例实施例中可以与刷新控制器200分开配置。
寄存器REG存储所映射的块的刷新地址。因为每一个或一个或多个块BLK连接到多条字线，所以刷新控制器200可以监测块BLK0和BLK1中的每一个或一个或多个的行锤击状态，并且在寄存器REG(0)和REG(1)中的每一个或一个或多个中存储针对多条字线中的任意一条字线的地址信息。
在一些示例实施例中，由刷新控制器200存储在寄存器中的刷新地址REG可以是用于在存储装置100执行预充电操作期间在下一激活操作时间段中执行刷新操作的下一刷新地址。例如，可以将属于块的多条字线之中具有所监测的行锤击状态中的最差行锤击状态的任意一条字线的地址存储在寄存器REG中。可以基于所监测的行锤击状态来更新寄存器中存储的刷新地址REG。
每一个或一个或多个寄存器REG可以连接到行地址总线(RA总线)，并且对于由刷新控制器200确定的每一个或一个或多个块，接收基于激活命令和刷新地址(MSB[0]Ref地址和MSB[1]Ref地址)的目标地址(ACT地址)。刷新控制器200可以将寄存器REG中存储的刷新地址与通过行地址总线接收的地址进行比较，并且基于比较结果确定是否执行刷新操作。将参考图12A至图12D对此进行详细的描述。
图12A至图12D是示出根据一些示例实施例的存储装置的操作方法的概念图。
参考图12A，当存储装置100执行第一预充电操作(PRECHARGE1)时，刷新控制器200在寄存器REG(0)和REG(1)中的每一个或一个或多个寄存器中，基于每一个或一个或多个块的存储器状态信息存储刷新地址REF addr(1)。
参考图12B和图12C，存储装置100基于激活-刷新命令解码用于执行激活操作的目标地址(ACT addr)，将其发送到RA总线，并且将寄存器REG(0)和REG(1)中存储的刷新地址与目标地址进行比较。
根据比较的结果，在行激活时间tRAS期间在目标地址属于的第一块(MSB[1])中执行激活操作，并且同时在目标地址不属于的第二块(MSB[0])中执行刷新操作。
参考图12D，当存储装置100的操作激活完成并且再次执行第二预充电操作(PRECHARGE 2)时，已经执行刷新操作的块的寄存器REG(0)基于行锤击状态信息而存储新的刷新地址REF addr(2)。
在一些示例实施例中，图12A至图12D中所监测的行锤击状态信息可以作为参考图10描述的RAA计数器值而存储在存储控制器20中，并且存储控制器20可以接收RAA计数器值作为MR位等。然后，存储控制器20基于MR位选择性地发送激活命令、激活-刷新命令和/或刷新命令中的任意一个。
图13是示出根据一些示例实施例的存储系统的操作方法的时序图。
参考图13，存储装置100可以在第一预充电时间段(T0-T1)期间，通过RA总线将刷新地址Ref ADDR(i)存储在每一个或一个或多个块的寄存器REG[0]和REG[1]中。
存储装置100可以在行激活时间tRAS(T1至T2)期间基于内部激活命令ACT CMD(ACT EN)在发送到RA总线的目标地址ADDR(k)的存储单元中对激活操作进行激活。此时，目标地址ADDR(k)与第一块(MSB[1])相对应。
存储装置100对在激活时间段(T1至T2)中不执行激活操作的第二块(MSB[0])执行刷新操作。可以针对寄存器REG[0]中存储的刷新地址MSB[0]REF ADDR(a)执行刷新操作。
存储装置100基于内部预充电命令PRE CMD在T2和T4之间执行预充电操作。在预充电操作期间，刷新控制器200可以通过RA总线将刷新地址MSB[0]Ref ADDR(i)和MSB[1]RefADDR(i)发送给每一个或一个或多个块的寄存器，并且更新所存储的刷新地址。
因此，根据示例实施例，通过同时在其他的第二块上执行刷新操作，可以减少或防止行锤击现象，并且可以通过提高存储装置的数据完整性和操作速度来提高存储装置的性能。
图14是示出根据示例实施例的堆叠存储装置的图。
参考图14，半导体存储装置600可以包括第一半导体集成电路层LA1至第k半导体集成电路层LAk，其中最低的第一半导体集成电路层LA1被认为是接口或控制芯片，而其他半导体集成电路层LA2至LAk被认为是包括核心存储器芯片的从芯片。从芯片可以形成如上所述的多个存储体。
第一半导体集成电路层LA1至第k半导体集成电路层LAk可以通过穿衬底通孔TSV(例如，硅通孔)在层之间发送和/或接收信号。作为接口或控制芯片的最低的第一半导体集成电路层LA1可以通过在外表面上形成的导电结构与外部存储控制器通信。
第一半导体集成电路层610至第k半导体集成电路层620中的每一个或至少一个可以包括存储区621和用于驱动存储区621的外围电路622。例如，外围电路622可以包括用于驱动存储器的字线的行驱动器、用于驱动存储器的位线的列驱动器、用于控制数据的输入输出的数据输入输出电路、用于从外部源接收命令并且缓冲命令的命令缓冲器、和/或用于从外部源接收地址并且缓冲地址的地址缓冲器。
第一半导体集成电路层610还可以包括控制电路100。控制电路100可以基于来自存储控制器的命令和地址信号控制对存储区621的访问，并且可以生成用于访问存储区621的控制信号。
与从芯片相对应的半导体集成电路层LA2至半导体集成电路层LAk中的每一个或至少一个可以包括如上所述的刷新控制电路。刷新控制电路可以包括锤击地址管理器，用于针对多个存储体综合地管理访问地址。
图15是示出根据本公开的示例实施例的存储模块的图。
参考图15，根据一些示例实施例，主存储装置700可以以存储模块的形式安装在电子装置上。可以安装一个或多个主存储装置700。
主存储装置700可以包括多个易失性存储器711、712、713、714、715、716、717和718、控制器720和/或存储器输入/输出引脚730。在电子装置中的CPU的控制下，主存储装置700可以在其中写入数据或输出所写入的数据。例如，当主存储装置700包括DRAM时，CPU可以根据由JEDEC发布的标准(例如，用于双倍数据速率(DDR)SDRAM的JESD79F和用于低功率DDR(LPDDR)的JESD209)来控制主存储装置700。例如，为了读取主存储装置100中存储的数据，CPU向主存储装置100发送命令和地址。
根据一些示例实施例，多个易失性存储器711至718可以是DRAM、SRAM和/或SDRAM中的至少一种。易失性存储器711至易失性存储器718中的每一个或一个或多个可以响应于从控制器720提供的信号而通过通道CH发送和接收数据(DQ)。根据一些示例实施例，主存储装置700还可以包括用于数据通信的数据缓冲器(未示出)，并且数据缓冲器(未示出)可以与数据选通信号(DQS)同步地向控制器720发送数据(DQ)和从控制器720接收数据(DQ)。
根据一些示例实施例，控制器720可以根据模块类型中的一种与易失性存储器711至718通信，模块类型例如是双列直插存储器模块(DIMM)、注册DIMM(RDIMM)、减载DIMM(LRDIMM)和/或未注册DIMM(UDIMM)。
根据一些示例实施例，控制器720可以通过通道CH接收命令/地址CA和时钟信号CK，并且向易失性存储器711至718提供所接收的信号。
图16是示出根据本公开的示例实施例的电子装置的框图。
参考图16，根据一些示例实施例的电子装置1000可以包括以下之一：计算机、膝上型计算机、超移动PC(UMPC)、工作站、服务器计算机、网络笔记本、PDA、便携式计算机、网络平板计算机、无线电话、移动电话、智能电话、数码相机、数字录音机、数字音频播放器、数字图片记录器、数字图片播放器、数字视频录像机、数字视频播放器、能够在无线环境中发送和/或接收信息的装置、和/或构成家庭网络的各种电子装置。
根据一些示例实施例，电子装置1000可以包括主存储装置10、中央处理单元(CPU)1200和/或系统管理总线1300。根据一些示例实施例，电子装置1000还可以包括输入装置1400、显示装置1500、网络装置1600和/或储存装置1700。
主存储装置10可以存储由CPU 1200处理的数据，或者可以作为CPU 1200的工作存储器进行操作。根据一些示例实施例，主存储装置10可以是DRAM(例如，双倍数据速率同步动态随机存取存储器(DDR SDRAM)、低功率双倍数据速率(LPDDR)SDRAM、图形双倍数据速率(GDDR)SDRAM和/或Rambus DRAM(RDRAM))和/或任何需要刷新操作的易失性存储装置。
主存储装置10可以是使用半导体制造的。主存储装置10的处理速度可以高于储存装置1700的处理速度。换言之，主存储装置10可以是当断电时丢失其所存储的内容的存储器。
根据一些示例实施例，CPU 1200可以包括任意的多种处理器。CPU 1200可以是解码电子装置的指令并且执行算术和/或逻辑运算和/或数据处理的装置。根据一些示例实施例，CPU 1200可以包括编程计数器、算术逻辑单元(ALU)1210、控制单元1220、多种寄存器1230、指令解码单元、时序生成电路、总线接口(I/F)1240等。
ALU 1210可以执行用于执行电子装置1000的指令的算术和逻辑运算。
根据一些示例实施例，寄存器1230可以存储与电子装置1000的操作状态有关的日志。根据一些示例实施例，在执行电子装置1000的操作的同时，控制单元1220可以实时地在寄存器1230中写入电子装置1000的操作状态的日志。根据一些示例实施例，寄存器1230可以与包括执行操作的时间在内的时间信息一起存储日志。寄存器1230可以是例如基本输入/输出系统(BIOS)的轮询寄存器，或者是存储来自基板控制器(BMC)的系统事件日志的寄存器。
根据一些示例实施例，CPU 1200可以包括用于处理数据的单核和/或多核。例如，CPU 1200可以包括多个核(多核)，例如两个核(双核)、四个核(四核)和/或六个核(六核)。此外，根据一些示例实施例，CPU 1200还可以包括位于其内部或外部的高速缓存存储器。
输入装置1400包括向电子装置1000输入数据或命令的各种装置。例如，输入装置1400可以是用户输入装置，例如键盘、键区、按钮、触摸板、触摸屏、触控垫、触摸球、相机、麦克风、陀螺仪传感器、振动传感器、压电元件、温度传感器和/或生物特征传感器等。
显示装置1500包括向外部输出数据的各种装置。例如，显示装置1500可以包括用户输出装置，例如，液晶显示器(LCD)、有机发光二极管(OLED)显示器、有源矩阵OLED(AMOLED)显示器、LED、扬声器和/或电机。
网络装置1600可以是使得能够与电子装置1000外部的装置进行通信的收发装置。根据一些示例实施例，网络装置1600可以是有线收发装置，和/或根据一些示例实施例是无线收发装置。
储存装置1700可以在CPU 1200外部。储存装置1700可以用于对主存储装置10的有限的储存能力进行补充。储存装置1700即使在断电时也不丢失所存储的内容。即，储存装置1700可以是非易失性存储器。储存装置1700的处理速度可以比主存储装置10的处理速度相对较慢。然而，储存装置1700可以半永久地存储大量数据。
储存装置1700也可以使用半导体。根据一些示例实施例，储存装置1700可以是使用磁盘的硬盘驱动器(HDD)，和/或根据一些示例实施例可以是使用半导体而不是磁盘的固态驱动器(SSD)。
总线1300可以包括各种通信链路。根据一些示例实施例，总线1300可以是系统管理总线(SMBus)、集成电路间(I2C)总线、智能平台管理接口(IPMI)兼容总线、Modbus等。
上面公开的元件中的一个或多个可以包括或实现在一个或多个处理电路中，例如包括逻辑电路的硬件；诸如执行软件的处理器的硬件/软件组合；或二者的组合。例如，处理电路更具体地可以包括但不限于中央处理单元(CPU)、算术逻辑单元(ALU)、数字信号处理器、微型计算机、现场可编程门阵列(FPGA)、片上系统(SoC)、可编程逻辑单元、微处理器、专用集成电路(ASIC)等。
在结束具体实施方式时，本领域技术人员将理解，可以对示例实施例进行许多变化和修改而基本上不脱离本公开的原理。因此，所公开的示例实施例仅用于一般性和描述性意义，而不是用于限制的目的。

Claims (20)

1.一种存储装置的操作方法，包括：
从存储控制器接收激活-刷新命令；
从所述激活-刷新命令解码目标地址和内部命令；以及
基于所述内部命令针对所述目标地址执行激活操作，并且对所述目标地址不属于的至少一个块执行刷新操作。
2.根据权利要求1所述的操作方法，其中，执行所述激活操作的第一块和执行所述刷新操作的第二块分别属于不共享位线读出区域的不同块。
3.根据权利要求2所述的操作方法，其中：
所述存储装置包括多个存储体阵列；
所述多个存储体阵列包括多个块，每个块包括至少一个位线读出区域，并且
所述第一块和所述第二块属于一个存储体阵列。
4.根据权利要求3所述的操作方法，其中，所述存储装置包括分别映射到所述多个块的多个寄存器，所述方法还包括：
由所述寄存器中的每个寄存器存储属于所映射的块的多个行中的刷新地址。
5.根据权利要求4所述的操作方法，还包括：
在所述存储装置执行预充电操作时由所述寄存器更新所述刷新地址。
6.根据权利要求4所述的操作方法，其中，所述寄存器中存储的所述刷新地址是基于所映射的块中的行锤击状态而选择的地址。
7.根据权利要求1所述的操作方法，还包括：
由所述存储控制器向所述存储装置选择性地发送激活命令和所述激活-刷新命令。
8.根据权利要求7所述的操作方法，还包括：
由所述存储控制器独立于所述激活-刷新命令而向所述存储装置发送刷新管理命令。
9.一种存储装置，包括：
存储控制逻辑部，被配置为基于从存储控制器接收的激活-刷新命令，生成用于执行针对目标地址的激活操作的第一控制信号；
至少一个存储体阵列，包括所述目标地址属于的第一块和所述目标地址不属于的多个第二块；
刷新控制器，被配置为生成用于对第二块执行刷新操作的第二控制信号；
存储体控制逻辑部，被配置为输出用于激活所述目标地址属于的存储体阵列的存储体控制信号；以及
多个存储体行选择解码器，所述多个存储体行选择解码器中的至少一个存储体行选择解码器被配置为基于所述第一控制信号、所述第二控制信号和所述存储体控制信号而被选择和激活，
其中，所激活的存储体行选择解码器被配置为在激活时间段中向所述目标地址的字线施加激活驱动电压，并且同时向刷新地址的字线施加刷新驱动电压，并且
所述刷新地址属于所述多个第二块中的至少一个块。
10.根据权利要求9所述的存储装置，其中，所述第一块和所述第二块是不共享位线读出区域的不同块。
11.根据权利要求9所述的存储装置，还包括：分别映射到多个块的多个寄存器，用于存储块刷新地址。
12.根据权利要求11所述的存储装置，其中，所述刷新控制器被配置为在所述存储装置执行预充电操作时更新所述寄存器中存储的所述块刷新地址。
13.根据权利要求12所述的存储装置，其中，所述刷新控制器被配置为：
监测属于每个块的所有行的行锤击状态；以及
将具有最差行锤击状态的行的地址确定为所述块刷新地址。
14.根据权利要求12所述的存储装置，其中，所述刷新控制器被配置为在激活时间段中不对如下块执行刷新操作：针对所述块，所存储的块刷新地址等于所述目标地址。
15.根据权利要求9所述的存储装置，其中，所述存储控制逻辑部被配置为接收被选择性地发送的激活命令和所述激活-刷新命令。
16.根据权利要求15所述的存储装置，其中，所述存储控制器包括：
用于所述目标地址属于的第一块的第一块计数器；以及
用于所述目标地址不属于的至少一个第二块的第二块计数器。
17.根据权利要求16所述的存储装置，其中，所述存储控制器被配置为响应于发送所述激活-刷新命令，增加所述第一块计数器的计数值并减少所述第二块计数器的计数值。
18.根据权利要求16所述的存储装置，其中，所述存储控制器被配置为基于所述第一块计数器和所述第二块计数器的计数值，选择性地发送刷新管理命令或所述激活-刷新命令。
19.一种存储系统的操作方法，所述方法包括：
由存储控制器向存储装置发送激活-刷新命令；以及
由所述存储装置执行第一块的目标地址处的激活操作，同时执行第二块中的刷新操作。
20.根据权利要求19所述的操作方法，其中，所述存储控制器包括与所述第一块相对应的第一块计数器和与所述第二块相对应的第二块计数器，并且所述方法还包括：
响应于向所述存储装置发送激活命令、所述激活-刷新命令或刷新管理命令，由所述存储控制器增加或减少所述第一块计数器或所述第二块计数器的计数值。
CN202210159293.2A 2021-02-25 2022-02-21 存储装置及其操作方法 Pending CN114974348A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0025397 2021-02-25
KR1020210025397A KR20220121406A (ko) 2021-02-25 2021-02-25 메모리 장치 및 그 동작방법

Publications (1)

Publication Number Publication Date
CN114974348A true CN114974348A (zh) 2022-08-30

Family

ID=78725287

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210159293.2A Pending CN114974348A (zh) 2021-02-25 2022-02-21 存储装置及其操作方法

Country Status (4)

Country Link
US (1) US20220270662A1 (zh)
EP (1) EP4050606A1 (zh)
KR (1) KR20220121406A (zh)
CN (1) CN114974348A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115357952A (zh) * 2022-10-18 2022-11-18 合肥奎芯集成电路设计有限公司 针对动态存储器的行锤攻击防御方法和装置
CN117393015A (zh) * 2023-12-11 2024-01-12 浙江力积存储科技有限公司 一种三维存储器架构及其刷新方法和存储器

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117672291A (zh) * 2022-08-30 2024-03-08 长鑫存储技术有限公司 监测电路、刷新方法及存储器

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001118383A (ja) * 1999-10-20 2001-04-27 Fujitsu Ltd リフレッシュを自動で行うダイナミックメモリ回路
US7043599B1 (en) * 2002-06-20 2006-05-09 Rambus Inc. Dynamic memory supporting simultaneous refresh and data-access transactions
US6967885B2 (en) * 2004-01-15 2005-11-22 International Business Machines Corporation Concurrent refresh mode with distributed row address counters in an embedded DRAM
US20080151670A1 (en) * 2006-12-22 2008-06-26 Tomohiro Kawakubo Memory device, memory controller and memory system
US8112577B2 (en) * 2007-10-08 2012-02-07 Cisco Technology, Inc. Concurrently communicating refresh and read/write commands with a memory device
WO2012074724A1 (en) * 2010-12-03 2012-06-07 Rambus Inc. Memory refresh method and devices
KR20160023274A (ko) * 2014-08-22 2016-03-03 에스케이하이닉스 주식회사 메모리 장치 및 이를 포함하는 메모리 시스템
KR102282971B1 (ko) * 2014-12-05 2021-07-29 삼성전자주식회사 반도체 메모리 장치, 및 상기 반도체 메모리 장치를 포함하는 메모리 시스템
KR102250622B1 (ko) * 2015-01-07 2021-05-11 삼성전자주식회사 메모리 장치의 동작 방법 및 이를 포함하는 메모리 시스템의 동작 방법
KR102299352B1 (ko) * 2015-02-02 2021-09-08 에스케이하이닉스 주식회사 반도체 장치 및 그의 구동방법
KR102405241B1 (ko) * 2015-12-18 2022-06-07 에스케이하이닉스 주식회사 베이스 칩 및 이를 포함하는 반도체 패키지
US9761297B1 (en) * 2016-12-30 2017-09-12 Intel Corporation Hidden refresh control in dynamic random access memory
US10381064B1 (en) * 2018-01-19 2019-08-13 Micron Technology, Inc. Apparatuses and methods for refreshing memory of a semiconductor device
KR102544184B1 (ko) * 2018-08-09 2023-06-16 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 리프레쉬 방법
US10706909B2 (en) * 2018-11-27 2020-07-07 Micron Technology, Inc. Apparatuses and methods for refresh operations including multiple refresh activations
US11227649B2 (en) * 2019-04-04 2022-01-18 Micron Technology, Inc. Apparatuses and methods for staggered timing of targeted refresh operations
KR20210131813A (ko) * 2020-04-24 2021-11-03 에스케이하이닉스 주식회사 반도체장치 및 이를 이용한 리프레쉬방법
JP2022051363A (ja) * 2020-09-18 2022-03-31 キオクシア株式会社 メモリシステム
US11468938B2 (en) * 2020-11-12 2022-10-11 Micron Technology, Inc. Memory with programmable refresh order and stagger time

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115357952A (zh) * 2022-10-18 2022-11-18 合肥奎芯集成电路设计有限公司 针对动态存储器的行锤攻击防御方法和装置
CN115357952B (zh) * 2022-10-18 2023-02-03 合肥奎芯集成电路设计有限公司 针对动态存储器的行锤攻击防御方法和装置
CN117393015A (zh) * 2023-12-11 2024-01-12 浙江力积存储科技有限公司 一种三维存储器架构及其刷新方法和存储器
CN117393015B (zh) * 2023-12-11 2024-03-22 浙江力积存储科技有限公司 一种三维存储器架构及其刷新方法和存储器

Also Published As

Publication number Publication date
EP4050606A1 (en) 2022-08-31
US20220270662A1 (en) 2022-08-25
KR20220121406A (ko) 2022-09-01

Similar Documents

Publication Publication Date Title
US10600470B2 (en) Memory device and memory system performing a hammer refresh operation and associated operations
CN107068175B (zh) 易失性存储器设备、其信息提供方法及其刷新控制方法
KR102329673B1 (ko) 해머 리프레쉬 동작을 수행하는 메모리 장치 및 이를 포함하는 메모리 시스템
US20170140810A1 (en) Memory device and memory system including the same for controlling collision between access operation and refresh operation
US10049716B2 (en) Refresh request queuing circuitry
US9767050B2 (en) Memory systems that adjust an auto-refresh operation responsive to a self-refresh operation history
EP4050606A1 (en) Memory device and operating method thereof
US10929064B2 (en) Methods of operating mixed device type memory modules, and processors and systems configured for operating the same
US11508429B2 (en) Memory system performing hammer refresh operation and method of controlling refresh of memory device
US20240062801A1 (en) Memory with per die temperature-compensated refresh control
CN115641888A (zh) 半导体存储器装置和包括其的存储器系统
US20240170037A1 (en) Memory device, memory system having the same and method of operating the same
US20170147230A1 (en) Memory device and memory system having heterogeneous memories
US11442872B2 (en) Memory refresh operations using reduced power
US20220374168A1 (en) Memory with memory-initiated command insertion, and associated systems, devices, and methods
US20180025769A1 (en) Refresh control circuit and memory device including the same
KR102458340B1 (ko) 메모리 장치
US20240144988A1 (en) Memory device, memory system including memory device, and method of operating memory device
KR20170093053A (ko) 리프레시 정보 생성기를 포함하는 휘발성 메모리 장치 및 전자 장치, 그것의 정보 제공 방법, 그리고 그것의 리프레시 제어 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination