CN110675904B - 存储器设备及其操作方法 - Google Patents

存储器设备及其操作方法 Download PDF

Info

Publication number
CN110675904B
CN110675904B CN201910417613.8A CN201910417613A CN110675904B CN 110675904 B CN110675904 B CN 110675904B CN 201910417613 A CN201910417613 A CN 201910417613A CN 110675904 B CN110675904 B CN 110675904B
Authority
CN
China
Prior art keywords
command
precharge
write
memory device
response
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910417613.8A
Other languages
English (en)
Other versions
CN110675904A (zh
Inventor
孙钟弼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN110675904A publication Critical patent/CN110675904A/zh
Application granted granted Critical
Publication of CN110675904B publication Critical patent/CN110675904B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/02—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding parasitic signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4094—Bit-line management or control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/109—Control signal input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/002—Isolation gates, i.e. gates coupling bit lines to the sense amplifier
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/005—Transfer gates, i.e. gates coupling the sense amplifier output to data lines, I/O lines or global bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2281—Timing of a read operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/229—Timing of a write operation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Databases & Information Systems (AREA)
  • Dram (AREA)

Abstract

包括连接到多个字线的多个存储器单元的存储器设备的操作方法，该操作方法包括：从外部设备接收第一激活命令，在接收第一激活命令之后从外部设备接收至少一个操作命令，在接收至少一个操作命令之后接收预充电命令，并且在接收预充电命令之后从外部设备接收第二激活命令。当至少一个操作命令不包括写入命令时，在从接收预充电命令的时间起经过第一预充电参考时间之后接收第二激活命令。当至少一个操作命令包括写入命令时，在从接收预充电命令的时间起经过第二预充电参考时间之后接收第二激活命令。

Description

存储器设备及其操作方法
相关申请的交叉引用
本申请要求于2018年7月3日在韩国知识产权局提交的韩国专利申请No.10-2018-0076893的优先权，其公开内容通过引用整体合并于此。
技术领域
本发明构思的各种示例实施例涉及半导体存储器，并且更具体地，涉及存储器设备、半导体存储器系统、和/或其操作方法。
背景技术
半导体存储器被分类成：易失性存储器设备，其中储存的数据当用于易失性存储器设备的电源被中断时消失，诸如静态随机存取存储器(static random access memory，SRAM)和/或动态随机存取存储器(dynamic random access memory，DRAM)等；和非易失性存储器设备，其中即使当用于非易失性存储器设备的电源被中断时也保留储存的数据，诸如闪存设备、相变RAM(phase-change RAM，PRAM)、磁RAM(magnetic RAM，MRAM)、电阻式RAM(resistive RAM，RRAM)、和/或铁电RAM(ferroelectric RAM，FRAM)等。
因为DRAM设备具有快速操作速度，所以DRAM设备被广泛用作计算系统的缓冲存储器、系统存储器、或工作存储器。在存储器控制器的控制之下，一般的DRAM设备激活字线并且对连接到激活的字线的存储器单元执行读取/写入操作。在这种情况下，由于提供给字线的高电压，在存储器设备内发生各种干扰，从而使存储器设备的可靠性低。
发明内容
本发明构思的各种示例实施例提供了具有改进的可靠性的存储器设备和/或其操作方法。
根据至少一个示例实施例的存储器设备的操作方法，该存储器设备包括连接到多个字线的多个动态随机存取存储器(DRAM)单元，该方法：从外部源接收第一激活命令，从外部源接收至少一个操作命令，接收预充电命令，确定该至少一个操作命令是否包括写入命令，并且基于确定的结果，在经过第一预充电参考时间段之后从外部源接收第二激活命令，或者在经过第二预充电参考时间段之后从外部源接收第二激活命令，该第一预充电参考时间段在接收到预充电命令的时间处开始，该第二预充电参考时间段在接收到预充电命令的时间处开始。
根据至少一个示例实施例的存储器设备的操作方法，该存储器设备包括连接到多个字线的多个存储器单元，该方法包括：从外部源接收激活命令，从外部源接收至少一个操作命令，确定该至少一个操作命令是否包括写入命令，并且基于确定的结果，将对应于写入命令的写入数据写入到连接到多个字线当中的选择字线的选择存储器单元。
根据至少一个示例实施例，存储器设备包括：存储器单元阵列，该存储器单元阵列包括连接到多个字线和多个位线的多个存储器单元；行解码器，被配置为基于来自外部源的行地址选择多个字线当中的选择字线；列解码器，被配置为基于来自外部源的列地址选择多个位线当中的选择位线；输入/输出电路，连接到多个位线并且被配置为与外部源交换数据；命令解码器，被配置为解码从外部源接收的激活命令、至少一个操作命令、和预充电命令；写入命令检测器电路，被配置为基于命令解码器的解码结果从至少一个操作命令检测写入命令；和控制逻辑电路，被配置为响应于激活命令激活选择字线，并且响应于检测到写入命令，该控制逻辑电路进一步被配置为，在接收预充电命令之后，将对应于写入命令的写入数据写入来自多个DRAM存储器单元当中的选择存储器单元，该选择存储器单元连接到选择字线。
根据至少一个示例实施例，存储器设备包括连接到多个字线的多个存储器单元。存储器设备的操作方法包括：从外部源接收第一激活命令，从外部源接收至少一个操作命令，接收预充电命令，确定该至少一个操作命令是否包括写入命令，并且响应于指示该至少一个操作命令不包括写入命令的确定的结果，在经过第一预充电参考时间段之后进入空闲状态，该第一预充电参考时间段从接收到预充电命令的时间开始，并且响应于指示该至少一个操作命令包括写入命令的确定的结果，在经过第二预充电参考时间段之后进入空闲状态，该第二预充电参考时间段从接收到预充电命令的时间开始。
附图说明
通过参考附图详细描述本发明构思的示例实施例，本发明构思的以上和其它目的和特征将变得显而易见。
图1是示出根据本发明构思的至少一个示例实施例的存储器系统的框图。
图2是示出根据至少一个示例实施例的图1的存储器设备的框图。
图3是示出根据至少一个示例实施例的图2的存储器单元阵列的图。
图4是示出根据至少一个示例实施例的图1的存储器设备的操作方法的流程图。
图5A和图5B是示出根据至少一个示例实施例的存储器设备的各个操作的状态图。
图6A和图6B是根据至少一个示例实施例的用于描述图1的存储器设备的操作的时序图。
图7是示出根据本发明构思的至少一个示例实施例的存储器设备的框图。
图8是示出根据至少一个示例实施例的图7的存储器设备的操作方法的流程图。
图9是根据至少一个示例实施例的图7的存储器设备的状态图。
图10A和图10B是根据至少一个示例实施例的用于描述图7的存储器设备的操作的时序图。
图11是示出根据至少一个示例实施例的图7的输入/输出电路的部分的图。
图12A是示出根据至少一个示例实施例的与图7的输入/输出电路的部分相关联的配置的图。
图12B是示出根据至少一个示例实施例的图12A的存储器设备的信号的时序图。
图13是示出根据本发明构思的至少一个示例实施例的存储器设备应用于其的存储器模块的框图。
图14是示出根据本发明构思的至少一个示例实施例的存储器设备应用于其的电子系统的框图。
具体实施方式
以下，可以详细并且清楚地描述各种示例实施例到本领域普通技术人员能够实施本发明构思的程度。
图1是示出根据本发明构思的至少一个示例实施例的存储器系统的框图。参考图1，存储器系统10可以包括存储器控制器11和/或存储器设备100等，但是示例实施例不限于此。存储器控制器11可以将地址ADDR和/或命令CMD等发送到存储器设备100，用于将数据“DATA”储存到存储器设备100和/或读取储存在存储器设备100中的数据“DATA”的目的。
在至少一个示例实施例中，地址ADDR可以包括行地址RA、列地址CA、体(bank)地址BA等，并且命令CMD可以包括激活命令ACT、写入命令WR、读取命令RD、和/或预充电命令PRE。然而，示例实施例不限于此，并且地址ADDR和命令CMD可以包括各种形式的地址和命令。
在存储器控制器11的控制之下，存储器设备100可以储存从存储器控制器11提供的数据“DATA”和/或可以将储存的数据“DATA”提供给存储器控制器11。
以下，为了容易地描述本发明构思的示例实施例，假设存储器设备100是动态随机存取存储器(DRAM)，并且存储器控制器11和存储器设备100基于双倍数据速率(doubledata rate，DDR)接口与彼此通信。然而，示例实施例不限于此。存储器设备100可以是各种存储器设备中的任何一种，诸如SRAM、SDRAM、MRAM、FRAM、ReRAM、和/或PRAM等，并且存储器控制器11和存储器设备100可以基于各种存储器接口中的任何一种与彼此通信，各种存储器接口诸如，低功率DDR(low power DDR，LPDDR)接口、通用串行总线(universal serialbus，USB)接口、多媒体卡(multimedia card，MMC)接口、外围组件互连(peripheralcomponent interconnect，PCI)接口、PCI-express(PCI-E)接口、高级技术附件(advancedtechnology attachment，ATA)接口、串行ATA(serial ATA，SATA)接口、并行ATA(parallelATA，PATA)接口、小型计算机系统接口(small computer system interface，SCSI)、增强型小磁盘接口(enhanced small disk interface，ESDI)、集成驱动电子(integrated driveelectronics，IDE)接口、非易失性存储器快速(nonvolatile memory express，NVMe)接口、通用闪存(universal flash storage，UFS)接口等。
在至少一个示例实施例中，存储器设备100可以包括写入命令检测器110。写入命令检测器110可以被配置为从从存储器控制器11提供的命令CMD当中检测写入命令WR。
例如，为了执行存储器设备100的读取操作和/或写入操作等，存储器控制器11可以将激活命令ACT和行地址RA提供给存储器设备100。存储器设备100可以响应于激活命令ACT激活和/或打开对应于行地址RA的字线。之后，存储器控制器11可以将读取命令RD发送到存储器设备100用于读取储存在连接到激活的字线的存储器单元中的数据的目的，和/或可以将写入命令WR发送到存储器设备100用于将数据储存(例如，写入)到连接到激活的字线的存储器单元的目的。写入命令检测器110可以被配置为检测从存储器控制器11提供的命令CMD当中的写入命令WR。之后，存储器控制器11可以将预充电命令PRE发送到存储器设备100用于去激活和/或关闭激活的字线的目的。
在至少一个示例实施例中，存储器设备100可以响应于在激活命令ACT与预充电命令PRE之间接收的读取命令RD将数据“DATA”发送到存储器控制器11。相反，在接收到预充电命令PRE之后，存储器设备100可以执行对应于在激活命令ACT与预充电命令PRE之间接收的写入命令WR的写入操作。
换句话说，存储器设备100可以不响应于在激活命令ACT与预充电命令PRE之间接收的写入命令WR而执行直接写入操作，并且对应于接收的写入命令WR的直接写入操作可以响应于预充电命令PRE而执行。这里，直接写入操作指代将数据直接和/或物理地储存到连接到激活的字线的存储器单元的操作。在至少一个示例实施例中，即使不执行写入操作，也可以将从存储器控制器11提供的写入数据设置(例如，传送等)到单独的输入/输出电路。
以下，为了便于描述，假设将从存储器控制器11提供的写入数据设置到输入/输出电路的操作被称为“数据输入操作”，并且其中存储器设备100直接和/或物理地将数据写入到存储器单元的操作称为“单元写入操作”。
一般的DRAM设备可以接收预充电命令PRE并且可以在经过预充电参考时间(例如，期望的预充电时间/时段等)之后接收下一激活命令ACT。在这种情况下，预充电参考时间可以是例如提前被确定以去激活激活的字线和/或发送/接收读取数据或写入数据的时间。
在激活命令ACT与预充电命令PRE之间不存在写入命令WR的情况下，本发明构思的至少一个示例实施例的存储器设备100可以在从接收到预充电命令PRE的时间起经过第一预充电参考时间tRP1之后接收激活命令ACT。在激活命令ACT与预充电命令PRE之间存在写入命令WR的情况下，存储器设备100可以在从接收到预充电命令PRE的时间起经过第二预充电参考时间tRP2之后接收激活命令ACT。
这里，第二预充电参考时间tRP2可以长于第一预充电参考时间tRP1。这是为了确保用于单元写入操作的时间，因为在激活命令ACT与预充电命令PRE之间存在写入命令WR的情况下，单元写入操作响应于预充电命令PRE而被执行。
如上所述，根据本发明构思的至少一个示例实施例的存储器设备100可以确定在激活命令ACT与预充电命令PRE之间是否存在写入命令WR，并且可以基于确定的结果调整预充电参考时间和对应于写入命令WR的单元写入操作的时间点。将参考以下附图更全面地描述存储器设备100的配置和操作方法。
图2是示出根据至少一个示例实施例的图1的存储器设备的框图。参考图1和图2，存储器设备100可以包括写入命令检测器110、存储器单元阵列120、命令解码器130、控制逻辑电路140、和/或输入/输出电路150，但是示例实施例不限于此并且可以包含更少或更大数量的构成组件。
写入命令检测器110可以检测写入命令WR是否存在于从存储器控制器11提供的命令CMD中。例如，命令解码器130可以从存储器控制器11接收命令CMD并且可以解码接收的命令CMD。在至少一个示例实施例中，命令CMD可以包括各种命令，诸如写入命令WR、读取命令RD、激活命令ACT、和/或预充电命令PRE等。
写入命令检测器110可以基于命令解码器130的解码结果来确定接收的命令CMD是否是写入命令WR。详细地，写入命令检测器110可以基于命令解码器130的解码结果确定写入命令WR是否存在于激活命令ACT与预充电命令PRE之间。可以将确定的结果提供给控制逻辑电路140。
存储器单元阵列120可以包括多个存储器单元。多个存储器单元可以连接到多个字线和多个位线。字线可以连接到X解码器X-DEC，并且位线可以连接到Y解码器Y-DEC。
控制逻辑电路140可以基于来自命令解码器130的解码结果来控制存储器设备100的组件。例如，在命令解码器130的解码结果指示接收的命令CMD是激活命令ACT的情况下，控制逻辑电路140可以控制X解码器X-DEC，使得激活对应于与激活命令ACT一起接收的行地址RA的字线。在这种情况下，储存在连接到激活的字线的存储器单元中的数据可以被设置(例如，传送、发送、输出等)到输入/输出电路150的感测放大器。例如，在命令解码器130的解码结果指示接收的命令CMD是读取命令RD的情况下，控制逻辑电路140可以控制输入/输出电路150，使得从对应于与读取命令RD一起接收的列地址CA的位线输出数据。
在命令解码器130的解码结果指示接收的命令CMD是写入命令WR的情况下，控制逻辑电路140可以将从存储器控制器11接收的写入数据设置到输入/输出电路150。在这种情况下，控制逻辑电路140可以不对接收的写入数据执行单元写入操作，并且可以在接收到预充电命令PRE之后执行单元写入操作。
在命令解码器130的解码结果指示接收的命令CMD是预充电命令PRE的情况下，控制逻辑电路140可以控制输入/输出电路150和Y解码器Y-DEC，使得位线被预充电。
在至少一个示例实施例中，在写入命令检测器110检测到写入命令WR的情况下(换句话说，在激活命令ACT与预充电命令PRE之间存在写入命令WR的情况下)，控制逻辑电路140可以在执行上述预充电操作之前执行对应于写入命令WR的单元写入操作。也就是说，在接收到预充电命令PRE之后，控制逻辑电路140可以执行对应于激活命令ACT与预充电命令PRE之间的写入命令WR的单元写入操作。
图3是示出根据至少一个示例实施例的图2的存储器单元阵列的图。为了便于描述，图3中示出了存储器单元阵列120的一些存储器单元，但是本发明构思的示例实施例不限于此。此外，虽然存储器单元MC在图3中示出为是DRAM单元，但是本发明构思的示例实施例不限于此，并且存储器单元可以是不同类型的存储器单元。
参考图2和图3，存储器单元阵列120可以包括多个存储器单元MC等。存储器单元MC中的每一个可以包括存取晶体管TR和储存电容器“C”，但是不限于此。存储器单元MC的存取晶体管TR的第一端连接到多条位线BL1至BLm，并且其第二端连接到存储器单元MC的对应储存电容器“C”的第一端。存储器单元MC的存取晶体管TR的栅极连接到多个字线WL1至WLn。电容器“C”的第二端可以连接到电压端子。电压端子可以连接到特定电平(例如，期望的电压电平)的电压(例如，地电压或半电源电压)。
在至少一个示例实施例中，在响应于来自存储器控制器11的激活命令ACT选择字线WL1至WLn中的任何一个并且可以激活选择的字线时，储存在连接到选择的字线的存储器单元中的数据可以通过多个位线BL1至BLm提供给输入/输出电路150。
图4是示出根据至少一个示例实施例的图1的存储器设备的操作方法的流程图。以下，为了便于描述，假设来自存储器控制器11的操作命令OP CMD是读取命令RD、写入命令WR、和/或预充电命令PRE等。然而，本发明构思的示例实施例不限于此，并且操作命令OPCMD可以包括用于控制任何其它操作的各种命令。
参考图1至图4，在操作S105中，存储器设备100可以从存储器控制器11接收激活命令ACT，但是示例实施例不限于此。
在操作S115中，存储器设备100可以响应于激活命令ACT激活选择的字线。例如，响应于激活命令ACT，存储器设备100可以选择对应于从存储器控制器11接收的行地址RA的字线，并且可以激活选择的字线。在至少一个示例实施例中，可以通过向选择的字线施加高电压来执行选择的字线的激活。高电压可以是足以导通连接到选择的字线的存储器单元的存取晶体管的电压。在至少一个示例实施例中，行地址RA可以与激活命令ACT一起被接收，但是示例实施例不限于此。
在操作S120中，存储器设备100可以从存储器控制器11接收操作命令OP CMD。操作命令OP CMD可以包括用于控制存储器设备100的操作的命令，诸如读取命令RD、写入命令WR、预充电命令PRE等。
在操作S125中，存储器设备100可以确定接收的操作命令OP CMD是否是预充电命令PRE。在接收的操作命令OP CMD不是预充电命令PRE的情况下，在操作S130中，存储器设备100可以确定接收的操作命令OP CMD是否是读取命令RD。
在接收的操作命令OP CMD是读取命令RD的情况下，在操作S135中，存储器设备100可以响应于接收的操作命令OP CMD(即，读取命令RD)将数据输出到存储器控制器11。例如，在操作S115中，当存储器设备100激活选择的字线时，储存在连接到选择的字线的存储器单元中的数据可以被设置(例如，传送、发送、输出等)到输入/输出电路150的感测放大器单元。存储器设备100可以响应于读取命令RD通过(多个)输入/输出线将设置到感测放大器单元的数据提供给存储器控制器11。
在接收的操作命令OP CMD不是读取命令RD(即，是写入命令WR等)的情况下，在操作S140中，存储器设备100可以将从存储器控制器11接收的写入数据设置和/或储存到输入/输出电路150。
在操作S135或操作S140之后，存储器设备100可以执行操作S120。在至少一个示例实施例中，存储器设备100可以重复执行操作S120至操作S140，直到从存储器控制器11接收预充电命令PRE，但是示例实施例不限于此。
在从存储器控制器11接收的操作命令OP CMD是预充电命令PRE的情况下，在操作S145中，存储器设备100可以确定写入命令WR是否存在于接收的操作命令OP CMD中。例如，参考图1和图2描述的写入命令检测器110可以检测激活命令ACT与预充电命令PRE之间是否存在(例如，已经被接收等)写入命令WR。也就是说，操作S145的确定可以由写入命令检测器110执行。
在接收的操作命令OP CMD中不存在写入命令WR的情况下(即，在激活命令ACT与预充电命令PRE之间不存在写入命令WR和/或没有接收到写入命令WR等的情况下)，在操作S150中，存储器设备100可以基于第一预充电参考时间tRP1进入空闲状态。例如，第一预充电参考时间tRP1可以是用于执行预充电操作或任何其它操作(例如，数据输出操作)的目的的参考时间(例如，期望的时间段等)，该参考时间应该被确保从接收到预充电命令PRE的时间到接收到下一激活命令ACT的时间。也就是说，存储器设备100可以在第一预充电参考时间tRP1期间完成与尚未执行的操作命令OP CMD相关联的操作(例如，读取操作)，并且也可以在第一预充电参考时间tRP1期间预充电位线，并且可以进入空闲状态。
在接收的操作命令OP CMD中存在写入命令WR的情况下(即，在激活命令ACT与预充电命令PRE之间存在写入命令WR的情况下)，在操作S155中，存储器设备100可以响应于预充电命令PRE执行单元写入操作。
例如，如操作S130和操作S140中所述，对应于在激活命令ACT与预充电命令PRE之间接收的写入命令WR的写入操作(即，将数据写入到存储器单元的操作)可以不执行。也就是说，即使在激活命令ACT与预充电命令PRE之间接收写入命令WR，也可以将对应于写入命令WR的写入数据储存到输入/输出电路150，并且可以不将其储存到存储器单元阵列120。在示例实施例中，响应于在激活命令ACT与预充电命令PRE之间接收写入命令WR，对应于写入命令WR的写入数据被储存在输入/输出电路150中而不是储存在存储器单元阵列120中。
在这种情况下，在接收到预充电命令PRE之后，存储器设备100可以响应于预充电命令PRE执行对应于写入命令WR的写入操作(即，将写入数据写入到存储器单元阵列的操作)。
在操作S160中，存储器设备100可以基于第二预充电参考时间tRP2进入空闲状态。例如，如在以上描述中，第二预充电参考时间tRP2可以是用于执行预充电操作或任何其它操作(例如，数据输出操作)的目的的参考时间(例如，期望的时间段等)，该参考时间应该被确保(例如，其应该具有足够长的时间以涵盖)从接收到预充电命令PRE的时间到接收到下一激活命令ACT的时间。这里，第二预充电参考时间tRP2可以长于第一预充电参考时间tRP1，但是示例实施例不限于此。
在至少一个示例实施例中，存储器设备100可以在操作S150或操作S160之后进入空闲状态，并且然后处于空闲状态的存储器设备100可以再次执行操作S110。
图5A和图5B是示出根据至少一个示例实施例的存储器设备的各个操作的状态图。为了清楚地描述本发明构思的示例实施例，将参考图5A描述传统存储器设备的状态图，并且将参考图5B描述根据本发明构思的至少一个示例实施例的存储器设备100的状态图。为了说明的简洁并且为了便于描述，省略了先前描述的组件。
在图5A和图5B中，虚线表示自动序列。在图5A和图5B中，可以自动执行对应于虚线的状态转变而不用单独的命令。
参考图5A，传统存储器设备可以响应于激活命令ACT从空闲状态Idle进入活动状态Active。活动状态Active指示其中选择的字线被激活的状态。
活动状态Active、写入状态Writing、或读取状态Reading的存储器设备可以响应于写入命令WR和/或读取命令RD进入写入状态Writing或读取状态Reading，并且可以在执行单元写入操作(即，将数据写入到存储器单元的操作)或读取操作(即，输出数据的操作)之后进入活动状态Active。
活动状态Active、写入状态Writing、或读取状态Reading的存储器设备可以响应于自动预充电写入命令WRA或自动预充电读取命令RDA进入写入状态Writing或读取状态Reading，并且可以在执行写入操作(即，将数据写入到存储器单元的操作)或读取操作(即，输出数据的操作)之后进入预充电状态Precharging。自动预充电写入命令WRA或自动预充电读取命令RDA可以是用于在完成写入操作和/或读取操作之后执行预充电操作而不用单独的预充电命令PRE的命令。
处于活动状态Active、写入状态Writing、和/或读取状态Reading的存储器设备可以响应于预充电命令PRE进入预充电状态Precharging。预充电状态Precharging的存储器设备可以在完成预充电操作之后进入空闲状态Idle。
如上所述，在传统存储器设备在接收预充电命令PRE之前接收自动预充电写入命令WRA和/或自动预充电读取命令RDA的情况下，传统存储器设备可以进入对应于每个命令的状态并且可以执行对应的操作。
相反，根据本发明构思的至少一个示例实施例，存储器设备100可以不执行(例如，可以避免执行)对应于在激活命令ACT与预充电命令PRE之间接收的写入命令WR的单独的写入操作，但是可以替代地在接收到预充电命令PRE之后执行对应于写入命令WR的写入操作。
详细地，参考图1和图5B，空闲状态Idle的存储器设备100可以响应于激活命令ACT进入活动状态Active。
活动状态Active和/或读取状态Reading的存储器设备100可以响应于读取命令RD进入读取状态Reading，并且可以在执行读取操作(即，数据输出操作)之后进入活动状态Active，但是示例实施例不限于此。
活动状态Active和/或读取状态Reading的存储器设备100可以不响应于写入命令WR而执行(例如，可以避免执行)单元写入操作。也就是说，不像参考图5A给出的描述，在存储器设备100在活动状态Active和/或读取状态Reading接收写入命令WR的情况下，存储器设备100可以保持当前状态和/或可以进入活动状态Active，而不进入写入状态Writing。在这种情况下，可以执行数据输入操作。
处于活动状态Active和/或读取状态Reading的存储器设备100可以响应于预充电命令PRE和/或自动预充电读取命令RDA进入确定状态Determining。确定状态Determining可以是其中执行确定在从接收到激活命令ACT的时间点到当前时间点(即，预充电命令PRE和/或自动预充电读取命令RDA)的时间间隔期间是否接收了写入命令WR的操作的状态。也就是说，处于确定状态Determining的存储器设备100可以确定是否存在在激活命令ACT与预充电命令PRE之间的时间间隔中、和/或在激活命令ACT与自动预充电读取命令RDA之间的时间间隔中接收的写入命令WR(例如，已经接收到写入命令WR等)。
在至少一个示例实施例中，在接收到自动预充电读取命令RDA的情况下，因为在读取操作之后执行预充电操作而不用单独的预充电命令，所以存储器设备100可以像响应于预充电命令PRE一样，响应于自动预充电读取命令RDA而进入确定状态Determining。
在确定状态Determining中执行的确定的结果指示存在写入命令WR的情况下，存储器设备100可以进入写入状态Writing并且可以执行对应的写入操作。之后，存储器设备100可以进入预充电状态Precharging。
在确定状态Determining中执行的确定的结果指示写入命令WR不存在的情况下，存储器设备100可以进入读取状态Reading或预充电状态Precharging。例如，在存储器设备100响应于预充电命令PRE进入确定状态Determining之后，在确定写入命令WR不存在的情况下，存储器设备100可以进入预充电状态Precharging(图5B的点划线)，但是示例实施例不限于此。例如，在存储器设备100响应于自动预充电读取命令RDA进入确定状态Determining之后，在确定写入命令WR不存在的情况下，存储器设备100可以进入读取状态Reading(图5B的双点划线)并且可以在完成对应于读取状态Reading的读取操作之后进入预充电状态Precharging，但是示例实施例不限于此。
活动状态Active和/或读取状态Reading的存储器设备100可以响应于自动预充电写入命令WRA进入写入状态Writing，并且可以在完成对应于写入状态Writing的写入操作之后进入预充电状态Precharging。
在至少一个示例实施例中，在接收到自动预充电写入命令WRA的情况下，因为在写入操作之后执行预充电操作而不用单独的预充电命令，所以存储器设备100可以进入写入状态Writing，可以执行对应于写入状态Writing的写入操作，并且可以进入预充电状态Precharging。
预充电状态Precharging的存储器设备100可以在完成预充电操作之后进入空闲状态Idle。在至少一个示例实施例中，可以在第一预充电参考时间tRP1期间建立通过其存储器设备100从读取状态Reading通过预充电状态Precharging进入空闲状态Idle的路径。可以在第二预充电参考时间tRP2期间建立通过其存储器设备100从写入状态Writing通过预充电状态Precharging进入空闲状态Idle的路径，并且第二预充电参考时间tRP2可以长于第一预充电参考时间tRP1，但是示例实施例不限于此。
如上所述，在激活命令ACT与预充电命令PRE之间接收到写入命令WR的情况下，根据本发明构思的至少一个示例实施例的存储器设备100可以响应于预充电命令PRE执行对应于写入命令WR的直接写入操作。
图6A和图6B是根据至少一个示例实施例的用于描述图1的存储器设备的操作的时序图。为了说明的简洁并且为了便于描述，将参考其中在激活命令ACT与预充电命令PRE之间接收两个操作命令的配置来描述本发明构思的至少一个示例实施例，但是示例本发明构思的实施例不限于此。将参考图6A描述其中不存在写入命令WR的至少一个示例实施例，并且将参考图6B描述其中存在写入命令WR的至少一个示例实施例。
参考图1和图6A，存储器设备100可以从存储器控制器11接收激活命令ACT和第一行地址RA1。在至少一个示例实施例中，第一行地址RA1可以包括关于体地址BA和/或体组等的信息。响应于激活命令ACT，存储器设备100可以选择对应于第一行地址RA1的字线，并且可以激活选择的字线。在至少一个示例实施例中，在激活选择的字线时，储存在连接到选择的字线的存储器单元中的数据可以储存到输入/输出电路150。
之后，存储器设备100可以从存储器控制器11接收第一读取命令RD1和第一列地址CA1。然后，存储器设备100可以从存储器控制器11接收第二读取命令RD2和第二列地址CA2。之后，存储器设备100可以接收预充电命令PRE和体地址BA或关于存储器设备100的所有体(bank)的信息“all”。
响应于第一读取命令RD1，存储器设备100可以在从接收到第一读取命令RD1的时间起的读取迟延RL(例如，读取迟延时段和/或时间间隔等)之后执行输出对应于第一列地址CA1的数据的第一数据输出操作DOUT1。响应于第二读取命令RD2，存储器设备100可以在从接收到第二读取命令RD2的时间起的读取迟延RL之后执行输出对应于第二列地址CA2的数据的第二数据输出操作DOUT2。
在至少一个示例实施例中，读取迟延RL可以指示从接收到第一或第二读取命令RD1或RD2的时间到输出对应数据的时间的时间间隔。或者，换句话说，读取迟延RL可以指代用于完成从当由存储器设备100接收了读取操作命令时开始的读取操作，并且在读取操作期间检索的(retrieved)数据由存储器设备100输出到外部源和/或外部设备等的时间。读取迟延RL可以是取决于在存储器控制器11与存储器设备100之间的接口而提前确定的值。
在存储器设备100完成第一和第二数据输出操作DOUT1和DOUT2之后，存储器设备100可以响应于预充电命令PRE执行预充电操作PREC。预充电操作PREC指代用预充电电压对存储器设备100的位线充电的操作。预充电电压可以是对应于数据“1”的位线电压和对应于数据“0”的位线电压的中间值。
在从接收到预充电命令PRE的时间起经过第一预充电参考时间tRP1之后，存储器设备100可以接收下一(例如，第二)激活命令ACT。例如，如图6A中所示，在接收到预充电命令PRE之后，可以执行与先前接收的第二读取命令RD2相关联的第二数据输出操作DOUT2，并且然后，可以执行预充电操作PREC。在完成预充电操作PREC之后，存储器设备100可以执行对应于激活命令ACT的字线激活操作。
也就是说，为了允许存储器设备100正常操作，在接收到预充电命令PRE之后，可能期望和/或要求用于执行未执行的操作(例如，第二数据输出操作DOUT2)或预充电操作PREC的时间。可以确定第一预充电参考时间tRP1，使得可以正常地执行以上操作。
如上所述，关于在激活命令ACT与预充电命令PRE之间接收的读取命令RD1和RD2，存储器设备100可以在从接收到第一读取命令RD1的时间起的读取迟延RL之后执行第一数据输出操作DOUT1，并且可以在从接收到第二读取命令RD2的时间起的读取迟延RL之后执行第二数据输出操作DOUT2。
参考图1和图6B，存储器设备100可以响应于从存储器控制器11(例如，外部源等)接收的激活命令ACT和第一行地址RA1来选择并且激活字线。存储器设备100可以接收第一读取命令RD1和第一列地址CA1，并且可以在读取迟延RL之后执行第一数据输出操作DOUT1。
存储器设备100可以接收第二写入命令WR2和第二列地址CA2，并且可以在写入迟延WL(例如，写入迟延时段和/或时间间隔等)之后执行第二数据输入操作DIN2。第二数据输入操作DIN2指代接收要写入到对应于第二列地址CA2的存储器单元的写入数据的操作。接收的写入数据可以储存到存储器设备100的输入/输出电路150。在这种情况下，除了第二数据输入操作DIN2，存储器设备100可以不执行任何其它单元写入操作(即，将输入数据储存到存储器单元的操作)。
之后，存储器设备100可以接收预充电命令PRE和体地址BA或关于存储器设备100的所有体(bank)的信息“all”。不像图6A的示例实施例，在图6B的示例实施例中，因为第二写入命令WR2存在于激活命令ACT与预充电命令PRE之间，所以存储器设备100可以响应于预充电命令PRE而执行对应于第二写入命令WR2的单元写入操作WR OP。单元写入操作WR OP指代将通过第二数据输入操作DIN2接收的写入数据直接写入到存储器单元的操作。在单元写入操作WR OP完成之后，存储器设备100可以执行预充电操作PREC。
在至少一个示例实施例中，在激活命令ACT与预充电命令PRE之间存在写入命令WR的情况下，因为在接收到预充电命令PRE之后执行单元写入操作WR OP，所以应该被确保从接收到预充电命令PRE的时间到接收到下一激活命令ACT的时间的时间(即，第二预充电参考时间tRP2)可以长于上述第一预充电参考时间tRP1，但是示例实施例不限于此。原因是用于单元写入操作WR OP所期望和/或所必要的时间可以长于用于数据输出操作DOUT所期望和/或所必要的时间。
如上所述，在激活命令ACT与预充电命令PRE之间接收到写入命令WR的情况下，本发明构思的至少一个示例实施例的存储器设备100可以在接收到预充电命令PRE之后执行对应于写入命令WR的单元写入操作。
在激活命令ACT与预充电命令PRE之间没有接收到写入命令WR的情况下，存储器设备100可以在从接收到预充电命令PRE的时间起经过第一预充电参考时间tRP1之后接收下一激活命令ACT。在激活命令ACT与预充电命令PRE之间接收到写入命令WR的情况下，用于确保用于单元写入操作所期望的和/或必要的时间的目的，存储器设备100可以在从接收到预充电命令PRE的时间起经过第二预充电参考时间tRP2之后接收下一(例如，第二)激活命令ACT。这里，第二预充电参考时间tRP2可以长于第一预充电参考时间tRP1，但是示例实施例不限于此。
在以上示例实施例中，在激活命令ACT和预充电命令PRE的基础上给出描述，但是本发明构思的示例实施例不限于此。例如，如参考图5A和5B所述，在激活命令ACT与自动预充电读取命令RDA之间的时间间隔期间，存储器设备100可以确定写入命令WR是否存在并且可以基于确定的结果而操作。例如，可以使用被定义为自动执行预充电操作的自动预充电读取命令RDA，而不是上述预充电命令PRE等。
图7是示出根据本发明构思的至少一个示例实施例的存储器设备的框图。为了简要描述，这里将不再重复参考上述组件给出的描述。参考图7，存储器设备200可以包括写入命令检测器210、存储器单元阵列220、Y解码器Y-DEC、X解码器X-DEC、命令解码器230、控制逻辑电路240、输入/输出电路250、和/或计时器270等，但是示例实施例不限于此。
写入命令检测器210、存储器单元阵列220、Y解码器Y-DEC、X解码器X-DEC、命令解码器230、控制逻辑电路240、和输入/输出电路250参考图1至图6B描述，并且因此，将省略额外描述以避免冗余。
计时器270可以被配置为从接收到激活命令ACT的时间起计数激活参考时间tRAS。例如，激活参考时间tRAS可以是用于执行与选择的字线相关联的以下操作所期望的和/或必要的最小时间：激活操作、感测操作、电荷共享操作、和恢复操作，但是示例实施例不限于此。也就是说，在激活参考时间tRAS期间，可以提供储存在连接到选择的字线的存储器单元中的数据并且将其储存到输入/输出电路250。
在至少一个示例实施例中，激活参考时间tRAS可以基于从存储器控制器提供的时钟信号(未示出)，并且计时器270可以被配置为对时钟信号计数。在从接收到激活命令ACT的时间起经过激活参考时间tRAS之后(或一旦从接收到激活命令ACT的时间起经过激活参考时间tRAS)，计时器270可以向控制逻辑电路240提供去激活信号。
控制逻辑电路240可以响应于来自计时器270的去激活信号而去激活或关闭激活的字线。例如，控制逻辑电路240可以通过向激活的字线提供低电压来去激活或关闭激活的字线。低电压可以是足以截止连接到选择的字线的存储器单元的存取晶体管的电压。
传统的存储器设备可以被配置为响应于激活命令ACT激活选择的字线，响应于预充电命令PRE而去激活选择的字线，并且对位线预充电。在接收激活命令ACT的时间与接收预充电命令PRE的时间之间的时间间隔变长的情况下，高电压施加到选择的字线的时间可能变长。这可能意味着作为高电压的字线电压引起干扰，导致不期望的存储器性能和/或存储器储存不稳定性。
相反，根据本发明构思的至少一个示例实施例的存储器设备200可以响应于激活命令ACT激活选择的字线，并且即使没有接收到预充电指令PRE也可以在经过激活参考时间tRAS之后去激活选择的字线。在这种情况下，可以减少和/或最小化向选择的字线施加高电压的时间。这意味着可以减少和/或防止上述干扰。
在至少一个示例实施例中，即使在选择的字线被去激活时接收到读取命令RD，正常的数据输出操作也是可能的，因为储存在连接到选择的字线的存储器单元中的数据被储存在输入/输出电路250中。
在至少一个示例实施例中，如参考图1至图6B所描述的，在激活命令ACT与预充电命令PRE之间接收到写入命令WR的情况下，控制逻辑电路240可以在接收到预充电命令PRE之后执行对应于写入命令WR的单元写入操作。
为了在接收到预充电命令PRE之后执行对应于写入命令WR的单元写入操作，控制逻辑电路240可以再次激活去激活的字线而不用单独的激活命令ACT。因此，即使在选择的字线被去激活时接收到写入命令WR，存储器设备200的正常单元写入操作也是可能的，因为存储器设备200响应于随后的预充电命令PRE再次激活选择的字线并且执行对应于写入命令WR的直接写入操作。
图8是示出根据至少一个示例实施例的图7的存储器设备的操作方法的流程图。为了简要描述，这里将不再重复参考以上组件给出的描述。参考图7和图8，存储器设备200可以执行操作S210和操作S215。操作S210和操作S215类似于图4的操作S110和操作S115，并且因此，将省略额外描述以避免冗余。
在操作S220中，存储器设备200可以在经过激活参考时间tRAS之后去激活选择的字线。例如，存储器设备200可以通过向选择的字线施加低电压来去激活选择的字线。
在至少一个示例实施例中，操作S220可以与任何其它操作重叠。例如，可以在操作S225、操作S230、或操作S235之后执行操作S220。可替代地，可以在操作S225之前执行操作S220。可替代地，可以在与操作S225至S245中的至少一个相同的时间段期间执行操作S220。操作S220的开始时间点是示例，并且可以取决于激活参考时间tRAS的长度而各种地改变。
之后，存储器设备200可以执行操作S225至操作S245。操作S225至操作S245可以类似于图4的操作S120至操作S140。因此，将省略额外描述以避免冗余。
在操作S250中，存储器设备200可以确定写入命令WR是否存在于接收的操作命令OP CMD中。如果写入命令WR不存在，则存储器设备200执行操作S255。操作S255类似于图4的操作S150，并且因此，将省略额外描述以避免冗余。
在存在写入命令WR的情况下，在操作S260中，存储器设备200可以响应于预充电命令PRE而激活选择的字线。之后，存储器设备200可以执行操作S265和操作S270。操作S265和操作S270可以类似于图4的操作S155和操作S160，并且因此，将省略额外描述以避免冗余。
如上所述，根据本发明构思的至少一个示例实施例的存储器设备200可以响应于激活命令ACT激活选择的字线，并且可以在经过激活参考时间tRAS之后去激活选择的字线。即使在选择的字线被去激活时接收到读取命令RD，正常的数据输出操作也是可能的，因为储存在连接到选择的字线的存储器单元中的数据被储存在输入/输出电路250中。
此外，即使在选择的字线被去激活时接收到写入命令WR，正常的写入操作也是可能的，因为在激活选择的字线之后响应于预充电命令PRE执行直接写入操作。因此，可以通过减少激活选择的字线的时间来减少和/或防止数据干扰；另外，通过在预充电命令PRE之后激活选择的字线并且执行直接写入操作，正常操作也是可能的。这可以意味着提供了根据至少一个示例实施例的具有改进的可靠性的存储器设备。
图9是根据至少一个示例实施例的图7的存储器设备的状态图。为了说明的简洁并且为了便于描述，省略了先前描述的组件。
参考图7和图9，空闲状态Idle的存储器设备200可以响应于激活命令ACT进入字线激活状态WL Activating。例如，空闲状态Idle的存储器设备200可以响应于激活命令ACT将高电压施加到选择的字线，并且可以将储存在连接到选择的字线的存储器单元中的数据储存到输入/输出电路250(和/或感测放大器单元等)。另外，空闲状态Idle的存储器设备200可以响应于激活命令ACT将高电压施加到选择的字线，并且可以在连接到选择的字线的存储器单元上执行电荷共享操作、感测操作、和/或恢复操作等。
处于字线激活状态WL Activating的存储器设备200可以在经过激活参考时间tRAS之后进入去激活状态DeAct。例如，字线激活状态WL Activating的存储器设备200可以在从接收到激活命令ACT的时间起经过激活参考时间tRAS之后，通过向激活的字线施加低电压来去激活激活的字线。
处于去激活状态DeAct和/或读取状态Reading的存储器设备200可以响应于读取命令RD进入读取状态Reading，并且可以执行数据输出操作。之后，存储器设备200可以再次进入去激活状态DeAct。
处于去激活状态DeAct和/或读取状态Reading的存储器设备200可以响应于写入命令WR而保持当前状态。在至少一个示例实施例中，处于去激活状态DeAct和/或读取状态Reading的存储器设备200可以不响应于写入命令WR执行(例如，可以避免执行)单元写入操作，并且可以仅执行(例如，可以替代地执行)数据输入操作(即，将写入数据储存到输入/输出电路的操作)。
处于去激活状态DeAct和/或读取状态Reading的存储器设备200可以响应于预充电命令PRE和自动预充电读取命令RDA进入确定状态Determining。
如在参考图6B给出的描述中，处于确定状态Determining的存储器设备200可以确定写入命令WR是否存在于激活命令ACT与预充电命令PRE之间和/或激活命令ACT与自动预充电读取命令RDA之间。
在确定状态Determining中执行的确定的结果指示写入命令WR不存在的情况下，处于确定状态Determining的存储器设备200可以进入读取状态Reading或预充电状态Precharging。参考图6B对此描述，并且因此，将省略额外描述以避免冗余。
在确定状态Determining中执行的确定的结果指示写入命令WR存在的情况下，存储器设备200可以进入字线激活状态WL Activating。也就是说，在确定状态Determining中执行的确定的结果指示存在写入命令WR的情况下，存储器设备200可以激活处于去激活状态的选择的字线。之后，处于字线激活状态WL Activating的存储器设备200可以进入写入状态Writing，并且可以执行对应于写入命令WR的单元写入操作。之后，存储器设备200可以进入预充电状态Precharging。
响应于自动预充电写入命令WRA，处于去激活状态DeAct和/或读取状态Reading的存储器设备200可以进入字线激活状态WL Activating并且可以执行随后的操作(即，字线激活和/或单元写入操作等)。之后，存储器设备200可以进入预充电状态Precharging。
预充电状态Precharging的存储器设备200可以在完成预充电操作之后进入空闲状态Idle。在至少一个示例实施例中，如在参考图6B给出的描述中，可以在第一预充电参考时间tRP1期间建立通过其存储器设备200从读取状态Reading通过预充电状态Precharging进入空闲状态Idle的路径。可以在第二预充电参考时间tRP2期间建立通过其存储器设备200从写入状态Writing通过预充电状态Precharging进入空闲状态Idle的路径，并且第二预充电参考时间tRP2可以长于第一预充电参考时间tRP1，但是示例实施例不限于此。
图10A和图10B是用于描述根据至少一个示例实施例的图7的存储器设备的操作的时序图。将参考图10A描述其中在激活命令ACT与预充电命令PRE之间未接收到写入命令WR的至少一个示例实施例，并且将参考图10B描述其中在激活命令ACT与预充电命令PRE之间接收到写入命令WR的至少一个示例实施例。为了说明的简洁并且为了便于描述，假设在激活命令ACT与预充电命令PRE之间接收到两个操作命令。然而，本发明构思的示例实施例不限于此。
参考图7和图10A，存储器设备200可以从存储器控制器接收激活命令ACT和第一行地址RA1等。响应于激活命令ACT，存储器设备200可以选择对应于第一行地址RA1的字线，并且可以激活选择的字线。例如，如图10A中所示，存储器设备200可以通过向选择的字线施加高电压来激活选择的字线。
在存储器设备200激活选择的字线时，可以关于连接到选择的字线的存储器单元执行电荷共享操作、感测操作、和/或恢复操作等。例如，在选择的字线被激活时，如图10A中所示，基于储存在连接到选择的字线和位线BL的存储器单元中的数据，位线BL的电压和互补位线BLb的电压可以分别转变到第一电平L1和第二电平L2，但是示例实施例不限于此。
存储器设备200可以在从接收到激活命令ACT的时间起经过激活参考时间tRAS之后去激活选择的字线。例如，在从接收到激活命令ACT的时间起经过激活参考时间tRAS之后，存储器设备200可以将低电压施加到选择的字线。在至少一个示例实施例中，激活参考时间tRAS可以不小于用于将储存在连接到选择的字线的存储器单元中的数据储存到输入/输出电路250所期望的和/或所必要的期望的和/或最小的时间。另外，激活参考时间tRAS可以是用于对连接到选择的字线的存储器单元执行以下操作所期望的和/或所必要的期望的和/或最小的时间：感测操作、电荷共享操作、和/或恢复操作，但是示例实施例不限于此。
之后，存储器设备200可以从存储器控制器接收第一读取命令RD1和第一列地址CA1，并且可以从存储器控制器接收第二读取命令RD2和第二列地址CA2。存储器设备200可以响应于第一读取命令RD1和第一列地址CA1执行第一数据输出操作DOUT1，并且可以响应于第二读取命令RD2和第二列地址CA2执行第二数据输出操作DOUT2。以上操作类似于参考图6A描述的操作，并且因此，将省略额外描述以避免冗余。
在至少一个示例实施例中，如图10A中所示，即使选择的字线被去激活，也可以正常地执行第一和第二数据输出操作DOUT1和DOUT2，因为位线BL和互补位线BLb的电压被维持(例如，保持)。
存储器设备100可以从存储器控制器接收预充电命令PRE，并且可以响应于接收的预充电命令PRE执行预充电操作PREC。
如在参考图6A给出的描述中，在从接收到预充电命令PRE的时间起经过第一预充电参考时间tRP1之后，存储器设备200可以接收激活命令ACT。参考图6A对此描述，并且因此，将省略额外描述以避免冗余。
参考图7和图10B，存储器设备200可以从存储器控制器接收激活命令ACT和第一行地址RA1等。响应于激活命令ACT，存储器设备200可以选择对应于第一行地址RA1的字线，并且可以激活选择的字线。在从接收到激活命令ACT的时间起经过激活参考时间tRAS之后，存储器设备200可以去激活选择的字线。以上操作类似于参考图10A描述的操作，并且因此，将省略额外描述以避免冗余。
之后，存储器设备200可以从存储器控制器接收第一读取命令RD1和第一列地址CA1，并且可以从存储器控制器接收第二写入命令WR2和第二列地址CA2。如在参考图6B给出的描述中，存储器设备200可以响应于第一读取命令RD1和第一列地址CA1执行第一数据输出操作DOUT1，并且可以响应于第二写入命令WR2和第二列地址CA2执行第二数据输入操作DIN2。
在这种情况下，第二数据输入操作DIN2指代将来自存储器控制器的写入数据储存到输入/输出电路250(和/或感测放大器单元等)的操作。在输入的写入数据不同于由位线BL的电压和互补位线BLb的电压定义的当前数据的情况下，如图10B中所示，可以由第二数据输入操作DIN2改变位线BL和互补位线BLb的电压。在这种情况下，因为选择的字线被去激活，所以输入的写入数据可以不被写入到连接到选择的字线的存储器单元。也就是说，存储器设备200可以不响应于第二写入命令WR2和第二列地址CA2而执行(例如，可以避免执行)单元写入操作。
之后，存储器设备200可以从存储器控制器接收预充电命令PRE。在图10B的示例实施例中，因为在激活命令ACT与预充电命令PRE之间存在写入命令(即，第二写入命令WR2)，用于执行对应于第二写入命令WR2的单元写入操作的目的，存储器设备200可以激活选择的字线并且可以执行单元写入操作WR OP。
例如，存储器设备200可以激活选择的字线，并且可以将对应于位线BL和互补位线BLb的改变的电平的输入的写入数据直接写入到连接到选择的字线的存储器单元。在单元写入操作WR OP完成之后，存储器设备200可以去激活选择的字线并且可以在位线上执行预充电操作PREC。
如在参考图6B给出的描述中，在接收到预充电命令PRE的时间之后经过第二预充电参考时间tRP2之后，存储器设备200可以接收激活命令ACT。参考图6B对此描述，并且因此，将省略额外描述以避免冗余。
如上所述，根据本发明构思的至少一个示例实施例的存储器设备200可以响应于激活命令ACT激活选择的字线；不管是否接收到预充电命令PRE，存储器设备200可以在经过激活参考时间tRAS之后去激活选择的字线。根据以上字线控制方案，可以减少和/或防止由于施加到选择的字线的高电压引起的干扰。
此外，在激活命令ACT与预充电命令PRE之间存在写入命令WR的情况下，根据本发明构思的至少一个示例实施例的存储器设备200响应于预充电命令PRE而激活选择的字线，并且执行对应于写入命令WR的直接写入操作。因此，即使在选择的字线被去激活时接收到写入命令WR，正常操作也是可能的。这可能意味着提供了具有在传统存储器设备之上改进的可靠性的存储器设备。
图11是示出根据至少一个示例实施例的图7的输入/输出电路的部分的图。为了便于描述，将参考包括在输入/输出电路250中的一个感测放大器单元251来描述本发明构思的至少一个示例实施例，但是示例实施例不限于此。
参考图7和图10，感测放大器单元251连接到感测位线SBL和互补感测位线SBLb。感测放大器单元251可以被配置为放大和/或保留感测位线SBL和互补感测位线SBLb的电平。
第一隔离晶体管TR_ISO1连接在位线BL与感测位线SBL之间，并且响应于隔离信号ISO而操作。第二隔离晶体管TR_ISO2连接在互补位线BLb与互补感测位线SBLb之间，并且响应于隔离信号ISO而操作。
第一和第二隔离晶体管TR_ISO1和TR_ISO2可以响应于隔离信号ISO而操作以将感测放大器单元251从位线BL和互补位线BLb隔离。在感测放大器单元251通过第一和第二隔离晶体管TR_ISO1和TR_ISO2从位线BL和互补位线BLb隔离时，可以减少和/或防止由于位线BL和互补位线BLb的电压(例如，高电压)引起的信号干扰。
第一列选择晶体管TR_CSL1连接在输入/输出线I/O与感测位线SBL之间，并且响应于列选择信号CSL而操作，但是示例实施例不限于此。第二列选择晶体管TR_CSL2连接在互补输入/输出线I/Ob与互补感测位线SBLb之间，并且响应于列选择信号CSL而操作，但是示例实施例不限于此。
在第一和第二列选择晶体管TR_CSL1和TR_CSL2响应于列选择信号CSL而操作时，保留在感测放大器单元251中的数据可以通过输入/输出线I/O和互补输入/输出线I/Ob被提供给外面(即，存储器控制器、外部源、和/或外部设备等)，或者写入数据可以通过输入/输出线I/O和互补输入/输出线I/Ob从外面被储存到感测放大器单元251。例如，在由列选择信号CSL导通第一和第二列选择晶体管TR_CSL1和TR_CSL2时，可以执行对应于读取命令RD的数据输出操作DOUT和对应于写入命令WR的数据输入操作DIN。
图12A是示出根据至少一个示例实施例的与图7的输入/输出电路的部分相关联的配置的图。图12B是示出根据至少一个示例实施例的图12A的存储器设备的信号的时序图。为了便于描述，关于上述组件，将省略额外描述以避免冗余。
与图11的输入/输出电路250相比，图12A的输入/输出电路250’可以进一步包括连接在位线BL与互补位线BLb之间并且响应于位线均衡信号BLEQ而操作的均衡晶体管TR_EQ，但是示例实施例不限于此。在均衡晶体管TR_EQ响应于位线均衡信号BLEQ而操作时，可以均衡位线BL和互补位线BLb。
例如，如图12B中所示，可以在第一时间T1期间激活选择的字线。在这种情况下，隔离信号ISO可以保持逻辑高的电平(例如，对应于“1”的数据值等)，以用于对连接到选择的字线的存储器单元执行以下操作的目的：感测操作、电荷共享操作、和/或恢复操作等。当第一和第二隔离晶体管TR_ISO1和TR_ISO2响应于逻辑高的隔离信号ISO而导通时，位线BL和互补位线BLb可以分别连接到感测位线SBL和互补感测位线SBLb。
在在第一时间T1期间对连接到选择的字线的存储器单元执行诸如感测操作、电荷共享操作、和/或恢复操作等操作时，位线BL和互补位线BLb以及感测位线SBL和互补感测位线SBLb可以保持对应的电平，如图12B中所示。
之后，可以去激活选择的字线，并且隔离信号ISO可以减少到逻辑低的电平(例如，对应于“0”的数据值等)。当第一和第二隔离晶体管TR_ISO1和TR_ISO2响应于逻辑低的隔离信号ISO而截止时，位线BL和互补位线BLb可以分别从感测位线SBL和互补感测位线SBLb隔离。
之后，位线均衡信号BLEQ可以在第二时间T2期间保持在逻辑高的电平。当均衡晶体管TR_EQ响应于逻辑高的位线均衡信号BLEQ而导通时，位线BL和互补位线BLb可以被均衡到相同电平(例如，预充电电压)。在至少一个示例实施例中，因为位线BL和感测位线SBL被第一隔离晶体管TR_ISO1从彼此隔离，并且互补位线BLb和互补感测位线SBLb被第二隔离晶体管TR_ISO2从彼此隔离，所以感测位线SBL和互补感测位线SBLb的电平可以由感测放大器单元251保持。
也就是说，在储存在连接到选择的字线的存储器单元中的数据被储存到感测放大器单元251(和/或储存在感测位线SBL和互补感测位线SBLb等上)之后，通过将位线BL和互补位线BLb均衡到相同电平，可以减少和/或防止由于位线的高电压电平引起的信号干扰和/或数据干扰。另外，因为储存在连接到选择的字线的存储器单元中的数据被储存到感测放大器单元251，所以可以正常地执行随后的数据输出操作和/或随后的数据写入操作。这可能意味着提供了具有改进的可靠性的存储器设备。
在至少一个示例实施例中，参考图11和图12A描述的控制信号ISO、CSL、和BLEQ可以由控制逻辑电路240控制。响应于来自计时器270的激活命令ACT、写入命令WR、读取命令RD、和/或去激活信号等，控制逻辑电路240可以生成控制信号ISO、CSL、和BLEQ，但是示例实施例不限于此。
图13是示出根据本发明构思的至少一个示例实施例的存储器设备应用于其的存储器模块的框图。参考图13，存储器模块1000可以包括寄存器时钟驱动器(register clockdriver，RCD)1100、多个DRAM设备1210至1290、和/或多个数据缓冲器DB等，但是示例实施例不限于此。RCD 1100可以从外部设备(例如，外部源，诸如主机和/或存储器控制器等)接收命令/地址CA和时钟信号CK。响应于接收的信号，RCD 1100可以将命令/地址CA发送到多个DRAM设备1210至1290，并且可以控制多个数据缓冲器DB。
多个DRAM设备1210至1290可以通过存储器数据线MDQ分别与多个数据缓冲器DB连接。在至少一个示例实施例中，DRAM设备1210至1290可以以图1或图7的存储器设备100或200实施，或者可以基于参考图1至图12B描述的操作方法而操作，但是示例实施例不限于此。多个数据缓冲器DB可以通过多个数据线DQ向外部设备(例如，主机、存储器控制器等)发送数据和/或从外部设备(例如，主机、存储器控制器等)接收数据。
在至少一个示例实施例中，图13中示出的存储器模块1000可以具有负载减小的双列直插式存储器模块(load reduced dual in-line memory module，LRDIMM)的形式因子。然而，本发明构思的示例实施例不限于此。例如，存储器模块1000可以具有其中不包括多个数据缓冲器DB的寄存器化的DIMM(registered DIMM，RDIMM)等的形式因子。
图14是示出根据本发明构思的至少一个示例实施例的存储器设备应用于其的电子系统的框图。参考图14，电子系统2000可以以便携式通信终端、个人数字助理(personaldigital assistant，PDA)、便携式多媒体播放器(portable multimedia player，PMP)、智能电话、虚拟现实设备、增强现实设备、和/或可穿戴设备等的形式实施，和/或以诸如个人计算机、服务器、工作站、膝上型计算机、和/或笔记本计算机等的计算系统的形式实施。
电子系统2000可以包括至少一个应用处理器2100(和/或中央处理单元)、显示器2220、和/或图像传感器2230，但是示例实施例不限于此。应用处理器2100可以包括DigRF主2110、显示器串行接口(display serial interface，DSI)主机2120、相机串行接口(cameraserial interface，CSI)主机2130、和/或物理层2140，但是示例实施例不限于此。
DSI主机2120可以通过DSI与显示器2220的DSI设备2225通信。在至少一个示例实施例中，光学串行器电路SER(optical serializer circuit，光学串行器电路)可以在DSI主机2120中实施。光学解串器电路DES(optical deserializer circuit，光学解串器电路)可以在DSI设备2225中实施。CSI主机2130可以通过CSI与图像传感器2230的CSI设备2235通信。在至少一个示例实施例中，光学解串器电路DES可以在CSI主机2130中实施，但是示例实施例不限于此。例如，光学串行器电路SER可以在CSI设备2235中实施，但是示例实施例不限于此。
电子系统2000可以与应用处理器2100通信，并且可以进一步包括包括物理层2242、DigRF从2244、和/或天线2246等的射频(radio frequency，RF)芯片2240。在至少一个示例实施例中，RF芯片2240的物理层2242和应用处理器2100的物理层2140可以通过MIPIDigRF接口与彼此交换数据。
电子系统2000可以进一步包括工作存储器2250和嵌入式/卡储存装置2255等。工作存储器2250和嵌入式/卡储存装置2255可以储存从应用处理器2100提供的数据。工作存储器2250和嵌入式/卡储存装置2255可以将储存在其中的数据提供给应用处理器2100。工作存储器2250可以临时储存由或要由应用处理器2100处理的数据。在至少一个示例实施例中，工作存储器2250可以是参考图1至图12B描述的存储器设备。另外，工作存储器2250可以基于参考图1至图12B描述的操作方法来操作，但是示例实施例不限于此。
电子系统2000可以通过有线和/或无线网络(诸如全球微波接入互操作性(worldwide interoperability for microwave access，WiMAX)2260、无线局域网(wireless local area network，WLAN)2262、和/或超宽带(ultra-wideband，UWB)2264等)与外部系统通信。
电子系统2000可以进一步包括扬声器2270和/或麦克风2275等，用于处理语音信息的目的。在至少一个示例实施例中，电子系统2000可以进一步包括用于处理位置信息的全球定位系统(global positioning system，GPS)设备2280等。电子系统2000可以进一步包括用于管理外围设备之间的连接的桥接芯片2290。
根据本发明构思的至少一个示例实施例，提供了具有改善的可靠性的存储器设备及其操作方法。
虽然已经参考本发明构思的各种示例实施例描述了本发明构思，但是对于本领域普通技术人员将显而易见的是，可以对其做出各种改变和修改，而不脱离如以下权利要求中所述的本发明构思的精神和范围。

Claims (18)

1.一种存储器设备的操作方法，所述存储器设备包括连接到多个字线的多个动态随机存取存储器DRAM单元，所述方法包括：
从外部源接收第一激活命令；
从外部源接收至少一个操作命令；
接收预充电命令；
确定所述至少一个操作命令是否包括写入命令；
响应于所述确定的结果指示所述至少一个操作命令不包括所述写入命令，在经过第一预充电参考时间段之后从外部源接收第二激活命令，所述第一预充电参考时间段在接收到所述预充电命令的时间处开始；以及
响应于所述确定的结果指示所述至少一个操作命令包括所述写入命令，在经过第二预充电参考时间段之后从外部源接收第二激活命令，所述第二预充电参考时间段在接收到所述预充电命令的时间处开始，
其中，所述第二预充电参考时间段长于所述第一预充电参考时间段。
2.如权利要求1所述的方法，进一步包括：
响应于所述第一激活命令激活所述多个字线当中的选择字线；并且
在从接收到所述第一激活命令的时间起经过激活参考时间段之后去激活所述选择字线。
3.如权利要求2所述的方法，进一步包括：
响应于所述至少一个操作命令包括所述写入命令，在所述第二预充电参考时间段期间响应于所述预充电命令而重新激活去激活的选择字线；并且
将对应于所述写入命令的写入数据写入到连接到重新激活的选择字线的选择存储器单元。
4.如权利要求3所述的方法，进一步包括：
在从接收到所述写入命令的时间起经过写入迟延时段之后接收所述写入数据。
5.如权利要求4所述的方法，进一步包括：
去激活所述重新激活的选择字线；并且
预充电连接到所述选择存储器单元的位线。
6.如权利要求1所述的方法，进一步包括：
确定所述至少一个操作命令是否包括读取命令；并且
响应于所述至少一个操作命令包括所述读取命令，在读取迟延时段之后输出对应于所述读取命令的读取数据，所述读取迟延时段在接收到所述读取命令的时间处开始。
7.一种存储器设备的操作方法，所述存储器设备包括连接到多个字线的多个存储器单元，所述方法包括：
从外部源接收激活命令；
从外部源接收至少一个操作命令；
从外部源接收预充电命令；
确定所述至少一个操作命令是否包括写入命令；
从外部源接收附加激活命令；
响应于所述确定的结果指示所述至少一个操作命令不包括所述写入命令，在经过第一预充电参考时间段之后接收所述附加激活命令，所述第一预充电参考时间段从接收到所述预充电命令的时间开始；以及
响应于所述确定的结果指示所述至少一个操作命令包括所述写入命令，在经过长于所述第一预充电参考时间段的第二预充电参考时间段之后接收所述附加激活命令，所述第二预充电参考时间段从接收到所述预充电命令的时间开始，并且
在接收所述预充电命令之后，将对应于所述写入命令的写入数据写入到连接到所述多个字线当中的选择字线的选择存储器单元。
8.如权利要求7所述的方法，进一步包括：
在从接收到所述写入命令的时间起经过写入迟延时段之后从外部源接收所述写入数据。
9.如权利要求7所述的方法，进一步包括：
响应于所述激活命令激活所述多个字线当中的所述选择字线；并且
在从接收到所述激活命令的时间起经过激活参考时间段之后去激活激活的选择字线。
10.如权利要求9所述的方法，进一步包括：
响应于所述预充电命令重新激活去激活的选择字线；并且
将所述写入数据写入到连接到重新激活的选择字线的选择存储器单元。
11.如权利要求9所述的方法，进一步包括：
从输入/输出电路隔离连接到所述选择存储器单元的位线；并且
均衡从输入/输出电路隔离的位线。
12.如权利要求7所述的方法，进一步包括：
响应于所述预充电命令，预充电连接到所述选择存储器单元的位线。
13.一种存储器设备，包括：
存储器单元阵列，包括连接到多个字线和多个位线的多个动态随机存取存储器DRAM单元；
行解码器，被配置为基于来自外部源的行地址选择所述多个字线当中的选择字线；
列解码器，被配置为基于来自外部源的列地址选择所述多个位线当中的选择位线；
输入/输出电路，连接到所述多个位线并且被配置为与外部源交换数据；
命令解码器，被配置为解码从外部源接收的激活命令、至少一个操作命令、和预充电命令；
写入命令检测器电路，被配置为基于所述命令解码器的解码结果从所述至少一个操作命令检测写入命令；和
控制逻辑电路，被配置为，
响应于所述激活命令而激活所述选择字线；
响应于没有检测到写入命令，在经过第一预充电参考时间段之后接收附加激活命令，所述第一预充电参考时间段从接收到所述预充电命令的时间开始；以及
响应于检测到写入命令，在经过长于所述第一预充电参考时间段的第二预充电参考时间段之后接收所述附加激活命令，所述第二预充电参考时间段从接收到所述预充电命令的时间开始，并且
在接收所述预充电命令之后将对应于所述写入命令的写入数据写入到来自所述多个DRAM单元当中的选择存储器单元，所述选择存储器单元连接到所述选择字线。
14.如权利要求13所述的存储器设备，其中
在接收到所述激活命令之后接收到所述至少一个操作命令；并且
在接收到所述至少一个操作命令之后接收到所述预充电命令。
15.如权利要求13所述的存储器设备，进一步包括：
计时器，被配置为，
计数激活参考时间段，所述激活参考时间段从接收到所述激活命令的时间开始；和
响应于经过所述激活参考时间段，输出去激活信号。
16.如权利要求15所述的存储器设备，其中所述控制逻辑电路进一步被配置为响应于所述去激活信号而去激活所述选择字线。
17.如权利要求16所述的存储器设备，其中所述输入/输出电路包括：
感测放大器单元，连接到感测位线和互补感测位线；
第一隔离晶体管，连接在所述位线中的第一位线与所述感测位线之间，并且被配置为响应于隔离信号而操作；
第二隔离晶体管，连接在所述位线中的第二位线与所述互补感测位线之间，并且被配置为响应于所述隔离信号而操作；
第一列选择晶体管，连接在所述感测位线与连接到外部源的输入/输出线之间，并且被配置为响应于列选择信号而操作；
第二列选择晶体管，连接在所述互补感测位线与连接到外部源的互补输入/输出线之间，并且被配置为响应于所述列选择信号而操作；和
位线均衡晶体管，连接在所述第一位线与所述第二位线之间，并且被配置为响应于位线均衡信号而操作。
18.如权利要求17所述的存储器设备，其中所述控制逻辑电路进一步被配置为：
响应于所述激活命令，控制所述隔离信号使得所述第一隔离晶体管和所述第二隔离晶体管导通，并且控制所述位线均衡信号使得所述位线均衡晶体管截止；
响应于所述去激活信号，控制所述隔离信号使得所述第一隔离晶体管和所述第二隔离晶体管截止，并且控制所述位线均衡信号使得所述位线均衡晶体管导通；并且
响应于所述至少一个操作命令，控制所述列选择信号使得所述第一列选择晶体管和所述第二列选择晶体管导通。
CN201910417613.8A 2018-07-03 2019-05-20 存储器设备及其操作方法 Active CN110675904B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180076893A KR20200004002A (ko) 2018-07-03 2018-07-03 메모리 장치 및 그것의 동작 방법
KR10-2018-0076893 2018-07-03

Publications (2)

Publication Number Publication Date
CN110675904A CN110675904A (zh) 2020-01-10
CN110675904B true CN110675904B (zh) 2023-09-19

Family

ID=69068751

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910417613.8A Active CN110675904B (zh) 2018-07-03 2019-05-20 存储器设备及其操作方法

Country Status (3)

Country Link
US (1) US10854275B2 (zh)
KR (1) KR20200004002A (zh)
CN (1) CN110675904B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3809285B1 (en) * 2019-10-16 2023-05-10 Samsung Electronics Co., Ltd. Method and apparatus with data processing
KR20220069717A (ko) 2020-11-20 2022-05-27 에스케이하이닉스 주식회사 휘발성 메모리 장치, 저장 장치 및 휘발성 메모리 장치의 동작 방법
WO2022132184A1 (en) * 2020-12-20 2022-06-23 Intel Corporation System, method and apparatus for total storage encryption
CN115148243B (zh) * 2021-03-31 2024-05-14 长鑫存储技术有限公司 存储器电路、存储器预充电的控制方法及设备
US11670349B2 (en) 2021-03-31 2023-06-06 Changxin Memory Technologies, Inc. Memory circuit, memory precharge control method and device
US11705167B2 (en) 2021-03-31 2023-07-18 Changxin Memory Technologies, Inc. Memory circuit, method and device for controlling pre-charging of memory
CN113454720B (zh) * 2021-05-21 2024-04-23 长江先进存储产业创新中心有限责任公司 存储设备及其控制方法
CN114187956B (zh) * 2022-01-14 2023-09-05 长鑫存储技术有限公司 存储器预充电时长边界的测试方法、装置、设备及存储介质
US11978504B2 (en) 2022-03-23 2024-05-07 Changxin Memory Technologies, Inc. Method and apparatus for determining sense boundary of sense amplifier, medium, and device
CN116844618A (zh) 2022-03-23 2023-10-03 长鑫存储技术有限公司 存储器测试方法及装置、介质及设备
CN116844591A (zh) * 2022-03-23 2023-10-03 长鑫存储技术有限公司 感应放大器感应边界确定方法及装置、介质及设备
US11798617B2 (en) 2022-03-23 2023-10-24 Changxin Memory Technologies, Inc. Method and apparatus for determining sense boundary of sense amplifier, medium, and device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5463590A (en) * 1993-03-19 1995-10-31 Kabushiki Kaisha Toshiba Multi-bank semiconductor memory device having common command detection
CN1448953A (zh) * 2002-04-01 2003-10-15 三星电子株式会社 半导体存储器中的自动预充电控制电路及其方法
CN103680594A (zh) * 2012-08-29 2014-03-26 三星电子株式会社 降低写失败的存储器件、包括该存储器件的系统及其方法
CN104103320A (zh) * 2013-04-04 2014-10-15 爱思开海力士有限公司 存储器件以及存储器件和存储系统的操作方法
US9589625B2 (en) * 2014-07-24 2017-03-07 Samsung Electronics Co., Ltd. Method of operating memory device and refresh method of the same

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0167690B1 (ko) 1995-08-31 1999-02-01 김광호 어드레스 교란을 제거한 반도체 메모리 장치
KR100220939B1 (ko) 1995-12-29 1999-09-15 김영환 반도체 메모리 장치의 워드라인 구동방법
JP2001067866A (ja) 1999-08-30 2001-03-16 Mitsubishi Electric Corp 同期型半導体記憶装置
KR100408719B1 (ko) 2001-06-25 2003-12-11 주식회사 하이닉스반도체 클럭을 이용한 ｔＲＡＳ 딜레이 제어 장치
KR100551485B1 (ko) 2003-12-04 2006-02-13 삼성전자주식회사 메모리 장치의 타이밍 제어 방법
KR20080060666A (ko) 2006-12-27 2008-07-02 삼성전자주식회사 메모리 셀 워드라인의 스트레스 시간을 줄이는 워드라인구동 방법 및 회로
KR101020285B1 (ko) 2008-12-05 2011-03-07 주식회사 하이닉스반도체 워드라인신호 생성회로
US10036162B2 (en) 2014-12-16 2018-07-31 Geigtech East Bay Llc Recessed shade and curtain storage and deployment system
US9823964B2 (en) * 2015-12-08 2017-11-21 Nvidia Corporation Method for memory scrub of DRAM with internal error correcting code (ECC) bits during either memory activate and/or precharge operation
KR102329673B1 (ko) * 2016-01-25 2021-11-22 삼성전자주식회사 해머 리프레쉬 동작을 수행하는 메모리 장치 및 이를 포함하는 메모리 시스템
KR102548599B1 (ko) * 2016-06-17 2023-06-29 삼성전자주식회사 버퍼메모리를 포함하는 메모리 장치 및 이를 포함하는 메모리 모듈
KR102646847B1 (ko) * 2016-12-07 2024-03-12 삼성전자주식회사 반도체 메모리 장치, 반도체 메모리 장치의 동작 방법 및 메모리 시스템
KR20180076842A (ko) * 2016-12-28 2018-07-06 삼성전자주식회사 오프셋 제거 기능을 갖는 감지 증폭기
KR102482896B1 (ko) * 2017-12-28 2022-12-30 삼성전자주식회사 이종 휘발성 메모리 칩들을 포함하는 메모리 장치 및 이를 포함하는 전자 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5463590A (en) * 1993-03-19 1995-10-31 Kabushiki Kaisha Toshiba Multi-bank semiconductor memory device having common command detection
CN1448953A (zh) * 2002-04-01 2003-10-15 三星电子株式会社 半导体存储器中的自动预充电控制电路及其方法
CN103680594A (zh) * 2012-08-29 2014-03-26 三星电子株式会社 降低写失败的存储器件、包括该存储器件的系统及其方法
CN104103320A (zh) * 2013-04-04 2014-10-15 爱思开海力士有限公司 存储器件以及存储器件和存储系统的操作方法
US9589625B2 (en) * 2014-07-24 2017-03-07 Samsung Electronics Co., Ltd. Method of operating memory device and refresh method of the same

Also Published As

Publication number Publication date
US20200013451A1 (en) 2020-01-09
US10854275B2 (en) 2020-12-01
CN110675904A (zh) 2020-01-10
KR20200004002A (ko) 2020-01-13

Similar Documents

Publication Publication Date Title
CN110675904B (zh) 存储器设备及其操作方法
CN111383676B (zh) 存储器装置、存储器系统及相关方法
US9076514B2 (en) Methods of copying a page in a memory device and methods of managing pages in a memory system
KR102329673B1 (ko) 해머 리프레쉬 동작을 수행하는 메모리 장치 및 이를 포함하는 메모리 시스템
CN110021319B (zh) 半导体器件
US10614871B2 (en) Semiconductor devices and semiconductor systems including the semiconductor devices
US9646676B1 (en) Semiconductor devices and semiconductor systems including the same
US10929064B2 (en) Methods of operating mixed device type memory modules, and processors and systems configured for operating the same
US20140237177A1 (en) Memory module and memory system having the same
KR20180049502A (ko) 반도체 메모리 장치 및 반도체 메모리 장치의 동작 방법
US10073744B2 (en) Power-down interrupt of nonvolatile dual in-line memory system
US11881251B2 (en) Row clear features for memory devices and associated methods and systems
US10726906B2 (en) Memory device and operation method thereof
US10884655B2 (en) Storage modules, methods of operating a storage module, and methods of operating a host controlling a storage module
US20240062806A1 (en) Memory devices having sense amplifiers therein that support offset cancellation and methods of operating same
US11727965B2 (en) Nonvolatile memory device, operating method of nonvolatile memory device, and electronic device including nonvolatile memory device
US9384796B2 (en) Semiconductor memory device and memory system including the same
US10475486B2 (en) Electronic devices
US20240105254A1 (en) Sense amplifier, operating method thereof, and volatile memory device including the same
US20230045263A1 (en) Memory device and operation method thereof
US20230236732A1 (en) Memory device
US20240079074A1 (en) Memory device included in memory system and method for detecting fail memory cell thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant