CN115148243B - 存储器电路、存储器预充电的控制方法及设备 - Google Patents

存储器电路、存储器预充电的控制方法及设备 Download PDF

Info

Publication number
CN115148243B
CN115148243B CN202110352501.6A CN202110352501A CN115148243B CN 115148243 B CN115148243 B CN 115148243B CN 202110352501 A CN202110352501 A CN 202110352501A CN 115148243 B CN115148243 B CN 115148243B
Authority
CN
China
Prior art keywords
unit
terminal
memory
precharge
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110352501.6A
Other languages
English (en)
Other versions
CN115148243A (zh
Inventor
张良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202110352501.6A priority Critical patent/CN115148243B/zh
Priority to PCT/CN2021/106734 priority patent/WO2022205683A1/zh
Priority to US17/470,895 priority patent/US11705167B2/en
Publication of CN115148243A publication Critical patent/CN115148243A/zh
Application granted granted Critical
Publication of CN115148243B publication Critical patent/CN115148243B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines

Landscapes

  • Read Only Memory (AREA)

Abstract

本发明涉及一种存储器电路、存储器预充电的控制方法、电子设备及计算机设备，包括：预充电电路，包括第一预充电单元、第二预充电单元、第一电源端、第二电源端、第一控制端、第二控制端及数据端；第一预充电单元与第一电源端、第一控制端及数据端连接；第二预充电单元与第二电源端、第二控制端及数据端连接；第一电源端输入第一预充电压，第二电源端输入第二预充电压；及控制电路，控制电路用于：当存储器处于行激活状态，且未进行读写操作时，通过第二预充电单元控制数据端与第二电源端之间断开，且通过第一预充电单元控制数据端与第一电源端之间断开。上述存储器电路能够避免在存储器处于行激活状态且未进行读写操作时对电流的浪费。

Description

存储器电路、存储器预充电的控制方法及设备
技术领域
本申请涉及集成电路技术领域，特别是涉及一种存储器电路、存储器预充电的控制方法、电子设备及计算机设备。
背景技术
在存储器工作过程中需要将数据线预充电到预定的电压，即进行预充电(precharge)操作。
传统的存储器每次进入行激活状态，则存储阵列(array)中的数据线被输入预定的电压，从而为后续的读写操作做准备。如此，会增加激活(active)电流IDD0，若在行激活状态下没有进行后续的读写操作，则这部分电流被浪费掉。
发明内容
基于此，有必要针对现有技术中的的存储器进入行激活状态则开始预充电，导致浪费激活电流的问题提供一种存储器电路、存储器预充电的控制方法、电子设备及计算机设备。
为了实现上述目的，一方面，本发明提供了一种存储器电路，包括：预充电电路，包括第一预充电单元、第二预充电单元、第一电源端、第二电源端、第一控制端、第二控制端及数据端；所述第一预充电单元与所述第一电源端、所述第一控制端及所述数据端连接；所述第二预充电单元与所述第二电源端、所述第二控制端及所述数据端连接；所述第一电源端输入第一预充电压，所述第二电源端输入第二预充电压；及
控制电路，所述控制电路的第一输出端与所述第一控制端连接，所述控制电路的第二输出端与所述第二控制端连接；所述控制电路用于：
当存储器未处于行激活状态时，通过所述第二预充电单元控制所述数据端与第二电源端之间导通，且通过所述第一预充电单元控制所述数据端与所述第一电源端之间断开；
当所述存储器处于行激活状态，且未进行读写操作时，通过所述第二预充电单元控制所述数据端与所述第二电源端之间断开，且通过所述第一预充电单元控制所述数据端与第一电源端之间断开；
当所述存储器处于行激活状态，且读写操作开始后的预设时间内，通过所述第二预充电单元控制所述数据端与所述第二电源端之间断开，且通过所述第一预充电单元控制所述数据端与所述第一电源端之间导通；
当所述存储器处于行激活状态，且读写操作开始后的预设时间之后，通过所述第二预充电单元控制所述数据端与第二电源端之间断开，且通过所述第一预充电单元控制所述数据端与第一电源端之间断开。
在其中一个实施例中，所述第一预充电压为存储器的电源电压，所述第二预充电压为所述存储器的电源电压的一半。
在其中一个实施例中，所述存储器在行激活状态的一个周期内进行多次读写，在所述存储器的行激活状态的一个周期内，每次读写开始时所述控制电路通过所述第一预充电单元控制所述数据端与所述第一电源端之间导通且所述预设时间后断开。
在其中一个实施例中，所述控制电路的第一输入端输入行激活信号，所述控制电路的第二输入端输入读写信号；当所述行激活信号为低电平时，所述存储器未处于行激活状态；当所述行激活信号为高电平时，所述存储器处于行激活状态；当所述读写信号为低电平时，所述存储器未进行读写操作；当所述读写信号为高电平时，所述存储器进行读写操作。
在其中一个实施例中，所述控制电路包括第一反相单元、延时单元、第二反相单元、或非门及第三反相单元；
所述第一反相单元的输入端为所述控制电路的第一输入端，所述第一反相单元的第一输出端和第二输出端均用于输出所述行激活信号反相后的信号；所述第一反相单元的第一输出端为所述控制电路的第二输出端；
所述延时单元的输入端和所述第二反相单元的输入端连接并作为所述控制电路的第二输入端，所述延时单元用于将所述读写信号延迟所述预设时间后输出，所述第二反相单元用于输出所述读写信号反相后的信号；
所述或非门的第一输入端与所述第一反相单元的第二输出端连接，所述或非门的第二输入端与所述延时单元的输出端连接，所述或非门的第三输入端与所述第二反相单元的输出端连接，所述或非门的输出端与所述第三反相单元的输入端连接；
所述第三反相单元用于对所述第三反相单元的输入端输入的信号进行反相后输出，所述第三反相单元的输出端为所述控制电路的第一输出端。
在其中一个实施例中，所述第一反相单元包括N个依次串联的反相器，所述第一反相单元中最后一个反相器的输出端为所述第一反相单元的第一输出端，所述第一反相单元中第Nx个反相器的输出端为所述第一反相单元的第二输出端；
其中，N、Nx均为正奇数且Nx小于或等于N。
在其中一个实施例中，所述延时单元包括M个依次串联的反相器；
其中，M为正偶数。
在其中一个实施例中，所述第二反相单元包括Q个依次串联的反相器；
其中，Q为正奇数。
在其中一个实施例中，所述第三反相单元包括P个依次串联的反相器；
其中，P为正奇数。
在其中一个实施例中，所述数据端包括第一数据端和第二数据端，所述第一数据端和所述第二数据端接收互为相反的数据信号；所述第一预充电单元包括第一开关单元和第二开关单元，所述第一开关单元的第一电连接端和所述第二开关单元的第一电连接端均与所述第一电源端连接，所述第一开关单元的控制端和所述第二开关单元的控制端均与所述第一控制端连接，所述第一开关单元的第二电连接端与所述第一数据端连接，所述第二开关单元的第二电连接端与所述第二数据端连接；
所述第二预充电单元包括第三开关单元和第四开关单元，所述第三开关单元的第一电连接端和所述第四开关单元的第一电连接端均与所述第二电源端连接，所述第三开关单元的控制端和所述第四开关单元的控制端均与所述第二控制端连接，所述第三开关单元的第二电连接端与所述第一数据端连接，所述第四开关单元的第二电连接端与所述第二数据端连接。
在其中一个实施例中，所述第一开关单元和所述第二开关单元均包括PMOS管，所述第一开关单元的第一电连接端和所述第二开关单元的第一电连接端均为所述PMOS管的源极，所述第一开关单元的第二电连接端和所述第二开关单元的第二电连接端均为所述PMOS管的漏极，所述第一开关单元的控制端和所述第二开关单元的控制端均为所述PMOS管的栅极；
所述第三开关单元和所述第四开关单元均包括NMOS管，所述第三开关单元的第一电连接端和所述第四开关单元的第一电连接端均为所述NMOS管的源极，所述第三开关单元的第二电连接端和所述第四开关单元的第二电连接端均为所述NMOS管的漏极，所述第三开关单元的控制端和所述第四开关单元的控制端均为所述NMOS管的栅极。
一种电子设备，包括如上述任一项所述的存储器电路。
一种存储器预充电的控制方法，应用于存储器的预充电电路，所述预充电电路包括第一预充电单元、第二预充电单元、第一电源端、第二电源端、第一控制端、第二控制端及数据端；所述第一预充电单元与所述第一电源端、所述第一控制端及所述数据端连接；所述第二预充电单元与所述第二电源端、所述第二控制端及所述数据端连接；所述第一电源端输入第一预充电压，所述第二电源端输入第二预充电压；所述方法包括：
当所述存储器未处于行激活状态时，通过所述第二预充电单元控制所述数据端与第二电源端之间导通，且通过所述第一预充电单元控制所述数据端与所述第一电源端之间断开；
当所述存储器处于行激活状态，且未进行读写操作时，通过所述第二预充电单元控制所述数据端与所述第二电源端之间断开，且通过所述第一预充电单元控制所述数据端与第一电源端之间断开；
当所述存储器处于行激活状态，且读写操作开始后的预设时间内，通过所述第二预充电单元控制所述数据端与所述第二电源端之间断开，且通过所述第一预充电单元控制所述数据端与所述第一电源端之间导通；
当所述存储器处于行激活状态，且读写操作开始后的预设时间之后，通过所述第二预充电单元控制所述数据端与第二电源端之间断开，且通过所述第一预充电单元控制所述数据端与第一电源端之间断开。
在其中一个实施例中，所述存储器在行激活状态的一个周期内进行多次读写，在所述存储器的行激活状态的一个周期内，每次读写开始时通过所述第一预充电单元控制所述数据端与所述第一电源端之间导通且所述预设时间后断开。
一种计算机设备，包括存储器和处理器，所述存储器存储有计算机程序，所述处理器执行所述计算机程序时实现如上任一项所述的控制方法的步骤。
上述存储器电路、存储器预充电的控制方法、电子设备及计算机设备当存储器处于行激活状态，且未进行读写操作时，通过第二预充电单元控制数据端与所述第二电源端之间断开，且通过第一预充电单元控制数据端与第一电源端之间断开，此时没有向数据端输入第一充电电压，也没有向数据端输入第二充电电压，使得不会向数据线进行预充电，从而能够避免在存储器处于行激活状态且未进行读写操作时对电流的浪费。
附图说明
为了更清楚地说明本申请实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为一实施例中提供的存储器电路的结构框图；
图2为一实施例中提供的存储器电路中各信号的波形图；
图3为一实施例中提供的控制电路的电路图；
图4为一实施例中提供的预充电电路的电路图；
图5为一实施例中提供的存储器预充电的控制方法的流程图。
附图标记说明：
10、预充电电路；11、第一预充电单元；111、第一开关单元；112、第二开关单元；12、第二预充电单元；121、第三开关单元；122、第四开关单元；20、控制电路；21、第一反相单元；22、延时单元；23、第二反相单元；24、或非门；25、第三反相单元；26、反相器。
具体实施方式
为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使本申请的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。
可以理解，本申请所使用的术语“第一”、“第二”等可在本文中用于描述各种元件，但这些元件不受这些术语限制。这些术语仅用于将第一个元件与另一个元件区分。举例来说，在不脱离本申请的范围的情况下，可以将第一电阻称为第二电阻，且类似地，可将第二电阻称为第一电阻。第一电阻和第二电阻两者都是电阻，但其不是同一电阻。
可以理解，以下实施例中的“连接”，如果被连接的电路、单元、单元等相互之间具有电信号或数据的传递，则应理解为“电连接”、“通信连接”等。
在此使用时，单数形式的“一”、“一个”和“所述/该”也可以包括复数形式，除非上下文清楚指出另外的方式。还应当理解的是，术语“包括/包含”或“具有”等指定所陈述的特征、整体、步骤、操作、组件、部分或它们的组合的存在，但是不排除存在或添加一个或更多个其他特征、整体、步骤、操作、组件、部分或它们的组合的可能性。同时，在本说明书中使用的术语“和/或”包括相关所列项目的任何及所有组合。
图1为一实施例中的存储器电路的结构框图。如图1所示，存储器电路包括预充电电路10及控制电路20。预充电电路10包括第一预充电单元11、第二预充电单元12、第一电源端J11、第二电源端J12、第一控制端J13、第二控制端J14及数据端J15。第一预充电单元11与第一电源端J11、第一控制端J13及数据端J15连接，第一控制端J13即为第一预充电单元11的控制端。第二预充电单元12与第二电源端J12、第二控制端J14及数据端J15连接，第二控制端J14即为第二预充电单元12的控制端。第一电源端J11输入第一预充电压，第二电源端J12输入第二预充电压。
控制电路20的第一输出端J21与第一控制端J13连接，控制电路20通过控制其第一输出端J21的信号控制第一预充电单元11工作，具体为通过第一预充电单元11控制第一电源端J11与数据端J15之间导通，从而向数据端J15输入第一预充电压，或者通过第一预充电单元11控制第一电源端J11与数据端J15之间断开，从而停止向数据端J15输入第一预充电压；控制电路20的第二输出端J22与第二控制端J14连接，控制电路20还通过控制其第二输出端J22的信号控制第二预充电单元12工作，具体为通过第二预充电单元12控制第二电源端J12与数据端J15之间导通，从而向数据端J15输入第二预充电压，或者通过第二预充电单元12控制第二电源端J12与数据端J15之间断开，从而停止向数据端J15输入第二预充电压。第一预充电压和第二预充电压可以根据实际需求进行设置，两者可以设置为不相等。数据端J15可以连接存储器中的数据线。本实施例中的数据线可以是存储器中的局部数据线(LIO，local input output，也可以称为本地输入输出线)。
控制电路20用于：当存储器未处于行激活状态时，通过第二预充电单元12控制数据端J15与第二电源端J12之间导通，且通过第一预充电单元11控制数据端J15与第一电源端J11之间断开；当存储器处于行激活状态，且未进行读写操作时，通过第二预充电单元12控制数据端J15与第二电源端J12之间断开，且通过第一预充电单元11控制数据端J15与第一电源端J11之间断开；当存储器处于行激活状态，且读写操作开始后的预设时间内，通过第二预充电单元12控制数据端J15与第二电源端J12之间断开，且通过第一预充电单元11控制数据端J15与第一电源端J11之间导通；当存储器处于行激活状态，且读写操作开始后的预设时间之后，通过第二预充电单元12控制数据端J15与第二电源端J12之间断开，且通过第一预充电单元11控制数据端J15与第一电源端J11之间断开。
在一些示例中，控制电路20可以具有第一输入端(图1未示出)和第二输入端(图1未示出)。控制电路20的第一输入端可以与存储器的行激活信号线连接，从而获取存储器的行激活信号，控制电路20可以根据存储器的行激活信号判断存储器是否处于行激活状态。控制电路20的第二输入端可以与存储器的读写信号线连接，从而获取存储器的读写信号，控制电路20可以根据存储器的读写信号判断存储器是否开始读写操作。
在其他示例中，控制电路20也可以通过其他方式来判断存储器是否处于行激活状态及是否开始读写操作。
在一些示例中，当控制电路20根据存储器的行激活信号判断存储器是否处于行激活状态，且根据存储器的读写信号判断存储器是否开始读写操作时，请参阅图1和图2，当行激活信号Row active为高电平时存储器处于行激活状态，当行激活信号Row active为低电平时存储器未处于行激活状态；当读写信号Read/Write为高电平时存储器进行读写操作，当读写信号Read/Write为低电平时存储器未进行读写操作。控制电路20根据行激活信号Row active控制向预充电电路10的第一控制端J13(第一预充电单元11的控制端)输出的第一控制信号EqHigh，第一预充电单元11根据第一控制信号EqHigh控制第一电源端J11与数据端J15之间是否导通，从而控制是否向数据端J15输入第一预充电压。控制电路20根据读写信号Read/Write控制向预充电电路10的第二控制端J14(第二预充电单元12的控制端)输出的第二控制信号Eq，第二预充电单元12根据第二控制信号Eq控制第二电源端J12与数据端J15之间是否导通，从而控制是否向数据端J15输入第二预充电压。
在t1时间段内，行激活信号Row active为低电平，存储器未处于行激活状态。控制电路20控制其第二输出端J22输出的第二控制信号Eq为高电平，第二预充电单元12的控制端接收到高电平后控制第二电源端J12与数据端J15之间导通；控制电路20还控制其第一输出端J21输出的第一控制信号EqHigh为高电平，第一预充电单元11的控制端接收到高电平后控制第一电源端J11与数据端J15之间断开；从而当存储器未处于行激活状态时，存储器电路通过数据端J15向数据线输入第二预充电压。
在t2时间段内，行激活信号Row active为高电平，存储器处于行激活状态；且读写信号Read/Write为低电平，存储器未进行读写操作。控制电路20控制其第二输出端J22输出的第二控制信号Eq为低电平，第二预充电单元12的控制端接收到低电平后控制第二电源端J12与数据端J15之间断开；控制电路20还控制其第一输出端J21输出的第一控制信号EqHigh为高电平，第一预充电单元11的控制端接收到高电平后控制第一电源端J11与数据端J15之间断开；从而当存储器处于行激活状态，且未进行读写操作时，存储器电路没有通过数据端J15向数据线输入第一预充电压，也没有通过数据端J15向数据线输入第二预充电压，此时没有进行预充电操作。
在预设时间t3时间段内，行激活信号Row active为高电平，存储器处于行激活状态；且读写信号Read/Write为高电平，存储器开始进行读写操作。控制电路20控制其第二输出端J22输出的第二控制信号Eq为低电平，第二预充电单元12的控制端接收到低电平后控制第二电源端J12与数据端J15之间断开；控制电路20还控制其第一输出端J21输出的第一控制信号EqHigh为低电平，第一预充电单元11的控制端接收到低电平后控制第一电源端J11与数据端J15之间导通；从而当存储器处于行激活状态，且读写操作开始后的预设时间t3内，存储器电路通过数据端J15向数据线输入第一预充电压，为后续进行数据读写做准备。
在t4时间段内，行激活信号Row active为高电平，存储器处于行激活状态；且在读写操作开始(读写信号Read/Write当上升沿到来时，存储器开始进行读写操作)后的预设时间t3之后。控制电路20控制其第二输出端J22输出的第二控制信号Eq为低电平，第二预充电单元12的控制端接收到低电平后控制第二电源端J12与数据端J15之间断开；控制电路20还控制其第一输出端J21输出的第一控制信号EqHigh为高电平，第一预充电单元11的控制端接收到高电平后控制第一电源端J11与数据端J15之间断开；从而当存储器处于行激活状态，且读写操作开始后的预设时间t3之后，存储器电路没有通过数据端J15向数据线输入第一预充电压，也没有通过数据端J15向数据线输入第二预充电压。此时存储阵列正在进行数据读写，当读操作时，数据线上的电压由存储单元中存储的数据(0或1)决定；当写操作时，数据线上的电压由外部写入的数据决定。
在另一些实施例中，也可以配置为：当行激活信号Row active为高电平时，存储器未处于行激活状态，控制电路20控制其自身的第一输出端J21输出的第一控制信号EqHigh为高电平；控制电路20还控制其自身的第二输出端J22输出的第二控制信号Eq为高电平。当行激活信号Row active为低电平时，存储器处于行激活状态，且读写信号Read/Write为高电平时，存储器未进行读写操作，控制电路20控制其自身的第一输出端J21输出的第一控制信号EqHigh为高电平；控制电路20还控制其自身的第二输出端J22输出的第二控制信号Eq为低电平。当行激活信号Row active为低电平时，存储器处于行激活状态，且读写信号Read/Write为低电平时，存储器进行读写操作，读写操作开始后的预设时间段内，控制电路20控制其自身的第一输出端J21输出的第一控制信号EqHigh为低电平；控制电路20还控制其自身的第二输出端J22输出的第二控制信号Eq为低电平。当行激活信号Row active为低电平时，存储器处于行激活状态，且读写信号Read/Write为低电平时，存储器进行读写操作，读写操作开始后的预设时间之后，控制电路20控制其自身的第一输出端J21输出的第一控制信号EqHigh为高电平；控制电路20还控制其自身的第二输出端J22输出的第二控制信号Eq为低电平。
在又一些实施例中，还可以配置为：当行激活信号Row active为低电平时，存储器未处于行激活状态，控制电路20控制其自身的第一输出端J21输出的第一控制信号EqHigh为低电平，第一预充电单元11的控制端接收到低电平时控制第一电源端J11与数据端J15之间断开；控制电路20还控制其自身的第二输出端J22输出的第二控制信号Eq为低电平，第二预充电单元12的控制端接收到低电平时控制第二电源端J12与数据端J15之间导通。当行激活信号Row active为高电平时，存储器处于行激活状态，且读写信号Read/Write为低电平时，存储器未进行读写操作，控制电路20控制其自身的第一输出端J21输出的第一控制信号EqHigh为低电平，第一预充电单元11的控制端接收到低电平时控制第一电源端J11与数据端J15之间断开；控制电路20还控制其自身的第二输出端J22输出的第二控制信号Eq为高电平，第二预充电单元12的控制端接收到高电平时控制第二电源端J12与数据端J15之间断开。当行激活信号Row active为高电平时，存储器处于行激活状态，且读写信号Read/Write为高电平时，存储器进行读写操作，读写操作开始后的预设时间段内，控制电路20控制其自身的第一输出端J21输出的第一控制信号EqHigh为高电平，第一预充电单元11的控制端接收到高电平时控制第一电源端J11与数据端J15之间导通；控制电路20还控制其自身的第二输出端J22输出的第二控制信号Eq为高电平，第二预充电单元12的控制端接收到高电平时控制第二电源端J12与数据端J15之间断开。当行激活信号Row active为高电平时，存储器处于行激活状态，且读写信号Read/Write为高电平时，存储器进行读写操作，读写操作开始后的预设时间之后，控制电路20控制其自身的第一输出端J21输出的第一控制信号EqHigh为低电平，第一预充电单元11的控制端接收到低电平时控制第一电源端J11与数据端J15之间断开；控制电路20还控制其自身的第二输出端J22输出的第二控制信号Eq为高电平，第二预充电单元12的控制端接收到高电平时控制第二电源端J12与数据端J15之间断开。
在其他示例中，行激活信号Row active与存储器的行激活状态，读写信号Read/Write与存储器读写状态，控制电路20的输入端与输出端的控制关系以及预充电电路10的控制关系还可以是其他方式，此处不再一一赘述。
上述存储器电路当存储器处于行激活状态，且未进行读写操作时，通过第二预充电单元12控制数据端J15与第二电源端J12之间断开，且通过第一预充电单元11控制数据端J15与第一电源端J11之间断开，此时没有向数据端J15输入第一充电电压，也没有向数据端J15输入第二充电电压，使得不会向数据线进行预充电，从而能够避免在存储器处于行激活状态且未进行读写操作时对电流的浪费。
在一些示例中，第一预充电压为存储器的电源电压VCCA，第二预充电压为存储器的电源电压的一半即1/2VCCA。在其他示例中，也可以根据实际需求设置第一预充电压和第二预充电压的大小。
在一些示例中，存储器在行激活状态的一个周期内进行多次读写，在存储器的行激活状态的一个周期内，每次读写开始时控制电路20通过第一预充电单元11控制数据端J15与第一电源端J11之间导通且预设时间后断开。
仅示例性的，仍然参阅图2，在存储器的行激活状态的一个周期t5内，读写信号Read/Write出现多个高电平即进行多次读写。读写信号Read/Write第一个上升沿到来时，即第一次读写开始，控制电路20的第一输出端J21输出的第一控制信号EqHigh跳变为低电平，并维持低电平预设时间t3后跳变到高电平。直到读写信号Read/Write第二个上升沿到来时，即第二次读写开始，控制电路20的第一输出端J21输出的第一控制信号EqHigh再次跳变到低电平，并维持低电平预设时间t3后跳变到高电平。以此类推，直到存储器未处于行激活状态。本实施例中，当第一控制信号EqHigh为低电平时，第一预充电电路10控制第一电源端J11和数据端J15之间导通，第一电源端J11向数据端J15输入第一预充电压；当第一控制信号EqHigh为高电平时，第一预充电电路10控制第一电源端J11和数据端J15之间断开，第一电源端J11停止向数据端J15输入第一预充电压。
在一些示例中，控制电路20的第一输入端J23输入行激活信号Row active，控制电路20的第二输入端J24输入读写信号Read/Write。当行激活信号Row active为低电平时，存储器未处于行激活状态；当行激活信号Row active为高电平时，存储器处于行激活状态。当读写信号Read/Write为低电平时，存储器未进行读写操作；当读写信号Read/Write为高电平时，存储器进行读写操作。
在一些示例中，请参阅图1至图3，控制电路20包括第一反相单元21、延时单元22、第二反相单元23、或非门24及第三反相单元25。第一反相单元21的输入端为控制电路20的第一输入端J23，即第一反相单元21的输入端输入的信号为行激活信号Row active。第一反相单元21具有第一输出端，且第一反相单元21的第一输出端为控制电路20的第二输出端J22。第一反相单元21的第一输出端用于输出行激活信号Row active反相后的信号，使得控制电路20输出给第二预充电单元12的控制端的第二控制信号Eq为行激活信号Row active反相后的信号。
在t1时间段内，第一反相单元21的输入端输入的行激活信号Row active为低电平，存储器未处于行激活状态，经过第一反相单元21反相后，第一反相单元21的第一输出端输出的第二控制信号Eq为高电平，第二预充电单元12的控制端接收到高电平后控制第二电源端J12与数据端J15之间导通，第二电源端J12向数据端J15输入第二预充电压。
在t5时间段内，第一反相单元21的输入端输入的行激活信号Row active为高电平，存储器处于行激活状态，经过第一反相单元21反相后，第一反相单元21的第一输出端输出的第二控制信号Eq为低电平，第二预充电单元12的控制端接收到低电平后控制第二电源端J12与数据端J15之间断开，第二电源端J12停止向数据端J15输入第二预充电压。
第一反相单元21还具有第二输出端(参阅图3中A点)，第一反相单元21的第二输出端用于输出行激活信号Row active反相后的信号。或非门24可以为三输入或非门，第一反相单元21的第二输出端与或非门24的第一输入端连接，或非门24的第一输入端输入的信号为行激活信号Row active反相后的信号。延时单元22的输入端和第二反相单元23的输入端连接并作为控制电路20的第二输入端J24，即延时单元22的输入端和第二反相单元23的输入端输入的信号均为读写信号Read/Write。延时单元22用于将读写信号Read/Write延迟预设时间后输出，或非门24的第二输入端与延时单元22的输出端(参阅图3中B点)连接，即或非门24的第二输入端输入的信号为读写信号Read/Write延迟预设时间后的信号。第二反相单元23用于输出读写信号Read/Write反相后的信号，或非门24的第三输入端与第二反相单元23的输出端(参阅图3中C点)连接，即或非门24的第三输入端输入的信号为读写信号Read/Write反相后的信号。或非门24的输出端(参阅图3中D点)与第三反相单元25的输入端连接。第三反相单元25用于对第三反相单元25的输入端输入的信号进行反相后输出，第三反相单元25的输出端为控制电路20的第一输出端J21。
在t2时间段内，第一反相单元21的输入端输入的行激活信号Row active为高电平，存储器处于行激活状态，经过第一反相单元21反相后，第一反相单元21的第二输出端输出的信号即A点信号为低电平，即或非门24的第一输入端输入的信号为低电平。延时单元22的输入端和第二反相单元23的输入端输入的读写信号Read/Write为低电平，存储器未进行读写操作，延时单元22向或非门24的第二输入端输出的信号为读写信号Read/Write延时预设时间后的信号，即B点信号，仍然为低电平。读写信号Read/Write经过第二反相单元23反相后，或非门24的第三输入端输入的信号，即C点信号为高电平，从而或非门24输出端输出的信号即D点信号为低电平。经过第三反相单元25的反相后，第三反相单元25的输出端向第一预充电单元11的控制端输入高电平，从而第一预充电单元11控制第一电源端J11和数据端J15之间断开，第一电源端J11停止向数据端J15输入第一预充电压。
在存储器读写操作开始后的预设时间t3内，第一反相单元21的输入端输入的行激活信号Row active为高电平，存储器处于行激活状态，经过第一反相单元21反相后，第一反相单元21的第二输出端输出的信号即A点信号为低电平，即或非门24的第一输入端输入的信号为低电平。延时单元22的输入端和第二反相单元23的输入端输入的读写信号Read/Write为高电平，存储器进行读写操作，延时单元22向或非门24的第二输入端输出的信号为读写信号Read/Write延时预设时间后的信号，即B点信号，仍然为低电平。读写信号Read/Write经过第二反相单元23反相后，或非门24的第三输入端输入的信号，即C点信号为低电平，从而或非门24输出端输出的信号即D点信号为高电平。经过第三反相单元25的反相后，第三反相单元25的输出端向第一预充电单元11的控制端输入低电平，从而第一预充电单元11控制第一电源端J11和数据端J15之间导通，第一电源端J11向数据端J15输入第一预充电压。
在存储器读写操作开始后的预设时间t3之后，例如在t4时间段内，第一反相单元21的输入端输入的行激活信号Row active为高电平，存储器处于行激活状态，经过第一反相单元21反相后，第一反相单元21的第二输出端输出的信号即A点信号为低电平，即或非门24的第一输入端输入的信号为低电平。延时单元22的输入端和第二反相单元23的输入端输入的读写信号Read/Write为高电平，存储器进行读写操作，延时单元22向或非门24的第二输入端输出的信号为读写信号Read/Write延时预设时间t3后的信号，即B点信号，为高电平。读写信号Read/Write经过第二反相单元23反相后，或非门24的第三输入端输入的信号，即C点信号为低电平，从而或非门24输出端输出的信号为低电平。经过第三反相单元25的反相后，第三反相单元25的输出端向第一预充电单元11的控制端输入高电平，从而第一预充电单元11控制第一电源端J11和数据端J15之间断开，第一电源端J11停止向数据端J15输入第一预充电压。
在存储器读写操作开始后的预设时间t3之后，例如在t6时间段内，第一反相单元21的输入端输入的行激活信号Row active为高电平，存储器处于行激活状态，经过第一反相单元21反相后，第一反相单元21的第二输出端输出的信号即A点信号为低电平，即或非门24的第一输入端输入的信号为低电平。延时单元22的输入端和第二反相单元23的输入端输入的读写信号Read/Write为低电平，存储器未进行读写操作，延时单元22向或非门24的第二输入端输出的信号为读写信号Read/Write延时预设时间t3后的信号，即B点信号，在读写信号Read/Write跳变到低电平之后，还维持高电平预设时间t3之后再跳变到低电平。读写信号Read/Write经过第二反相单元23反相后，或非门24的第三输入端输入的信号，即C点信号为高电平。所以，不管在t6时间段内B点的信号为高电平还是低电平，或非门24输出端输出的信号即D点信号均为低电平。经过第三反相单元25的反相后，第三反相单元25的输出端向第一预充电单元11的控制端输入高电平，从而第一预充电单元11控制第一电源端J11和数据端J15之间断开，第一电源端J11停止向数据端J15输入第一预充电压。
在一些示例中，请参阅图3，第一反相单元21包括N个依次串联的反相器26，第一反相单元21中最后一个反相器26的输出端为第一反相单元21的第一输出端，第一反相单元21中第Nx个反相器26的输出端为第一反相单元21的第二输出端。其中，N、Nx均为正奇数且Nx小于或等于N。图3示例中，N等于3，Nx等于1。
在一些示例中，请参阅图3，延时单元22包括M个依次串联的反相器26。其中，M为正偶数。图3示例中，M等于6。在其他示例中，延时单元22也可以采用其他为本领域技术人员所熟知的任意电路结构。
在一些示例中，请参阅图3，第二反相单元23包括Q个依次串联的反相器26。其中，Q为正奇数。图3示例中，Q等于1。
在一些示例中，请参阅图3，第三反相单元25包括P个依次串联的反相器26。其中，P为正奇数。图3示例中，P等于1。
需要说明的是，第一反相单元21中N和Nx、延时单元22中M、第二反相单元23中Q以及第三反相单元25中P均不限于图3示例中的数量。
在一些示例中，请参阅图1和图4，数据端J15包括第一数据端J151和第二数据端J152，第一数据端J151和第二数据端J152接收互为相反的数据信号。譬如，第一数据端J151可以与局部数据线连接，从而接收LIO信号；第二数据端J152可以与互补局部数据线连接，从而接收LIO_信号。第一预充电单元11包括第一开关单元111和第二开关单元112。第一开关单元111的第一电连接端和第二开关单元112的第一电连接端均与第一电源端J11连接，第一电源端J11输入第一预充电压V1。第一开关单元111的控制端和第二开关单元112的控制端均与第一控制端J13连接，从而获取第一控制信号EqHigh。第一开关单元111的第二电连接端与第一数据端J151连接，第二开关单元112的第二电连接端与第二数据端J152连接。
第一开关单元111和第二开关单元112的开关特性可以相同，控制电路20的第一输出端J21输出的第一控制信号EqHigh控制第一开关单元111的第一电连接端和第二电连接端之间导通，同时还控制第二开关单元112的第一电连接端和第二电连接端之间导通，使得第一电源端J11同时向第一数据端J151和第二数据端J152输入第一预充电压V1；或者控制电路20的第一输出端J21输出的第一控制信号EqHigh控制第一开关单元111的第一电连接端和第二电连接端之间断开，同时还控制第二开关单元112的第一电连接端和第二电连接端之间断开，使得第一电源端J11同时停止向第一数据端J151和第二数据端J152输入第一预充电压V1。
第二预充电单元12包括第三开关单元121和第四开关单元122。第三开关单元121的第一电连接端和第四开关单元122的第一电连接端均与第二电源端J12连接，从而输入第二预充电压V2。第三开关单元121的控制端和第四开关单元122的控制端均与第二控制端J14连接，从而获取第二控制信号Eq。第三开关单元121的第二电连接端与第一数据端J151连接，第四开关单元122的第二电连接端与第二数据端J152连接。
第三开关单元121和第四开关单元122的开关特性可以相同，控制电路20的第二输出端J22输出的第二控制信号Eq控制第三开关单元121的第一电连接端和第二电连接端之间导通，同时还控制第四开关单元122的第一电连接端和第二电连接端之间导通，使得第二电源端J12同时向第一数据端J151和第二数据端J152输入第二预充电压V2；或者控制电路20的第二输出端J22输出的第二控制信号Eq控制第三开关单元121的第一电连接端和第二电连接端之间断开，同时还控制第四开关单元122的第一电连接端和第二电连接端之间断开，使得第二电源端J12同时停止向第一数据端J151和第二数据端J152输入第二预充电压V2。
在一些示例中，第一开关单元111和第二开关单元112均包括PMOS管。第一开关单元111的第一电连接端和第二开关单元112的第一电连接端均为PMOS管的源极，第一开关单元111的第二电连接端和第二开关单元112的第二电连接端均为PMOS管的漏极，第一开关单元111的控制端和第二开关单元112的控制端均为PMOS管的栅极。譬如，可以参阅图4，第一开关单元包括PMOS管P1，第二开关单元包括PMOS管P2。
当第一控制信号EqHigh为高电平时，PMOS管P1的源极和漏极之间断开且PMOS管P2的源极和漏极之间断开，第一电源端J11停止向第一数据端J151和第二数据端J152输入第一预充电压V1；当第一控制信号EqHigh为低电平时，PMOS管P1的源极和漏极之间导通且PMOS管P2的源极和漏极之间导通，第一电源端J11向第一数据端J151和第二数据端J152输入第一预充电压V1。
第三开关单元121和第四开关单元122均包括NMOS管，第三开关单元121的第一电连接端和第四开关单元122的第一电连接端均为NMOS管的源极，第三开关单元121的第二电连接端和第四开关单元122的第二电连接端均为NMOS管的漏极，第三开关单元121的控制端和第四开关单元122的控制端均为NMOS管的栅极。譬如，可以参阅图4，第三开关单元包括NMOS管N1，第四开关单元包括NMOS管N2。
当第二控制信号Eq为高电平时，NMOS管N1的源极和漏极之间导通且NMOS管N2的源极和漏极之间导通，第二电源端J12向第一数据端J151和第二数据端J152输入第二预充电压V2；当第二控制信号Eq为低电平时，NMOS管N1的源极和漏极之间断开且NMOS管N2的源极和漏极之间断开，第二电源端J12停止向第一数据端J151和第二数据端J152输入第二预充电压V2。
本申请还提供一种电子设备。电子设备包括如上述任意一个实施例中的存储器电路。
上述电子设备当存储器处于行激活状态，且未进行读写操作时，通过第二预充电单元控制数据端与所述第二电源端之间断开，且通过第一预充电单元控制数据端与第一电源端之间断开，此时没有向数据端输入第一充电电压，也没有向数据端输入第二充电电压，使得不会向数据线进行预充电，从而能够避免在存储器处于行激活状态且未进行读写操作时对电流的浪费。
在一些示例中，电子设备可以是存储器，进一步的，电子设备可以是动态随机存取内存(DRAM，Dynamic Random Access Memory)等等。在其他示例中，电子设备还可以是包含存储设备的任意设备。
本申请还提供一种存储器预充电的控制方法。存储器预充电的控制方法应用于存储器的预充电电路。预充电电路包括第一预充电单元、第二预充电单元、第一电源端、第二电源端、第一控制端、第二控制端及数据端；第一预充电单元与第一电源端、第一控制端及数据端连接；第二预充电单元与第二电源端、第二控制端及数据端连接；第一电源端输入第一预充电压，第二电源端输入第二预充电压。如图5所示，存储器预充电的控制方法包括：
步骤S51，判断存储器是否处于行激活状态。
若是，则执行步骤S53；否则，执行步骤S52。
步骤S52，通过第二预充电单元控制数据端与第二电源端之间导通，且通过第一预充电单元控制数据端与第一电源端之间断开。
步骤S53，判断存储器是否进行读写操作。
若是，则执行步骤S55；否则，执行步骤S54。
步骤S54，通过第二预充电单元控制数据端与第二电源端之间断开，且通过第一预充电单元控制数据端与第一电源端之间断开。
步骤S55，读写操作开始后的预设时间内，通过第二预充电单元控制数据端与第二电源端之间断开，且通过第一预充电单元控制数据端与第一电源端之间导通。
步骤S56，读写操作开始后的预设时间之后，通过第二预充电单元控制数据端与第二电源端之间断开，且通过第一预充电单元控制数据端与第一电源端之间断开。
上述存储器预充电的控制方法当存储器处于行激活状态，且未进行读写操作时，通过第二预充电单元控制数据端与所述第二电源端之间断开，且通过第一预充电单元控制数据端与第一电源端之间断开，此时没有向数据端输入第一充电电压，也没有向数据端输入第二充电电压，使得不会向数据线进行预充电，从而能够避免在存储器处于行激活状态且未进行读写操作时对电流的浪费。
在一些示例中，第一预充电压为存储器的电源电压，第二预充电压为存储器的电源电压的一半。
在一些示例中，存储器在行激活状态一个周期内进行多次读写，在存储器的行激活状态的一个周期内，每次读写开始时通过第一预充电单元控制数据端与第一电源端之间导通且预设时间后断开。如此，既保证了在每次数据读写之前对数据线预充电到电源电压，为后续数据读写做准备，又能够避免在存储器处于行激活状态且未进行读写操作时对电流的浪费。
在一些示例中，当行激活信号为低电平时，存储器未处于行激活状态；当行激活信号为高电平时，存储器处于行激活状态；当读写信号为低电平时，存储器未进行读写操作；当读写信号为高电平时，存储器进行读写操作。
应该理解的是，虽然图5的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，图5中的至少一部分步骤可以包括多个步骤或者多个阶段，这些步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤中的步骤或者阶段的至少一部分轮流或者交替地执行。
本申请还提供一种计算机设备，包括存储器和处理器，所述存储器存储有计算机程序，所述处理器执行所述计算机程序时实现上述任意一个实施例中控制方法的步骤。
在本说明书的描述中，参考术语“有些实施例”、“其他实施例”、“理想实施例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特征包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性描述不一定指的是相同的实施例或示例。
上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (15)

1.一种存储器电路，其特征在于，包括：
预充电电路，包括第一预充电单元、第二预充电单元、第一电源端、第二电源端、第一控制端、第二控制端及数据端；所述第一预充电单元与所述第一电源端、所述第一控制端及所述数据端连接；所述第二预充电单元与所述第二电源端、所述第二控制端及所述数据端连接；所述第一电源端输入第一预充电压，所述第二电源端输入第二预充电压；及
控制电路，所述控制电路的第一输出端与所述第一控制端连接，所述控制电路的第二输出端与所述第二控制端连接；所述控制电路用于：
当存储器未处于行激活状态时，通过所述第二预充电单元控制所述数据端与第二电源端之间导通，且通过所述第一预充电单元控制所述数据端与所述第一电源端之间断开；
当所述存储器处于行激活状态，且未进行读写操作时，通过所述第二预充电单元控制所述数据端与所述第二电源端之间断开，且通过所述第一预充电单元控制所述数据端与第一电源端之间断开；
当所述存储器处于行激活状态，且读写操作开始后的预设时间内，通过所述第二预充电单元控制所述数据端与所述第二电源端之间断开，且通过所述第一预充电单元控制所述数据端与所述第一电源端之间导通；
当所述存储器处于行激活状态，且读写操作开始后的预设时间之后，通过所述第二预充电单元控制所述数据端与第二电源端之间断开，且通过所述第一预充电单元控制所述数据端与第一电源端之间断开。
2.根据权利要求1所述的存储器电路，其特征在于，所述第一预充电压为存储器的电源电压，所述第二预充电压为所述存储器的电源电压的一半。
3.根据权利要求1所述的存储器电路，其特征在于，所述存储器在行激活状态的一个周期内进行多次读写，在所述存储器的行激活状态的一个周期内，每次读写开始时所述控制电路通过所述第一预充电单元控制所述数据端与所述第一电源端之间导通且所述预设时间后断开。
4.根据权利要求1至3任一项所述的存储器电路，其特征在于，所述控制电路的第一输入端输入行激活信号，所述控制电路的第二输入端输入读写信号；当所述行激活信号为低电平时，所述存储器未处于行激活状态；当所述行激活信号为高电平时，所述存储器处于行激活状态；当所述读写信号为低电平时，所述存储器未进行读写操作；当所述读写信号为高电平时，所述存储器进行读写操作。
5.根据权利要求4所述的存储器电路，其特征在于，所述控制电路包括第一反相单元、延时单元、第二反相单元、或非门及第三反相单元；
所述第一反相单元的输入端为所述控制电路的第一输入端，所述第一反相单元的第一输出端和第二输出端均用于输出所述行激活信号反相后的信号；所述第一反相单元的第一输出端为所述控制电路的第二输出端；
所述延时单元的输入端和所述第二反相单元的输入端连接并作为所述控制电路的第二输入端，所述延时单元用于将所述读写信号延迟所述预设时间后输出，所述第二反相单元用于输出所述读写信号反相后的信号；
所述或非门的第一输入端与所述第一反相单元的第二输出端连接，所述或非门的第二输入端与所述延时单元的输出端连接，所述或非门的第三输入端与所述第二反相单元的输出端连接，所述或非门的输出端与所述第三反相单元的输入端连接；
所述第三反相单元用于对所述第三反相单元的输入端输入的信号进行反相后输出，所述第三反相单元的输出端为所述控制电路的第一输出端。
6.根据权利要求5所述的存储器电路，其特征在于，所述第一反相单元包括N个依次串联的反相器，所述第一反相单元中最后一个反相器的输出端为所述第一反相单元的第一输出端，所述第一反相单元中第Nx个反相器的输出端为所述第一反相单元的第二输出端；
其中，N、Nx均为正奇数且Nx小于N。
7.根据权利要求5所述的存储器电路，其特征在于，所述延时单元包括M个依次串联的反相器；
其中，M为正偶数。
8.根据权利要求5所述的存储器电路，其特征在于，所述第二反相单元包括Q个依次串联的反相器；
其中，Q为正奇数。
9.根据权利要求5所述的存储器电路，其特征在于，所述第三反相单元包括P个依次串联的反相器；
其中，P为正奇数。
10.根据权利要求1所述的存储器电路，其特征在于，所述数据端包括第一数据端和第二数据端，所述第一数据端和所述第二数据端接收互为相反的数据信号；所述第一预充电单元包括第一开关单元和第二开关单元，所述第一开关单元的第一电连接端和所述第二开关单元的第一电连接端均与所述第一电源端连接，所述第一开关单元的控制端和所述第二开关单元的控制端均与所述第一控制端连接，所述第一开关单元的第二电连接端与所述第一数据端连接，所述第二开关单元的第二电连接端与所述第二数据端连接；
所述第二预充电单元包括第三开关单元和第四开关单元，所述第三开关单元的第一电连接端和所述第四开关单元的第一电连接端均与所述第二电源端连接，所述第三开关单元的控制端和所述第四开关单元的控制端均与所述第二控制端连接，所述第三开关单元的第二电连接端与所述第一数据端连接，所述第四开关单元的第二电连接端与所述第二数据端连接。
11.根据权利要求10所述的存储器电路，其特征在于，所述第一开关单元和所述第二开关单元均包括PMOS管，所述第一开关单元的第一电连接端和所述第二开关单元的第一电连接端均为所述PMOS管的源极，所述第一开关单元的第二电连接端和所述第二开关单元的第二电连接端均为所述PMOS管的漏极，所述第一开关单元的控制端和所述第二开关单元的控制端均为所述PMOS管的栅极；
所述第三开关单元和所述第四开关单元均包括NMOS管，所述第三开关单元的第一电连接端和所述第四开关单元的第一电连接端均为所述NMOS管的源极，所述第三开关单元的第二电连接端和所述第四开关单元的第二电连接端均为所述NMOS管的漏极，所述第三开关单元的控制端和所述第四开关单元的控制端均为所述NMOS管的栅极。
12.一种电子设备，其特征在于，包括如权利要求1至11任一项所述的存储器电路。
13.一种存储器预充电的控制方法，应用于存储器的预充电电路，其特征在于，所述预充电电路包括第一预充电单元、第二预充电单元、第一电源端、第二电源端、第一控制端、第二控制端及数据端；所述第一预充电单元与所述第一电源端、所述第一控制端及所述数据端连接；所述第二预充电单元与所述第二电源端、所述第二控制端及所述数据端连接；所述第一电源端输入第一预充电压，所述第二电源端输入第二预充电压；所述方法包括：
当所述存储器未处于行激活状态时，通过所述第二预充电单元控制所述数据端与第二电源端之间导通，且通过所述第一预充电单元控制所述数据端与所述第一电源端之间断开；
当所述存储器处于行激活状态，且未进行读写操作时，通过所述第二预充电单元控制所述数据端与所述第二电源端之间断开，且通过所述第一预充电单元控制所述数据端与第一电源端之间断开；
当所述存储器处于行激活状态，且读写操作开始后的预设时间内，通过所述第二预充电单元控制所述数据端与所述第二电源端之间断开，且通过所述第一预充电单元控制所述数据端与所述第一电源端之间导通；
当所述存储器处于行激活状态，且读写操作开始后的预设时间之后，通过所述第二预充电单元控制所述数据端与第二电源端之间断开，且通过所述第一预充电单元控制所述数据端与第一电源端之间断开。
14.根据权利要求13所述的存储器预充电的控制方法，其特征在于，所述存储器在行激活状态的一个周期内进行多次读写，在所述存储器的行激活状态的一个周期内，每次读写开始时通过所述第一预充电单元控制所述数据端与所述第一电源端之间导通且所述预设时间后断开。
15.一种计算机设备，包括存储器和处理器，所述存储器存储有计算机程序，其特征在于，所述处理器执行所述计算机程序时实现权利要求13或14所述的控制方法的步骤。
CN202110352501.6A 2021-03-31 2021-03-31 存储器电路、存储器预充电的控制方法及设备 Active CN115148243B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202110352501.6A CN115148243B (zh) 2021-03-31 2021-03-31 存储器电路、存储器预充电的控制方法及设备
PCT/CN2021/106734 WO2022205683A1 (zh) 2021-03-31 2021-07-16 存储器电路、存储器预充电的控制方法及设备
US17/470,895 US11705167B2 (en) 2021-03-31 2021-09-09 Memory circuit, method and device for controlling pre-charging of memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110352501.6A CN115148243B (zh) 2021-03-31 2021-03-31 存储器电路、存储器预充电的控制方法及设备

Publications (2)

Publication Number Publication Date
CN115148243A CN115148243A (zh) 2022-10-04
CN115148243B true CN115148243B (zh) 2024-05-14

Family

ID=83404810

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110352501.6A Active CN115148243B (zh) 2021-03-31 2021-03-31 存储器电路、存储器预充电的控制方法及设备

Country Status (2)

Country Link
CN (1) CN115148243B (zh)
WO (1) WO2022205683A1 (zh)

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1156886A (zh) * 1995-12-25 1997-08-13 三菱电机株式会社 其自动预充电操作易于控制的同步半导体存储器
KR20020008878A (ko) * 2000-07-20 2002-02-01 박종섭 오토 프리차지 제어 회로
CN1497607A (zh) * 2002-10-07 2004-05-19 三星电子株式会社 在半导体存储装置中提供页面模式操作的电路和方法
CN1707696A (zh) * 2004-06-10 2005-12-14 富士通株式会社 存储器器件
JP2006040431A (ja) * 2004-07-28 2006-02-09 Sony Corp 半導体記憶装置
CN101110260A (zh) * 2007-07-10 2008-01-23 中国人民解放军国防科学技术大学 带充电补偿结构的存储器选择性预充电电路
JP2011090778A (ja) * 2000-03-30 2011-05-06 Renesas Electronics Corp 半導体記憶装置
US8699291B1 (en) * 2012-03-08 2014-04-15 Altera Corporation Memory circuitry with dynamic power control
CN103956187A (zh) * 2014-05-12 2014-07-30 北京兆易创新科技股份有限公司 一种动态预充控制电路和闪存存储系统
TW201735023A (zh) * 2016-03-25 2017-10-01 華邦電子股份有限公司 記憶體電路以及記憶體電路之預充電方法
CN107750380A (zh) * 2015-06-19 2018-03-02 高通股份有限公司 具有分离预充电控制的高速伪双端口存储器
CN110406381A (zh) * 2019-09-02 2019-11-05 常州索维尔电子科技有限公司 基于igbt模块的动力电池预充电开关装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100776737B1 (ko) * 2006-02-10 2007-11-19 주식회사 하이닉스반도체 반도체 메모리의 액티브 싸이클 제어장치 및 방법
US8559254B2 (en) * 2010-07-07 2013-10-15 Hynix Semiconductor Inc. Precharging circuit and semiconductor memory device including the same
CN105895148B (zh) * 2016-05-20 2018-11-09 西安紫光国芯半导体有限公司 一种低功耗的静态随机存储器及其写操作的控制方法
KR20200004002A (ko) * 2018-07-03 2020-01-13 삼성전자주식회사 메모리 장치 및 그것의 동작 방법

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1156886A (zh) * 1995-12-25 1997-08-13 三菱电机株式会社 其自动预充电操作易于控制的同步半导体存储器
JP2011090778A (ja) * 2000-03-30 2011-05-06 Renesas Electronics Corp 半導体記憶装置
KR20020008878A (ko) * 2000-07-20 2002-02-01 박종섭 오토 프리차지 제어 회로
CN1497607A (zh) * 2002-10-07 2004-05-19 三星电子株式会社 在半导体存储装置中提供页面模式操作的电路和方法
CN1707696A (zh) * 2004-06-10 2005-12-14 富士通株式会社 存储器器件
JP2006040431A (ja) * 2004-07-28 2006-02-09 Sony Corp 半導体記憶装置
CN101110260A (zh) * 2007-07-10 2008-01-23 中国人民解放军国防科学技术大学 带充电补偿结构的存储器选择性预充电电路
US8699291B1 (en) * 2012-03-08 2014-04-15 Altera Corporation Memory circuitry with dynamic power control
CN103956187A (zh) * 2014-05-12 2014-07-30 北京兆易创新科技股份有限公司 一种动态预充控制电路和闪存存储系统
CN107750380A (zh) * 2015-06-19 2018-03-02 高通股份有限公司 具有分离预充电控制的高速伪双端口存储器
TW201735023A (zh) * 2016-03-25 2017-10-01 華邦電子股份有限公司 記憶體電路以及記憶體電路之預充電方法
CN110406381A (zh) * 2019-09-02 2019-11-05 常州索维尔电子科技有限公司 基于igbt模块的动力电池预充电开关装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
ＤＲＡＭ 存储调度算法研究;胡乔乔等;中国知网;20130331;全文 *

Also Published As

Publication number Publication date
WO2022205683A1 (zh) 2022-10-06
CN115148243A (zh) 2022-10-04

Similar Documents

Publication Publication Date Title
KR100747734B1 (ko) 저항성 메모리의 집적형 전하 센싱 구조
CN112712837B (zh) 灵敏放大器、灵敏放大器的控制方法及存储器
US5434815A (en) Stress reduction for non-volatile memory cell
JP3604932B2 (ja) フラッシュメモリのヒューズセルセンシング回路
KR900015159A (ko) 개량된 워드선 제어를 가지는 다이나믹 랜덤 억세스 메모리
US4558435A (en) Memory system
JPH08279282A (ja) 集積回路メモリ
CN115148253B (zh) 存储器电路、存储器预充电的控制方法及设备
US5909402A (en) Circuit for driving/controlling sensing amplifier
CN115148243B (zh) 存储器电路、存储器预充电的控制方法及设备
US9830959B2 (en) Precharge circuitry for semiconductor memory device
KR0155986B1 (ko) 반도체 기억장치
JPH01119982A (ja) スタティック型ランダムアクセスメモリ
US4333166A (en) Semiconductor memory circuits
US9489991B2 (en) Memory reading circuit, memory device and method of operating memory device
US11705167B2 (en) Memory circuit, method and device for controlling pre-charging of memory
US11200944B2 (en) Semiconductor memory apparatus operating in a refresh mode and method for performing the same
US10741240B2 (en) Semiconductor memory apparatus
US6411553B1 (en) Single ended data bus equilibration scheme
CN110618953B (zh) 一种存储器和存储器系统
US11670349B2 (en) Memory circuit, memory precharge control method and device
WO2023106105A1 (ja) 半導体記憶装置及び制御方法
US6243310B1 (en) Circuit and method for automatically regulating the equalization duration when reading a nonvolatile memory
CN115102381A (zh) 信号线预充电电路、soc芯片、电子设备及预充电方法
TW406271B (en) Pre-charge circuit for keeping current sense circuit in flash memory component from ineffectively outputting pulses

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant