CN105895148B - 一种低功耗的静态随机存储器及其写操作的控制方法 - Google Patents

一种低功耗的静态随机存储器及其写操作的控制方法 Download PDF

Info

Publication number
CN105895148B
CN105895148B CN201610340542.2A CN201610340542A CN105895148B CN 105895148 B CN105895148 B CN 105895148B CN 201610340542 A CN201610340542 A CN 201610340542A CN 105895148 B CN105895148 B CN 105895148B
Authority
CN
China
Prior art keywords
bit line
write
nmos transistor
signal
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610340542.2A
Other languages
English (en)
Other versions
CN105895148A (zh
Inventor
熊保玉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Unilc Semiconductors Co Ltd
Original Assignee
Xian Unilc Semiconductors Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Unilc Semiconductors Co Ltd filed Critical Xian Unilc Semiconductors Co Ltd
Priority to CN201610340542.2A priority Critical patent/CN105895148B/zh
Publication of CN105895148A publication Critical patent/CN105895148A/zh
Application granted granted Critical
Publication of CN105895148B publication Critical patent/CN105895148B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419—Read-write [R-W] circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Static Random-Access Memory (AREA)

Abstract

本发明涉及一种低功耗的静态随机存储器及其写操作的控制方法，包括存储阵列、字线译码与驱动器、位线预充电与均衡器、写驱动器、写控制电路以及灵敏放大器，写控制电路产生位线预充电信号PRE、位线均衡信号EQ和写使能信号WE，位线预充电与均衡器包括NMOS晶体管N0、NMOS晶体管N1和NMOS晶体管N2，位线预充电信号PRE连接NMOS晶体管N0和NMOS晶体管N1的栅端，位线均衡信号EQ连接NMOS晶体管N2的栅端，NMOS晶体管N0的源端和NMOS晶体管N1的源端均连接位线预充电电源；写使能信号WE连接写驱动器。本发明解决了现有的静态随机存储器写操作能耗高的技术问题，本发明每一次写操作所消耗的位线翻转功耗为0.5·CBL·VCC2，相比传统的技术的CBL·VCC2，减少了50％。

Description

一种低功耗的静态随机存储器及其写操作的控制方法
技术领域
本发明涉及静态随机存储器设计领域，特别涉及一种低功耗的静态随机存储器。
背景技术
静态随机存储器作为集成电路中的重要的存储元件，由于其高性能，高可靠性，低功耗等优点被广泛的应用于高性能计算器系统(CPU)，片上系统(SOC)，手持设备等计算领域。根据国际半导体技术蓝图ITRS的估计，到2016年，嵌入式的静态随机存储器面积占到整个计算器系统(CPU)，片上系统(SOC)面积的90％。其消耗的功耗占到片上整个计算器系统(CPU)，片上系统(SOC)的40％，其中动态功耗占到大约14％。对于静态随机存储器的写操作，通常位线需要全摆幅操作，相比于读操作时位线只需要放电很小的电压差，由灵敏放大器小电压差放大至全摆幅而言，写操作消耗的功耗更大。
如图1所示，图1为传统的静态随机存储器写数据通路电路设计原理图。该写数据通路包括多个6管存储单元、位线预充电与均衡器以及写驱动器。
多个6管存储单元共用位线BL和位线反BL_N。假设位线BL和位线反BL_N上的负载电容分别为CBL和CBL_N。
多个6管存储单元通过位线BL和位线反BL_N分别连接位线预充电与均衡器和写驱动器；
位线预充电与均衡器由2个预充电PMOS晶体管P0、P1和一个均衡PMOS晶体管P2组成。位线BL连接晶体管P0的漏端和晶体管P2的源端。位线反BL_N连接晶体管P1的漏端和晶体管P2的漏端。位线预充电反信号PRE_N连接P0-P2的栅端。静态随机存储器电源电压VCC连接晶体管P0、晶体管P1的源端。
现结合图2，传统的静态随机存储器写数据通路的波形图来说明该电路的工作原理。
在保持模式时，写使能信号WE为低，写驱动器关闭。位线预充电反信号PRE_N为低，位线预充电与均衡器中3个PMOS晶体管都处于导通状态，位线BL和位线反BL_N被预充到电源电压VCC。
所有的字线信号WL为低，因此所有的6管存储单元的处于保持数据状态。
在写操作时，首先，位线预充电反信号PRE_N拉高，位线预充电与均衡器中3个PMOS晶体管(P0-P2)关断，位线BL和位线反BL_N浮空。然后，写使能信号WE为高，写驱动器打开，写驱动器将写数据D驱动至位线BL和位线反BL_N。位线BL和位线反BL_N中的其中一条保持在预充电电平VCC，另一条被从VCC放电到地VSS，这一过程由于不从电源VCC抽取电流，消耗的能量为0。然后，被选中的6管存储单元字线WL拉高，写驱动器通过驱动位线BL和位线反BL_N将选中的6管存储单元中存储的数据改写。当被选中的6管存储单元中存储的数据改写完成时，字线WL拉低，被选中的6管存储保持其被改写的数据。然后写使能信号拉低，写驱动器关闭，位线BL和位线反BL_N浮空。然后，位线预充电反信号PRE_N拉低，位线预充电与均衡器中的3个PMOS晶体管导通，位线BL和位线反BL_N中之前为电源电压VCC的一条位线保持在VCC，之前为地VSS的一条位线被充电至VCC。这一过程从电源VCC抽取电流，消耗的能量为CBL·VCC·VCC，即CBL·VCC2。后综上所述，对于每一次写操作，包括写操作时写驱动器驱动位线BL和位线反BL_N，和写操作完成时位线预充电与均衡器对位线BL和位线反BL_N的均衡和预充电操作，对每一对位线BL和位线反BL_N来说，其消耗的翻转功耗为：写操作时的消耗的能量加上位线预充电与均衡操作时消耗的能量，即0+CBL·VCC2,为CBL·VCC2。
发明内容
为了解决现有的静态随机存储器写操作能耗高的技术问题，本发明提供一种低功耗的静态随机存储器及其写操作的控制方法。
本发明的技术解决方案：
一种低功耗的静态随机存储器，包括存储阵列、字线译码与驱动器104、位线预充电与均衡器、写驱动器、写控制电路102以及灵敏放大器，其特殊之处在于：所述写控制电路102产生位线预充电信号PRE、位线均衡信号EQ和写使能信号WE，所述位线预充电与均衡器包括NMOS晶体管N0、NMOS晶体管N1和NMOS晶体管N2。
位线预充电信号PRE连接NMOS晶体管N0和NMOS晶体管N1的栅端，位线均衡信号EQ连接NMOS晶体管N2的栅端，位线BL连接NMOS晶体管N0的漏端和NMOS晶体管N2的源端，位线反BL_N连接NMOS晶体管N1的漏端和NMOS晶体管N2的漏端，NMOS晶体管N0的源端和NMOS晶体管N1的源端均连接位线预充电电源；
写使能信号WE连接写驱动器。
位线预充电信号PRE、位线均衡信号EQ和写使能信号WE满足以下条件：
当位线预充电信号PRE和位线均衡信号EQ变低，写操作开始准备；
当写使能信号WE变高时，写操作开始；
当写使能信号WE变低时，写操作结束；
当位线均衡信号EQ变高到位线预充电信号PRE变高为均衡阶段；
当位线预充电信号PRE处于高状态为预充电阶段。
上述写控制电路包括两输入与非门601、第一反相器602、第二反相器603、第三反相器604、延时单元605、第一两输入与门606以及第二两输入与门607，所述两输入与非门601的输入端接写使能信号WEX和延时后时钟信号CLKD，所述两输入与非门的输出端分别与第一反相器602、第一两输入与门606以及第二两输入与门607的输入端连接，所述第一反相器602的输出端与第二反相器603的输入端连接，第二反相器603的输出端分别与第三反相器604和第一两输入与门606的输入端连接，所述第二反相器603的输出端经过延时单元605与第二两输入与门607的输入端连接，所述第三反相器604的输出端输出写使能信号WE，所述第一两输入与门606的输出端输出位线均衡信号EQ，所述第二两输入与门的输出端输出位线预充电信号PRE。
上述位线预充电电源为静态随机存储器电源电压VCC的二分之一。
存储器的写操作的控制方法，包括以下步骤：
1)位线预充电信号PRE和位线均衡信号EQ拉低，位线预充电与均衡器中NMOS晶体管N0、NMOS晶体管N1和NMOS晶体管N2关断，位线BL和位线反BL_N浮空；
2)写使能信号WE变高，写驱动器打开，写驱动器将写数据D驱动至位线BL和位线反BL_N；
3)存储阵列中被选中的存储单元字线WL拉高，写驱动器通过驱动位线BL和位线反BL_N对选中的存储单元进行写操作；
4)当被选中的存储单元写操作完成时，字线WL拉低，被选中的存储单元保持其被改写的数据；
5)写使能信号WE拉低，写驱动器关闭，位线BL和位线反BL_N浮空；然后，位线均衡信号EQ拉高，位线预充电与均衡器中的NMOS晶体管N2导通，位线BL和位线反BL_N发生电荷分享；
6)当位线BL和位线反BL_N电荷分享达到VCC/2时，位线预充电信号PRE拉高，位线预充电与均衡器中的NMOS晶体管N0和NMOS晶体管N1打开，位线BL和位线反BL_N保持在VCC/2。
本发明所具有的优点：
1、本发明每一次写操作所消耗的位线翻转功耗为0.5·CBL·VCC2，相比传统的技术的CBL·VCC2，减少了50％。
2、本发明位线预充电与均衡器使用NMOS晶体管。由于相同尺寸的NMOS晶体管的性能是PMOS的迁移率高2到3倍，因此对于相同的驱动能力，使用NMOS晶体管可以将晶体管的尺寸减小为PMOS晶体管的1/2到1/3，从而可以节省面积。
附图说明
图1为传统的静态随机存储器写数据通路电路设计原理图。
图2为传统的静态随机存储器写数据通路的波形图。
图3为根据本发明实施的一个静态随机存储器示意图。
图4为本发明的静态随机存储器写数据通路电路设计原理图。
图5为本发明的静态随机存储器写数据通路的波形图。
图6为写控制电路设计原理图。
具体实施方式
下面结合附图对本发明的实施方式做进一步描述。
请参阅图3所示，图3为根据本发明实施的一个静态随机存储器示意图。该静态随机存储器包括控制电路与预译码器101，写控制电路102，位线预充电与均衡器、写驱动器和灵敏放大器103，字线译码与驱动器104，存储阵列105。
控制电路与预译码器101通过多条列控制信号连接位线预充电与均衡器、写驱动器和灵敏放大器103；
控制电路与预译码器101还通过延时后的时钟CLKD和锁存后的写使能WEX连接写控制电路103；
控制电路与预译码器101还通过多条行预译码YPD连接字线译码与驱动器104；
写控制电路102通过位线预充电信号PRE、位线均衡信号EQ，写使能信号WE连接位线预充电、均衡器、写驱动器和灵敏放大器103；
字线译码与驱动器104通过多条字线WL连接存储阵列105；
存储阵列105通过多条位线BL连接位线预充电、均衡器、写驱动器和灵敏放大器103。
请参阅图4所示，图4为本发明的静态随机存储器写数据通路电路设计原理图。该写数据通路包括多个6管存储单元，位线预充电与均衡器，写驱动器。
多个6管存储单元共用位线BL和位线反BL_N。假设位线BL和位线反BL_N上的负载电容分别为CBL和CBL_N。
多个6管存储单元通过位线BL和位线反BL_N连接位线预充电与均衡器和写驱动器；
位线预充电与均衡器由2个预充电NMOS晶体管N0、N1和一个均衡NMOS晶体管N2组成。位线BL连接N0的漏端和N2的源端。位线反BL_N连接N1的漏端和N2的漏端。位线预充电信号PRE连接N0、N1的栅端。位线均衡信号EQ连接N2的栅端。位线预充电电源VCC/2连接N0、N1的源端。
现结合图5，本发明的静态随机存储器写数据通路的波形图来说明该电路的工作原理。
在保持模式时，写使能信号WE为低，写驱动器关闭。位线预充电信号PRE和位线均衡信号EQ为高，位线预充电、均衡器中2个预充电NMOS晶体管N0、N1和一个均衡NMOS晶体管N2都处于导通状态，位线BL和位线反BL_N被保持在位线预充电电源VCC/2。
所有的字线信号WL为低，因此所有的6管存储单元均处于保持数据状态。
在写操作时，首先，位线预充电信号PRE和位线均衡信号EQ拉低，位线预充电与均衡器中2个预充电NMOS晶体管N0、N1和一个均衡NMOS晶体管N2关断，位线BL和位线反BL_N浮空。然后，写使能信号WE为高，写驱动器打开，写驱动器将写数据D驱动至位线BL和位线反BL_N。位线BL和位线反BL_N中的其中一条被从VCC/2充电到静态随机存储器电源电压VCC，这一过程消耗的能量为CBL·VCC/2·VCC,为0.5·CBL·VCC2；另一条从VCC/2放电到地VSS，这一过程由于不从位线预充电电源VCC/2抽取电流，消耗的能量为0。然后，被选中的6管存储单元字线WL拉高，写驱动器通过驱动位线BL和位线反BL_N将选中的6管存储单元中存储的数据改写。当被选中的6管存储单元中存储的数据改写完成时，字线WL拉低，被选中的6管存储保持其被改写的数据。然后写使能信号拉低，写驱动器关闭，位线BL和位线反BL_N浮空。然后，位线均衡信号EQ拉高，位线预充电与均衡器中的均衡NMOS晶体管N2导通，位线BL和位线反BL_N发生电荷分享，其中原来为地VSS的位线电平开始上升，原来为静态随机存储器电源电压VCC的位线开始下降。由于位线BL和位线反BL_N的负载电容CBL和CBL_N相等，位线BL和位线反BL_N之间电荷分享的最终结果为，位线BL和位线反BL_N到达静态随机存储器电源电压VCC和地VSS中间的电平为(VCC+0)/2,即VCC/2。这一过程由于没有从位线预充电电源VCC/2抽取电流，因此消耗的能量为0。当位线BL和位线反BL_N电荷分享达到VCC/2时，位线预充电信号PRE拉高，位线预充电与均衡器中的预充电NMOS晶体管N0、N1打开，位线BL和位线反BL_N保持在VCC/2。综上所述，对于每一次写操作，包括写操作时写驱动器驱动位线BL和位线反BL_N，和写操作完成时位线预充电、均衡器对位线BL和位线反BL_N的均衡和预充电操作，对每一对位线BL和位线反BL_N来说，其消耗的翻转功耗为，写操作时的消耗的能量加上位线预充电、均衡操作时消耗的能量，即0.5·CBL·VCC2+0,为0.5·CBL·VCC2。
请参阅图6，图6为写控制电路设计原理图。该控制电路由两输入与非门601、反相器602-604，延时单元605，两输入与门606、607组成。
锁存后的写使能信号WEX和延时后时钟CLKD分别为两输入与非门601的两个输入。WEX_N连接两输入与非门601的输出，连接反相器602的输入，连接两输入与门606、607的一个输入。WEX_D连接反相器602的输出和反相器603的输入。WEN_D1连接反相器603的输出，连接反相器604的输入，连接两输入与门606的另一个输入，连接延时单元605的输入。WEN_D2连接延时单元605的输出，连接两输入与门607的另一个输入。写使能信号WE连接反相器604的输出。位线均衡信号EQ连接两输入与门606的输出。位线预充电信号PRE连接两输入与门607的输出。
其中延时单元605由反相器链组成，其作用在于在写操作完成时，推迟位线预充电信号PRE的上升沿，以提供足够的时间让位线均衡信号EQ打开图4中位线均衡管N2,使位线BL和位线BL_N完成电荷分享，达到VCC/2。其好处在于，当位线预充电信号PRE的上升沿到来时，位线BL和位线反BL_N已经完成电荷分享，达到VCC/2，打开的位线预充电管N0、N1只用于将位线BL和位线反BL_N保持在VCC/2，而不需要从位线预充电电源VCC/2抽取任何电流，从而达到节省位线翻转功耗的目的。

Claims (4)

1.一种低功耗的静态随机存储器，包括存储阵列、字线译码与驱动器(104)、位线预充电与均衡器、写驱动器、写控制电路(102)以及灵敏放大器，其特征在于：所述写控制电路(102)产生位线预充电信号PRE、位线均衡信号EQ和写使能信号WE，所述位线预充电与均衡器包括NMOS晶体管N0、NMOS晶体管N1和NMOS晶体管N2，
位线预充电信号PRE连接NMOS晶体管N0和NMOS晶体管N1的栅端，位线均衡信号EQ连接NMOS晶体管N2的栅端，位线BL连接NMOS晶体管N0的漏端和NMOS晶体管N2的源端，位线反BL_N连接NMOS晶体管N1的漏端和NMOS晶体管N2的漏端，NMOS晶体管N0的源端和NMOS晶体管N1的源端均连接位线预充电电源；所述位线预充电电源为静态随机存储器电源电压VCC的二分之一；
写使能信号WE连接写驱动器；
从位线均衡信号EQ变高到位线预充电信号PRE变高为均衡阶段；
位线均衡信号EQ拉高时，位线预充电与均衡器中的NMOS晶体管N2导通，位线BL和位线反BL_N发生电荷分享，最终位线反BL_N和位线BL都位于VCC/2。
2.根据权利要求1所述的低功耗的静态随机存储器，其特征在于：位线预充电信号PRE、位线均衡信号EQ和写使能信号WE满足以下条件：
当位线预充电信号PRE和位线均衡信号EQ变低，写操作开始准备；
当写使能信号WE变高时，写操作开始；
当写使能信号WE变低时，写操作结束；
当位线预充电信号PRE处于高状态为预充电阶段。
3.根据权利要求1或2所述的低功耗的静态随机存储器，其特征在于：所述写控制电路包括两输入与非门(601)、第一反相器(602)、第二反相器(603)、第三反相器(604)、延时单元(605)、第一两输入与门(606)以及第二两输入与门(607)，所述两输入与非门(601)的输入端接写使能信号WEX和延时后时钟信号CLKD，所述两输入与非门的输出端分别与第一反相器(602)、第一两输入与门(606)以及第二两输入与门(607)的输入端连接，所述第一反相器(602)的输出端与第二反相器(603)的输入端连接，第二反相器(603)的输出端分别与第三反相器(604)和第一两输入与门(606)的输入端连接，所述第二反相器(603)的输出端经过延时单元(605)与第二两输入与门(607)的输入端连接，所述第三反相器(604)的输出端输出写使能信号WE，所述第一两输入与门(606)的输出端输出位线均衡信号EQ，所述第二两输入与门的输出端输出位线预充电信号PRE。
4.基于权利要求1-3之任一所述存储器的写操作的控制方法，其特征在于包括以下步骤：
1)位线预充电信号PRE和位线均衡信号EQ拉低，位线预充电与均衡器中NMOS晶体管N0、NMOS晶体管N1和NMOS晶体管N2关断，位线BL和位线反BL_N浮空；
2)写使能信号WE变高，写驱动器打开，写驱动器将写数据D驱动至位线BL和位线反BL_N；
3)存储阵列中被选中的存储单元字线WL拉高，写驱动器通过驱动位线BL和位线反BL_N对选中的存储单元进行写操作；
4)当被选中的存储单元写操作完成时，字线WL拉低，被选中的存储单元保持其被改写的数据；
5)写使能信号WE拉低，写驱动器关闭，位线BL和位线反BL_N浮空；然后，位线均衡信号EQ拉高，位线预充电与均衡器中的NMOS晶体管N2导通，位线BL和位线反BL_N发生电荷分享；
6)当位线BL和位线反BL_N电荷分享达到VCC/2时，位线预充电信号PRE拉高，位线预充电与均衡器中的NMOS晶体管N0和NMOS晶体管N1打开，位线BL和位线反BL_N保持在VCC/2。
CN201610340542.2A 2016-05-20 2016-05-20 一种低功耗的静态随机存储器及其写操作的控制方法 Active CN105895148B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610340542.2A CN105895148B (zh) 2016-05-20 2016-05-20 一种低功耗的静态随机存储器及其写操作的控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610340542.2A CN105895148B (zh) 2016-05-20 2016-05-20 一种低功耗的静态随机存储器及其写操作的控制方法

Publications (2)

Publication Number Publication Date
CN105895148A CN105895148A (zh) 2016-08-24
CN105895148B true CN105895148B (zh) 2018-11-09

Family

ID=56716967

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610340542.2A Active CN105895148B (zh) 2016-05-20 2016-05-20 一种低功耗的静态随机存储器及其写操作的控制方法

Country Status (1)

Country Link
CN (1) CN105895148B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110968451B (zh) * 2018-09-30 2021-09-21 华为技术有限公司 内存访问技术及计算机系统
IT201900001947A1 (it) * 2019-02-11 2020-08-11 Sk Hynix Inc Struttura di decodificatore per una architettura di memoria
US11705167B2 (en) 2021-03-31 2023-07-18 Changxin Memory Technologies, Inc. Memory circuit, method and device for controlling pre-charging of memory
US11670349B2 (en) 2021-03-31 2023-06-06 Changxin Memory Technologies, Inc. Memory circuit, memory precharge control method and device
CN115148253B (zh) * 2021-03-31 2024-05-17 长鑫存储技术有限公司 存储器电路、存储器预充电的控制方法及设备
CN115148243B (zh) * 2021-03-31 2024-05-14 长鑫存储技术有限公司 存储器电路、存储器预充电的控制方法及设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103886896A (zh) * 2014-03-31 2014-06-25 西安华芯半导体有限公司 一种采用静态写技术减小写功耗的静态随机存储器
CN103943142A (zh) * 2014-03-31 2014-07-23 西安华芯半导体有限公司 一种静态随机存储器及其位线预充电自定时电路
CN104425008A (zh) * 2013-08-30 2015-03-18 三星电子株式会社 含双电力线的静态随机存取存储器件及其位线预充电方法
CN205645282U (zh) * 2016-05-20 2016-10-12 西安紫光国芯半导体有限公司 一种低功耗的静态随机存储器

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5760829B2 (ja) * 2011-08-09 2015-08-12 富士通セミコンダクター株式会社 スタティックｒａｍ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104425008A (zh) * 2013-08-30 2015-03-18 三星电子株式会社 含双电力线的静态随机存取存储器件及其位线预充电方法
CN103886896A (zh) * 2014-03-31 2014-06-25 西安华芯半导体有限公司 一种采用静态写技术减小写功耗的静态随机存储器
CN103943142A (zh) * 2014-03-31 2014-07-23 西安华芯半导体有限公司 一种静态随机存储器及其位线预充电自定时电路
CN205645282U (zh) * 2016-05-20 2016-10-12 西安紫光国芯半导体有限公司 一种低功耗的静态随机存储器

Also Published As

Publication number Publication date
CN105895148A (zh) 2016-08-24

Similar Documents

Publication Publication Date Title
CN105895148B (zh) 一种低功耗的静态随机存储器及其写操作的控制方法
US9697890B1 (en) Memory and interface circuit for bit line of memory
US9508405B2 (en) Method and circuit to enable wide supply voltage difference in multi-supply memory
US6597629B1 (en) Built-in precision shutdown apparatus for effectuating self-referenced access timing scheme
US9576622B2 (en) Reading data from a memory cell
CN105845168A (zh) 用于通过控制预充电持续时间降低存储器电路中的功耗的方法和装置
US7800959B2 (en) Memory having self-timed bit line boost circuit and method therefor
US8514611B2 (en) Memory with low voltage mode operation
US8958237B1 (en) Static random access memory timing tracking circuit
CN106328194A (zh) 用于改进sram写操作的升压控制
US8699288B2 (en) Pre-charge voltage generation and power saving modes
JP6308218B2 (ja) 半導体記憶装置
CN103943142B (zh) 一种静态随机存储器及其位线预充电自定时电路
US9449681B2 (en) Pre-charging a data line
US9653150B1 (en) Static random access memory (SRAM) bitcell and memory architecture without a write bitline
US8817562B2 (en) Devices and methods for controlling memory cell pre-charge operations
US20140313817A1 (en) Sram core cell design with write assist
CN103871461A (zh) 一种适用于静态随机存储器的写复制电路
CN101877243B (zh) 静态随机存取存储器
CN205645282U (zh) 一种低功耗的静态随机存储器
CN203799670U (zh) 一种适用于静态随机存储器的写复制电路
CN205656856U (zh) 一种超低写功耗的静态随机存储器
US20140119100A1 (en) Sram with improved write operation
US8619478B2 (en) System and method for generating a clock
JP6042999B2 (ja) 低電力スタティックランダムアクセスメモリ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant