KR100747734B1 - 저항성 메모리의 집적형 전하 센싱 구조 - Google Patents
저항성 메모리의 집적형 전하 센싱 구조 Download PDFInfo
- Publication number
- KR100747734B1 KR100747734B1 KR1020057022548A KR20057022548A KR100747734B1 KR 100747734 B1 KR100747734 B1 KR 100747734B1 KR 1020057022548 A KR1020057022548 A KR 1020057022548A KR 20057022548 A KR20057022548 A KR 20057022548A KR 100747734 B1 KR100747734 B1 KR 100747734B1
- Authority
- KR
- South Korea
- Prior art keywords
- capacitor
- state
- digit line
- comparator
- voltage
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/004—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0061—Timing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
- G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
- G11C7/1069—I/O lines read out arrangements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
- G11C2207/06—Sense amplifier related aspects
- G11C2207/066—Frequency reading type sense amplifier
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Read Only Memory (AREA)
- Measurement Of Resistance Or Impedance (AREA)
- Tests Of Electronic Circuits (AREA)
- Dram (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
Description
Claims (48)
- 제1 커패시터에 접속된 디지트 라인;상기 디지트 라인에 접속되어, 상기 디지트 라인의 전압이 미리 설정된 문턱전압 레벨을 초과하였는지 여부를 결정하는 비교기로서, 상기 제1 커패시터의 상기 전압이 상기 미리 설정된 문턱전압 레벨을 초과할 때의 제1 상태와, 상기 제1 커패시터의 상기 전압이 상기 미리 설정된 문턱전압 레벨보다 낮을 때의 제2 상태를 전환하는 출력을 갖는 비교기;상기 비교기의 상기 출력을 기반으로 하여 상기 디지트 라인과 교대로 연결되고 차단되는 제2 커패시터로서, 상기 비교기의 상기 출력이 상기 제1 상태일 때 상기 디지트 라인과 연결되고, 상기 비교기의 상기 출력이 제2 상태일 때 상기 디지트 라인과 차단되는 제2 커패시터; 및상기 비교기가 상기 제1 상태로 전환하는 회수를 계수하는 계수기를 포함하는 것을 특징으로 하는 저항성 메모리 소자의 집적형 전하 센싱 회로.
- 제1항에 있어서, 상기 계수기의 상기 계수를 미리 설정된 값과 비교하는 디지털 비교 회로를 더 포함하는 것을 특징으로 하는 저항성 메모리 소자의 집적형 전하 센싱 회로.
- 제1항에 있어서, 상기 미리 설정된 문턱전압 레벨은 대략 Vcc/2-Vos 이고, 여기서, 상기 Vcc는 공급전압이고, 상기 Vos는 상기 비교기의 기준전압 입력단의 옵셋(offset)전압인 것을 특징으로 하는 저항성 메모리 소자의 집적형 전하 센싱 회로.
- 제1항에 있어서, 상기 비교기의 상기 출력을 기반으로 하여 상기 디지트 라인을 상기 제2 커패시터와 교대로 연결하고 차단하는 제1 스위치를 더 포함하는 것을 특징으로 하는 저항성 메모리 소자의 집적형 전하 센싱 회로.
- 제1항에 있어서, 상기 제2 커패시터가 상기 디지트 라인과 차단될 때 상기 제2 커패시터를 방전시키는 제2 스위치를 더 포함하는 것을 특징으로 하는 저항성 메모리 소자의 집적형 전하 센싱 회로.
- 제1항에 있어서, 상기 비교기는 클럭형이고, 상기 클럭신호의 천이에 따라 비교를 실행하는 것을 특징으로 하는 저항성 메모리 소자의 집적형 전하 센싱 회로.
- 제1항에 있어서, 상기 제1 커패시터는 디스크리트(discrete) 커패시터인 것을 특징으로 하는 저항성 메모리 소자의 집적형 전하 센싱 회로.
- 제1항에 있어서, 상기 제1 커패시터는 상기 디지트 라인의 기생 커패시턴스인 것을 특징으로 하는 저항성 메모리 소자의 집적형 전하 센싱 회로.
- 제1항에 있어서, 상기 제1 커패시터는 디스크리트 커패시터이면서도 상기 디지트 라인의 기생 커패시턴스인 것을 특징으로 하는 저항성 메모리 소자의 집적형 전하 센싱 회로.
- 제1항에 있어서, 상기 비교기의 상기 출력은 제1 클럭신호 천이의 발생 때 기준전압 입력보다 더 높아지는 제1 입력에 따라 상기 제1 상태에 있고, 상기 비교기의 상기 출력은 상기 제1 클럭신호 천이의 발생 때 상기 기준전압 입력보다 낮아지는 상기 제1 입력에 따라 상기 제2 상태에 있는 것을 특징으로 하는 저항성 메모리 소자의 집적형 전하 센싱 회로.
- 제10항에 있어서, 상기 비교기의 상기 출력은 제2 클럭신호 천이에 따라 상기 제2 상태에 있는 것을 특징으로 하는 저항성 메모리 소자의 집적형 전하 센싱 회로.
- 제1항에 있어서, 공급전압이 상기 저항성 메모리 소자의 메모리 셀에 인가되고, 상기 공급전압은 상기 비교기의 기준전압 입력단에 더 인가되는 것을 특징으로 하는 저항성 메모리 소자의 집적형 전하 센싱 회로.
- 제1항에 있어서, 상기 메모리 소자는 억세스(access) 트랜지스터에 연결된 메모리 셀을 포함하는 것을 특징으로 하는 저항성 메모리 소자의 집적형 전하 센싱 회로.
- 동작 중에 저항성 메모리 셀을 통하여 누설되는 전류에 의해 충전되는 제1 커패시터를 포함하는 디지트 라인;상기 디지트 라인과 선택적으로 연결되는 제2 커패시터;상기 제1 커패시터의 전압을 측정하고, 상기 디지트 라인 커패시터의 상기 전압이 미리 설정된 문턱전압 레벨을 초과할 때의 제1 상태와, 상기 제1 커패시터의 상기 전압이 상기 미리 설정된 문턱전압 레벨보다 낮을 때의 제2 상태를 전환하는 제1 회로; 및상기 제1 회로가 미리 설정된 기간 내에 상기 제1 상태와 상기 제2 상태 중 어느 하나로 되는 회수를 계수하는 계수기를 포함하는 것을 특징으로 하는 저항성 메모리 소자의 집적형 전하 센싱 회로.
- 제14항에 있어서, 상기 메모리 셀의 논리 상태를 결정하기 위해 상기 계수기의 계수를 미리 설정된 값과 비교하는 디지털 비교 회로를 더 포함하는 것을 특징으로 하는 저항성 메모리 소자의 집적형 전하 센싱 회로.
- 제14항에 있어서, 상기 제1 회로는 상기 제1 커패시터의 전압을 상기 미리 설정된 문턱전압 레벨과 비교하는 비교기를 포함하는 것을 특징으로 하는 저항성 메모리 소자의 집적형 전하 센싱 회로.
- 제16항에 있어서, 상기 미리 설정된 문턱전압 레벨은 대략 Vcc/2-Vos 이고, 여기서, 상기 Vcc는 공급전압이고, 상기 Vos는 상기 비교기의 기준전압 입력단의 옵셋(offset)전압인 것을 특징으로 하는 저항성 메모리 소자의 집적형 전하 센싱 회로.
- 제16항에 있어서, 상기 비교기의 출력을 기반으로 하여 상기 제1 커패시터를 방전시키기 위한 상기 디지트 라인에 상기 제2 커패시터를 교대로 연결하고 차단하는 제1 스위치와, 상기 제2 커패시터가 상기 디지트 라인과 차단될 때 상기 제2 커패시터를 방전시키는 제2 스위치를 더 포함하는 것을 특징으로 하는 저항성 메모리 소자의 집적형 전하 센싱 회로.
- 제16항에 있어서, 상기 비교기는 클럭형이고, 클럭신호가 제1 상태로 천이함에 따라 비교를 실행하는 것을 특징으로 하는 저항성 메모리 소자의 집적형 전하 센싱 회로.
- 제14항에 있어서, 상기 제1 커패시터는 디스크리트(discrete) 커패시터인 것을 특징으로 하는 저항성 메모리 소자의 집적형 전하 센싱 회로.
- 제14항에 있어서, 상기 제1 커패시터는 상기 디지트 라인의 기생 커패시턴스인 것을 특징으로 하는 저항성 메모리 소자의 집적형 전하 센싱 회로.
- 제14항에 있어서, 상기 제1 커패시터는 디스크리트 커패시터이면서도 상기 디지트 라인의 기생 커패시턴스인 것을 특징으로 하는 저항성 메모리 소자의 집적형 전하 센싱 회로.
- 제19항에 있어서, 상기 비교기의 상기 출력은 상기 클럭신호가 상기 제1 상태로 천이할 때 기준전압 입력보다 더 높아지는 제1 입력에 따라 하이상태이고, 상기 비교기의 상기 출력은 상기 클럭신호가 상기 제1 상태로 천이할 때 상기 기준전압 입력보다 더 낮아지는 제1 입력에 따라 로우상태인 것을 특징으로 하는 저항성 메모리 소자의 집적형 전하 센싱 회로.
- 제23항에 있어서, 상기 비교기의 상기 출력은 상기 클럭신호가 제2 상태로 천이할 때 로우상태가 되는 것을 특징으로 하는 저항성 메모리 소자의 집적형 전하 센싱 회로.
- 제14항에 있어서, 공급전압이 상기 저항성 메모리 소자의 메모리 셀에 인가 되고, 상기 공급전압은 상기 비교기의 기준전압 입력단에 더 인가되는 것을 특징으로 하는 저항성 메모리 소자의 집적형 전하 센싱 회로.
- 제14항에 있어서, 상기 저항성 메모리 셀은 억세스(access) 트랜지스터에 의해 워드(word) 라인과 컬럼(column) 라인에 접속되는 것을 특징으로 하는 저항성 메모리 소자의 집적형 전하 센싱 회로.
- 저항성 메모리 셀의 저항 결정 방법에 있어서,a) 상기 저항성 메모리 셀을 통하여 전도되는 전류로 제1 커패시터를 충전하는 단계;b) 상기 제1 커패시터의 전압을 미리 설정된 문턱전압 레벨과 비교하는 단계;c) 상기 제1 커패시터의 전압이 상기 미리 설정된 문턱전압 레벨을 초과하면 상기 제1 커패시터를 방전하는 단계;d) 상기 제1 커패시터의 상기 방전 단계를 중단하는 단계;e) 미리 설정된 기간 동안 a)단계 내지 d)단계를 반복하는 단계; 및f) 상기 저항성 메모리 셀의 저항을 결정하기 위해, 상기 제1 커패시터의 전압이 상기 a)단계 내지 c)단계의 반복 동안에 상기 문턱전압 레벨을 초과하는 회수를 계수하는 단계를 포함하되,상기 방전하는 단계는 상기 제1 커패시터에 제2 커패시터를 연결하는 단계를 포함하는 것을 특징으로 하는 저항성 메모리 셀의 저항 결정 방법.
- 제27항에 있어서, 상기 미리 설정된 문턱전압은 대략 Vcc/2-Vos 이고, 여기서, 상기 Vcc는 공급전압이고, 상기 Vos는 비교기의 기준전압 입력단의 옵셋(offset)전압인 것을 특징으로 하는 저항성 메모리 셀의 저항 결정 방법.
- 제27항에 있어서, 상기 방전 단계는, 스위치를 폐쇄(closing)함으로써 달성되는 것을 특징으로 하는 저항성 메모리 셀의 저항 결정 방법.
- 삭제
- 제29항에 있어서, 상기 제1 커패시터가 충전되는 시간 동안에 상기 제2 커패시터를 방전하는 단계를 더 포함하는 것을 특징으로 하는 저항성 메모리 셀의 저항 결정 방법.
- 제27항에 있어서, 상기 비교는, 클럭신호가 미리 설정된 상태로 천이함에 따라 실행되는 것을 특징으로 하는 저항성 메모리 셀의 저항 결정 방법.
- 제27항에 있어서, 상기 제1 커패시터는 디스크리트(discrete) 커패시터인 것을 특징으로 하는 저항성 메모리 셀의 저항 결정 방법.
- 제27항에 있어서, 상기 제1 커패시터는 디지트 라인의 기생 커패시턴스인 것을 특징으로 하는 저항성 메모리 셀의 저항 결정 방법.
- 제27항에 있어서, 상기 제1 커패시터는 디스크리트 커패시터이면서도 상기 디지트 라인의 기생 커패시턴스인 것을 특징으로 하는 저항성 메모리 셀의 저항 결정 방법.
- 제27항에 있어서, 상기 비교의 결과는 상기 제1 커패시터 전압이 상기 문턱 전압 레벨보다 높을 때의 일측 논리 상태이고, 상기 비교의 결과는 상기 제1 커패시터 전압이 상기 문턱전압 레벨보다 낮을 때의 타측 논리 상태인 것을 특징으로 하는 저항성 메모리 셀의 저항 결정 방법.
- 제36항에 있어서, 상기 비교는 클럭신호가 미리 설정된 상태로 천이함에 따라 실행되는 것을 특징으로 하는 저항성 메모리 셀의 저항 결정 방법.
- 프로세서; 및메모리 셀과 상기 메모리 셀을 위한 집적형 전하 센싱 회로를 포함하고, 버스를 통하여 상기 프로세서에 접속된 저항성 메모리 소자를 포함하며,상기 집적형 전하 센싱 회로는,리드(read) 동작 동안 상기 저항성 메모리 셀을 통하여 흐르는 전류에 의해 충전되는 제1 커패시터를 포함하는 디지트 라인;상기 디지트 라인과 선택적으로 연결되는 제2 커패시터;상기 제1 커패시터의 전압을 측정하고, 상기 제1 커패시터의 상기 전압이 미리 설정된 문턱전압 레벨을 초과할 때의 제1 상태와, 상기 제1 커패시터의 상기 전압이 상기 미리 설정된 문턱전압 레벨보다 낮을 때의 제2 상태를 전환하는 회로; 및상기 회로가 미리 설정된 기간 내에 상기 제1 상태와 상기 제2 상태 중 어느 하나로 되는 회수를 계수하는 계수기를 포함하는 것을 특징으로 하는 컴퓨터 시스템.
- 집적형 전하 센싱 회로를 포함하는 저항성 메모리 소자에 있어서,상기 집적형 전하 센싱 회로는,리드(read) 동작 동안 저항성 메모리 셀을 통하여 흐르는 전류에 의해 충전되는 제1 커패시터를 포함하는 디지트 라인;상기 디지트 라인과 선택적으로 연결되는 제2 커패시터;상기 제1 커패시터의 전압을 측정하고, 상기 제1 커패시터의 상기 전압이 미리 설정된 문턱전압 레벨을 초과할 때의 제1 상태와, 상기 제1 커패시터의 상기 전압이 상기 미리 설정된 문턱전압 레벨보다 낮을 때의 제2 상태를 전환하는 회로; 및상기 회로가 미리 설정된 기간 내에 상기 제1 상태와 상기 제2 상태 중 어느 하나로 되는 회수를 계수하는 계수기를 포함하는 것을 특징으로 하는 저항성 메모리 소자.
- 저항성 메모리 셀의 저항 결정 방법에 있어서,상기 저항성 메모리 셀을 통하여 전도되는 전류로 디지트 라인에 접속된 제1 커패시터를 충전하는 단계;상기 디지트 라인의 전압을 미리 설정된 문턱전압 레벨과 비교하는 단계;상기 디지트 라인의 상기 전압이 상기 미리 설정된 문턱전압 레벨 이상이면 상기 제1 커패시터로부터 제2 커패시터에 전하를 전송하는 단계;상기 디지트 라인의 전압이 상기 미리 설정된 문턱전압 레벨 이하로 낮아질 때 상기 제1 커패시터로부터 상기 전하를 전송하는 단계를 중단하는 단계;미리 설정된 기간 동안 상기 충전단계, 비교단계, 전송단계 및 중단 단계를 반복하는 단계; 및상기 미리 설정된 기간 동안에 상기 디지트 라인의 상기 전압이 상기 미리 설정된 문턱전압 레벨을 초과하는 회수를 계수하는 단계를 포함하는 것을 특징으로 하는 저항성 메모리 셀의 저항 결정 방법.
- 제40항에 있어서, 상기 미리 설정된 문턱전압은 대략 Vcc/2-Vos 이고, 여기서, 상기 Vcc는 공급전압이고, 상기 Vos는 비교기의 기준전압 입력단의 옵셋(offset)전압인 것을 특징으로 하는 저항성 메모리 셀의 저항 결정 방법.
- 제40항에 있어서, 상기 전하 전송 단계는 상기 디지트 라인에 연결된 제2 커패시터에 전하를 전송하는 단계를 포함하는 저항성 메모리 셀의 저항 결정 방법.
- 제40항에 있어서, 상기 제1 커패시터로부터의 전하 전송이 중단될 때 상기 제2 커패시터를 방전하는 단계를 더 포함하는 것을 특징으로 하는 저항성 메모리 셀의 저항 결정 방법.
- 저항성 메모리 셀을 리딩(reading)하는 리드(read) 회로에 있어서,상기 회로는,리드(read) 동작 동안에 상기 메모리 셀을 통하여 디지트 라인으로 전류를 흐르게 하는 억세스(access) 트랜지스터;상기 디지트 라인에 접속되어, 상기 전류에 따라 상기 디지트 라인의 전압을 충전하는 제1 커패시터;상기 디지트 라인에 접속된 제1 입력단과, 기준전압을 입력하는 제2 입력단을 갖는 클럭형 비교기로서, 제1 클럭신호의 제1 상태에 따라 상기 제1, 2 입력단의 전압 레벨을 비교하여, 상기 디지트 라인의 전압이 상기 기준전압보다 높으면 제1 출력 상태를, 상기 기준전압이 상기 디지트 라인의 전압보다 낮으면 제2 출력 상태를 제공하는 클럭형 비교기;제2 커패시터; 및상기 디지트 라인의 전압을 감소시키기 위해 상기 비교기의 상기 제1 상태에 따라 상기 제2 커패시터를 상기 디지트 라인에 접속하고, 상기 비교기의 상기 제2 상태에 따라 상기 제2 커패시터를 상기 디지트 라인과 차단하는 제1 스위치 엘리먼트(element)를 포함하는 것을 특징으로 하는 저항성 메모리 셀을 리딩하는 리드 회로.
- 제44항에 있어서, 상기 비교기 회로가 미리 설정된 기간 동안에 상기 제1 상태와 제2 상태 중 어느 하나로 되는 회수를 계수하는 계수기를 더 포함하는 것을 특징으로 하는 저항성 메모리 셀을 리딩하는 리드 회로.
- 제44항에 있어서, 상기 비교기는 상기 제1 클럭신호의 제2 상태에 따라 상기 제2 출력 상태로 천이하는 것을 특징으로 하는 저항성 메모리 셀을 리딩하는 리드 회로.
- 제44항에 있어서, 상기 제2 커패시터가 상기 디지트 라인과 차단될 때 상기 제2 커패시터를 방전시키는 제2 스위치 엘리먼트를 더 포함하며, 상기 제2 스위치 엘리먼트는 상기 비교기의 출력 상태에 의해 제어되는 것을 특징으로 하는 저항성 메모리 셀을 리딩하는 리드 회로.
- 제44항에 있어서, 상기 제2 커패시터가 상기 디지트 라인과 차단될 때 상기 제2 커패시터를 방전시키는 제2 스위치 엘리먼트를 더 포함하며, 상기 제2 스위치 엘리먼트는 제2 클럭신호의 제1 상태에 의해 제어되고, 상기 제2 클럭신호는 상기 제1 클럭신호의 제2 상태의 도중에 제1 상태를 갖는 것을 특징으로 하는 저항성 메모리 셀을 리딩하는 리드 회로.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/445,940 US6870784B2 (en) | 2003-05-28 | 2003-05-28 | Integrated charge sensing scheme for resistive memories |
US10/445,940 | 2003-05-28 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20060009370A KR20060009370A (ko) | 2006-01-31 |
KR100747734B1 true KR100747734B1 (ko) | 2007-08-09 |
Family
ID=33450956
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020057022548A KR100747734B1 (ko) | 2003-05-28 | 2004-05-21 | 저항성 메모리의 집적형 전하 센싱 구조 |
Country Status (9)
Country | Link |
---|---|
US (3) | US6870784B2 (ko) |
EP (1) | EP1629503B1 (ko) |
JP (1) | JP2007504600A (ko) |
KR (1) | KR100747734B1 (ko) |
CN (1) | CN1830036B (ko) |
AT (1) | ATE371249T1 (ko) |
DE (1) | DE602004008456T2 (ko) |
TW (1) | TWI236677B (ko) |
WO (1) | WO2004107349A1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020086269A1 (en) * | 2018-10-24 | 2020-04-30 | Micron Technology, Inc. | Event counters for memory operations |
Families Citing this family (35)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2846776A1 (fr) * | 2002-10-30 | 2004-05-07 | St Microelectronics Sa | Cellule memoire a trois etats |
US6985375B2 (en) * | 2003-06-11 | 2006-01-10 | Micron Technology, Inc. | Adjusting the frequency of an oscillator for use in a resistive sense amp |
US7042783B2 (en) * | 2003-06-18 | 2006-05-09 | Hewlett-Packard Development Company, L.P. | Magnetic memory |
US7428163B2 (en) * | 2006-07-21 | 2008-09-23 | Infineon Technologies Ag | Method and memory circuit for operating a resistive memory cell |
EP1881503A1 (de) * | 2006-07-21 | 2008-01-23 | Qimonda AG | Verfahren und Speicherschaltung zum Betreiben einer Widerstandsspeicherzelle |
US7397689B2 (en) * | 2006-08-09 | 2008-07-08 | Micron Technology, Inc. | Resistive memory device |
US7869253B2 (en) * | 2006-08-21 | 2011-01-11 | Qimonda Ag | Method of determining a memory state of a resistive memory cell and device measuring the memory state of a resistive memory cell |
US7818638B2 (en) * | 2007-06-15 | 2010-10-19 | Micron Technology, Inc. | Systems and devices including memory with built-in self test and methods of making and using the same |
US7969783B2 (en) * | 2007-06-15 | 2011-06-28 | Micron Technology, Inc. | Memory with correlated resistance |
US7830729B2 (en) * | 2007-06-15 | 2010-11-09 | Micron Technology, Inc. | Digital filters with memory |
US8117520B2 (en) | 2007-06-15 | 2012-02-14 | Micron Technology, Inc. | Error detection for multi-bit memory |
US7733262B2 (en) * | 2007-06-15 | 2010-06-08 | Micron Technology, Inc. | Quantizing circuits with variable reference signals |
US8068367B2 (en) | 2007-06-15 | 2011-11-29 | Micron Technology, Inc. | Reference current sources |
US7538702B2 (en) * | 2007-06-15 | 2009-05-26 | Micron Technology, Inc. | Quantizing circuits with variable parameters |
US7817073B2 (en) * | 2007-06-15 | 2010-10-19 | Micron Technology, Inc. | Integrators for delta-sigma modulators |
US7667632B2 (en) * | 2007-06-15 | 2010-02-23 | Micron Technology, Inc. | Quantizing circuits for semiconductor devices |
US9135962B2 (en) | 2007-06-15 | 2015-09-15 | Micron Technology, Inc. | Comparators for delta-sigma modulators |
US7768868B2 (en) * | 2007-06-15 | 2010-08-03 | Micron Technology, Inc. | Digital filters for semiconductor devices |
US7839703B2 (en) | 2007-06-15 | 2010-11-23 | Micron Technology, Inc. | Subtraction circuits and digital-to-analog converters for semiconductor devices |
US7864609B2 (en) * | 2008-06-30 | 2011-01-04 | Micron Technology, Inc. | Methods for determining resistance of phase change memory elements |
CN101441890B (zh) * | 2008-12-18 | 2011-11-30 | 中国科学院微电子研究所 | 电阻转变型存储器及其驱动装置和方法 |
US8264895B2 (en) * | 2009-11-30 | 2012-09-11 | Qualcomm Incorporated | Resistance based memory circuit with digital sensing |
KR101564706B1 (ko) * | 2011-07-22 | 2015-10-30 | 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. | 어레이에서의 저항성 스위칭 소자를 판독하기 위한 회로 및 그 방법 |
US8953362B2 (en) * | 2012-05-11 | 2015-02-10 | Adesto Technologies Corporation | Resistive devices and methods of operation thereof |
JP5924173B2 (ja) * | 2012-07-20 | 2016-05-25 | 富士通株式会社 | 電源選択回路を有する半導体装置、及び電源選択方法 |
WO2014043137A1 (en) * | 2012-09-11 | 2014-03-20 | Adesto Technologies Corporation | Resistive devices and methods of operation thereof |
US9047945B2 (en) * | 2012-10-15 | 2015-06-02 | Marvell World Trade Ltd. | Systems and methods for reading resistive random access memory (RRAM) cells |
KR102231945B1 (ko) | 2014-08-22 | 2021-03-25 | 삼성전자주식회사 | 커플링 노이즈가 감소된 비휘발성 메모리 장치 및 그 구동 방법 |
US9281041B1 (en) * | 2014-12-16 | 2016-03-08 | Honeywell International Inc. | Delay-based read system for a magnetoresistive random access memory (MRAM) bit |
CN104993534B (zh) * | 2015-07-02 | 2017-11-10 | Tcl移动通信科技(宁波)有限公司 | 一种移动终端及其充电控制方法 |
US9530513B1 (en) | 2015-11-25 | 2016-12-27 | Intel Corporation | Methods and apparatus to read memory cells based on clock pulse counts |
US9508399B1 (en) * | 2016-05-03 | 2016-11-29 | HGST Netherlands B.V. | Residual capacitance performance booster |
CN107806931A (zh) * | 2017-09-30 | 2018-03-16 | 东南大学 | 门控互补型光子计数系统 |
CN109785889B (zh) * | 2018-12-29 | 2021-08-17 | 长江存储科技有限责任公司 | 一种自适应的充放电电路、方法以及设备 |
CN113077836B (zh) * | 2021-04-28 | 2022-05-31 | 长江存储科技有限责任公司 | 三维非易失性存储器及字线漏电的检测方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1379856A (en) | 1972-02-22 | 1975-01-08 | Akad Wissenschaften Ddr | Circuit arrangement for linear voltage-frequency or current-frequency conversion |
EP1152429A2 (en) | 2000-05-03 | 2001-11-07 | Hewlett-Packard Company | Data storage device |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5953276A (en) * | 1997-12-18 | 1999-09-14 | Micron Technology, Inc. | Fully-differential amplifier |
JP3348432B2 (ja) * | 1999-09-14 | 2002-11-20 | 日本電気株式会社 | 半導体装置および半導体記憶装置 |
US6584589B1 (en) * | 2000-02-04 | 2003-06-24 | Hewlett-Packard Development Company, L.P. | Self-testing of magneto-resistive memory arrays |
JP3985432B2 (ja) | 2000-06-19 | 2007-10-03 | 日本電気株式会社 | 磁気ランダムアクセスメモリ |
DE10204652B4 (de) | 2002-02-05 | 2004-07-22 | Infineon Technologies Ag | Schaltkreis-Anordnung, elektrochemischer Sensor, Sensor-Anordnung und Verfahren zum Verarbeiten eines über eine Sensor-Elektrode bereitgestellten Stromsignals |
US6791885B2 (en) * | 2002-02-19 | 2004-09-14 | Micron Technology, Inc. | Programmable conductor random access memory and method for sensing same |
US6674679B1 (en) * | 2002-10-01 | 2004-01-06 | Hewlett-Packard Development Company, L.P. | Adjustable current mode differential amplifier for multiple bias point sensing of MRAM having equi-potential isolation |
-
2003
- 2003-05-28 US US10/445,940 patent/US6870784B2/en not_active Expired - Lifetime
-
2004
- 2004-05-21 KR KR1020057022548A patent/KR100747734B1/ko active IP Right Grant
- 2004-05-21 AT AT04752858T patent/ATE371249T1/de not_active IP Right Cessation
- 2004-05-21 DE DE602004008456T patent/DE602004008456T2/de not_active Expired - Lifetime
- 2004-05-21 JP JP2006533265A patent/JP2007504600A/ja active Pending
- 2004-05-21 EP EP04752858A patent/EP1629503B1/en not_active Expired - Lifetime
- 2004-05-21 WO PCT/US2004/015919 patent/WO2004107349A1/en active IP Right Grant
- 2004-05-21 CN CN2004800221051A patent/CN1830036B/zh not_active Expired - Lifetime
- 2004-05-28 TW TW093115401A patent/TWI236677B/zh active
- 2004-08-16 US US10/918,382 patent/US6901020B2/en not_active Expired - Lifetime
-
2005
- 2005-04-15 US US11/106,716 patent/US7151698B2/en not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1379856A (en) | 1972-02-22 | 1975-01-08 | Akad Wissenschaften Ddr | Circuit arrangement for linear voltage-frequency or current-frequency conversion |
EP1152429A2 (en) | 2000-05-03 | 2001-11-07 | Hewlett-Packard Company | Data storage device |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020086269A1 (en) * | 2018-10-24 | 2020-04-30 | Micron Technology, Inc. | Event counters for memory operations |
US10714185B2 (en) | 2018-10-24 | 2020-07-14 | Micron Technology, Inc. | Event counters for memory operations |
US10950308B2 (en) | 2018-10-24 | 2021-03-16 | Micron Technology, Inc. | Event counters for memory operations |
US11335408B2 (en) | 2018-10-24 | 2022-05-17 | Micron Technology, Inc. | Event counters for memory operations |
Also Published As
Publication number | Publication date |
---|---|
US20050018512A1 (en) | 2005-01-27 |
US6870784B2 (en) | 2005-03-22 |
DE602004008456T2 (de) | 2008-05-15 |
US20040240294A1 (en) | 2004-12-02 |
CN1830036B (zh) | 2010-10-06 |
EP1629503B1 (en) | 2007-08-22 |
KR20060009370A (ko) | 2006-01-31 |
US20060062062A1 (en) | 2006-03-23 |
US6901020B2 (en) | 2005-05-31 |
TW200502956A (en) | 2005-01-16 |
JP2007504600A (ja) | 2007-03-01 |
TWI236677B (en) | 2005-07-21 |
ATE371249T1 (de) | 2007-09-15 |
WO2004107349A1 (en) | 2004-12-09 |
US7151698B2 (en) | 2006-12-19 |
EP1629503A1 (en) | 2006-03-01 |
DE602004008456D1 (de) | 2007-10-04 |
CN1830036A (zh) | 2006-09-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100747734B1 (ko) | 저항성 메모리의 집적형 전하 센싱 구조 | |
US11379366B2 (en) | Memory devices having selectively-activated termination devices | |
KR101031028B1 (ko) | 저항성 메모리 센싱 시 전력소비를 감소시키는 방법 | |
US7151689B2 (en) | Adjusting the frequency of an oscillator for use in a resistive sense amp | |
US7016245B2 (en) | Tracking circuit enabling quick/accurate retrieval of data stored in a memory array | |
KR100815368B1 (ko) | 저항성 메모리를 위한 ac 센싱 | |
JP2007502513A (ja) | 可変抵抗メモリのセンシングのためのスキュード・センス増幅器 | |
JPH0642313B2 (ja) | 半導体メモリ | |
US9378808B2 (en) | Pulse width modulation device | |
US7012846B2 (en) | Sense amplifier for a memory array | |
CN118155699A (zh) | 存储器装置及其控制方法、存储器系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
G170 | Re-publication after modification of scope of protection [patent] | ||
FPAY | Annual fee payment |
Payment date: 20120629 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20130719 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20140721 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20150626 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20160630 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20170704 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20180717 Year of fee payment: 12 |