CN104103320A - 存储器件以及存储器件和存储系统的操作方法 - Google Patents

存储器件以及存储器件和存储系统的操作方法 Download PDF

Info

Publication number
CN104103320A
CN104103320A CN201310446955.5A CN201310446955A CN104103320A CN 104103320 A CN104103320 A CN 104103320A CN 201310446955 A CN201310446955 A CN 201310446955A CN 104103320 A CN104103320 A CN 104103320A
Authority
CN
China
Prior art keywords
command
address
memory device
memory
storage element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310446955.5A
Other languages
English (en)
Other versions
CN104103320B (zh
Inventor
尹贤洙
权奇昌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN104103320A publication Critical patent/CN104103320A/zh
Application granted granted Critical
Publication of CN104103320B publication Critical patent/CN104103320B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G11C29/789—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using non-volatile cells or latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2229/00—Indexing scheme relating to checking stores for correct operation, subsequent repair or testing stores during standby or offline operation
    • G11C2229/70—Indexing scheme relating to G11C29/70, for implementation aspects of redundancy repair
    • G11C2229/72—Location of redundancy information
    • G11C2229/726—Redundancy information loaded from the outside into the memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2229/00—Indexing scheme relating to checking stores for correct operation, subsequent repair or testing stores during standby or offline operation
    • G11C2229/70—Indexing scheme relating to G11C29/70, for implementation aspects of redundancy repair
    • G11C2229/74—Time at which the repair is done
    • G11C2229/743—After packaging
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2229/00—Indexing scheme relating to checking stores for correct operation, subsequent repair or testing stores during standby or offline operation
    • G11C2229/70—Indexing scheme relating to G11C29/70, for implementation aspects of redundancy repair
    • G11C2229/76—Storage technology used for the repair
    • G11C2229/763—E-fuses, e.g. electric fuses or antifuses, floating gate transistors

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

一种存储器件的操作方法包括以下步骤：进入修复模式；接收激活命令和故障地址，并且暂时储存接收的命令和地址；接收写入命令，并且判定是否执行编程操作；当判定出要执行编程操作时，将暂时储存的故障地址编程到可编程储存单元中；以及在暂时储存的故障地址的编程完成之前接收预充电命令。

Description

存储器件以及存储器件和存储系统的操作方法
相关申请的交叉引用
本申请要求2013年4月4日提交的申请号为10-2013-0036707的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
本发明的示例性实施例涉及一种半导体器件设计技术，更具体而言，涉及一种与用于存储器件的修复操作相关的技术。
背景技术
图1是用于解释在传统的存储器件（例如，DRAM）中的修复操作的框图。
图1说明与在存储器件内部的一个存储体相对应的配置。参见图1，存储器件包括存储器单元阵列110、行电路120、以及列电路130。存储器单元阵列110包括多个存储器单元。行电路120被配置成当行激活信号RACT被激活时将通过行地址R_ADD选中的行（或字线）使能，所述行激活命令RACT响应于激活命令而被激活以使能存储器单元阵列110中的字线、并且响应于预充电命令而被去激活以禁止字线。列电路130被配置成当内部读取命令RD或者内部写入命令WR被激活时存取（例如，读取或写入）通过列地址C-ADD选中的列（或者位线）的数据。
行熔丝电路140被配置成将与存储器单元阵列110内的有缺陷的存储器单元相对应的行地址作为修复行地址REPAIR_R_ADD储存。行比较器150被配置成将储存在行熔丝电路140中的修复行地址REPAIR_R_ADD与从存储器件外部输入的行地址R_ADD进行比较。当修复行地址REPAIR_R_ADD与行地址R_ADD一致时，行比较器150控制行电路120以使能冗余字线而不是由行地址R_ADD表示的字线。即，与储存在行熔丝电路140中的修复行地址REPAIR_R_ADD相对应的行用存储器单元阵列110内的冗余行来替换。
这里，DQs表示数据或数据焊盘。
照惯例，激光熔丝主要用作熔丝电路140。激光熔丝根据熔丝是否被切断来储存逻辑高或逻辑低数据。激光熔丝可以在晶圆状态下被编程，并且不可以在晶圆被安装在封装体中之后被编程。此外，因为线节距（pitch）的限制，激光熔丝不可以用小的电路面积来设计。
为了克服这种问题，如在US专利号为6904751、6777757、6667902、7173851以及7269047的专利中公开的包括电熔丝（E-熔丝）阵列电路、NAND快闪存储器、NOR快闪存储器、磁性随机存取存储器（MRAM）、自旋转移力矩磁性随机存取存储器（STT-MRAM）、阻变随机存取存储器（ReRAM）、或者相变随机存取存储器（PCRAM）的可编程储存单元被设置在存储器件内，并且修复信息（例如，故障地址）被储存在可编程的储存单元中。
图2是说明包括一种用于储存修复信息的可编程储存单元的存储器件的框图。
参见图2，存储器件包括：多个存储体BK0至BK3、多个寄存器210_0至210_3、以及可编程储存单元201，所述多个寄存器210_0至210_3针对各个存储体BK0至BK3而被提供以储存修复信息。
可编程储存单元201替代图1中所示的熔丝电路140。可编程储存单元201储存与存储体BK0至BK3相对应的修复信息，例如故障地址。可编程储存单元201可以包括：E-熔丝阵列电路、NAND快闪存储器、NOR快闪存储器、MRAM、STT-MRAM、ReRAM、以及PCRAM中的任意一种。
针对各个存储体BK0至BK3提供的寄存器210_0至210_3被配置成储存相应存储体的修复信息。即，寄存器210_0储存存储体BK0的修复信息，而寄存器210_2储存存储体BK2的修复信息。寄存器210_0至210_3中的每个可以包括锁存器电路，并且可以仅在供电的同时储存修复信息。要储存在寄存器210_0至210_3中的修复信息可以从可编程储存单元201中接收。
储存在可编程储存单元201中的修复信息不被直接利用、而是被传送和储存在寄存器210_0至210_3中然后再被利用。由于可编程储存单元201以阵列形式来配置，所以需要预定的时间来调用储存在可编程储存单元201中的数据。因而，储存在可编程储存单元201中的数据不可以被直接利用来执行修复操作，使得执行启动操作以将储存在可编程储存单元201中的修复信息发送并储存在寄存器210_0至210_3。在启动操作之后，储存在寄存器210_0至210_3中的数据用来执行修复操作。
当用激光熔丝配置的熔丝电路用可编程储存单元201和寄存器210_0至210_3来替代时，修复在晶圆状态之后（例如在封装状态下）发现的另外的缺陷是可能的。
发明内容
各种实施例涉及一种即使存储器件被封装之后也可以修复缺陷的有效技术。
在一个实施例中，一种存储器件的操作方法包括以下步骤：进入修复模式；接收激活命令和故障地址，并且暂时储存接收的命令和地址；判定是否执行编程操作；当判定出要执行编程操作时，将暂时储存的故障地址编程到可编程储存单元中；以及在暂时储存的故障地址的编程完成之前接收预充电命令。
在一个实施例中，一种存储器件包括：命令输入单元，所述命令输入单元适用于接收多个命令；地址输入单元，所述地址输入单元适用于接收多个地址位；数据输入单元，所述数据输入单元适用于接收多个数据；命令译码器，所述命令译码器适用于将多个命令译码、并且产生内部激活命令、内部模式设定命令、内部写入命令、内部预充电命令、内部刷新命令、以及内部读取命令；模式译码器，所述模式译码器适用于通过利用内部模式设定命令和地址位作为模式设定码来产生修复模式信号；暂时储存单元，所述暂时储存单元适用于当内部激活命令和修复模式信号被激活时将地址位作为故障地址暂时储存；控制单元，所述控制单元适用于响应于内部写入命令和修复模式信号的激活而判定是否执行编程操作；以及可编程储存单元，所述可编程储存单元适用于当控制单元判定出执行编程操作时用暂时储存的故障地址来编程。
在一个实施例中，一种存储系统的操作方法包括以下步骤：根据存储器控制器的控制，存储器件进入修复模式；存储器控制器将故障地址和激活命令施加到存储器件；存储器件暂时储存故障地址；存储器控制器将写入命令施加到存储器件；响应于写入命令的施加，存储器件判定是否执行编程操作；当判定出要执行编程操作时，存储器件将暂时储存的故障地址编程到存储器件内部的可编程储存单元中；以及在暂时储存的故障地址的编程完成之前，存储器控制器将预充电命令施加到存储器件。
附图说明
图1是用于解释在传统的存储器件中的修复操作的框图。
图2是说明包括用于储存修复信息的可编程储存单元的存储器件的框图。
图3是用于解释根据本发明的比较性实例的存储器件的后封装修复工艺的时序图。
图4是用于解释根据本发明的一个实施例的存储器件的后封装修复工艺的时序图。
图5是用于解释根据本发明的另一个实施例的存储器件的后封装修复工艺的时序图。
图6是根据本发明的实施例的存储器件的框图。
图7是根据本发明的另一个实施例的存储系统的框图。
图8是说明图7中所示的存储系统的后封装修复工艺的流程图。
具体实施方式
下面将参照附图更详细地描述各种实施例。然而，本发明可以用不同的方式实施，而不应解释为局限于本文所列的实施例。确切地说，提供这些实施例使得本公开充分与完整，并向本领域技术人员充分传达本发明的范围。在本公开中，相同的附图标记在本发明的各种附图与实施例中表示相似的部分。
在本公开中，附图标记直接对应于本发明的各种附图和实施例中的相同编号的部分。也应当注意的是，在本说明书中，“连接/耦接”不仅表示一个部件与另一个部件直接耦接、还表示经由中间部件与另一个部件间接耦接。另外，只要不在句子中特意提及，单数形式可以包括复数形式。
图3是用于解释根据本发明的比较性实例的存储器件的后封装修复工艺的时序图。后封装修复工艺表示在存储器件被封装之后执行的修复工艺。
参见图3，在时间点301处将用于进入修复模式的模式设定命令MRS和模式设定码（例如地址位的某些组合）输入到存储器件。由于地址位的组合与修复模式进入相对应，所以地址位的组合由“ENT”来表示。例如，随着施加模式设定命令MRS，模式寄存器MR6可以被选中，并且第八地址位可以被输入为‘1’。然后，存储器件进入修复模式。在图3中，“tMOD”表示从输入模式设定命令MRS的时刻到可以输入非模式设定命令的时刻的时间时段、并且可以被看做根据在时间点301处输入的地址位的组合和模式设定命令MRS直到存储器件进入修复模式所需的时间。供作参考，在存储器件进入修复模式之前，存储器件可以保持其中所有存储体被预充电的状态。
在存储器件完全进入修复模式之后，例如，在时间tMOD之后，在时间点303处将激活命令ACT和故障地址RA输入到存储器件。然后，存储器件暂时储存故障地址RA。故障地址RA意为表示存储器件内部有缺陷的单元的位置的地址。
从施加激活命令ACT的时间点起经过RAS至CAS延迟时间（tRCD）之后，在时间点305处将写入命令WR和有效地址VALID输入存储器件。此时，存储器件不关注随写入命令WR输入的有效地址VALID的值。换言之，存储器件不关注有效地址VALID。从施加写入命令WR的时间点305起经过与写入延迟WL相对应的时间之后，在时间点307处存储器件检查数据焊盘DQs的逻辑状态是否为‘0’。写入延迟WL等于CWL（CAS写入延迟)、AL（附加延迟）、以及PL（奇偶校验延迟）之和。当数据焊盘DQs的逻辑状态为‘0’时，意味着该存储器件是目标，并且当数据焊盘DQs的逻辑状态为‘1’时，意味着该存储器件不是目标。目标表示系统内部的存储器件之中要执行修复操作的存储器件。
当在时间点307处检查出存储器件是目标时，存储器件将随激活命令ACT输入并且暂时储存的故障地址RA编程到可编程储存单元中。此时，可编程储存单元指要储存用于修复的故障地址的可编程储存单元，如同图2中所示可编程储存单元201。
将故障地址RA编程到可编程储存单元器件中之后，即，经过编程操作时间tPGM之后，在时间点309处输入预充电命令PRE以释放存储器件的激活状态。然后，在时间点311处将用于修复模式退出的模式设定命令MRS和模式设定码（例如，地址位的某些组合）输入到存储器件。由于地址位的组合与修复模式退出相对应，所以地址位的组合由“EXIT”来表示。例如，随着施加模式设定命令MRS，模式寄存器MR6可以被选中，并且第八地址位可以被输入为‘0’。因而，存储器件的修复模式结束，并且正常操作开始。
图3的后封装修复工艺可以简单地概括如下：（1）存储器件进入修复模式，（2）施加激活命令ACT和故障地址RA，（3）施加写入命令WR，（4）从施加写入命令WR起经过WL之后，存储器件检查数据焊盘DQs，并且判定存储器件是否为目标，（5）当存储器件是目标时，存储器件将随激活命令ACT施加的故障地址RA编程到可编程储存单元中，（6）编程操作完成之后施加预充电命令PRE，以及（7）存储器件从修复模式中退出。在这种情况下，用于将故障地址编程到可编程储存单元中所需的编程操作时间tPGM非常长。由于可编程储存单元的编程操作在存储器件激活之后在预充电操作之前被执行，所以存储器件在编程操作时间tPGM期间不可以被刷新。这是因为刷新操作仅在预充电状态下可以执行。因此，后封装修复工艺之前储存在存储器件中的数据可能会丢失，因为不执行刷新操作。
图4是用于解释根据本发明的一个实施例的存储器件的后封装修复工艺的时序图。
参见图4，在时间点‘401’处，将用于进入修复模式的地址位的组合和模式设定命令MRS输入到存储器件。例如，随着施加模式设定命令MRS，模式寄存器MR6可以被选中，并且第八地址可以被输入为‘1’。然后，存储器件进入修复模式。在图4中，‘tMOD’表示从输入模式设定命令MRS的时刻到可以输入非MRS命令的时刻的时间间隔，并且可以被看做根据在时间点401处输入的地址位的组合和模式设定命令MRS直到存储器件进入修复模式所需的时间。供作参考，在存储器件进入修复模式之前，存储器件可以保持其中所有存储体被预充电的状态。
在存储器件完全进入修复模式之后，例如在时间tMOD之后，在时间点403处将激活命令ACT和故障地址RA输入到存储器件。然后，存储器件暂时储存故障地址。故障地址意为表示存储器件内有缺陷的单元的位置的地址。
从施加激活命令ACT的时间点起经过RAS至CAS延迟时间tRCD之后，在时间点405处将写入命令WR和有效地址VALID输入到存储器件。存储器件不关注随写入命令WR输入的有效地址VALID的值。换言之，存储器件不关注有效地址。从施加写入命令WR的时间点405起经过与写入延迟WL相对应的时间之后，在时间点407处存储器件检查数据焊盘DQs的逻辑状态是否为0。当数据焊盘DQs的逻辑状态为‘0’时，意味着该存储器件是目标，而当数据焊盘DQs的逻辑状态为‘1’时，意味着该存储器件不是目标。目标表示系统内的存储器件之中要执行修复操作的存储器件。
当在时间点407检查出存储器件是目标时，存储器件响应于在时间点409施加的预充电命令PRE而将随激活命令ACT输入并暂时储存的故障地址RA编程到可编程储存单元中。在图4中，“tPGM”表示在将故障地址编程到存储器件内部的可编程储存单元时所需的时间。在施加预充电命令PRE之后，即使未完成编程操作（例如，即使在编程操作时间tPGM结束之前），也可以将刷新命令REF输入到存储器件。因此，防止储存在存储器件中的数据在长的编程操作时间tPGM期间丢失是可能的。
在完成编程操作之后，在时间点411将用于修复模式退出的地址位的组合和模式设定命令MRS输入到存储器件。例如，随着施加模式设定命令MRS，模式寄存器MR6可以被选中，并且第八地址可以被输入为‘0’。因而，存储器件的修复模式结束，并且开始正常操作。
图4的后封装修复工艺可以简单地概括如下：（1）存储器件进入修复模式，（2）施加激活命令ACT和故障地址RA，（3）施加写入命令WR，（4）从施加写入命令WR起经过WL之后，存储器件检查数据焊盘DQs，并且判定存储器件是否为目标，（5）施加预充电命令PRE，（6）当存储器件是目标时，存储器件响应于预充电命令PRE而将随激活命令ACT施加的故障地址RA编程到可编程储存单元中，以及（7）存储器件从修复模式中退出。在图4的实施例中，由于编程操作在施加预充电命令PRE之后执行，所以存储器件在可编程储存单元的编程操作期间处于预充电状态。因而，即使在编程操作tPGM期间，也可以施加刷新命令REF以刷新存储器件。在图3的比较性实例中，刷新操作在编程操作期间不可以执行。然而，本发明的实施例在数据保留特性方面具有优点。
图5是用于解释根据本发明的另一个实施例的存储器件的后封装修复工艺的时序图。由于图5的过程与图4的过程几乎相同，所以以下描述将集中于它们之间的差异。
参见图5，当在时间点407检查出存储器件是目标时，存储器件开始编程操作以将随激活命令输入的故障地址RA编程到可编程储存单元中，而与是否施加预充电命令PRE无关。与图4的实施例不同，在图5的实施例中，编程操作的开始不依赖于预充电命令PRE。编程操作可以在施加预充电命令PRE的时间点409之前在时间点508处开始。
此外，在完成编程操作之前，即在编程操作时间tPGM期间，将预充电命令PRE施加到存储器件，并且用于存储器件的刷新操作可以在施加预充电命令PRE的时间点409之后执行。根据图5的实施例，尽管可编程的储存单元的编程操作甚至在预充电命令PRE施加之前开始，预充电命令PRE也可以在可编程储存单元的编程操作期间施加，并且存储器件可以在预充电命令PRE施加之后被刷新。因此，可以防止储存在存储器件中的数据丢失。
图6是根据本发明的实施例的存储器件600的框图，如图4或图5中所示。存储器件600可以包括DRAM。
参见图6，存储器件600可以包括：命令输入单元601、地址输入单元602、数据输入单元603、数据输出单元604、命令译码器610、模式译码器620、暂时储存单元630、控制单元640、可编程储存单元650、存储体激活电路660、空闲信号发生单元670以及刷新电路680。
命令输入单元601接收来自存储器件600外部的命令信号。命令信号CMDs可以包括：芯片选择信号CS、激活信号ACT、行地址选通信号RAS、列地址选通信号CAS以及写入使能信号WE。
地址输入单元602被配置成接收由来自存储器件600外部的多个位组成的地址ADDs。地址ADDs可以包括表示行地址和列地址、并且被表现为16位的正常地址A<0:15>、表现为两个位的存储体组地址BG<0:1>、表现为两个位的存储体地址BA<0:1>。由于存储体组地址BG<0:1>和存储体地址BA<0:1>用于寻址诸如存储体组或存储体的巨大单元，所以存储体组地址BG<0:1>和存储体地址BA<0:1>可以被称作为高位地址。由于正常地址A<0:15>用于存储体中的寻址，所以正常地址A<0:15>可以被称作为低位地址。行地址和列地址经由同一焊盘输入，并且与行地址选通信号RAS同步输入的地址被存储器件600识别为行地址，而与列地址选通信号CAS同步输入的地址被存储器件600识别为列地址。在图6中，可以认为ADDs表示BG<0:1>、BA<0:1>以及A<0:15>。
数据输入单元603被配置成接收来自存储器件600外部的多位数据。数据输出单元604被配置成将数据输出到存储器件600的外部。例如，将要写入到存储器件中的数据经由数据输入单元603输入，并且将从存储器件读取的数据经由数据输出单元604输出。
命令译码器610被配置成通过将经由命令输入单元601输入的命令CMDs译码来产生各种内部命令。内部命令可以包括：内部激活命令IACT、内部预充电命令IPRE、内部读取命令IRD、内部写入命令IWR、内部模式设定命令IMRS、内部刷新命令IREF等。
模式译码器620被配置成：当内部模式设定命令IMRS被命令译码器610激活时，通过将地址ADDs的一部分（例如，BG<0:1>和A<0:15>）译码来产生修复模式信号PPREN。在根据本发明的实施例中，模式译码器620将地址BG<0:1>和A<0:15>译码。然而，通过模式译码器620译码的地址的类型和位数目可以改变。当修复模式信号PPREN被激活时，表示修复模式设定，并且当修复模式信号PPREN被去激活时，表示修复模式未设定。除了修复模式信号PPREN以外，模式译码器620还可以产生与存储器件600的各种操作模式和模式设定相关的信号。然而，由于信号与本发明没有直接关联，所以本文省略了其描述。
暂时储存单元630被配置成：在修复模式信号PPREN被激活的状态下，当内部激活命令IACT被激活时，暂时储存经由地址输入单元602输入的地址ADDs。暂时储存单元630可以暂时储存地址ADDs的全部，或者可以暂时储存地址ADDs的一部分。这是因为，尽管在地址的一部分被遗漏的状态下将地址储存在可编程储存单元650中，也可以根据修复方案来修复缺陷。例如，当修复方案被设计为用于每个存储体的独立行不可以被修复并且所有存储体中的相同行被修复时，可以不需要用于区分存储体的地址。
控制单元640被配置成：从内部写入命令IWR在修复模式信号PPREN被激活的状态下被激活的时间点起，经过与写入延迟WL相对应的时间之后，检查输入到数据输入单元603的数据DQs的逻辑状态。当数据DQs的逻辑状态为‘0’时，控制单元640判定执行编程操作。否则，控制单元640判定不执行编程操作。当控制单元640判定执行编程操作时，控制单元640可以响应于内部预充电命令IPRE的激活而激活编程信号PGMEN（例如，在图4中所示的编程操作中），或者立即激活编程信号PGMEN而与内部预充电命令IPREN是否激活无关（例如，在图5中所示的编程操作中）。当控制单元640如图5中所示操作时，内部预充电命令IPRE不需要输入到控制单元640。
可编程储存单元650被配置成当编程信号PGMEN被激活时编程储存在暂时储存单元630中的地址PGM_ADD。被编程在可编程储存单元650中的地址在启动操作期间被发送到存储体（未示出）中提供的寄存器（未示出）中，并且用以修复存储体内部的有缺陷的存储器单元。可编程储存单元650可以包括：E-熔丝阵列电路、NAND快闪存储器、NOR快闪存储器、MRAM、STT-MRAM、ReRAM、以及PCRAM中的一种。
存储体激活电路660被配置成接收经由地址输入单元602输入的地址ADDs之中的存储体组地址BG<0:1>和存储体地址BA<0:1>，并且接收内部激活命令IACT和内部预充电命令IPRE。存储体激活电路660产生与各个存储体相对应的存储体激活信号RACT<0:15>。存储体激活电路660利用存储体信息（例如，存储体组地址BG<0:1>和存储体地址BA<0:1>）来选择16个存储体（例如，BK0至BK15）中的一个。此外，当内部激活命令IACT被激活时存储体激活电路660将与选中的存储体相对应的存储体激活信号激活，并且当内部预充电命令IPRE被激活时存储体激活电路660将与选中的存储体相对应的存储体激活信号去激活。例如，在响应于地址BG<0:1>和BA<0:1>而选中第三存储体BK3的状态下，当内部激活信号IACT被激活时激活存储体激活信号RACT<3>，并且当内部预充电命令IPRE被激活时，激活的存储体激活信号RACT<3>被去激活。存储体激活信号RACT<0:15>是用于控制相应的存储体BK0至BK15成为激活状态的信号。例如，在存储体激活信号RACT<3>被激活同时，存储体BK3被激活，而当存储体激活信号RACT<3>被去激活时，存储体BK3被预充电。
空闲信号发生单元670被配置成接收存储体激活信号RACT<0:15>、并产生空闲信号IDLE。空闲信号IDEL表示存储器件600处于空闲状态。当存储器件600内部的存储体BK0至BK15全部被预充电时，这对应于存储器件600的空闲状态。因而，当存储体激活信号RACT<0:15>全部被去激活时，空闲信号发生单元670将空闲信号IDLE激活。
刷新电路680被配置成：在空闲信号IDEL被激活的状态下，当内部刷新命令IREF被激活时控制存储器件600内部的存储体BK0至BK15根据预定的顺序来被刷新。当内部刷新命令IREF在空闲信号IDEL被去激活的状态下而被激活时，不执行刷新操作。
图7是根据本发明的一个实施例的存储系统的配置图。
参见图7，存储系统包括存储器件600和存储器控制器700。
存储器控制器700被配置成控制存储器件600的整体操作。存储器控制器700的主要作用是控制存储器件600来执行写入和读取操作。存储器控制器700在写入操作期间将写入命令CMDs、地址ADDs以及数据DQs发送到存储器件600，使得将数据储存在存储器件600内部的存储体的指定位置处。此时，命令CMDs作为信号的组合被发送。此外，存储器控制器700在读取操作期间将读取命令CMDs和地址ADDs发送到存储器件600，使得储存在存储器件600内部的存储体的指定位置的数据被调用。
此外，存储器控制器700控制存储器件600来修复存储器件600内部的有缺陷的存储器单元，即，将故障地址编程到存储器件600内部的可编程储存单元650中。将参照图8来详细地描述这个操作。
图8是说明图7的存储系统的后封装修复过程的流程图。
参见图8，在步骤S801，存储器件600进入修复模式。存储器件600进入修复模式可以经由以下过程来执行：将用于进入修复模式的地址位的组合ENT和模式设定命令MRS从存储器控制器700施加到存储器件600，并且存储器件600内部的模式译码器620将修复模式信号PPREN激活。此时，模式设定命令MRS被施加为命令CMDs的组合，而地址ENT被施加为地址ADDs的组合。
在存储器件600进入修复模式之后，在步骤S803，将故障地址RA和激活命令ACT从存储器控制器700施加到存储器件600。此时，故障地址RA被施加为地址ADDs的组合，而激活命令ACT被施加为命令CMDs的组合。然后，存储器件600内部的命令译码器610内部激活内部激活命令IACT，并且在步骤S805，暂时储存单元630响应于内部激活命令IACT而暂时储存故障地址RA。
然后，在步骤S807，将写入命令WR从存储器控制器700施加到存储器件600。此时，写入命令被施加为命令CMDs的组合。然后，存储器件600内部的命令译码器610内部激活内部写入命令IWR。
当施加写入命令WR之后经过与写入延迟WL相对应的时间时，在步骤S809，存储器件600的控制单元640检查经由数据输入单元603输入的数据DQs的逻辑状态。当数据的逻辑状态为‘0’时，意味着存储器件600是目标。因而，控制单元640判定执行编程操作。否则，控制单元640判定不执行编程操作。
然后，在步骤S811中，将预充电命令PRE从存储器控制器700施加到存储器件600。此时，预充电命令PRE被施加为命令CMDs的组合。存储器件600内部的命令译码器610内部激活内部预充电命令IPRE，并且在步骤S813，控制单元640响应于内部预充电命令IPRE的激活而开始将暂时储存在暂时储存单元630中的地址PGM_ADD编程到可编程储存单元650中。当检查出存储器件600是目标时，控制单元640即使在预充电命令PRE施加之前也可以控制可编程储存单元650开始编程操作，如参照图5所描述的。
在完成编程操作之后，在步骤S815中存储器件600的修复模式结束。存储器件600的修复模式退出可以经由以下过程来执行：将用于修复模式退出的地址位的组合EXIT和模式设定命令MRS从存储器控制器700施加到存储器件600，并且存储器件600内部的模式译码器620去激活修复模式信号PPREN。此时，模式设定命令MRS被施加为命令CMDs的组合，并且地址EXIT被施加为地址ADDs的组合。
在将预充电命令PRE从存储器控制器700施加到存储器件600之后，可以将刷新命令REF从存储器控制器700施加到存储器件600，使得存储器件600即使在可编程储存单元650的编程操作完成之前也可以执行刷新操作。
尽管在图8中未示出，在完成编程操作之后，可以额外地执行验证编程操作是否正常执行的步骤。当验证出编程操作未正常执行时，可以再次执行编程操作。
根据本发明的实施例，经由简单的顺序将命令和故障地址施加到存储器件来修复存储器件的故障是可能的。此外，由于即使在执行修复的同时也可以执行刷新操作，所以可以保持储存在存储器件中的数据。
尽管已经出于说明的目的描述了各种实施例，但是对本领域的技术人员显然的是，在不脱离所附权利要求所限定的本发明的精神和范围的情况下，可以进行各种变化和修改。
通过以上实施例可以看出，本申请提供了以下的技术方案。
技术方案1.一种存储器件的操作方法，包括以下步骤：
进入修复模式；
接收激活命令和故障地址，并且将接收的命令和地址暂时储存到暂时储存单元中；
接收写入命令，并且判定是否执行编程操作；
当判定出要执行所述编程操作时，将暂时储存的故障地址编程到可编程储存单元中；以及
在所述暂时储存的故障地址的编程完成之前，接收预充电命令。
技术方案2.如技术方案1所述的操作方法，还包括在接收所述预充电命令之后接收刷新命令。
技术方案3.如技术方案1所述的操作方法，还包括：在判定是否执行所述编程操作之前，检查至少一个数据焊盘的逻辑状态。
技术方案4.如技术方案1所述的操作方法，还包括在所述暂时储存的故障地址的编程完成之后退出所述修复模式。
技术方案5.如技术方案1所述的操作方法，还包括：在所述暂时储存的故障地址的编程之后，验证所述暂时储存的故障地址的编程是否被正确地执行。
技术方案6.如技术方案1所述的操作方法，其中，所述暂时储存的故障地址的编程响应于所述预充电命令的施加而开始。
技术方案7.如技术方案1所述的操作方法，其中，所述可编程储存单元包括E-熔丝阵列电路。
技术方案8.一种存储器件，包括：
命令输入单元，所述命令输入单元适用于接收多个命令；
地址输入单元，所述地址输入单元适用于接收多个地址位；
数据输入单元，所述数据输入单元适用于接收多个数据；
命令译码器，所述命令译码器适用于：将所述多个命令译码，并且产生内部激活命令、内部模式设定命令、内部写入命令、内部预充电命令、内部刷新命令以及内部读取命令；
模式译码器，所述模式译码器适用于通过利用所述内部模式设定命令和所述地址位作为模式设定码来产生修复模式信号；
暂时储存单元，所述暂时储存单元适用于：当所述内部激活命令和所述修复模式信号被激活时，将所述地址位作为故障地址暂时储存；
控制单元，所述控制单元适用于响应于所述内部写入命令和所述修复模式信号的激活而判定是否执行编程操作；以及
可编程储存单元，所述可编程储存单元适用于：当所述控制单元判定出执行所述编程操作时，用暂时储存的故障地址来编程。
技术方案9.如技术方案8所述的存储器件，其中，在所述控制单元判定出执行所述编程操作之后，当所述内部预充电命令被激活时，所述编程操作开始。
技术方案10.如技术方案8所述的存储器件，还包括：
存储体激活电路，所述存储体激活电路适用于通过利用存储体信息、所述内部激活命令以及所述内部预充电命令来产生与多个存储体分别相对应的存储体激活信号；
空闲信号发生单元，所述空闲信号发生单元适用于产生空闲信号，所述空闲信号当所述存储体激活信号全部被去激活时而被激活；以及
刷新电路，所述刷新电路适用于响应于所述内部刷新命令和所述空闲信号的激活而控制刷新操作。
技术方案11.如技术方案8所述的存储器件，其中，所述控制单元适用于在判定是否执行所述编程操作之前来检查所述数据的值。
技术方案12.如技术方案11所述的存储器件，其中，在所述内部写入命令被激活之后经过写入延迟WL时，当所述数据全部具有逻辑低电平的值时，所述控制单元判定出执行所述编程操作。
技术方案13.如技术方案8所述的存储器件，其中，所述可编程储存单元包括E-熔丝阵列电路。
技术方案14.一种存储系统的操作方法，包括以下步骤：
根据存储器控制器的控制，存储器件进入修复模式；
所述存储器控制器将故障地址和激活命令施加到所述存储器件；
所述存储器件暂时储存所述故障地址；
所述存储器控制器将写入命令施加到所述存储器件；
响应于所述写入命令的施加，所述存储器件判定是否执行编程操作；
当判定出要执行所述编程操作时，所述存储器件将暂时储存的故障地址编程到所述存储器件内部的可编程储存单元中；以及
在所述暂时储存的故障地址的编程完成之前，所述存储器控制器将预充电命令施加到所述存储器件。
技术方案15.如技术方案14所述的操作方法，还包括：在判定是否执行所述编程操作之前，响应于所述写入命令的施加，所述存储器件检查至少一个数据焊盘的逻辑状态。
技术方案16.如技术方案14所述的操作方法，其中，所述暂时储存的故障地址的编程响应于所述预充电命令的施加而开始。
技术方案17.如技术方案14所述的操作方法，还包括：在所述预充电命令施加之后，所述存储器控制器将刷新命令施加到所述存储器件。
技术方案18.如技术方案14所述的操作方法，还包括：在所述暂时储存的故障地址的编程之后，根据所述存储器控制器的控制，所述存储器件退出所述修复模式。
技术方案19.如技术方案14所述的操作方法，还包括：在所述暂时储存的故障地址的编程完成之后，所述存储器控制器验证所述编程操作是否被正常执行。
技术方案20.如技术方案14所述的操作方法，其中，所述可编程储存单元包括E-熔丝阵列电路。

Claims (10)

1.一种存储器件的操作方法，包括以下步骤：
进入修复模式；
接收激活命令和故障地址，并且将接收的命令和地址暂时储存到暂时储存单元中；
接收写入命令，并且判定是否执行编程操作；
当判定出要执行所述编程操作时，将暂时储存的故障地址编程到可编程储存单元中；以及
在所述暂时储存的故障地址的编程完成之前，接收预充电命令。
2.如权利要求1所述的操作方法，还包括在接收所述预充电命令之后接收刷新命令。
3.如权利要求1所述的操作方法，还包括：在判定是否执行所述编程操作之前，检查至少一个数据焊盘的逻辑状态。
4.如权利要求1所述的操作方法，还包括在所述暂时储存的故障地址的编程完成之后退出所述修复模式。
5.如权利要求1所述的操作方法，还包括：在所述暂时储存的故障地址的编程之后，验证所述暂时储存的故障地址的编程是否被正确地执行。
6.如权利要求1所述的操作方法，其中，所述暂时储存的故障地址的编程响应于所述预充电命令的施加而开始。
7.如权利要求1所述的操作方法，其中，所述可编程储存单元包括E-熔丝阵列电路。
8.一种存储器件，包括：
命令输入单元，所述命令输入单元适用于接收多个命令；
地址输入单元，所述地址输入单元适用于接收多个地址位；
数据输入单元，所述数据输入单元适用于接收多个数据；
命令译码器，所述命令译码器适用于：将所述多个命令译码，并且产生内部激活命令、内部模式设定命令、内部写入命令、内部预充电命令、内部刷新命令以及内部读取命令；
模式译码器，所述模式译码器适用于通过利用所述内部模式设定命令和所述地址位作为模式设定码来产生修复模式信号；
暂时储存单元，所述暂时储存单元适用于：当所述内部激活命令和所述修复模式信号被激活时，将所述地址位作为故障地址暂时储存；
控制单元，所述控制单元适用于响应于所述内部写入命令和所述修复模式信号的激活而判定是否执行编程操作；以及
可编程储存单元，所述可编程储存单元适用于：当所述控制单元判定出执行所述编程操作时，用暂时储存的故障地址来编程。
9.如权利要求8所述的存储器件，其中，在所述控制单元判定出执行所述编程操作之后，当所述内部预充电命令被激活时，所述编程操作开始。
10.如权利要求8所述的存储器件，还包括：
存储体激活电路，所述存储体激活电路适用于通过利用存储体信息、所述内部激活命令以及所述内部预充电命令来产生与多个存储体分别相对应的存储体激活信号；
空闲信号发生单元，所述空闲信号发生单元适用于产生空闲信号，所述空闲信号当所述存储体激活信号全部被去激活时而被激活；以及
刷新电路，所述刷新电路适用于响应于所述内部刷新命令和所述空闲信号的激活而控制刷新操作。
CN201310446955.5A 2013-04-04 2013-09-25 存储器件以及存储器件和存储系统的操作方法 Active CN104103320B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020130036707A KR102031147B1 (ko) 2013-04-04 2013-04-04 메모리 장치, 메모리 장치 및 메모리 시스템의 동작방법
KR10-2013-0036707 2013-04-04

Publications (2)

Publication Number Publication Date
CN104103320A true CN104103320A (zh) 2014-10-15
CN104103320B CN104103320B (zh) 2019-04-30

Family

ID=51654343

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310446955.5A Active CN104103320B (zh) 2013-04-04 2013-09-25 存储器件以及存储器件和存储系统的操作方法

Country Status (3)

Country Link
US (1) US8897087B2 (zh)
KR (1) KR102031147B1 (zh)
CN (1) CN104103320B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106033684A (zh) * 2014-10-21 2016-10-19 爱思开海力士有限公司 存储器件和包括存储器件的存储系统
CN107767916A (zh) * 2016-08-23 2018-03-06 爱思开海力士有限公司 存储器件及包括其的系统
CN110675904A (zh) * 2018-07-03 2020-01-10 三星电子株式会社 存储器设备及其操作方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140108938A (ko) * 2013-03-04 2014-09-15 삼성전자주식회사 반도체 메모리를 액세스하는 액세스 방법 및 반도체 회로
KR20150040481A (ko) 2013-10-07 2015-04-15 에스케이하이닉스 주식회사 메모리 장치, 메모리 장치 및 메모리 시스템의 동작방법
KR102088343B1 (ko) * 2014-02-05 2020-03-12 삼성전자주식회사 반도체 메모리 장치
KR102389259B1 (ko) 2015-10-15 2022-04-22 에스케이하이닉스 주식회사 메모리 장치 및 메모리 장치의 동작 방법
KR102420915B1 (ko) * 2016-03-04 2022-07-15 에스케이하이닉스 주식회사 반도체 메모리 장치
US10984843B2 (en) * 2019-03-01 2021-04-20 International Business Machines Corporation RAM memory with pre-charging circuitry coupled to global bit-lines and method for reducing power consumption

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050101872A (ko) * 2004-04-20 2005-10-25 주식회사 하이닉스반도체 반도체 메모리 장치
US20070147154A1 (en) * 2005-12-28 2007-06-28 Hynix Semiconductor Inc. Semiconductor Device
US20080259709A1 (en) * 2007-04-23 2008-10-23 Hynix Semiconductor Inc. Column redundancy circuit
US20110216614A1 (en) * 2010-03-05 2011-09-08 Elpida Memory, Inc. Semiconductor device enabling refreshing of redundant memory cell instead of defective memory cell
US20120106277A1 (en) * 2010-10-29 2012-05-03 Ki-Chang Kwean Refresh operation control circuit, semiconductor memory device including the same, and refresh operation control method

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3821637B2 (ja) * 2000-08-24 2006-09-13 株式会社東芝 半導体集積回路装置
US6798693B2 (en) 2001-09-18 2004-09-28 Kilopass Technologies, Inc. Semiconductor memory cell and memory array using a breakdown phenomena in an ultra-thin dielectric
JP2003317499A (ja) * 2002-04-26 2003-11-07 Mitsubishi Electric Corp 半導体記憶装置およびそれを用いたメモリシステム
US6777757B2 (en) 2002-04-26 2004-08-17 Kilopass Technologies, Inc. High density semiconductor memory cell and memory array using a single transistor
JP2004265523A (ja) * 2003-03-03 2004-09-24 Renesas Technology Corp 半導体装置
KR100499639B1 (ko) * 2003-04-21 2005-07-05 주식회사 하이닉스반도체 로오 리던던시 회로
US6904751B2 (en) 2003-06-04 2005-06-14 Ford Global Technologies, Llc Engine control and catalyst monitoring with downstream exhaust gas sensors
US7173851B1 (en) 2005-10-18 2007-02-06 Kilopass Technology, Inc. 3.5 transistor non-volatile memory cell using gate breakdown phenomena
US7269047B1 (en) 2006-03-06 2007-09-11 Kilopass Technology, Inc. Memory transistor gate oxide stress release and improved reliability
KR20080090664A (ko) * 2007-04-05 2008-10-09 삼성전자주식회사 포스트 패키지 리페어 제어회로를 구비하는 반도체메모리장치 및 포스트 패키지 리페어 방법
KR20120067509A (ko) * 2010-12-16 2012-06-26 에스케이하이닉스 주식회사 메모리 장치, 이를 포함하는 메모리 시스템 및 그 제어 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050101872A (ko) * 2004-04-20 2005-10-25 주식회사 하이닉스반도체 반도체 메모리 장치
US20070147154A1 (en) * 2005-12-28 2007-06-28 Hynix Semiconductor Inc. Semiconductor Device
US20080259709A1 (en) * 2007-04-23 2008-10-23 Hynix Semiconductor Inc. Column redundancy circuit
US20110216614A1 (en) * 2010-03-05 2011-09-08 Elpida Memory, Inc. Semiconductor device enabling refreshing of redundant memory cell instead of defective memory cell
US20120106277A1 (en) * 2010-10-29 2012-05-03 Ki-Chang Kwean Refresh operation control circuit, semiconductor memory device including the same, and refresh operation control method
CN102467957A (zh) * 2010-10-29 2012-05-23 海力士半导体有限公司 刷新操作控制电路、半导体存储器件和刷新操作控制方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106033684A (zh) * 2014-10-21 2016-10-19 爱思开海力士有限公司 存储器件和包括存储器件的存储系统
CN106033684B (zh) * 2014-10-21 2020-11-20 爱思开海力士有限公司 存储器件和包括存储器件的存储系统
CN107767916A (zh) * 2016-08-23 2018-03-06 爱思开海力士有限公司 存储器件及包括其的系统
CN107767916B (zh) * 2016-08-23 2021-02-02 爱思开海力士有限公司 存储器件及包括其的系统
CN110675904A (zh) * 2018-07-03 2020-01-10 三星电子株式会社 存储器设备及其操作方法
CN110675904B (zh) * 2018-07-03 2023-09-19 三星电子株式会社 存储器设备及其操作方法

Also Published As

Publication number Publication date
US8897087B2 (en) 2014-11-25
US20140301150A1 (en) 2014-10-09
KR102031147B1 (ko) 2019-10-14
CN104103320B (zh) 2019-04-30
KR20140120638A (ko) 2014-10-14

Similar Documents

Publication Publication Date Title
CN104103320A (zh) 存储器件以及存储器件和存储系统的操作方法
US9030899B2 (en) Memory device with post package repair, operation method of the same and memory system including the same
US9858981B2 (en) Semiconductor memory devices including redundancy memory cells
CN106033684B (zh) 存储器件和包括存储器件的存储系统
CN105321579B (zh) 存储器件及包括存储器件的存储系统
CN105427893B (zh) 存储器件及包括存储器件的存储系统
KR102182419B1 (ko) 비휘발성 메모리 및 이를 포함하는 반도체 장치
KR20140124547A (ko) 메모리 장치 및 이를 포함하는 메모리 시스템
KR20170111354A (ko) 비휘발성 듀얼 인 라인 메모리 시스템, 메모리 모듈, 및 메모리 모듈의 동작 방법
CN104183275A (zh) 半导体器件
US20150294740A1 (en) Memory device and operation method thereof
US20210193241A1 (en) Semiconductor memory device including non-volatile storage circuit and operating method thereof
US9489147B2 (en) Semiconductor device, memory device, and system including the same
US10636510B2 (en) Fuse rupture method and semiconductor device related to a rupture operation
US11915775B2 (en) Apparatuses and methods for bad row mode
KR102150477B1 (ko) 반도체 장치 및 이의 동작 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant