CN107767916A - 存储器件及包括其的系统 - Google Patents

存储器件及包括其的系统 Download PDF

Info

Publication number
CN107767916A
CN107767916A CN201710718091.6A CN201710718091A CN107767916A CN 107767916 A CN107767916 A CN 107767916A CN 201710718091 A CN201710718091 A CN 201710718091A CN 107767916 A CN107767916 A CN 107767916A
Authority
CN
China
Prior art keywords
refresh
signal
enable signal
address
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710718091.6A
Other languages
English (en)
Other versions
CN107767916B (zh
Inventor
金钟三
梁钟烈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020160107070A external-priority patent/KR102492091B1/ko
Priority claimed from KR1020160107071A external-priority patent/KR102547107B1/ko
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN107767916A publication Critical patent/CN107767916A/zh
Application granted granted Critical
Publication of CN107767916B publication Critical patent/CN107767916B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G11C29/787—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using a fuse hierarchy

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Computer Security & Cryptography (AREA)

Abstract

存储器件可以包括命令控制器，被配置为基于刷新使能信号和修复使能信号来缓冲地址。存储器件可以包括熔丝电路，被配置为根据刷新使能信号和修复使能信号来控制与地址相对应的刷新单元阵列和修复单元阵列的断裂操作，并且在启动操作期间输出刷新控制信号和修复控制信号。存储器件可以包括刷新控制器，被配置为根据刷新控制信号来控制存储体的刷新操作。存储器件可以包括修复控制器，被配置为根据冗余信号来控制存储体的修复操作。

Description

存储器件及包括其的系统
相关申请的交叉引用
本申请要求2016年8月23日在韩国知识产权局提交的申请号为10-2016-0107070和10-2016-0107071的韩国专利申请的优先权，其通过引用整体合并于此。
技术领域
各种实施例一般而言可以涉及存储器件的刷新操作和修复操作。
背景技术
存储器件的存储单元包括用作开关的晶体管和用于储存电荷(数据)的电容器。根据存储单元的电容器是否被充电(即，电容器的端子电压是高还是低)，数据的逻辑电平被设置为“高”(逻辑1)或“低”(逻辑0)。
由于数据以电荷被累积在电容器中的形式来储存，因此原则上不消耗功率。然而，由于由MOS晶体管的PN结引起的泄漏电流，储存在电容器中的初始电荷可能消失。因此，数据可能会丢失。
为了防止这种数据丢失，在数据丢失之前，必须读取储存在存储单元中的数据，并且必须根据读取信息对存储单元进行再充电。这种操作必须被定期重复以保留数据。对存储单元再充电的过程被称为刷新操作。
每当刷新命令从存储器控制器被输入到存储器时，执行刷新操作。考虑到存储器的数据保持时间，存储器控制器在每个预定时间将刷新命令输入到存储器。
例如，当存储器的数据保持时间为64ms并且只有在刷新命令被输入8000次的情况下才能刷新存储器的全部存储单元时，存储器控制器在64ms内将8192个刷新命令输入到存储器件。
此外，当在存储器件的测试过程期间，包括在存储器中的一些存储单元的数据保持时间没有超过定义的参考时间时，存储器件被处理为故障。处理为故障的存储器件必须被丢弃。
当包括数据保持时间未达到参考时间的存储单元的所有存储器件被处理为故障时，良品率不可避免地降低。此外，即使对应的存储器件通过测试，当由于后面的因素而出现数据保持时间未达到参考时间的存储单元时，存储单元可以引起错误。
发明内容
在本公开的实施例中，可以提供一种存储器件。存储器件可以包括命令控制器，被配置为基于刷新使能信号和修复使能信号来缓冲地址。存储器件可以包括熔丝电路，被配置为根据刷新使能信号和修复使能信号来控制与地址相对应的刷新单元阵列和修复单元阵列的断裂操作，并且在启动操作期间输出刷新控制信号和修复控制信号。存储器件可以包括刷新控制器，被配置为根据刷新控制信号来控制存储体的刷新操作。存储器件可以包括修复控制器，被配置为根据冗余信号来控制存储体的修复操作。
在本公开的实施例中，可以提供一种系统。该系统可以包括控制器，被配置为产生刷新使能信号、修复使能信号、地址以及命令信号。该系统可以包括存储器件，被配置为基于刷新使能信号和修复使能信号来将与地址相对应的熔丝组断裂，并且在启动操作期间，根据与关于熔丝单元的断裂的数据相对应的刷新控制信号和修复控制信号来控制存储体的刷新操作和修复操作。
附图说明
图1是图示根据实施例的包括存储器件的系统的示例代表的配置图。
图2是图示图1的命令控制器的示例代表的配置图。
图3图示了图1的命令控制器的实施例的示例代表。
图4是图示图1的刷新控制器和修复控制器的示例代表的配置图。
图5是图示根据实施例的电熔丝阵列的结构的示例代表的示图。
图6是图示包括图5的电熔丝阵列的单元阵列的配置的示例代表的示图。
图7是图示在图6的第二控制电路中执行的刷新操作的示例代表的时序图。
图8是图示额外刷新操作被执行的区段的示例代表的扩大图。
图9是图示晶体管的栅极氧化膜的厚度与晶体管的寿命之间的关系的示例代表的曲线图。
图10是图示晶体管的寿命与晶体管的栅极长度之间的关系的示例代表的曲线图。
图11是图示晶体管的栅极宽度与晶体管的性能之间的关系的示例代表的曲线图。
具体实施方式
在下文中，将参考附图通过实施例的示例来描述根据本公开的存储器件及包括其的系统。
各种实施例可以针对能够选择性地对弱地址执行PPR(封装后修复(Post PackageRepair))操作和额外刷新操作的存储器件，从而改善刷新效率。
此外，各种实施例可以针对包括具有改善的耐久性的电熔丝阵列的存储器件。
图1是图示根据实施例的包括存储器件的系统的示例代表的配置图。
根据本实施例的系统包括控制器10和存储器件100。存储器件100包括命令控制器110、熔丝电路120、刷新控制器130、修复控制器140以及存储体150。熔丝电路120包括熔丝控制器121、刷新单元阵列122、修复单元阵列123以及输出控制器124。
控制器10将刷新使能信号IR_EN、修复使能信号PPR_EN、命令信号CMD以及地址ADD输出到存储器件100。在本实施例中，地址ADD可以在刷新模式和修复模式期间被共享和使用。
刷新使能信号IR_EN和修复使能信号PPR_EN可以由MRS(模式寄存器组)来产生。在实施例中，MRS可以包括在控制器10中。刷新使能信号IR_EN和修复使能信号PPR_EN可以被互补地激活。即，刷新使能信号IR_EN和修复使能信号PPR_EN中仅任意一个可以被激活。
刷新使能信号IR_EN表示用于执行IR(创新刷新(Innovation Refresh))操作的使能信号，IR操作表示刷新具有短数据保持时间的弱单元的操作。
即，为了补偿由于其数据保持时间短而根据环境可能发生刷新失败的比特位，执行IR操作。IR操作被如下执行：在熔丝中将具有短数据保持时间的比特位的地址，即弱地址断裂，并且以在说明书中定义的刷新计数来额外地执行刷新操作。
例如，诸如DRAM的半导体存储器件根据每个单元的电容器中累积的电荷来写入数据。随着时间流逝，单元中的电容器的电荷以泄漏电流的形式消失到外部。为了阻止由泄漏电流引起的数据丢失，在储存在单元中的数据未完全丢失之前需要读取数据和重写读取数据的操作。
这样的操作被称为刷新操作，并且可以以恒定周期或通过系统的请求来执行。由于单元的电容器具有不同的保持能力(即，不同的数据保持时间)，因此需要考虑到这种差异的弱单元刷新操作。
修复使能信号PPR_EN表示用于对故障地址执行PPR(封装后修复(Post PackageRepair))操作的使能信号。
例如，诸如DRAM的半导体存储器件包括以矩阵形状布置的多个存储单元。然而，当在大量存储单元之中的任意一个存储单元中出现缺陷时，半导体存储器件被处理为故障，因为半导体存储器件不能正常操作。此外，半导体存储器件的集成密度和操作速度的增加提高了出现缺陷单元的可能性。
因此，良品率不可避免地降低，良品率通过决定DRAM的制造成本的芯片的总数量与正常芯片的数量的比率来表达。因此，已经对在提高半导体存储器件的集成密度和操作速度的同时有效地修复缺陷单元以提高良品率的方法进行了研究。
用于修复缺陷单元的方法的示例可以包括使用利用冗余单元代替缺陷单元的修复电路的技术。通常，修复电路包括以列和行布置的冗余列和行(列/行)，每个冗余列和行包括多个冗余存储单元。修复电路选择冗余列/行代替出现缺陷的列/行。
即，当指示缺陷单元的行和/或列地址信号被输入时，选择冗余列/行来代替正常存储单元存储体(块)的缺陷列/行。
为了指定指示缺陷单元的地址，可以准备多个可切割熔丝。多个熔丝被选择性地切割以对缺陷单元的地址进行编程。
用于修复DRAM中的缺陷单元的方法可以被划分为用于在圆片级修复缺陷单元的方法和用于在封装级修复缺陷单元的方法。
圆片修复方法是在圆片级执行测试之后，用冗余单元代替缺陷单元。此外，封装修复方法是在封装级执行测试之后，在封装级用冗余单元代替缺陷单元。在封装级执行修复操作的方法被称为PPR方法。
当执行弱单元刷新操作或PPR操作时，地址ADD表示包括对应单元的信息的地址。即，地址ADD可以包括关于控制器10已知的弱地址和故障地址的信息。
命令控制器110处理从控制器10施加的刷新使能信号IR_EN、修复使能信号PPR_EN、命令信号CMD以及地址ADD，并且产生刷新命令信号REF_EN和内部地址INT_ADD。刷新命令信号REF_EN可以由命令信号CMD来产生。
熔丝控制器121响应于刷新使能信号IR_EN、修复使能信号PPR_EN以及内部地址INT_ADD来产生用于控制熔丝的断裂操作的刷新断裂信号IR_RUP和修复断裂信号PPR_RUP。
熔丝控制器121可以响应于刷新使能信号IR_EN和修复使能信号PPR_EN来判断对应模式是用于控制弱单元的刷新操作的模式还是用于控制PPR操作的模式。
即，熔丝控制器121根据刷新使能信号IR_EN和修复使能信号PPR_EN来对内部地址INT_ADD进行解码，并且激活刷新断裂信号IR_RUP和修复断裂信号PPR_RUP中的任意一个。即，熔丝控制器121对从命令控制器110施加的内部地址INT_ADD进行解码，使得解码的地址对应于熔丝阵列，并且控制刷新断裂信号IR_RUP和修复断裂信号PPR_RUP中的任意一个。
例如，熔丝控制器121可以判断熔丝组是否被使用，并且顺序地分配未使用的熔丝组以控制断裂操作。即，当刷新断裂信号IR_RUP和修复断裂信号PPR_RUP中的任意一个被激活时，熔丝控制器121可以在地址被顺序地分配时基于未使用的地址来控制刷新断裂操作或修复断裂操作。
刷新单元阵列122响应于刷新断裂信号IR_RUP来将熔丝断裂并且输出表示熔丝线的位置的数据D1(即，输出数据)。修复单元阵列123响应于修复断裂信号PPR_RUP来将熔丝断裂并且输出表示熔丝线的位置的数据D2(即，输出数据)。
刷新单元阵列122和修复单元阵列123可以包括电熔丝或ARE(阵列断裂电熔丝)以储存缺陷单元的地址信息。
近来，形成半导体集成电路器件的组件的尺寸已经减小，而包括在一个半导体芯片中的组件的数量已经增加。因此，缺陷密度的水平也已经增加。缺陷密度的增加可以用作降低半导体器件的良品率的直接因素。当缺陷密度显著增加时，形成有半导体器件的圆片必须被丢弃。
为了降低缺陷密度，已经提出了用冗余单元代替缺陷单元的冗余电路。在半导体存储器件的情况下，冗余电路(用于熔丝电路)可以被安装在基于行的线(例如，字线)和基于列的线(例如，位线)的每个处。
冗余电路可以包括修复单元阵列123以储存缺陷单元的地址信息。刷新单元阵列122和修复单元阵列123由包括多个熔丝布线的多个熔丝组构成。熔丝组的每个可以包括通过使用过电流熔断熔丝来对信息进行编程的电熔丝。
刷新单元阵列122和修复单元阵列123是储存关于所有故障地址的各个比特位的信息的存储器。刷新单元阵列122和修复单元阵列123根据为熔丝选择信息的刷新断裂信号IR_RUP和修复断裂信号PPR_RUP来选择对应的行线。
熔丝组的每个通过使用过电流熔断熔丝来对信息进行编程。此外，自修复或自断裂可以被执行以在存储器的封装级保存比特位故障。
当存储器测试结束时，刷新单元阵列122和修复单元阵列123通过将与相应比特位相对应的电熔丝断裂来永久地储存故障信息。刷新单元阵列122和修复单元阵列123可以在上电操作之后、操作存储器之前将储存的行熔丝数据和列熔丝数据输出作为数据D1和D2。
在本实施例中，刷新单元阵列122和修复单元阵列123被示为单独的组件。然而，本实施例不限于此，而是刷新单元阵列122和修复单元阵列123可以被划分为两个区域并且被布置成一个阵列，每个区域可以由解码信号来选择。例如，一个区域可以表示为刷新分配的区域，而另一个区域可以表示为修复分配的区域。此时，分配给现有行线的熔丝区域可以被用作刷新区域。
当启动信号BOOTUP被激活时，输出控制器124开始启动操作，以便读取刷新单元阵列122和修复单元阵列123的信息。即，输出控制器124根据包含熔丝信息的数据D1和D1来扫描要使用的熔丝，并且响应于启动信号BOOTUP来输出刷新控制信号IR和修复控制信号RE。
此时，在上电操作之后、在操作存储器之前，输出控制器124可以扫描储存在刷新单元阵列122和修复单元阵列123的电熔丝中的关于故障地址的熔丝数据。
刷新控制器130响应于刷新命令信号REF_EN和刷新控制信号IR来将用于对弱单元执行刷新操作的刷新信号REF输出到存储体150。
修复控制器140响应于修复控制信号RE来将用于执行PPR操作的冗余信号RED输出到存储体150。例如，当发生硬故障时，修复控制器140可以通过用冗余字线代替字线来替换字线。
图2是图示图1的命令控制器110的示例代表的配置图。
命令控制器110_1通过响应于从控制器10施加的刷新使能信号IR_EN或修复使能信号PPR_EN而缓冲地址ADD来产生内部地址INT_ADD。刷新使能信号IR_EN和修复使能信号PPR_EN不同时被激活，而是两个信号中仅一个被激活。
即，当刷新使能信号IR_EN和修复使能信号PPR_EN中的任意一个被激活时，命令控制器110_1缓冲地址ADD并输出内部地址INT_ADD。在本实施例中，在弱单元的刷新操作和PPR操作期间，地址ADD可以被共享并使用。
命令控制器110_1可以包括地址缓冲器111、输入电路112和113以及选择电路114。
地址缓冲器111缓冲地址ADD并将缓冲的地址输出到选择电路114。输入电路112和113将刷新使能信号IR_EN与修复使能信号PPR_EN组合，并且控制选择电路114的选择操作。
输入电路112包括NAND门ND1和多个反相器IV1至IV4。NAND门ND1对刷新使能信号IR_EN和由反相器IV1反相的修复使能信号PPR_EN执行NAND运算。反相器IV2至IV4将NAND门ND1的输出反相并延迟。当刷新使能信号IR_EN被激活时，具有上述配置的输入电路112使能选择电路114。
输入电路113包括NAND门ND2和多个反相器IV5至IV8。NAND门ND2对修复使能信号PPR_EN和由反相器IV5反相的刷新使能信号IR_EN执行NAND运算。反相器IV6至IV8将NAND门ND2的输出反相并延迟。当修复使能信号PPR_EN被激活时，具有上述配置的输入电路113使能选择电路114。
选择电路114包括传输门T1和T2。传输门T1在刷新使能信号IR_EN被激活时被导通，以及传输门T1将地址缓冲器111的输出作为内部地址INT_ADD来传输。传输门T2在修复使能信号PPR_EN被激活时被导通，以及传输门T2将地址缓冲器111的输出作为内部地址INT_ADD来传输。
图3图示了图1的命令控制器110的实施例的示例代表。
命令控制器110_2包括地址缓冲器115、输入电路116以及选择电路117。
地址缓冲器115缓冲地址ADD并将缓冲的地址输出到选择电路117。输入电路116将刷新使能信号IR_EN与修复使能信号PPR_EN组合，并且控制选择电路117的选择操作。
输入电路116包括NOR门NOR1和反相器IV9。NOR门NOR1对刷新使能信号IR_EN和修复使能信号PPR_EN执行NOR运算。反相器IV9将NOR门NOR1的输出反相。
当刷新使能信号IR_EN和修复使能信号PPR_EN中的任意一个被激活时，具有上述配置的输入电路116使能选择电路117。
选择电路117包括传输门T3和反相器IV10。传输门T3在刷新使能信号IR_EN和修复使能信号PPR_EN中的至少一个被激活时被导通，以及传输门T3将地址缓冲器115的输出作为内部地址INT_ADD来传输。
图4是图示图1的刷新控制器和修复控制器的示例代表的配置图。
刷新控制器130包括刷新锁存器131和计数器132。
刷新锁存器131响应于刷新命令信号REF_EN来锁存刷新控制信号IR。计数器132对刷新锁存器131的输出进行计数，并且将刷新信号REF输出到存储体150。例如，当数据被储存在刷新锁存器131中时，计数器132对刷新控制信号IR进行计数以执行刷新操作。另一方面，当没有数据储存在刷新锁存器131中时，不执行刷新操作。
存储体150通过响应于刷新信号REF而选择性使能字线WL来对弱单元执行额外刷新操作。
修复控制器140包括修复锁存器141和冗余控制电路142。
修复锁存器141锁存修复控制信号RE。冗余控制电路142响应于修复锁存器141的输出来将用于执行PPR操作的冗余信号RED输出到存储体150。存储体150通过响应于冗余信号RED而选择性地使能冗余字线RWL来对故障单元执行修复操作。
例如，一个PPR操作可以作为修复操作而对每个存储体组执行。另一方面，根据刷新锁存器131的数量，可以对多个比特位故障执行刷新操作。
因此，当出现硬故障时，根据本实施例的存储器件通过修复控制器140保存故障地址。假设在存储器件中出现的基于刷新的故障的数量大于硬故障的数量。当出现基于刷新的故障时，根据本实施例的存储器件通过刷新控制器130对弱单元执行额外刷新操作。
即，存储器件基于从控制器10施加的命令信号CMD和地址ADD来确定故障存储体的位置。当出现硬故障时，存储器件激活修复使能信号PPR_EN以执行修复操作。此外，当在修复模式下出现不能被处理的大量基于刷新的故障时，存储器件激活刷新使能信号IR_EN以执行刷新操作。
当出现具有相对短的数据保持时间的弱地址时，存储器件判断是通过修复操作来完全保存弱地址还是通过IR操作来刷新弱地址。即，存储器件将弱地址储存在熔丝中，并且使用储存的地址来执行额外刷新操作，从而决定是否加强刷新操作。
在本实施例中，用户可以控制包括在控制器10中的MRS以改变或控制存储器件100的操作模式。即，当用户(例如，服务器)想要时，IR模式可以由控制器10来选择，使得存储器件100的额外刷新操作被执行。
例如，刷新控制器件可以延长刷新周期以减少电流消耗。如果即使刷新周期被延长也出现了刷新故障，则刷新故障可以被视为基于刷新的故障，而不是硬故障。用户可以通过MRS设置基于刷新的故障信息，并且控制控制器10。当从用户输入的MRS信息是基于刷新的故障时，控制器10选择IR模式以控制存储器件来执行额外刷新操作。
图5是图示根据实施例的电熔丝阵列200的结构的示例代表的示图。
参考图5，电熔丝阵列200包括第一区域210和第二区域220。
电熔丝阵列200包括以矩阵形状布置的多个熔丝单元230。熔丝单元230的每个包括编程晶体管和选择晶体管。
沿行方向(图5的水平方向)布置的多个熔丝单元230耦接到公共字线。即，在沿行方向布置的多个熔丝单元230中，编程晶体管的栅极PG被共同耦接，并且选择晶体管的栅极SG被共同耦接(即PG0、PG1……，SG0、SG1……)。
沿列方向(图5的垂直方向)布置的多个熔丝单元230耦接到公共位线。即，沿列方向布置的熔丝单元230的选择晶体管的源极和漏极(源极/漏极)被共同耦接。
例如，电熔丝阵列200的第一区域210和第二区域220沿电熔丝阵列200的列方向布置。因此，第一区域210和第二区域220可以具有不同的字线和公共位线。
第一区域210储存被访问的次数比第二区域220中储存的数据被访问的次数少的数据。例如，第一区域210可以储存在包括电熔丝阵列200的半导体器件的启动操作期间所需的初始设置值。例如，初始设置值可以包括在修复操作期间所需的故障单元的地址。
第二区域220储存被访问的次数比第一区域210中储存的数据被访问的次数大的数据。例如，第二区域220可以储存需要被额外刷新的单元的地址。
存储单元可以由电容器来实现。即，数据可以通过储存在电容器中的电荷来储存。由于电容器随时间被放电，因此数据可能会丢失。因此，需要执行刷新操作，以便在预定时间内对存储单元再充电。
在这样的存储单元中，可能出现渐进式缺陷，从而降低刷新操作的实际值。换言之，与在读取/写入操作期间出现的典型错误不同，在执行预设刷新操作之前，储存在存储单元中的数据可能由于与周围单元的耦合而丢失。这样的存储单元可以被称为弱单元。
弱单元可以通过典型的修复方法(即，使用具有足够大小的冗余存储单元的方法)来保存。具体地，可以额外地准备冗余存储单元以代替(修复)弱单元。
然而，在这种情况下，用于储存冗余存储单元的电熔丝阵列(即，第一区域210)的大小以及弱单元和冗余存储单元的地址可以增加。因此，在芯片的面积增加时，每个圆片的裸片的数量和良品率可能被减少。
因此，在本实施例中，弱单元的地址被储存在第二区域220中，并且对弱单元执行额外刷新操作。
图6是图示包括图5的电熔丝阵列200的单元阵列300的配置的示例代表的示图。
参考图6，单元阵列300包括第一区域210、第二区域220、第一锁存电路310、第二锁存电路320、第一控制电路410以及第二控制电路420。
第一区域210和第二区域220分别与图5所示的电熔丝阵列200的第一区域210和第二区域220相对应。图6图示了第一区域210和第二区域220彼此分离，但是第一区域210和第二区域220可以形成为彼此相邻。
在第一区域210中，被访问的次数比第二区域220的数据被访问的次数少的数据可以被断裂。断裂的数据可以包括故障地址和与故障地址相对应的冗余存储单元的冗余地址。在第二区域220中，被访问的次数比第一区域的数据被访问的次数大的数据可以被断裂。例如，断裂的数据可以包括弱单元的地址。
图6图示了与图1不同的实施例的单元阵列300。然而，图5和图6的实施例可以分别对应于图2的刷新单元阵列122和修复单元阵列123。例如，第二区域220可以对应于刷新单元阵列122，第一区域210可以对应于修复单元阵列123。
第一锁存电路310储存被储存在第一区域210中的数据DATA_1。例如，在启动操作期间，第一锁存电路310可以储存被储存在第一区域210中的所有数据DATA_1。
第二锁存电路320储存被储存在第二区域220中的数据DATA_2。第二锁存电路320可以基于稍后描述的第二控制电路420的地址控制信号ADDR_CON_2来储存第二区域220的特定数据DATA_2。
第一控制电路410使用储存在第一区域210中的数据DATA_1来控制单元阵列300的操作。例如，第一控制电路410可以用作修复控制电路。在第一区域210中断裂的数据DATA_1可以包括故障单元的地址。在存储器件的启动操作期间，在第一区域210中断裂的故障单元的地址DATA_1可以被储存在第一锁存电路310中。
第一控制电路410使用储存在第一锁存电路310中的故障单元的地址DATA_1来执行修复操作。例如，当请求对特定存储单元访问时，第一控制电路410将第一地址控制信号ADDR_CON_1传输到第一锁存电路310。第一锁存电路310响应于第一地址控制信号ADDR_CON_1来将故障单元的地址DATA_1传输到第一控制电路410。
当输入地址ADD与故障单元的地址DATA_1一致时，第一控制电路410产生修复控制信号REP_CON以访问冗余存储单元，而不是请求访问的特定存储单元。
第二控制电路420使用储存在第二区域220中的数据来控制存储器件。例如，第二控制电路420可以用作修复控制电路。第二区域220可以储存弱单元的地址。第二控制电路420以预定周期对全部存储单元执行刷新操作，并且对存储单元之中的弱单元执行额外刷新操作。
例如，第二控制电路420响应于刷新命令REF将第二地址控制信号ADDR_CON_2传输到第二区域220。第二区域220将与第二地址控制信号ADDR_CON_2相对应的数据(即，弱单元的地址DATA_2)传输到第二锁存电路320。
第二控制电路420从第二锁存电路320读取弱单元的地址DATA_2，并且产生刷新控制信号REF_CON以对弱单元的地址DATA_2执行额外刷新操作。
图7是图示在图6的第二控制电路420中执行的刷新操作的示例代表的时序图。
例如，参考图7，可以以每64ms输入刷新命令REF。例如，第二控制电路420可以响应于刷新命令REF以每个周期64ms来刷新8K字线(情况1)。然而，在本实施例中，为了改善存储单元的特性，刷新操作在64ms内被执行两次，即，以周期32ms来执行刷新操作(情况2)。
此外，为了改善弱单元的特性，以每个周期16ms对弱单元执行额外刷新操作(情况3)。
具体地，参考图7的情况3，在16ms内对与8K字线的一半相对应的4k字线执行刷新操作。此外，在区段α期间，对包括弱单元的字线执行额外刷新操作。
此时，弱单元的地址被储存在第二区域220中。第二控制电路420使用通过访问第二区域而获取的弱单元的地址来执行额外刷新操作。
在对包括弱单元的字线的额外刷新操作结束之后，第二控制电路420对8K字线之中未被刷新的其余4K字线执行刷新操作。然后，第二控制电路420对包括弱单元的字线执行额外刷新操作。
即，图7中的8K字线的刷新周期为32ms+2*α。在8K字线被刷新时，包括弱单元的字线被刷新一次，并且在区段α被刷新一次。因此，在包括弱单元的字线中，三个刷新操作被执行(32ms+2*α)。
图8是图示图7的额外刷新操作被执行的区段(区段α)的示例代表的扩大图。
参考图8，在对第4K字线WL4k的刷新操作结束之后，在对第(4K+1)字线WL4k+1的刷新操作开始之前，对包括弱单元的n个字线wWL1至wWLn执行额外刷新操作。包括弱单元的n个字线wWL1至wWLn被顺序地放大(ARE感测)并刷新(弱WL刷新)。
此时，第一区域210在启动操作期间被访问，储存在第一区域210中的修复数据都被储存到第一锁存电路310中。然而，每当执行额外刷新操作时，储存在第二区域220中的数据(例如，弱单元的地址)被访问。
类似于第一区域210的数据，第二区域220的数据可以在启动操作期间被全部储存到第二锁存电路320中，并且第二锁存电路320可以被访问。然而，在这种情况下，第二锁存电路320的面积增大。
因此，在本实施例中，每当需要第二区域220的数据时，就直接访问第二区域220，并且数据被储存在锁存电路320中，然后被使用。
当在启动操作期间储存在电熔丝阵列200中的数据都被储存到第一锁存电路310和第二锁存电路320中时，电熔丝阵列200在启动操作期间仅被访问一次。因此，由于构成电熔丝阵列200的晶体管被访问的次数比构成典型存储单元的晶体管被访问的次数少，因此构成电熔丝阵列的晶体管不需要高可靠性。
然而，在本实施例中，包括在电熔丝阵列200中的第一区域210和第二区域220被访问不同的次数。例如，储存在第一区域210中的故障单元的地址仅在启动操作期间被访问。然而，储存在第二区域220中的弱单元的地址在每个刷新操作期间被访问。
因此，构成电熔丝阵列200的第二区域220的晶体管比构成第一区域210的晶体管需要更高的可靠性。
图9是图示晶体管的栅极氧化膜的厚度Tox与晶体管的寿命LT之间的关系的示例代表的示图，图10是图示晶体管的栅极长度Lg和晶体管的寿命LT之间的关系的示例代表的示图，以及图11是图示晶体管的栅极宽度W与晶体管的性能IDS之间的关系的示例代表的示图。
栅极氧化物膜表示在衬底之上形成的栅极结构的最下部处形成的氧化膜，以便在垂直方向上将衬底和栅极结构彼此分离。栅极宽度表示源极和漏极之间的栅极的长度。栅极长度表示栅极氧化膜的厚度和垂直于栅极宽度的栅极的长度。
参考图9，实线表示构成第一区域210的晶体管，而虚线表示构成第二区域220的晶体管。参考图9，晶体管的栅极氧化膜的厚度Tox和寿命LT彼此成比例。
然而，第一区域210的晶体管被访问的次数比第二区域220的晶体管被访问的次数少。因此，需要保证10年寿命的第一区域210中的晶体管的栅极氧化膜的厚度Tox1可以被设置为比第二区域220中的晶体管的栅极氧化膜的厚度Tox2小的值。
参考图10，实线表示构成第一区域210的晶体管，而虚线表示构成第二区域220的晶体管。参考图10，晶体管的栅极长度Lg和寿命LT彼此成比例。
然而，第一区域210的晶体管被访问的次数比第二区域220的晶体管被访问的次数少。因此，需要保证10年寿命的第一区域210中的晶体管的栅极长度Lg1可以被设置为比第二区域220中的晶体管的栅极长度Lg2小的值。
图11是图示晶体管的栅极宽度W与性能IDS之间的关系的示图。参考图11，与实线所表示的晶体管相比，虚线表示的晶体管的栅极氧化膜具有更大的厚度Tox或栅极长度Lg。
如图11中的向下箭头所示，晶体管的漏极和源极之间的电流值IDS随着栅极氧化膜的厚度或栅极长度的增加而从IDS1减小到IDS2。此时，晶体管的漏极和源极之间的电流IDS表示晶体管的性能。
因此，当第二区域220中的晶体管的栅极氧化膜的厚度或栅极长度增加，以便将第二区域220的寿命提高到与第一区域相同的寿命(如图9和图10所示)时，第二区域220的晶体管的性能降低。
参考图11，晶体管的栅极宽度W与晶体管的源漏电流IDS(即，性能)成比例。因此，当栅极氧化膜的厚度和/或栅极长度增加，以便提高第二区域220的晶体管的寿命时，栅极宽度W可以增加以保证第二区域220的晶体管的性能。
即，当具有栅极宽度W1的第二区域220的晶体管的性能通过栅极氧化膜的厚度和/或栅极长度的增加而降低(参考图11的箭头)时，栅极宽度W1可以增加到栅极宽度W2，以便阻止性能的降低。
根据本实施例的电熔丝阵列200根据访问次数而具有不同的结构。
具体地，晶体管的大小在被访问少量次数的区域(第一区域210)中被减小，而晶体管的大小在被访问大量次数的区域(第二区域220)中被增大。
例如，第二区域220中的晶体管的栅极氧化膜的厚度和栅极长度中的一个或更多个可以比第一区域210中的大。此外，第二区域220中的晶体管的栅极宽度可以比第一区域210中的大。
根据本实施例，在被访问大量次数的第二区域220中的晶体管的寿命可以被延长，这使得可以改善半导体器件的可靠性。
根据本实施例，存储器件可以选择性地对弱地址执行PPR操作和额外刷新操作，从而提高刷新效率。
此外，在每个区域处访问次数不同的电熔丝阵列中，每个区域可以包括不同大小的晶体管。因此，可以提高电熔丝阵列的耐久性。在实施例中，包括在刷新单元阵列122中的晶体管与包括在修复单元阵列123中的晶体管具有不同的大小。
虽然上面已经描述了一些实施例，但是本领域技术人员将理解，所描述的实施例仅作为示例。因此，本文所描述的存储器件不应该基于所描述的实施例进行限制。相反，本文所描述的存储器件应该在结合上述描述和附图的情况下仅根据所附的权利要求进行限制。
附图中每个元件的标记
110：命令控制器
120：熔丝电路
130：刷新控制器
140：修复控制器
150：存储体

Claims (20)

1.一种存储器件，包括：
命令控制器，被配置为基于刷新使能信号和修复使能信号来缓冲地址；
熔丝电路，被配置为根据刷新使能信号和修复使能信号来控制与地址相对应的刷新单元阵列和修复单元阵列的断裂操作，并且在启动操作期间输出刷新控制信号和修复控制信号；
刷新控制器，被配置为基于刷新控制信号的激活，根据刷新控制信号来控制存储体的刷新操作；以及
修复控制器，被配置为基于修复控制信号的激活，根据冗余信号来控制存储体的修复操作。
2.根据权利要求1所述的存储器件，其中，刷新单元阵列和修复单元阵列包括多个熔丝组。
3.根据权利要求1所述的存储器件，其中，刷新使能信号和修复使能信号被互补地激活。
4.根据权利要求1所述的存储器件，其中，命令控制器包括：
输入电路，被配置为将刷新使能信号和修复使能信号组合；
地址缓冲器，被配置为缓冲地址；以及
选择电路，被配置为根据输入电路的输出信号来选择性地传输地址缓冲器的输出。
5.根据权利要求1所述的存储器件，其中，命令控制器包括：
第一输入电路，被配置为将修复使能信号反相，并且将刷新使能信号与反相的修复使能信号组合；
第二输入电路，被配置为将刷新使能信号反相，并且将修复使能信号与反相的刷新使能信号组合；
地址缓冲器，被配置为缓冲地址；以及
选择电路，被配置为根据第一输入电路和第二输入电路的输出信号来选择性地传输地址缓冲器的输出。
6.根据权利要求4所述的存储器件，其中，选择电路将地址作为内部地址传输到熔丝电路，此时，刷新使能信号和修复使能信号中的至少一个被激活。
7.根据权利要求1所述的存储器件，其中，地址由刷新使能信号和修复使能信号使用。
8.根据权利要求1所述的存储器件，其中，熔丝电路包括：
熔丝控制器，被配置为根据刷新使能信号和修复使能信号来输出用于控制与地址相对应的熔丝组的断裂操作的刷新断裂信号和修复断裂信号；
刷新单元阵列，其中熔丝组基于刷新断裂信号而断裂；
修复单元阵列，其中熔丝组基于修复断裂信号而断裂；以及
输出控制器，被配置为在启动操作期间，输出与刷新单元阵列和修复单元阵列的输出数据相对应的刷新控制信号和修复控制信号。
9.根据权利要求8所述的存储器件，其中，刷新单元阵列和修复单元阵列包括阵列断裂电熔丝ARE。
10.根据权利要求9所述的存储器件，其中，包括在刷新单元阵列中的晶体管与包括在修复单元阵列中的晶体管具有不同的大小。
11.根据权利要求1所述的存储器件，
其中，刷新控制器控制对弱单元的额外刷新操作，
其中，修复控制器控制封装后修复PPR操作。
12.根据权利要求1所述的存储器件，其中，刷新控制器包括：
刷新锁存器，被配置为基于刷新命令信号的激活来锁存刷新控制信号；以及
计数器，被配置为对刷新锁存器的输出进行计数并且输出刷新信号。
13.根据权利要求12所述的存储器件，其中，当数据被储存在刷新锁存器中时，刷新控制器激活刷新信号，而当没有数据被储存在刷新锁存器中时，刷新控制器去激活刷新信号。
14.根据权利要求1所述的存储器件，其中，修复控制器包括：
修复锁存器，被配置为锁存修复控制信号；以及
冗余控制电路，被配置为基于修复锁存器的输出来输出冗余信号。
15.根据权利要求1所述的存储器件，其中，刷新使能信号和修复使能信号由模式寄存器组MRS来设置。
16.一种系统，包括：
控制器，被配置为产生刷新使能信号、修复使能信号、地址以及命令信号；以及
存储器件，被配置为基于刷新使能信号和修复使能信号来将与地址相对应的熔丝组断裂，并且在启动操作期间，根据与关于熔丝单元的断裂的数据相对应的刷新控制信号和修复控制信号来控制存储体的刷新操作和修复操作。
17.根据权利要求16所述的系统，
其中，控制器使用模式寄存器组MRS来设置刷新使能信号和修复使能信号，
其中，控制器互补地激活刷新使能信号和修复使能信号。
18.根据权利要求16所述的系统，其中，存储器件包括：
命令控制器，被配置为基于刷新使能信号和修复使能信号来缓冲地址；
熔丝电路，被配置为根据刷新使能信号和修复使能信号来控制与地址相对应的刷新单元阵列和修复单元阵列的断裂操作，并且在启动操作期间输出刷新控制信号和修复控制信号；
刷新控制器，被配置为基于刷新控制信号的激活，根据刷新控制信号来控制存储体的刷新操作；以及
修复控制器，被配置为基于修复控制信号的激活，根据冗余信号来控制存储体的修复操作。
19.根据权利要求18所述的系统，其中，熔丝电路包括：
熔丝控制器，被配置为根据刷新使能信号和修复使能信号来输出用于控制与地址相对应的熔丝组的断裂操作的刷新断裂信号和修复断裂信号；
刷新单元阵列，其中熔丝组基于刷新断裂信号而断裂；
修复单元阵列，其中熔丝组基于修复断裂信号而断裂；以及
输出控制器，被配置为在启动操作期间，输出与刷新单元阵列和修复单元阵列的输出数据相对应的刷新控制信号和修复控制信号。
20.根据权利要求18所述的系统，其中，刷新控制器包括：
刷新锁存器，被配置为基于刷新命令信号的激活来锁存刷新控制信号；以及
计数器，被配置为对刷新锁存器的输出进行计数并且输出刷新信号。
CN201710718091.6A 2016-08-23 2017-08-21 存储器件及包括其的系统 Active CN107767916B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2016-0107070 2016-08-23
KR10-2016-0107071 2016-08-23
KR1020160107070A KR102492091B1 (ko) 2016-08-23 2016-08-23 이-퓨즈 및 이를 포함하는 반도체 장치
KR1020160107071A KR102547107B1 (ko) 2016-08-23 2016-08-23 메모리 장치 및 이를 포함하는 시스템

Publications (2)

Publication Number Publication Date
CN107767916A true CN107767916A (zh) 2018-03-06
CN107767916B CN107767916B (zh) 2021-02-02

Family

ID=61242565

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710718091.6A Active CN107767916B (zh) 2016-08-23 2017-08-21 存储器件及包括其的系统

Country Status (2)

Country Link
US (1) US10007454B2 (zh)
CN (1) CN107767916B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113380317A (zh) * 2020-03-09 2021-09-10 爱思开海力士有限公司 修复电路和包括修复电路的存储器设备
CN113571117A (zh) * 2020-04-28 2021-10-29 美光科技公司 用于封装后修复保护的设备和方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102471414B1 (ko) * 2018-06-19 2022-11-29 에스케이하이닉스 주식회사 반도체 장치

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102467957A (zh) * 2010-10-29 2012-05-23 海力士半导体有限公司 刷新操作控制电路、半导体存储器件和刷新操作控制方法
CN102800353A (zh) * 2011-05-25 2012-11-28 三星电子株式会社 刷新存储器器件的方法、刷新地址产生器和存储器器件
CN104103320A (zh) * 2013-04-04 2014-10-15 爱思开海力士有限公司 存储器件以及存储器件和存储系统的操作方法
US20150234707A1 (en) * 2012-06-21 2015-08-20 Rambus Inc. Error Correction In A Memory Device
US20160005452A1 (en) * 2014-07-02 2016-01-07 Whi-Young Bae Semiconductor memory device for controlling having different refresh operation periods for different sets of memory cells
CN105825883A (zh) * 2014-09-23 2016-08-03 爱思开海力士有限公司 智能刷新器件
US20160240240A1 (en) * 2015-02-13 2016-08-18 SK Hynix Inc. Semiconductor memory device, semiconductor memory system and operation method thereof

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8630141B2 (en) 2011-01-28 2014-01-14 Micron Technology, Inc. Circuits and methods for providing refresh addresses and alternate refresh addresses to be refreshed
KR20140113191A (ko) 2013-03-15 2014-09-24 삼성전자주식회사 반도체 메모리 장치 및 이의 리프레쉬 방법
KR102132211B1 (ko) 2014-05-12 2020-07-09 삼성전자주식회사 리페어 회로, 퓨즈 회로 및 이를 포함하는 반도체 메모리 장치

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102467957A (zh) * 2010-10-29 2012-05-23 海力士半导体有限公司 刷新操作控制电路、半导体存储器件和刷新操作控制方法
CN102800353A (zh) * 2011-05-25 2012-11-28 三星电子株式会社 刷新存储器器件的方法、刷新地址产生器和存储器器件
US20150234707A1 (en) * 2012-06-21 2015-08-20 Rambus Inc. Error Correction In A Memory Device
CN104103320A (zh) * 2013-04-04 2014-10-15 爱思开海力士有限公司 存储器件以及存储器件和存储系统的操作方法
US20160005452A1 (en) * 2014-07-02 2016-01-07 Whi-Young Bae Semiconductor memory device for controlling having different refresh operation periods for different sets of memory cells
CN105825883A (zh) * 2014-09-23 2016-08-03 爱思开海力士有限公司 智能刷新器件
US20160240240A1 (en) * 2015-02-13 2016-08-18 SK Hynix Inc. Semiconductor memory device, semiconductor memory system and operation method thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113380317A (zh) * 2020-03-09 2021-09-10 爱思开海力士有限公司 修复电路和包括修复电路的存储器设备
CN113571117A (zh) * 2020-04-28 2021-10-29 美光科技公司 用于封装后修复保护的设备和方法

Also Published As

Publication number Publication date
CN107767916B (zh) 2021-02-02
US20180059967A1 (en) 2018-03-01
US10007454B2 (en) 2018-06-26

Similar Documents

Publication Publication Date Title
US5764577A (en) Fusleless memory repair system and method of operation
US6956769B2 (en) Semiconductor memory device with a flexible redundancy scheme
US20050157572A1 (en) Semiconductor memory having a defective memory cell relieving circuit
CN102110476B (zh) 具有用于修复缺陷单位单元的冗余电路的半导体存储装置
KR20170055222A (ko) 리페어 단위 변경 기능을 가지는 메모리 장치 및 메모리 시스템
US10453549B2 (en) Memory device including virtual fail generator and memory cell repair method thereof
KR100352310B1 (ko) 용장메모리회로를 갖는 반도체 메모리장치
JP2001291394A (ja) 半導体記憶装置およびその救済方法
JPH0785691A (ja) 半導体メモリ装置
US8913451B2 (en) Memory device and test method thereof
JP2001266589A (ja) 半導体記憶装置およびそのテスト方法
KR102517700B1 (ko) 반도체 메모리 장치 및 그의 동작 방법
KR20170137326A (ko) 반도체 메모리 장치 및 그의 구동 방법
JP2009176384A (ja) 半導体記憶装置
CN107767916A (zh) 存储器件及包括其的系统
US20110113187A1 (en) Semiconductor device and method for controlling the same
CN110322923A (zh) 半导体存储器装置和操作半导体存储器装置的方法
KR20180083458A (ko) 비휘발성 저장 회로 및 그를 포함하는 반도체 메모리 장치
JP2008299918A (ja) 不揮発性半導体記憶装置及びその不良ブロック置き換え方法
JP2001101890A (ja) 半導体記憶装置
KR102547107B1 (ko) 메모리 장치 및 이를 포함하는 시스템
US6741510B2 (en) Semiconductor memory device capable of performing burn-in test at high speed
US20050007843A1 (en) Redundancy circuit in semiconductor memory device having a multiblock structure
KR20120120769A (ko) 메모리와 메모리 콘트롤러를 포함하는 메모리 시스템, 및 이의 동작방법
JP2003187591A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant