CN105654983A - 半导体器件及包括半导体器件的存储系统 - Google Patents

半导体器件及包括半导体器件的存储系统 Download PDF

Info

Publication number
CN105654983A
CN105654983A CN201510501611.9A CN201510501611A CN105654983A CN 105654983 A CN105654983 A CN 105654983A CN 201510501611 A CN201510501611 A CN 201510501611A CN 105654983 A CN105654983 A CN 105654983A
Authority
CN
China
Prior art keywords
memory block
wordline
chosen
address
storage volume
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510501611.9A
Other languages
English (en)
Other versions
CN105654983B (zh
Inventor
辛善惠
朴洛圭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN105654983A publication Critical patent/CN105654983A/zh
Application granted granted Critical
Publication of CN105654983B publication Critical patent/CN105654983B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40603—Arbitration, priority and concurrent access to memory cells for read/write or refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40607—Refresh operations in memory devices with an internal cache or data buffer
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Databases & Information Systems (AREA)

Abstract

存储器件，包括第一存储体，其包括第一存储区块和第二存储区块；第二存储体，其包括第三存储区块和第四存储区块；和体选择单元，其适用于当施加激活命令时选择第一存储体和第二存储体当中的对应于体地址的存储体，其中选中的存储体在激活选中的存储体的存储区块当中的被区块地址而选中的存储区块的字线的同时对未选中的存储区块的字线执行存取。

Description

半导体器件及包括半导体器件的存储系统
相关申请的交叉引用
本发明要求2014年11月27日向韩国知识产局提出的申请号为10-2014-0167376的韩国专利申请的优先权，在此通过引用将其全部并入。
技术领域
本发明的示例性实施例涉及一种半导体器件和一种包括半导体器件的存储系统。
背景技术
计算系统使用存储器件(例如动态随机存取存储器(DRAM))，以储存通过中央处理单元(CPU)或处理器而存取的数据。随着科技发展，计算系统需要更高的性能。为了这个目的，存储器件经受更高集成度和更高速度的限制。为了增大存储器件的操作速度，除了增大存储器件操作的时钟的频率之外，还讨论了有效率地驱动包括于存储器件的电路的各种方法。
存储器件可以包括多个存储体。参照图1，存储器件可以包括多个存储体BK0至BK15、信号输入/输出(I/O)电路110、和全局总线GIO_BUS。
所述存储体BK0至BK15可以基于包括多个存储单元的单一储存单元而通过体地址被识别。存储器件可以接收施加于其的命令信号和地址，并通过信号输入/输出电路110而可以输入/输出数据。全局总线GIO_BUS可以在存储体BK0-BK15与数据I/O电路110之间传送数据。
轮流地存取所述存储体BK0至BK15的方法可以被用作增大存储器件的带宽的方法。例如，在存储体BK0被激活并且数据输入和输出的同时，另一存储体可以被激活，从而连续地输入和输出所述存储体BK0至BK15的数据。在此情形中，针对两个激活操作所施加的激活命令之间需要行地址选通至行地址选通延迟(tRRD,RowaddressstrobetoRowaddressstrobeDelay)的间隔。此种tRRD于说明书中被定义并可以通常被设定为长于行地址选通至列地址选通延迟(tRCD,RowaddressstrobetoColumnaddressstrobeDelay)或长于列地址选通至列地址选通延迟(tCCD,ColumnaddressstrobetoColumnaddressstrobeDelay)。
一般而言，若单一存储体即将激活，单一选中的字线被激活并且连接至被激活的字线的存储单元被存取。于此操作期间，相同的存储体的剩余的字线可能维持未激活状态。通过存储体的此种控制来增大存储器件的带宽或有效率地驱动存储器件可能很困难。
发明内容
各种实施例指向存储器件和存储系统，其通过于单一存储体中同时地激活两个或更多个字线且依序存取连接至被激活的字线的存储单元而能增大带宽。
再者，各种实施例指向存储器件和存储系统，其通过在被激活的存储体中随同对单一字线的激活操作刷新其他字线而能有效率地管理存储体。
在一实施例中，存储器件包括：第一存储体，包括第一存储区块和第二存储区块；第二存储体，包括第三存储区块和第四存储区块；和体选择单元，适用于当施加激活命令时选择所述第一存储体和所述第二存储体当中的对应于体地址的存储体，其中，选中的存储体在激活选中的存储体的存储区块当中的被区块地址选中的存储区块的字线的同时执行对未选中的存储区块的字线的行存取(rowaccess)。
在一实施例中，存储器件包括：第一存储体，包括第一存储区块和第二存储区块；第二存储体，包括第三存储区块和第四存储区块；体选择单元，适用于当施加激活命令时选择第一存储体和第二存储体当中的对应于体地址的存储体，其中，在单数模式中，选中的存储体激活选中的存储体的存储区块当中的被区块地址选中的字线，而在双重模式中，选中的存储体在激活选中的存储区块的字线的同时执行对不同于选中的存储区块的未选中的存储区块的字线的行存取。
在一实施例中，存储系统包括存储器件和存储控制器，存储器件包括第一存储体和第二存储体，第一存储体包括第一存储区块和第二存储区块，第二存储体包括第三存储区块和第四存储区块，并且存储器件适用于当施加激活命令时，激活在第一存储体和第二存储体之中的被体地址选中的存储体中的被区块地址选中的存储区块的字线，并同时对不同于选中的存储区块的未选中的存储区块的字线执行行存取；以及存储控制器适用于施加激活命令、体地址、和区块地址于存储器件。
附图说明
图1是例示存储器件的操作的图。
图2是例示根据本发明的一实施例的存储器件的配置的图。
图3是例示根据本发明的一实施例的存储器件的配置的图。
图4是例示根据本发明的一实施例的存储器件的配置的图。
图5是例示根据本发明的一实施例的存储器件的配置的图。
图6是例示根据本发明的一实施例的存储系统的配置的图。
具体实施方式
在下文中，各种实施方式将参照附图更详细地来描述。然而，本发明可以用不同形式实施，并且不应被解释成局限于下文所提出的实施例。而是，这些实施例被提供，使得本说明书充分且完整，并将本发明的范围完全传达至本领域技术人员。整个说明书中，同样的附图标记意指本发明的整个各种图式和实施例中的同样部件。
图式不必要按比例，并且，在一些例子中，为了清楚例示实施例的特征，比例可能夸大。当元件被称为连接或耦接至另一元件时，应被理解为元件可以直接连接或耦接至另一元件，或该元件经由其间的中间元件而电性连接或耦接至另一元件。此外，当形容元件包含、包括或具有一些元件时，只要没有特别限制，应被理解为其可以仅包含、包括或具有那些元件，或其可以包含、包括或具有那些元件以外的其他元件。除非被相反提及，单数形式的术语可以包括复数形式。
于下文中，行存取可以包括用于激活字线的操作、用于对字线执行正常刷新的操作、及用于对字线执行目标刷新的操作之中的一种或更多种。此外，列存取(columnaccess)可以包括用于读取存储单元的数据的操作和用于将数据写入存储单元的操作之中的一种或更多种。
图2是例示根据本发明的一实施例的存储器件的配置的图。
请参照图2，存储器件可以包括命令输入单元201、地址输入单元202、数据输入/输出单元203、命令解码器210、模式设定单元220、体选择单元230、第一体控制单元240_0、第二体控制单元240_1、第一存储体BK0、第二存储体BK1以及全局总线GIO_BUS。
命令输入单元201可以接收多个命令信号CMDs。地址输入单元202可以接收地址ADDs。数据输入/输出单元203可以接收或输出数据DATA。所述命令信号CMDs、所述地址ADDs、以及所述数据DATA的每一个可以包括多个位的信号。尤其，地址ADDs可以包括用于选择存储体的体地址BK_ADD、用于选择存储块的块地址BLK_ADD、用于选择行线的行地址RADD、用于选择列线的列地址CADD。地址BK_ADD、BLK_ADD以及RADD可以随同激活命令而被施加，地址CADD可以随同读取/写入命令而被施加。
命令解码器210可以响应于通过命令输入单元201而被接收的命令信号CMDs来产生激活命令ACT、预充电命令PRE、读取命令RD、写入命令WT、和模式寄存器设定命令MRS。若命令信号CMDs的组合对应于激活命令ACT，则命令解码器210可以激活激活命令ACT。若命令信号CMDs的组合对应于预充电命令PRE，则命令解码器210可以激活预充电命令PRE。此外，若命令信号CMDs的组合对应于读取命令RD，则命令解码器210可以激活读取命令RD。若命令信号CMDs的组合对应于写入命令WT，则命令解码器210可以激活写入命令WT。若命令信号CMDs的组合对应于模式寄存器设定命令MRS，则命令解码器210可以激活模式寄存器设定命令MRS。
当模式寄存器设定命令MRS被激活时，模式设定单元220可以使用通过地址输入单元202而接收的地址ADDs来设定包括单一模式和双重模式的操作模式中的任一种。单一模式可以为在选中的存储体中单一字线被激活的操作模式，双重模式可以为在选中的存储体中两个或更多个字线被激活的操作模式。如果单一模式被设定，则模式设定单元220可以激活模式信号MODE1，以及如果双重模式被设定，则模式设定单元220可以激活模式信号MODE2。
体选择单元230可以响应于体地址BK_ADD、激活命令ACT、和预充电命令PRE而产生第一和第二体激活信号BK_ACT<0:1>。第一体激活信号BK_ACT<0>可以对应于第一存储体BK0，且第二体激活信号BK_ACT<1>可以对应于第二存储体BK1。体选择单元230可以响应于激活命令ACT而激活由体地址BK_ADD选中的体激活信号BK_ACT<0:1>，并可以响应于预充电命令PRE而去激活被激活的体激活信号BK_ACT<0:1>。
基于设定模式，第一体控制单元240_0和第二体控制单元240_1可以根据单一模式或双重模式而分别对应于且分别控制第一存储体BK0和第二存储体BK1。体控制单元240_0和240_1可以产生对应于包括于第一存储体BK0和第二存储体BK1中的相应的存储区块BLK0至BLK3的区块激活信号BLK_ACT<0:3>。
若单一模式被设定，则当体激活信号BK_ACT<0:1>被激活时，体控制单元240_0或240_1可以激活对应于被区块地址BLK_ADD选中的存储区块的区块激活信号BLK_ACT<0:3>。例如，在第一模式中，当体激活信号BK_ACT<0>被激活且第一存储区块BLK0被区块地址BLK_ADD选中时，第一体控制单元240_0可以激活第一区块激活信号BLK_ACT<0>。此外，第一体控制单元240_0可以将行位址RADD作为多条地址信息BLK0_RADD至BLK3_RADD当中的与选中的第一存储区块BLK0相对应的地址信息BLK0_RADD来传送。
若双重模式被设定，则当体激活信号BK_ACT<0:1>被激活时，体控制单元240_0或240_1可以一起激活对应于被区块地址BLK_ADD选中的存储区块的体激活信号BLK_ACT<0:3>和对应于未选中的存储区块的体激活信号BLK_ACT<0:3>，其中未选中的存储区块即为在对应的存储体BK0或BK1中的不同于选中的存储区块的存储区块。例如，在第二模式中，若体激活信号BK_ACT<0>被激活且第一存储区块BLK0被区块地址BLK_ADD选中，则第一体控制单元240_0可以一起激活对应于选中的第一存储区块BLK0的第一区块激活信号BLK_ACT<0>和对应于未选中的第二存储区块BLK1的第二区块激活信号BLK_ACT<1>。此外，第一体控制单元240_0可以将行位址RADD作为多条地址信息BLK0_RADD至BLK3_RADD当中的与选中的第一存储区块BLK0和未选中的第二存储区块BLK1相对应的地址信息BLK0_RADD和BLK1_RADD来传送。
仅供参考，若被激活的体激活信号BK_ACT<0:1>被去激活，体控制单元240_0或240_1可以去激活被激活的区块激活信号BLK_ACT<0:3>。
第一存储体BK0可以包括第一存储区块BLK0与第二存储区块BLK1、第一区块控制单元ROW_C0和COL_C0与第二区块控制单元ROW_C1和COL_C1、以及第一局部总线LIO_BUS0与第二局部总线LIO_BUS1。此外，第二存储体BK1可以包括第三存储区块BLK2与第四存储区块BLK3、第三区块控制单元ROW_C2和COL_C2与第四区块控制单元ROW_C3和COL_C3、以及第三局部总线LIO_BUS2、与第四局部总线LIO_BUS3。
每一存储区块BLK0至BLK3可以包括多个字线WL0至WLN(为了简洁，仅存储区块BLK0的字线被例示，而剩余的存储区块BLK1至BLK3的字线未被例示)和连接至所述字线的多个存储单元(图2未示)。区块控制单元可以包括相应的行控制单元ROW_C0至ROW_C3和相应的列控制单元COL_C0至COL_C3。
所述列控制单元ROW_C0至ROW_C3可以在区块激活信号BLK_ACT<0:3>中的对应的区块激活信号已经被激活的区段激活基于地址信息BLK0_RADD至BLK3_RADD而被选中的相应的字线。列控制单元COL_C0至COL_C3可以传送数据于相应的局部总线LIO_BUS0至LIO_BUS3与全局总线GIO_BUS之间。
列控制单元COL_C0至COL_C3可以响应于命令RD、WT和列地址CADD而控制相应的存储区块BLK0至BLK3的列存取操作。当读取命令RD被激活时，列控制单元COL_C0至COL_C3可以控制存储区块BLK0至BLK3，使得被列地址CADD选中的列的数据通过相应的局部总线LIO_BUS0至LIO_BUS3而被传送至相应的列控制单元COL_C0至COL_C3。所述列控制单元COL_C0至COL_C3可以传送相应的局部总线LIO_BUS0至LIO_BUS3的数据至全局总线GIO_BUS。当写入命令WT被激活时，列控制单元COL_C0至COL_C3可以传送全局总线GIO_BUS的数据至相应的局部总线LIO_BUS0至LIO_BUS3。此外，列控制单元COL_C0至COL_C3可以控制相应的存储区块BLK0至BLK3，使得相应的局部总线LIO_BUS0至LIO_BUS3的数据被传送至被列地址CADD选中的列。
全局总线GIO_BUS可以传送数据于选中的存储体和数据输入/输出单元203之间。当读取操作被执行时，全局总线GIO_BUS可以将由选中的存储体输出的数据传送至数据输入/输出单元203。当写入操作被执行时，全局总线GIO_BUS可以将被输入至数据输入/输出单元203的数据传送至选中的存储体。
下面基于前述内容而叙述存储器件的操作。
(1)若存储器件被设定为单一模式
在此情况下，用于选择第一存储体BK0的第一存储区块BLK0的字线的地址ADDs已经随同激活命令CMDs一起被施加于存储器件，并且在一段时间tRCD之后，用于选择第一存储区块BLK0的一些存储单元的列地址CADD已经随同读取命令RD一起被施加于存储器件。在此情况下，列地址CADD可以包括区块地址BLK_ADD。
第一体激活信号BK_ACT<0>响应于激活命令ACT而被激活，并且第一区块激活信号BLK_ACT<0>响应于第一体激活信号BK_ACT<0>而被激活。响应于第一区块激活信号BLK_ACT<0>，选中的第一存储区块BLK0的字线当中的被行地址RADD选中的字线被激活。
当读取命令RD被激活时，被连接至第一存储区块BLK0的被激活的字线的存储单元的数据经由第一局部总线LIO_BUS0而被传送至全局总线GIO_BUS并被输出至存储器件的外部。在此情况下，第一局部总线LIO_BUS0的数据可以为被列地址CADD选中的存储单元的数据。
(2)若存储器件被设定为双重模式
在此情况下，在一段时间tRCD之后，用于选择第一存储体BK0的第一存储区块BLK0的字线的地址ADDs已经随同激活命令CMDs一起被施加于存储器件，以及用于选择第一存储区块BLK0的一些存储单元的列地址CADD已经随同写入命令WT一起被施加于存储器件，并且一段时间tCCD之后，用于选择第二存储区块BLK1的一些存储单元的行地址CADD已经随同读取命令RD一起被施加于存储器件。在此情况下，列地址CADD可以包括区块地址BLK_ADD。
第一体激活信号BK_ACT<0>响应于激活命令ACT而被激活，并且第一区块激活信号BLK_ACT<0>和第二区块激活信号BLK_ACT<1>响应于第一体激活信号BK_ACT<0>而被激活。选中的第一存储区块BLK0的字线当中的被行地址RADD选中的字线响应于第一区块激活信号BLK_ACT<0>而被激活。此外，未选中的第二存储区块BLK1的字线当中的被行地址RADD选中的字线响应于第二区块激活信号BLK_ACT<1>而被激活。
当写入命令WT被激活时，全局总线GIO_BUS的数据经由第一局部总线LIO_BUS0被传送至被连接至第一存储区块BLK0的被激活的字线的存储单元以及被写入至存储单元中。在此情况下，数据被写入的存储单元可以为被列地址CADD选中的存储单元。
当读取命令RD被激活时，被连接至第二存储区块BLK1的被激活的字线的存储单元的数据经由第二局部总线LIO_BUS1而被传送至全局总线GIO_BUS并被输出至存储器件的外部。在此情况下，第二局部总线LIO_BUS1的数据可以为被列地址CADD选中的存储单元的数据。
存储器件可以通过响应于激活命令而在单一存储体中激活两个或更多个字线、并以特定间隔对两个或更多个字线执行列存取而增大其带宽。
图3是例示根据本发明的一实施例的存储器件的配置的图。
请参照图3，存储器件可以包括命令输入单元301、地址输入单元302、数据输入/输出单元303、命令解码器310、模式设定单元320、体选择单元330、第一体控制单元340_0、第二体控制单元340_1、第一存储体BK0、第二存储体BK1、全局总线GIO_BUS、以及第一至第四地址计数单元350_0至350_3。
与图2的存储器件不同的是，图3的存储器件可以激活选中的存储区块的字线，亦可以对未选中的存储区块的字线执行正常刷新。
当模式寄存器设定命令MRS被激活时，模式设定单元320可以使用通过地址输入单元202所接收的地址ADDs而设定所述设定模式(包括单一模式和双重模式)其中之一。单一模式可以为在选中的存储体中单一字线被激活的操作模式，且双重模式可以为在选中的存储体中选中的存储区块的字线被激活而未选中的存储区块的字线经受正常刷新的操作模式。若单一模式被设定，则模式设定单元220可以激活模式信号MODE1，若双重模式被设定，则模式设定单元220可以激活模式信号MODE2。
第一体控制单元340_0和第二体控制单元340_1可以基于设定模式根据第一模式或第二模式而分别对应于且控制第一存储体BK0和第二存储体BK1。体控制单元340_0和340_1可以产生与包括于第一存储体BK0和第二存储体BK1中的相应的存储区块BLK0至BLK3相对应的区块激活信号BLK_ACT<0:3>。
若单一模式被设定，则体控制单元340_0或340_1的操作可以与图2中的设定为单一模式的体控制单元240_0或240_1的操作相同。
若双重模式被设定，当体激活信号BK_ACT<0:1>被激活时，于特定区段(forspecificsection)，体控制单元340_0或340_1可以激活对应于被区块地址BLK_ADD选中的存储区块的区块激活信号BLK_ACT<0:3>、并同时激活对应于未选中的存储区块(亦即不同于对应的存储体BK0或BK1中的选中的存储区块的另一存储区块)的区块激活信号BLK_ACT<0:3>。例如，在第二模式中，若体激活信号BK_ACT<0>被激活且第一存储区块BLK0被区块地址BLK_ADD选中，则第一体控制单元340_0可以于特定区段激活对应于选中的第一存储区块BLK0的第一区块激活信号BLK_ACT<0>、并同时激活对应于未选中的第二存储区块BLK1的第二区块激活信号BLK_ACT<1>。
此外，体控制单元340_0或340_1可以将行位址RADD作为与选中的存储区块相对应的地址信息来传送，并可以将计数地址CNT_ADD0至CNT_ADD3作为与未选中的存储区块相对应的地址信息来传送。例如，若第一存储体BK0的第一存储区块BLK0被选中，则第一体控制单元340_0可以传送行地址RADD作为地址信息BLK0_RADD并传送计数地址CNT_ADD0作为地址信息BLK1_RADD。
体控制单元340_0和340_1可以通过每当体激活信号BK_ACT<0:1>被激活时激活对应于未选中的存储区块的区块刷新信号而产生区块刷新信号BLK0_REF至BLK3_REF。
第一至第四体控制单元350_0至350_3分别对应于第一至第四存储区块BLK0至BLK3。每当区块刷新信号BLK0_REF至BLK3_REF中对应的区块刷新信号被激活时，所述地址计数单元350_0至350_3可以将所述计数地址CNT_ADD0至CNT_ADD3的相应的值增大1。将每一计数地址CNT_ADD0至CNT_ADD3的值增大1可以意指每一计数地址CNT_ADD0至CNT_ADD3被改变使得第K字线被选中之后第(K+1)被选中。
下面基于前述内容而叙述存储器件的操作。
(1)若存储器件被设定为单一模式，则存储器件的操作可以与图2中的设定为第一模式的存储器件相同。
(2)若存储器件被设定为双重模式
于此例中，用于选择第一存储体BK0的第一存储区块BLK0的字线的地址ADDs已经随同激活命令CMDs一起被施加于存储器件，而且，在一段时间tRCD后，用于选择第一存储区块BLK0的一些存储单元的列地址CADD已经随同写入命令WT一起被施加于存储器件。于此情形下，列地址CADD可以包括区块地址BLK_ADD。
第一体激活信号BK_ACT<0>响应于激活命令ACT而被激活，并且，第一区块激活信号BLK_ACT<0>响应于第一体激活信号BK_ACT<0>而被激活，使得第二区块激活信号BLK_ACT<1>可以于特定区段被激活。响应于第一区块激活信号BLK_ACT<0>而选中的第一存储区块BLK0中的被行地址RADD选中的字线被激活。此外，响应于第二区块激活信号BLK_ACT<1>而未选中的第二存储区块BLK1中的被计数地址CNT_ADD1选中的字线经受激活-预充电(active-precharge)(亦即刷新)。
当写入命令WT被激活时，全局总线GIO_BUS的数据通过第一局部总线LIO_BUS0而被传送至连接到第一存储区块BLK0的被激活的字线的存储单元，并被写入于存储单元。在此情况下，数据被写入的存储单元可以为被列地址CADD选中的存储单元。
存储器件可以通过在被激活的存储体中同时执行对单一字线的激活操作和对其他字线的正常刷新操作而有效率地管理存储体。
图4是例示根据本发明的一实施例的存储器件的配置的图。
参照图4，存储器件可以包括命令输入单元401、地址输入单元402、数据输入/输出单元403、命令解码器410、模式设定单元420、体选择单元430、第一体控制单元440_0、第二体控制单元440_1、第一存储体BK0、第二存储体BK1、全局总线GIO_BUS、和第一至第四地址储存单元450_0至450_3。
与图2的存储器件不同，图4的存储器件可以激活选中的存储区块的字线、并同时对未选中的存储区块的字线执行目标刷新。与对存储体中所包括的所有字线的依序刷新不同，目标刷新可以意指连接到具有较短保持时间(retentiontime)的存储单元的字线被刷新。于下文中，可以使用利用储存于地址储存单元450_0至450_3的地址而产生的目标地址来执行目标刷新。
当模式寄存器设定命令MRS被激活时，模式设定单元420可以使用通过地址输入单元402所接收的地址ADDs而设定所述操作模式(包括单一模式和双重模式)其中之一。单一模式可以为在被激活的存储体中单一字线被激活和被存取的操作模式，且双重模式可以为在被激活的存储体中选中的存储区块的字线被激活和被存取且同时未选中的存储区块的字线经受目标刷新的操作模式。若单一模式被设定，则模式设定单元420可以激活模式信号MODE1，若双重模式被设定，则模式设定单元420可以激活模式信号MODE2。
第一体控制单元440_0和第二体控制单元440_1可以基于设定模式根据第一模式或第二模式而分别对应于且控制第一存储体BK0和第二存储体BK1。体控制单元440_0和440_1可以产生与包括于第一存储体BK0和第二存储体BK1中的相应的存储区块BLK0至BLK3相对应的区块激活信号BLK_ACT<0:3>。
若单一模式被设定，体控制单元340_0或340_1的操作可以与图2中的设定为第一模式的体控制单元240_0或240_1的操作相同。
若双重模式被设定，当体激活信号BK_ACT<0:1>被激活时，于特定区段，体控制单元440_0或440_1可以激活对应于被区块地址BLK_ADD选中的存储区块的区块激活信号BLK_ACT<0:3>，并且也可以激活对应于未选中的存储区块(亦即不同于对应的存储体BK0或BK1中的选中的存储区块的另一存储区块)的区块激活信号BLK_ACT<0:3>。例如，在第二模式中，若体激活信号BK_ACT<0>被激活且第一存储区块BLK0被区块地址BLK_ADD选中，则于特定区段，第一体控制单元440_0可以激活对应于选中的第一存储区块BLK0的第一区块激活信号BLK_ACT<0>，并且也可以激活对应于未选中的第二存储区块BLK1的第二区块激活信号BLK_ACT<1>。
此外，体控制单元440_0或440_1可以将行地址RADD作为对应于选中的存储区块的地址信息来传送，并可以将目标地址TR_ADD0至TR_ADD3作为对应于未选中的存储区块的地址信息来传送。例如，若第一存储体BK0的第一存储区块BLK0被选中，则第一体控制单元440_0可以将行地址RADD作为地址信息BLK0_RADD来传送并将目标地址TR_ADD0作为地址信息BLK1_RADD来传送。
体控制单元440_0和440_1可以通过每当对应的体激活信号BK_ACT<0:1>被激活时激活对应于未选中的存储区块的目标刷新信号而产生目标刷新信号BLK0_TR至BLK3_TR。
第一至第四地址储存单元450_0至450_3分别对应于第一至第四存储区块BLK0至BLK3。所述地址储存单元450_0至450_3可以每当相应的目标刷新信号BLK0_TR至BLK3_TR被激活时输出相应的目标地址TR_ADD0至TR_ADD3。目标地址TR_ADD0至TR_ADD3可以被产生如下。
每一地址储存单元450_0至450_3可以储存关于对应的存储区块的每一字线的激活数量、激活历史或激活时间的数据，每一地址储存单元450_0至450_3可以将所述信息与参考信息(亦即，参考数量、参考频率或参考时间)的信息相比较，以及每一地址储存单元450_0至450_3可以储存基于比较结果而具有等于或大于参考数量的激活数量、等于或高于参考频率的激活频率、或者等于或长于参考时间的的激活时间的字线的行地址RADD。据此，当目标刷新信号BLK0_TR至BLK3_TR中对应的目标刷新信号被激活时，地址储存单元450_0至450_3可以通过向被储存的地址加1或从被储存的地址减1而分别产生目标地址TR_ADD0至TR_ADD3。如上所述所产生的目标地址TR_ADD0至TR_ADD3可以是与具有等于或大于参考数量的激活数量、等于或高于参考频率的激活频率、或者等于或长于参考时间的的激活时间的字线相邻的字线的地址。
下面基于前述内容而叙述存储器件的操作。
(1)若存储器件被设定为单一模式，则存储器件的操作可以与图2中的设定为第一模式的存储器件相同。
(2)若存储器件被设定为双重模式
于此例中，用于选择第一存储体BK0的第一存储区块BLK0的字线的地址ADDs已经随同激活命令CMDs一起被施加于存储器件，而且，在一段时间tRCD后，用于选择第一存储区块BLK0的一些存储单元的列地址CADD已经随同读取命令RD一起被施加于存储器件。于此情形下，列地址CADD可以包括区块地址BLK_ADD。
第一体激活信号BK_ACT<0>响应于激活命令ACT而被激活，并且第一区块激活信号BLK_ACT<0>响应于第一体激活信号BK_ACT<0>而被激活，使得第二区块激活信号BLK_ACT<1>可以于特定区段被激活。选中的第一存储区块BLK0中的被行地址RADD选中的字线响应于第一区块激活信号BLK_ACT<0>而被激活。此外，未选中的第二存储区块BLK1中的被目标地址TR_ADD1选中的字线响应于第二区块激活信号BLK_ACT<1>而经受激活-预充电(亦即目标刷新)。
当读取命令RD被激活时，连接到第一存储区块BLK0的被激活的字线的存储单元的数据通过第一局部总线LIO_BUS0而被传送至全局总线GIO_BUS，并被输出至存储器件的外部。于此情况下，第一局部总线LIO_BUS0的数据可以为被列地址CADD选中的存储单元的数据。
存储器件可以通过在被激活的存储体中同时执行对单一字线的激活操作和对其他字线的目标刷新操作而有效率地管理存储体。特别地，因为相邻的字线被频繁激活(frequentlyactived)而发生的存储单元的数据的损失可以通过目标刷新而被避免。
图5是例示根据本发明的一实施例的存储器件的配置的图。
请参照图5，存储器件可以包括命令输入单元501、地址输入单元502、数据输入/输出单元503、命令解码器510、模式设定单元520、体选择单元530、第一体控制单元540_0、第二体控制单元540_1、第一存储体BK0、第二存储体BK1、全局总线GIO_BUS、第一至第四地址计数单元550_0至550_3、以及第一至第四地址储存单元560_0至560_3。
取决于设定操作模式，图5的存储器件可以执行图2至图4的存储器件的所有双重模式操作。也就是说，图5的存储器件可以在激活选中的存储区块的字线的同时激活未选中的存储区块的字线、对未选中的存储区块的字线执行正常刷新，或者对未选中的存储区块的字线执行目标刷新。
当模式寄存器设定命令MRS被激活时，模式设定单元520可以使用通过地址输入单元502所接收的地址ADDs而设定所述设定模式(包括单一模式和双重模式)其中之一。单一模式可以为选中的存储区块的在被激活的存储体中单一字线被激活的操作模式，且双重模式可以为在被激活的存储体中选中的存储区块的单一字线被激活的同时另一存储区块的字线经受行存取的操作模式。
双重模式的第一模式可以为在选中的存储体中两个或更多个字线被激活的操作模式。此外，双重模式的第二模式可以为在选中的存储体中选中的存储区块的字线被激活的同时未选中的存储区块的字线经受正常刷新的操作模式。双重模式的第三模式可以为在选中的存储体中选中的存储区块的字线被激活的同时未选中的存储区块的字线经受目标刷新的操作模式。
若单一模式被设定，则模式设定单元520可以激活模式信号MODE1，若双重模式的第一模式被设定，则模式设定单元520可以激活模式信号MODE2，若双重模式的第二模式被设定，则模式设定单元520可以激活模式信号MODE3，若双重模式的第三模式被设定，则模式设定单元520可以激活模式信号MODE4。
基于设定模式，第一体控制单元540_0和第二体控制单元540_1可以根据单一模式或双重模式而分别对应于且分别控制第一存储体BK0和第二存储体BK1。体控制单元540_0和540_1可以产生与包括于第一存储体BK0和第二存储体BK1中的相应的存储区块BLK0至BLK3相对应的区块激活信号BLK_ACT<0:3>。
若单一模式被设定，则体控制单元540_0或540_1的操作可以与图2中的设定为第一模式的体控制单元240_0或240_1的操作相同。若双重模式的第一模式被设定，则体控制单元540_0或540_1的操作可以与图2中的设定为双重模式的体控制单元240_0或240_1的操作相同。若双重模式的第二模式被设定，则体控制单元540_0或540_1的操作可以与图3中的设定为双重模式的体控制单元340_0或340_1的操作相同。若双重模式的第三模式被设定，则体控制单元540_0或540_1的操作可以与图4中的设定为双重模式的体控制单元440_0或440_1的操作相同。
图2至图5已经例示了存储器件能同时支持单一模式和双重模式。然而，存储器件可以通过电路设计的改变而仅支持双重模式。因此，有可能地，图2至图5的存储器件的操作没有单一模式。
图6是例示根据本发明的一实施例的存储系统的配置的图。
请参照图6，存储系统可以包括存储控制器610和存储器件620。
存储控制器610可以通过输入命令CMDs和地址ADDs至存储器件620而控制存储器件620的操作，并当读取操作和写入操作被执行时可以与存储器件620交换数据DATA。向存储器件620施加激活命令、预充电命令、读取命令、写入命令、和模式寄存器设定命令可以通过发送命令CMDs而被执行。当刷新操作和目标刷新操作被执行时，因为使用通过存储器件620而内部产生的地址CNT_ADD0至CNT_ADD3和TR_ADD0至TR_ADD3，存储控制器610不需要去发送地址ADDs至存储器件620。
存储器件620可以通过自存储控制器610所接收的模式寄存器设定命令而通过命令CMDs设定操作模式，并且，存储器件620可以响应于激活命令而激活选中的存储体中的选中的存储区块的字线的同时对选中的存储体中的未选中的存储区块的字线执行行存取。存储器件620可以为参照图2至图5中所述的存储器件的任何一种。
此技术可以通过在单一存储体中同时激活两个或更多个字线、并依序存取连接到被激活的字线的存储单元来增大存储器件的带宽。
此外，此技术可以通过在被激活的存储体中同时执行对单一字线的激活操作和对另一字线的刷新操作而有效率地管理存储体。
虽然各种实施例为了例示的目的已经进行说明，明显地，对本领域技术人员而言，各种改变和调整皆可以于不脱离如所附的权利要求所定义的本发明的精神与范畴内而达成。
通过以上实施例可以看出，本申请提供了以下的技术方案。
技术方案1.一种存储器件，包括：
第一存储体，包括第一存储区块和第二存储区块；
第二存储体，包括第三存储区块和第四存储区块；以及
体选择单元，适用于：当施加激活命令时选择第一存储体和第二存储体当中的对应于体地址的存储体；
其中，选中的存储体在激活选中的存储体的存储区块当中的被区块地址选中的存储区块的字线的同时对未选中的存储区块的字线执行行存取。
技术方案2.如技术方案1所述的存储器件，其中，对字线的行存取包括用于激活字线的操作、用于对字线执行正常刷新的操作、以及用于对字线执行目标刷新的操作之中的一种或更多种。
技术方案3.如技术方案2所述的存储器件，其中，选中的存储体一起激活选中的存储区块的字线当中的对应于行地址的字线和未选中的存储区块的字线当中的对应于行地址的字线。
技术方案4.如技术方案3所述的存储器件，其中，选中的存储体对连接到选中的存储区块的被激活的字线的存储单元和连接到未选中的存储区块的被激活的字线的存储单元执行列存取，以及
其中，对存储单元的列存取包括用于将数据写入于所述存储单元中的操作和用于自所述存储单元读取数据的操作。
技术方案5.如技术方案4所述的存储器件，其中，以列地址选通至列地址选通延迟tCCD的间隔，选中的存储体对选中的存储区块和未选中的存储区块执行列存取。
技术方案6.如技术方案3所述的存储器件，其中，当预充电命令被施加时，选中的存储体预充电选中的存储区块的被激活的字线和未选中的存储区块的被激活的字线。
技术方案7.如技术方案2所述的存储器件，还包括：
地址计数单元，适用于通过执行计数操作而产生计数地址，
其中，选中的存储体在激活选中的存储区块的字线当中的对应于行地址的字线的同时刷新未选中的存储区块的字线当中的对应于计数地址的字线。
技术方案8.如技术方案2所述的存储器件，还包括：
地址储存单元，适用于：储存激活数量等于或大于参考数量、激活频率等于或高于参考频率、或者激活时间等于或长于参考时间的字线的地址，
其中，选中的存储体在激活选中的存储区块的字线当中的对应于行地址的字线的同时刷新未选中的存储区块的字线当中的与对应于地址储存单元的地址的字线相邻的字线。
技术方案9.如技术方案2所述的存储器件，还包括：
地址计数单元，适用于通过执行计数操作而产生计数地址；以及
地址储存单元，适用于：储存激活数量等于或大于参考数量、激活频率等于或高于参考频率、或者激活时间等于或长于参考时间的字线的地址。
技术方案10.如技术方案9所述的存储器件，其中，
若选中的存储体被设定为第一模式，则选中的存储体在激活选中的存储区块的字线当中的对应于行地址的字线的同时激活未选中的存储区块的字线当中的对应于行地址的字线；
若选中的存储体被设定为第二模式，则选中的存储体在激活选中的存储区块的字线当中的对应于行地址的字线的同时刷新未选中的存储区块的字线当中的对应于计数地址的字线；以及
若选中的存储体被设定为第三模式，则选中的存储体在激活选中的存储区块的字线当中的对应于行地址的字线的同时刷新未选中的存储区块的字线当中的与对应于地址储存单元的地址的字线相邻的字线。
技术方案11.如技术方案2所述的存储器件，还包括：
第一体控制单元，适用于：产生分别对应于第一存储区块和第二存储区块的第一区块控制信号和第二区块控制信号，并当第一存储体被选中时一起激活第一区块控制信号和第二区块控制信号；
第二体控制单元，适用于：产生分别对应于第三存储区块和第四存储区块的第三区块控制信号和第四区块控制信号，并当第二存储体被选中时一起激活第三区块控制信号和第四区块控制信号；以及
全局总线，适用于传送选中的存储体的数据。
技术方案12.如技术方案11所述的存储器件，
其中第一存储体包括：
第一区块控制单元，适用于响应于第一区块控制信号而控制对第一存储区块的行存取；
第二区块控制单元，适用于响应于第二区块控制信号而控制对第二存储区块的行存取；
第一局部总线，适用于在第一存储区块与全局总线之间传送数据；
第二局部总线，适用于在第二存储区块与全局总线之间传送数据；以及
其中第二存储体包括：
第三区块控制单元，适用于响应于第三区块控制信号而控制对第三存储区块的行存取；
第四区块控制单元，适用于响应于第四区块控制信号而控制对第四存储区块的行存取；
第三局部总线，适用于在第三存储区块与全局总线之间传送数据；以及
第四局部总线，适用于在第四存储区块与全局总线之间传送数据。
技术方案13.一种存储器件，包括：
第一存储体，包括第一存储区块和第二存储区块；
第二存储体，包括第三存储区块和第四存储区块；以及
体选择单元，适用于：当施加激活命令时选择第一存储体和第二存储体当中的对应于体地址的存储体，
其中，在单一模式中，选中的存储体激活选中的存储体的存储区块当中的被区块地址选中的存储区块的字线，而在双重模式中，选中的存储体在激活选中的存储区块的字线的同时对不同于选中的存储区块的未选中的存储区块的字线执行行存取。
技术方案14.如技术方案13所述的存储器件，其中，对字线的行存取包括用于激活字线的操作、用于对字线执行正常刷新的操作、以及用于对字线执行目标刷新的操作之中的一种或更多种。
技术方案15.如技术方案14所述的存储器件，其中，在双重模式中，选中的存储体一起激活选中的存储区块的字线当中的对应于行地址的字线和未选中的存储区块的字线当中的对应于行地址的字线。
技术方案16.如技术方案14所述的存储器件，还包括：
地址计数单元，适用于通过执行计数操作而产生计数地址；
其中，在双重模式中，选中的存储体在激活未选中的存储区块的字线当中的对应于行地址的字线的同时刷新未选中的存储区块的字线当中的对应于计数地址的字线。
技术方案17.如技术方案14所述的存储器件，还包括：
地址储存单元，适用于：储存激活数量等于或大于参考数量、激活频率等于或高于参考频率、或者激活时间等于或长于参考时间的字线的地址，
其中，在双重模式中，选中的存储体在激活选中的存储区块的字线当中的对应于行地址的字线的同时刷新与未选中的存储区块的字线当中的对应于地址储存单元的地址的字线相邻的字线。
技术方案18.如技术方案14所述的存储器件，还包括：
地址计数单元，适用于通过执行计数操作而产生计数地址；以及
地址储存单元，适用于：储存激活数量等于或大于参考数量、激活频率等于或高于参考频率、或者激活时间等于或长于参考时间的字线的地址。
技术方案19.如技术方案18所述的存储器件，其中，
若选中的存储体被设定为双重模式的第一模式，则选中的存储体在激活选中的存储区块的字线当中的对应于行地址的字线的同时激活未选中的存储区块的字线当中的对应于行地址的字线；
若选中的存储体被设定为双重模式的第二模式，则选中的存储体在激活选中的存储区块的字线当中的对应于行地址的字线的同时刷新未选中的存储区块的字线当中的对应于计数地址的字线；以及
若选中的存储体被设定为双重模式的第三模式，则选中的存储体在激活选中的存储区块的字线当中的对应于行地址的字线的同时刷新未选中的存储区块的字线当中的与对应于地址储存单元的地址的字线相邻的字线。
技术方案20.如技术方案14所述的存储器件，还包括：
第一体控制单元，适用于：产生分别对应于第一存储区块和第二存储区块的第一区块控制信号和第二区块控制信号、在单一模式中当第一存储体被选中时激活第一区块控制单元和第二区块控制单元中之一、以及在双重模式中当第一存储体被选中时一起激活所述第一区块控制信号和所述第二区块控制信号；
第二体控制单元，适用于：产生分别对应于第三存储区块和第四存储区块的第三区块控制信号和第四区块控制信号、在单一模式中当第二存储体被选中时激活第三区块控制信号和第四区块控制信号中之一、以及在双重模式中当第二存储体被选中时一起激活第三区块控制信号和第四区块控制信号；以及
全局总线，适用于传送选中的存储体的数据。
技术方案21.一种存储系统，包括：
存储器件，包括第一存储体和第二存储体，第一存储体包括第一存储区块和第二存储区块，第二存储体包括第三存储区块和第四存储区块，存储器件适用于：当激活命令被施加时，激活在第一存储体和第二存储体之中的被体地址选中的存储体中的被区块地址选中的存储区块的字线，并同时对不同于选中的存储区块的未选中的存储区块的字线执行行存取；以及
存储控制器，适用于将激活命令、体地址、和区块地址施加于存储器件。
技术方案22.如技术方案21所述的存储系统，其中，对字线的行存取包括用于激活字线的操作、用于对字线执行正常刷新的操作、以及用于对字线执行目标刷新的操作之中的一种或更多种。
技术方案23.如技术方案22所述的存储系统，其中，目标刷新包括：用于储存激活数量等于或大于参考数量、激活频率等于或高于参考频率、或者激活时间等于或长于参考时间的字线的地址的操作，以及刷新与对应于被储存的地址的字线相邻字线。
技术方案24.如技术方案22所述的存储系统，其中，存储控制器设定行存取作为用于激活字线的操作、用于对字线执行正常刷新的操作、以及用于对字线执行目标刷新的操作之中的一种。
技术方案25.如技术方案21所述的存储系统，其中，存储控制器将行地址施加于存储器件，以及
其中，存储器件激活选中的存储区块的字线当中的对应于行地址的字线和未选中的存储区块的字线当中的对应于行地址的字线。
技术方案26.如技术方案25所述的存储系统，其中，存储控制器以列地址选通至列地址选通延迟tCCD的间隔将读取命令或写入命令施加于存储器件，并且存储器件对选中的存储体执行列存取，以及
其中，列存取包括用于将数据写入于存储单元中的操作和用于自存储单元读取数据的操作。

Claims (10)

1.一种存储器件，包括：
第一存储体，包括第一存储区块和第二存储区块；
第二存储体，包括第三存储区块和第四存储区块；以及
体选择单元，适用于：当施加激活命令时选择第一存储体和第二存储体当中的对应于体地址的存储体；
其中，选中的存储体在激活选中的存储体的存储区块当中的被区块地址选中的存储区块的字线的同时对未选中的存储区块的字线执行行存取。
2.如权利要求1所述的存储器件，其中，对字线的行存取包括用于激活字线的操作、用于对字线执行正常刷新的操作、以及用于对字线执行目标刷新的操作之中的一种或更多种。
3.如权利要求2所述的存储器件，其中，选中的存储体一起激活选中的存储区块的字线当中的对应于行地址的字线和未选中的存储区块的字线当中的对应于行地址的字线。
4.如权利要求3所述的存储器件，其中，选中的存储体对连接到选中的存储区块的被激活的字线的存储单元和连接到未选中的存储区块的被激活的字线的存储单元执行列存取，以及
其中，对存储单元的列存取包括用于将数据写入于所述存储单元中的操作和用于自所述存储单元读取数据的操作。
5.如权利要求4所述的存储器件，其中，以列地址选通至列地址选通延迟tCCD的间隔，选中的存储体对选中的存储区块和未选中的存储区块执行列存取。
6.如权利要求3所述的存储器件，其中，当预充电命令被施加时，选中的存储体预充电选中的存储区块的被激活的字线和未选中的存储区块的被激活的字线。
7.如权利要求2所述的存储器件，还包括：
地址计数单元，适用于通过执行计数操作而产生计数地址，
其中，选中的存储体在激活选中的存储区块的字线当中的对应于行地址的字线的同时刷新未选中的存储区块的字线当中的对应于计数地址的字线。
8.如权利要求2所述的存储器件，还包括：
地址储存单元，适用于：储存激活数量等于或大于参考数量、激活频率等于或高于参考频率、或者激活时间等于或长于参考时间的字线的地址，
其中，选中的存储体在激活选中的存储区块的字线当中的对应于行地址的字线的同时刷新未选中的存储区块的字线当中的与对应于地址储存单元的地址的字线相邻的字线。
9.一种存储器件，包括：
第一存储体，包括第一存储区块和第二存储区块；
第二存储体，包括第三存储区块和第四存储区块；以及
体选择单元，适用于：当施加激活命令时选择第一存储体和第二存储体当中的对应于体地址的存储体，
其中，在单一模式中，选中的存储体激活选中的存储体的存储区块当中的被区块地址选中的存储区块的字线，而在双重模式中，选中的存储体在激活选中的存储区块的字线的同时对不同于选中的存储区块的未选中的存储区块的字线执行行存取。
10.一种存储系统，包括：
存储器件，包括第一存储体和第二存储体，第一存储体包括第一存储区块和第二存储区块，第二存储体包括第三存储区块和第四存储区块，存储器件适用于：当激活命令被施加时，激活在第一存储体和第二存储体之中的被体地址选中的存储体中的被区块地址选中的存储区块的字线，并同时对不同于选中的存储区块的未选中的存储区块的字线执行行存取；以及
存储控制器，适用于将激活命令、体地址、和区块地址施加于存储器件。
CN201510501611.9A 2014-11-27 2015-08-14 半导体器件及包括半导体器件的存储系统 Active CN105654983B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020140167376A KR20160063726A (ko) 2014-11-27 2014-11-27 메모리 장치 및 이를 포함하는 메모리 시스템
KR10-2014-0167376 2014-11-27

Publications (2)

Publication Number Publication Date
CN105654983A true CN105654983A (zh) 2016-06-08
CN105654983B CN105654983B (zh) 2020-11-06

Family

ID=56079577

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510501611.9A Active CN105654983B (zh) 2014-11-27 2015-08-14 半导体器件及包括半导体器件的存储系统

Country Status (4)

Country Link
US (1) US9741425B2 (zh)
KR (1) KR20160063726A (zh)
CN (1) CN105654983B (zh)
TW (1) TWI700585B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110211613A (zh) * 2018-02-28 2019-09-06 爱思开海力士有限公司 半导体器件

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102471601B1 (ko) 2016-05-17 2022-11-29 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그의 위크 셀 검출 방법
KR102414257B1 (ko) * 2017-07-20 2022-06-29 에스케이하이닉스 주식회사 전자장치
US10592121B2 (en) * 2017-09-14 2020-03-17 Samsung Electronics Co., Ltd. Quasi-synchronous protocol for large bandwidth memory systems
US10347315B2 (en) * 2017-10-31 2019-07-09 Sandisk Technologies Llc Group read refresh
US10824503B2 (en) * 2017-11-14 2020-11-03 Micron Technology, Inc. Systems and methods for performing a write pattern in memory devices
US10572377B1 (en) 2018-09-19 2020-02-25 Micron Technology, Inc. Row hammer refresh for content addressable memory devices
KR20200068942A (ko) * 2018-12-06 2020-06-16 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그의 동작 방법
US11049545B2 (en) 2019-04-23 2021-06-29 Micron Technology, Inc. Methods for adjusting row hammer refresh rates and related memory devices and systems
US11031066B2 (en) 2019-06-24 2021-06-08 Micron Technology, Inc. Methods for adjusting memory device refresh operations based on memory device temperature, and related memory devices and systems
KR20210131813A (ko) * 2020-04-24 2021-11-03 에스케이하이닉스 주식회사 반도체장치 및 이를 이용한 리프레쉬방법
KR102603176B1 (ko) 2023-06-06 2023-11-15 김환배 직선인출이 가능한 수납실용 회전트레이

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4725987A (en) * 1985-10-23 1988-02-16 Eastman Kodak Company Architecture for a fast frame store using dynamic RAMS
US6535950B1 (en) * 1999-06-10 2003-03-18 Fujitsu Limited Semiconductor memory device having a refresh operation
US20120170392A1 (en) * 2010-12-29 2012-07-05 Hynix Semiconductor Inc. Internal voltage generation circuit and semiconductor integrated circuit
US20130007353A1 (en) * 2010-02-17 2013-01-03 Sunil Shim Control method of nonvolatile memory device
CN103680598A (zh) * 2012-08-31 2014-03-26 爱思开海力士有限公司 存储器和包括存储器的存储系统
US20140156923A1 (en) * 2012-11-30 2014-06-05 Intel Corporation Row hammer monitoring based on stored row hammer threshold value
US20140297986A1 (en) * 2013-04-02 2014-10-02 SK Hynix Inc. Semiconductor memory devices and semiconductor systems including the same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63282997A (ja) * 1987-05-15 1988-11-18 Mitsubishi Electric Corp ブロツクアクセスメモリ
JP2004213830A (ja) * 2003-01-08 2004-07-29 Sony Corp 半導体記憶装置
JP4597829B2 (ja) * 2005-09-27 2010-12-15 パトレネラ キャピタル リミテッド， エルエルシー メモリ
US7313047B2 (en) 2006-02-23 2007-12-25 Hynix Semiconductor Inc. Dynamic semiconductor memory with improved refresh mechanism
US9176800B2 (en) * 2011-08-31 2015-11-03 Micron Technology, Inc. Memory refresh methods and apparatuses
US9384821B2 (en) * 2012-11-30 2016-07-05 Intel Corporation Row hammer monitoring based on stored row hammer threshold value

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4725987A (en) * 1985-10-23 1988-02-16 Eastman Kodak Company Architecture for a fast frame store using dynamic RAMS
US6535950B1 (en) * 1999-06-10 2003-03-18 Fujitsu Limited Semiconductor memory device having a refresh operation
US20130007353A1 (en) * 2010-02-17 2013-01-03 Sunil Shim Control method of nonvolatile memory device
US20120170392A1 (en) * 2010-12-29 2012-07-05 Hynix Semiconductor Inc. Internal voltage generation circuit and semiconductor integrated circuit
CN103680598A (zh) * 2012-08-31 2014-03-26 爱思开海力士有限公司 存储器和包括存储器的存储系统
US20140156923A1 (en) * 2012-11-30 2014-06-05 Intel Corporation Row hammer monitoring based on stored row hammer threshold value
US20140297986A1 (en) * 2013-04-02 2014-10-02 SK Hynix Inc. Semiconductor memory devices and semiconductor systems including the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110211613A (zh) * 2018-02-28 2019-09-06 爱思开海力士有限公司 半导体器件
CN110211613B (zh) * 2018-02-28 2023-09-08 爱思开海力士有限公司 半导体器件

Also Published As

Publication number Publication date
TW201619832A (zh) 2016-06-01
TWI700585B (zh) 2020-08-01
CN105654983B (zh) 2020-11-06
KR20160063726A (ko) 2016-06-07
US20160155490A1 (en) 2016-06-02
US9741425B2 (en) 2017-08-22

Similar Documents

Publication Publication Date Title
CN105654983A (zh) 半导体器件及包括半导体器件的存储系统
CN103680595B (zh) 单元阵列、存储器以及包括存储器的存储系统
CN107025927B (zh) 执行锤刷新操作的存储器设备和包括其的存储器系统
CN104376868B (zh) 存储器和包括其的存储器系统
US10269411B2 (en) Memory controller and memory device command protocol
CN1988034B (zh) 具有在端口间的数据发送模式的多径访问半导体存储器件
CN104376867A (zh) 存储器和包括存储器的存储器系统
CN109754830B (zh) 半导体存储器设备及其数据路径配置方法
CN104347108A (zh) 存储器、包括其的存储系统以及操作存储器的方法
CN104464792A (zh) 地址检测电路及包括其的存储器
US10846220B2 (en) Memory system and operation method thereof
CN103065674A (zh) 实现综合局部阵列自刷新方案的半导体存储器件
CN104464790A (zh) 存储器和包括存储器的存储系统
US10497427B2 (en) Memory device using sense amplifiers as buffer memory with reduced access time and method of cache operation of the same
US9997216B2 (en) Nonvolatile random access memory including control circuit configured to receive commands at high and low edges of one clock cycle
US9401193B2 (en) Memory device refreshing word line accessed in previous write operation
CN107527649B (zh) 具有提高的延迟的存储器器件及其操作方法
KR100619202B1 (ko) 자동 프리챠지 인코딩 장치 및 방법
CN115374030A (zh) 具有存储器发起的命令插入的存储器以及相关联系统、装置和方法
US10740188B2 (en) Volatile memory device and method for efficient bulk data movement, backup operation in the volatile memory device
US20040184337A1 (en) Memory module having a plurality of integrated memory components
KR102106234B1 (ko) 휘발성 메모리 장치 및 휘발성 메모리 장치에서의 효율적인 벌크 데이터 이동과 백업 동작을 위한 방법
JP2020123416A (ja) 揮発性メモリデバイス及びその揮発性メモリデバイスにおける効率的なデータ移動方法
CN1921008B (zh) 存储器控制系统和存储器控制电路
WO2022108752A1 (en) Apparatuses and methods for faster memory access regions

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant