CN106409327A - 字线被频繁激活时减轻干扰其相邻字线的方法 - Google Patents

字线被频繁激活时减轻干扰其相邻字线的方法 Download PDF

Info

Publication number
CN106409327A
CN106409327A CN201610795812.9A CN201610795812A CN106409327A CN 106409327 A CN106409327 A CN 106409327A CN 201610795812 A CN201610795812 A CN 201610795812A CN 106409327 A CN106409327 A CN 106409327A
Authority
CN
China
Prior art keywords
wordline
displacement
activated
word line
row address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610795812.9A
Other languages
English (en)
Other versions
CN106409327B (zh
Inventor
亚历山大
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Unilc Semiconductors Co Ltd
Original Assignee
Xian Unilc Semiconductors Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Unilc Semiconductors Co Ltd filed Critical Xian Unilc Semiconductors Co Ltd
Priority to CN201610795812.9A priority Critical patent/CN106409327B/zh
Publication of CN106409327A publication Critical patent/CN106409327A/zh
Application granted granted Critical
Publication of CN106409327B publication Critical patent/CN106409327B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

为了解决字线被频繁激活时会对其相邻字线造成严重干扰甚至损坏其相邻字线的问题，本发明提供了一种字线被频繁激活时避免干扰或伤害其相邻字线的方法。本发明利用与其他字线在物理上相互隔离的空闲字线作为置换字线，采用与DRAM修复过程相类似的操作，对DRAM中的字线进行置换；当激活命令激活行地址为#n的原有字线WL#n处于被置换过的状态，则此次激活命令实际激活的是用于置换字线WL#n的置换字线，而字线WL#n本身则不会被激活，因此不会影响字线WL#n相邻的字线。本发明极大地提高了DRAM的可靠性和使用寿命。

Description

字线被频繁激活时减轻干扰其相邻字线的方法
技术领域
本发明涉及一种字线被频繁激活时避免干扰或伤害其相邻字线的方法。
背景技术
动态随机存取存储器DRAM(Dynamic Random Access Memory)的核心部分如图1所示，一般被称作一个块(segment)，存储阵列由很多个类似的块构成。图1中，阵列(array)是存储阵列中部分存储单元的集合，在同一个块里面，字线WL(word line)贯穿其中，WL#100代表外部行地址为#100所对应的WL，其下的存储单元共享此字线。位线BL(bit line)也贯穿其中，例如图1中所示的BL，其下的存储单元共享此位线。在存储阵列中还有一些辅助电路，例如图1中的灵敏放大器SA_1，它可以放大部分位线BL上的信号；图1中还标示了灵敏放大器SA_n，它可以放大另外一部分位线BL上的信号，以下把SA_1和SA_n统称为第一级灵敏放大器SA。
DRAM的激活操作如图2所示。假定是WL#100被激活，字线WL#100有效，激活前被预充电到相同电位的位线对BL/BL_n开始分开，当一段时间(图2中所示TSDT)之后，位线对BL/BL_n的电压差已经达到一定程度，此时，第一级灵敏放大器SA被开启，随着SA的使能信号SA_EN变高，SA放大位线对BL/BL_n上的小电压差。在TRCD的时间过后，就可以安全的进行读写操作。在TRAS的时间过后，WL#100可以关闭，去进行预充电(PRECHARGE)操作，TRAS-TRCD的时间就是第一级灵敏放大器SA对存储单元进行回写的时间。
随着存储器制造工艺的发展，字线WL之间的距离变得越来越小，其相互之间的影响也越来越严重。当某一根字线连续不停的被激活，它会干扰到与它相邻的字线。对于DRAM来说，同一根字线在每64ms被刷新一次，在这段时间之内，可能会对同一根字线有超过百万次的激活，这会对其相邻的字线带来严重的影响，甚至影响到相邻字线下存储单元所存储的值，使其变错。
例如对DRAM测试所使用的Hammer pattern，其顺序是对同一根字线WL(例如为WL#100)连续的进行ACT-PRE(激活-预充电)的操作，如图3所示，这将会干扰到此字线WL(例如为WL#100)相邻的字线WL(例如为WL#99或者WL#101)，字线WL(例如为WL#100)被激活的次数越多，WL#100与它相邻的字线WL#99或者WL#101的距离越近，干扰就会越严重。
发明内容
基于以上背景，为了解决字线被频繁激活时会对其相邻字线造成严重干扰甚至损坏其相邻字线的问题，本发明提供了一种字线被频繁激活时避免干扰或伤害其相邻字线的方法。
为了说明本发明的技术方案，首先介绍DRAM的字线的排布方式和DRAM的一般修复过程：
1.DRAM中字线的排布方式：
对于DRAM来说，每两根WL的旁边会是虚拟字线(dummy WL)，即DRAM中原有字线的排布方式为：…WL-dummy WL–WL–WL–dummy WL-WL…。
由于虚拟字线(dummy WL)下没有存储单元，因此，虚拟字线即使受到旁边字线的干扰也不会有任何不好的影响。另外，虚拟字线(dummy WL)也没有地址。
2、DRAM的一般修复过程：
如图4所示，如果字线WL#100被一根空闲字线RWL#1修复，地址#100会被写入空闲字线RWL#1的寄存器。一旦激活操作对应的地址和寄存器中所存的地址的值相符合(这里为#100)，则会激活用来修复的空闲字线RWL#1，而被修复的字线WL#100不会被激活。这里空闲字线是指为了对DRAM进行修复引入的冗余字线。
本发明的基本原理是：本发明利用空闲字线作为置换字线，所引入的空闲字线与上面修复过程中的空闲字线类似，不同的是：在同一个块中，本发明的空闲字线与其他字线在物理上相互隔离；采用与上述修复过程相类似的操作，对DRAM中的字线进行置换；当激活命令激活行地址为#n的原有字线WL#n处于被置换过的状态，则此次激活命令实际激活的是用于置换字线WL#n的置换字线，而字线WL#n本身则不会被激活，因此不会影响字线WL#n相邻的字线。
本发明的第一种技术方案是：
字线被频繁激活时减轻干扰其相邻字线的方法，其特殊之处在于：包括以下步骤：
1)设置置换字线：
DRAM的每个存储阵列包括M×N个块；每个块的外部均对应有F个行地址；在DRAM工作时，所述F个行地址在一个块中对应有F个原有字线(包括上面提到的用于修复的冗余字线)；在所述存储阵列中增设M个置换字线组，这M个置换字线组分别贯穿存储阵列的每一行块；每个置换字线组有1～(F/2)根置换字线；
每一根置换字线均为空闲字线，每一根置换字线与其它字线在物理上互相隔离；为每一根置换字线均设置对应的寄存器；
2)激活原有字线、计数和清零：
在DRAM中设置计数器，按外部行地址对DRAM中的原有字线进行激活操作，利用所述计数器记录激活操作的次数；当进行第N+1次激活操作时，计数器清零，并在下一次激活操作时重新计数；所述N＜min{N1，N2，…，Ni}，N1，N2，…，Ni为在不损坏相邻字线的前提下能对DRAM的某一根原有字线进行连续激活操作次数的最大值；
3)置换：
3.1)置换原则：
若步骤2)中第N+1次激活命令所激活的是外部行地址为#n的某一根原有字线WL#n,按以下情形之一进行置换：
3.1.1)行地址#n为任意地址，都对字线WL#n进行置换；
3.1.2)仅当行地址#n为奇数地址时对字线WL#n进行置换；
3.1.3)仅当行地址#n为偶数地址时对字线WL#n进行置换；
3.1.4)判断与行地址#n相邻地址对应的字线是否被置换过，若置换过，则不对字线WL#n进行置换；若未被置换过，则对字线WL#n进行置换；
3.1.5)若字线WL#n位于虚拟字线dummy WL_a和虚拟字线dummy WL_b之间，且虚拟字线dummy WL_a和虚拟字线dummy WL_b为距字线WL#n最近的两根虚拟字线，首先判断位于虚拟字线dummy WL_a和虚拟字线dummy WL_b之间的另一根字线是否被置换过，若被置换过，则不对字线WL#n进行置换；若未被置换过，则对字线WL#n进行置换；
3.2)置换方法：
若步骤2)中第N+1次激活命令所激活的是行地址为#n的某一根原有字线WL#n,则在执行第N+1次激活命令时，同步激活所述字线WL#n所对应块中的一根置换字线，则被激活的字线WL#n被映射到该置换字线上，被激活的置换字线同步捕获字线WL#n下存储的数据，字线WL#n所对应的外部行地址#n被写入该被激活的置换字线所对应的寄存器，完成置换；
字线WL#n被置换后，对行地址为#n的激活操作实际激活的是用于置换字线WL#n的置换字线，而字线WL#n本身不会被激活，不会对字线WL#n相邻的字线造成干扰；
4)重复步骤2)；
5)若此次新的第N+1次激活命令所激活的是行地址为#m的某一根原有字线WL#m；首先判断字线WL#m是否被置换过，若否，则进入步骤6)；若是，则进入步骤7)；
6)采用与步骤3)相同的方法，将所述字线WL#m置换，进入步骤8)；
7)激活用于置换字线WL#m的置换字线，进入步骤8)；
8)重复步骤4)～步骤7)，按地址对DRAM进行激活操作。
上述DRAM进行刷新时，当进行到对行地址#s的刷新操作时，若检测到原有字线WL#s被置换过，则会同步激活字线WL#s和置换该字线WL#s的置换字线，此时被激活的字线WL#s同步捕获此次刷新命令所激活的置换字线下存储的数据，同时该置换字线下寄存器中所存的地址#s被清除，此后，对行地址为#s的激活操作将不再激活置换字线，而是激活DRAM中原有字线WL#s，即被置换过的字线WL#s和相应的置换字线均被还原；在以后的激活操作中，被还原后的置换字线能继续用于置换DRAM中的原有字线。若检测到原有字线WL#s未被置换过，则只激活字线WL#s。
上述置换字线的个数等于被激活的原有字线的个数。
上述计数器为可调计数器。
上述寄存器为熔丝(fuse)寄存器。
本发明的第二种技术方案是：
字线被频繁激活时减轻干扰其相邻字线的方法，其特殊之处在于：
1)设置置换字线：
DRAM的每个存储阵列包括M×N个块；每个块的外部均对应有F个行地址；在DRAM工作时，所述F个行地址在一个块中对应有F个原有字线(包括上面提到的用于修复的冗余字线)；在所述存储阵列中增设M个置换字线组，这M个置换字线组分别贯穿存储阵列的每一行块；每个置换字线组有1～(F/2)根置换字线；
每一根置换字线均为空闲字线，每一根置换字线与其它字线在物理上互相隔离；为每一根置换字线均设置对应的寄存器；
2)激活原有字线、计数和清零：
按外部行地址对DRAM中的原有字线进行激活操作，在被激活字线对应的外部行地址下均设置计数器，用于记录每一根被激活的字线连续被激活的次数；当某一行地址#x对应的字线WL#x被连续激活第N+1次时，该行地址#x下的计数器清零，并在下一次对该行地址#x进行激活操作时重新计数；所述N＜min{N1，N2，…，Ni}，N1，N2，…，Ni为在不损坏相邻字线的前提下能对DRAM的某一根原有字线进行连续激活操作次数的最大值；
3)置换：
步骤2)中所述字线WL#x被连续激活第N+1次时，同步激活该字线WL#x所对应块中的一根置换字线，则被激活的字线WL#x被映射到该置换字线上，被激活的置换字线同步捕获字线WL#x下存储的数据，字线WL#x所对应的外部行地址#x被写入该被激活的置换字线所对应的寄存器，完成置换；
字线WL#x被置换后，对行地址为#x的激活操作实际激活的是用于置换字线WL#x的置换字线，而字线WL#x本身不会被激活，不会对字线WL#x相邻的字线造成干扰；
4)重复步骤2)；
5)在步骤4)中，当某一行地址#m被连续激活第N+1次时，首先判断地址#m对应的原有字线WL#m是否被置换过，若否，则进入步骤6)；若是，则进入步骤7)；
6)采用与步骤3)相同的方法，将所述字线WL#m置换，进入步骤8)；
7)激活用于置换字线WL#m的置换字线，进入步骤8)；
8)重复步骤4)～步骤7)，按地址对DRAM进行激活操作。
上述DRAM进行刷新时，当进行到对行地址#s的刷新操作时，若检测到原有字线WL#s被置换过，则会同步激活字线WL#s和置换该字线WL#s的置换字线，此时被激活的字线WL#s同步捕获此次刷新命令所激活的置换字线下存储的数据，同时该置换字线下寄存器中所存的地址#s被清除，此后，对地址为#s的激活操作将不再激活置换字线，而是激活DRAM中原有字线WL#s，即被置换过的字线WL#s和相应的置换字线均被还原；在以后的激活操作中，被还原后的置换字线能继续用于置换DRAM中的原有字线。若检测到原有字线WL#s未被置换过，则只激活字线WL#s。
上述置换字线的个数等于被激活的原有字线的个数。
上述计数器为可调计数器。
上述寄存器为熔丝(fuse)寄存器。
本发明具有如下有益效果：
1、本发明在字线被频繁激活时能减小对其相邻字线造成干扰的程度，避免了由于字线被频繁激活而导致其相邻字线下存储单元所存储的值变错的状况发生，极大地提高了DRAM的可靠性和使用寿命。
2、本发明利用DRAM时序上的特点，无需引入额外的时间需求。
3、本发明利用DRAM自有的操作命令，例如激活操作时可进行置换，刷新操作时可进行反向置换，因此不需要引入额外的命令。
4、本发明的同一个块中，置换字线与原有字线共享相同的位线，因此原有字线被置换时，同步被激活的置换字线会同步捕获该原有字线下存储的数据，并且同样具有TRAS-TRCD时间以保证置换的字线下的每个存储单元都能完全的写回。
5、本发明能够规则的检查原有字线的情况，使得具有攻击性的字线被替换，以保证它相邻字线的数据安全。
6、本发明所提供的方法，在几乎不影响DRAM本身的性能和不增加太大功耗和成本的前提下，确保了DRAM中的每一根原有字线被连续激活的次数≤安全范围内允许被激活的最大次数，使得每一根原有字线被频繁激活时不会损害其相邻字线。
附图说明
图1为DRAM中一个块的示意图；
图2为对DRAM的某一根字线的进行激活操作的过程示意图；
图3为对DRAM测试所使用的Hammer pattern示意图；
图4为DRAM的某一根字线的修复过程示意图；
图5为本发明一实施例的操作过程示意图；
图6为对DRAM中某一根字线进行刷新操作的过程示意图。
具体实施方式
首先，假定DRAM的每个存储阵列包括16×16个块，每个块的外部均对应有512个行地址；在DRAM工作时，所述512个行地址对应有512个原有字线(这512根原有字线包括用于修复的空闲字线)。
实施例一：
1、字线被频繁激活时减轻干扰其相邻字线的方法，其特征在于：包括以下步骤：
1)设置置换字线：
在上述存储阵列中增设16个置换字线组，这16个置换字线组分别贯穿存储阵列的每一行块；每个置换字线组中的置换字线的个数根据需要在1～256根范围内选取。
每一根置换字线均为空闲字线(这里的空闲字线与DRAM修复用的空闲字线类似)，每一根置换字线与其它字线在物理上互相隔离，并且每一根置换字线与该块中的原有字线共享相同的位线；在DRAM中为每一根置换字线均设置对应的熔丝寄存器。
2)激活原有字线并按以下情形之一计数和清零：
2.1)在DRAM中设置可调计数器，按外部行地址对DRAM中的原有字线进行激活操作，利用所述计数器记录激活操作的次数；当进行第N+1次激活操作时，计数器清零并在下一次激活操作时重新计数；所述N＜min{N1，N2，…，Ni}，N1，N2，…，Ni为在不损坏相邻字线的前提下能对DRAM的某一根原有字线进行连续激活操作次数的最大值；
上述计数器计数和清零方式是现有常用技术手段。
3)置换：
3.1)选择置换方案：
若步骤2)中第N+1次激活命令所激活的是行地址为#n的某一根原有字线WL#n,按以下情形之一进行置换：
3.1.1)行地址#n为任意地址，都对字线WL#n进行置换；
3.1.2)仅当行地址#n为奇数地址时对字线WL#n进行置换；
3.1.3)仅当行地址#n为偶数地址时对字线WL#n进行置换；
3.1.4)判断与行地址#n相邻地址对应的字线是否被置换过，若置换过，则不对字线WL#n进行置换；若未被置换过，则对字线WL#n进行置换；
3.1.5)若字线WL#n位于虚拟字线dummy WL_a和虚拟字线dummy WL_b之间，且虚拟字线dummy WL_a和虚拟字线dummy WL_b为距字线WL#n最近的两根虚拟字线，首先判断位于虚拟字线dummy WL_a和虚拟字线dummy WL_b之间的另一根字线是否被置换过，若被置换过，则不对字线WL#n进行置换；若未被置换过，则对字线WL#n进行置换；
3.2)置换方法：
如图5所示(图中ACT 0表示第1次激活命令，ACT 1表示第2次激活命令，……，ACTN-1表示第N次激活命令，ACT N表示第N+1次激活命令)，第N+1次激活命令所激活的是外部行地址为#n(例如#100)的某一根原有字线WL#n(例如WL#100),则在执行第N+1次激活命令时，同步激活所述字线WL#n(例如WL#100)所对应块中的一根置换字线，则被激活的字线WL#n(例如WL#100)被映射到该置换字线上，被激活的置换字线同步捕获字线WL#n(例如WL#100)下存储的数据，字线WL#n(例如WL#100)所对应的外部行地址#n(例如#100)被写入该被激活的置换字线所对应的寄存器，完成置换；
字线WL#n(例如WL#100)被置换后，对行地址为#n(例如#100)的激活操作实际激活的是用于置换字线WL#n(例如WL#100)的置换字线，而字线WL#n(例如WL#100)本身不会被激活，也就是说，虽然激活命令地址访问的是行地址#n(例如#100)，但激活的是存储地址#n(例如#100)的寄存器所对应的置换字线，相应地，读写操作会在此置换字线下进行。
由于在WL#n(例如WL#100)被置换后，对行地址为#n(例如#100)的激活操作实际激活的是相应的置换字线(与其他字线在物理上相互隔离)，因此，也就不会再干扰字线WL#n(例如WL#100)的相邻字线。
4)重复步骤2)；
5)若此次新的第N+1次激活命令所激活的是地址为#m的某一根原有字线WL#m；首先判断字线WL#m是否被置换过，若否，则进入步骤6)；若是，则进入步骤7)；
6)采用与步骤3)相同的方法，将所述字线WL#m置换，进入步骤8)；
7)激活用于置换字线WL#m的置换字线，进入步骤8)；
8)重复步骤4)～步骤7)，按地址对DRAM进行激活操作。
实施例二：
字线被频繁激活时减轻干扰其相邻字线的方法，包括以下步骤：
1)设置置换字线：
在上述存储阵列中增设16个置换字线组，这16个置换字线组分别贯穿存储阵列的每一行块；每个置换字线组中的置换字线的个数根据需要在1～256根范围内选取。
每一根置换字线均为空闲字线(这里的空闲字线与DRAM修复用的空闲字线类似)；每一根置换字线与其它字线在物理上互相隔离，并且每一根置换字线与该块中的原有字线共享相同的位线；在DRAM中为每一根置换字线均设置对应的熔丝寄存器。
2)激活原有字线并按以下情形之一计数和清零：
按外部行地址对DRAM中的原有字线进行激活操作，在被激活字线所对应的行地址下均设置可调计数器，用于记录每一根被激活的字线连续被激活的次数；当某一行地址#x对应的字线WL#x被连续激活第N+1次时，该行地址#x下的计数器清零并在下一次对该地址#x进行激活操作时重新计数；所述N＜min{N1，N2，…，Ni}，N1，N2，…，Ni为在不损坏相邻字线的前提下能对DRAM的某一根原有字线进行连续激活操作次数的最大值；
上述计数器计数和清零方式是现有常用技术手段。
3)置换：
步骤2)中所述原有字线WL#x被连续激活第N+1次时，同步激活该原有字线WL#x所对应块中的一根置换字线，则该原有字线WL#x被映射到该被激活的置换字线上，被激活的置换字线同步捕获该原有字线WL#x下存储的数据，该原有字线WL#x的地址#x被写入该被激活的置换字线所对应的寄存器，完成置换；
字线WL#x被置换后，对行地址为#x的激活操作实际激活的是用于置换字线WL#x的置换字线，而字线WL#x本身不会被激活，不会对字线WL#x相邻的字线造成干扰；
4)重复步骤2)；
5)在步骤4)中，当某一行地址#m被连续激活第N+1次时,首先判断字线WL#m是否被置换过，若否，则进入步骤6)；若是，则进入步骤7)；
6)采用与步骤3)相同的方法，将所述字线WL#m置换，进入步骤8)；
7)激活用于置换字线WL#m的置换字线，进入步骤8)；
8)重复步骤4)～步骤7)，按地址对DRAM进行激活操作。
需要进一步说明的是：由于DRAM自身的特点，DRAM中的每一根字线在每64ms被刷新一次。因此，对于实施例一和实施例二所述方法，其步骤2)～8)中的任何一步中都可能会进行刷新操作。
在进行刷新时，如图6所示(图中REF/SRF表示的是DRAM的两种刷新操作：REF＝Refresh；SRF＝Self Refresh)，当进行到对地址#s(例如#100)的刷新操作时，(1)若检测到原有字线WL#s(例如WL#100)被置换过，则会同步激活字线WL#s(例如WL#100)和置换该字线WL#s(例如WL#100)的置换字线，此时被激活的字线WL#s(例如WL#100)同步捕获此次刷新命令所激活的置换字线下存储的数据，同时该置换字线下寄存器中所存的地址#s(例如#100)被清除，此后，对地址为#s(例如#100)的激活操作将不再激活置换字线，而是激活DRAM中原有字线WL#s(例如WL#100)，即被置换过的字线WL#s(例如WL#100)和相应的置换字线均被还原(即发生反向置换)；在以后的激活操作中，被还原后的置换字线能继续用于置换DRAM中的原有字线；(2)若检测到原有字线WL#s(例如WL#100)未被置换过，则进行正常的刷新操作，即只激活字线WL#s(例如WL#100)。
最后需要说明的是，本发明的步骤中所涉及的“判断和检测某一根原有字线是否被置换过”，可通过现有技术手段实现。

Claims (10)

1.字线被频繁激活时减轻干扰其相邻字线的方法，其特征在于：包括以下步骤：
1)设置置换字线：
DRAM的每个存储阵列包括M×N个块；每个块的外部均对应有F个行地址；在DRAM工作时，所述F个行地址在一个块中对应有F个原有字线；在所述存储阵列中增设M个置换字线组，这M个置换字线组分别贯穿存储阵列的每一行块；每个置换字线组有1～(F/2)根置换字线；
每一根置换字线均为空闲字线，每一根置换字线与其它字线在物理上互相隔离；为每一根置换字线均设置对应的寄存器；
2)激活原有字线、计数和清零：
在DRAM中设置计数器，按外部行地址对DRAM中的原有字线进行激活操作，利用所述计数器记录激活操作的次数；当进行第N+1次激活操作时，计数器清零，并在下一次激活操作时重新计数；所述N＜min{N1，N2，…，Ni}，N1，N2，…，Ni为在不损坏相邻字线的前提下能对DRAM的某一根原有字线进行连续激活操作次数的最大值；
3)置换：
3.1)置换原则：
若步骤2)中第N+1次激活命令所激活的是行地址为#n的某一根原有字线WL#n,按以下情形之一进行置换：
3.1.1)行地址#n为任意地址，都对字线WL#n进行置换；
3.1.2)仅当行地址#n为奇数地址时对字线WL#n进行置换；
3.1.3)仅当行地址#n为偶数地址时对字线WL#n进行置换；
3.1.4)判断与行地址#n相邻地址对应的字线是否被置换过，若置换过，则不对字线WL#n进行置换；若未被置换过，则对字线WL#n进行置换；
3.1.5)若字线WL#n位于虚拟字线dummy WL_a和虚拟字线dummy WL_b之间，且虚拟字线dummy WL_a和虚拟字线dummy WL_b为距字线WL#n最近的两根虚拟字线，首先判断位于虚拟字线dummy WL_a和虚拟字线dummy WL_b之间的另一根字线是否被置换过，若被置换过，则不对字线WL#n进行置换；若未被置换过，则对字线WL#n进行置换；
3.2)置换方法：
若步骤2)中第N+1次激活命令所激活的是行地址为#n的某一根原有字线WL#n,则在执行第N+1次激活命令时，同步激活所述字线WL#n所对应块中的一根置换字线，则被激活的字线WL#n被映射到该置换字线上，被激活的置换字线同步捕获字线WL#n下存储的数据，字线WL#n所对应的外部行地址#n被写入该被激活的置换字线所对应的寄存器，完成置换；
字线WL#n被置换后，对行地址为#n的激活操作实际激活的是用于置换字线WL#n的置换字线，而字线WL#n本身不会被激活，不会对字线WL#n相邻的字线造成干扰；
4)重复步骤2)；
5)若此次新的第N+1次激活命令所激活的是行地址为#m的某一根原有字线WL#m；首先判断字线WL#m是否被置换过，若否，则进入步骤6)；若是，则进入步骤7)；
6)采用与步骤3)相同的方法，将所述字线WL#m置换，进入步骤8)；
7)激活用于置换字线WL#m的置换字线，进入步骤8)；
8)重复步骤4)～步骤7)，按外部行地址对DRAM进行激活操作。
2.根据权利要求1所述的字线被频繁激活时减轻干扰其相邻字线的方法，其特征在于：
DRAM进行刷新时，当进行到对行地址#s的刷新操作时，
若检测到原有字线WL#s被置换过，则会同步激活字线WL#s和置换该字线WL#s的置换字线，此时被激活的字线WL#s同步捕获此次刷新命令所激活的置换字线下存储的数据，同时该置换字线下寄存器中所存的地址#s被清除，此后，对行地址为#s的激活操作将不再激活置换字线，而是激活DRAM中原有字线WL#s，即被置换过的字线WL#s和相应的置换字线均被还原；在以后的激活操作中，被还原后的置换字线能继续用于置换DRAM中的原有字线；
若检测到原有字线WL#s未被置换过，则只激活字线WL#s。
3.根据权利要求1或2所述的字线被频繁激活时减轻干扰其相邻字线的方法，其特征在于：所述置换字线的个数等于被激活的原有字线的个数。
4.根据权利要求1或2所述的字线被频繁激活时减轻干扰其相邻字线的方法，其特征在于：所述计数器为可调计数器。
5.根据权利要求1或2所述的字线被频繁激活时减轻干扰其相邻字线的方法，其特征在于：所述寄存器为熔丝寄存器。
6.字线被频繁激活时减轻干扰其相邻字线的方法，其特征在于：
1)设置置换字线：
DRAM的每个存储阵列包括M×N个块；每个块的外部均对应有F个行地址；在DRAM工作时，所述F个行地址在一个块中对应有F个原有字线；在所述存储阵列中增设M个置换字线组，这M个置换字线组分别贯穿存储阵列的每一行块；每个置换字线组有1～(F/2)根置换字线；
每一根置换字线均为空闲字线，每一根置换字线与其它字线在物理上互相隔离；为每一根置换字线均设置对应的寄存器；
2)激活原有字线、计数和清零：
按外部行地址对DRAM中的原有字线进行激活操作，在被激活字线对应的行地址下均设置计数器，用于记录每一根被激活的字线连续被激活的次数；当某一行地址#x对应的字线WL#x被连续激活第N+1次时，该行地址#x下的计数器清零，并在下一次对该行地址#x进行激活操作时重新计数；所述N＜min{N1，N2，…，Ni}，N1，N2，…，Ni为在不损坏相邻字线的前提下能对DRAM的某一根原有字线进行连续激活操作次数的最大值；
3)置换：
步骤2)中所述字线WL#x被连续激活第N+1次时，同步激活该字线WL#x所对应块中的一根置换字线，则被激活的字线WL#x被映射到该置换字线上，被激活的置换字线同步捕获字线WL#x下存储的数据，字线WL#x所对应的外部行地址#x被写入该被激活的置换字线所对应的寄存器，完成置换；
字线WL#x被置换后，对行地址为#x的激活操作实际激活的是用于置换字线WL#x的置换字线，而字线WL#x本身不会被激活，不会对字线WL#x相邻的字线造成干扰；
4)重复步骤2)；
5)在步骤4)中，当某一行地址#m被连续激活第N+1次时，首先判断地址#m对应的原有字线WL#m是否被置换过，若否，则进入步骤6)；若是，则进入步骤7)；
6)采用与步骤3)相同的方法，将所述字线WL#m置换，进入步骤8)；
7)激活用于置换字线WL#m的置换字线，进入步骤8)；
8)重复步骤4)～步骤7)，按外部行地址对DRAM进行激活操作。
7.根据权利要求6所述的字线被频繁激活时减轻干扰其相邻字线的方法，其特征在于：DRAM进行刷新时，当进行到对行地址#s的刷新操作时，
若检测到原有字线WL#s被置换过，则会同步激活字线WL#s和置换该字线WL#s的置换字线，此时被激活的字线WL#s同步捕获此次刷新命令所激活的置换字线下存储的数据，同时该置换字线下寄存器中所存的地址#s被清除，此后，对行地址为#s的激活操作将不再激活置换字线，而是激活DRAM中原有字线WL#s，即被置换过的字线WL#s和相应的置换字线均被还原；在以后的激活操作中，被还原后的置换字线能继续用于置换DRAM中的原有字线；
若检测到原有字线WL#s未被置换过，则只激活字线WL#s。
8.根据权利要求6或7所述的字线被频繁激活时减轻干扰其相邻字线的方法，其特征在于：所述置换字线的个数等于被激活的原有字线的个数。
9.根据权利要求6或7所述的字线被频繁激活时减轻干扰其相邻字线的方法，其特征在于：所述计数器为可调计数器。
10.根据权利要求6或7所述的字线被频繁激活时减轻干扰其相邻字线的方法，其特征在于：所述寄存器为熔丝寄存器。
CN201610795812.9A 2016-08-31 2016-08-31 字线被频繁激活时减轻干扰其相邻字线的方法 Active CN106409327B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610795812.9A CN106409327B (zh) 2016-08-31 2016-08-31 字线被频繁激活时减轻干扰其相邻字线的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610795812.9A CN106409327B (zh) 2016-08-31 2016-08-31 字线被频繁激活时减轻干扰其相邻字线的方法

Publications (2)

Publication Number Publication Date
CN106409327A true CN106409327A (zh) 2017-02-15
CN106409327B CN106409327B (zh) 2019-05-17

Family

ID=58001878

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610795812.9A Active CN106409327B (zh) 2016-08-31 2016-08-31 字线被频繁激活时减轻干扰其相邻字线的方法

Country Status (1)

Country Link
CN (1) CN106409327B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140003173A1 (en) * 2012-06-28 2014-01-02 SK Hynix Inc. Cell array and memory device including the same
CN103680598A (zh) * 2012-08-31 2014-03-26 爱思开海力士有限公司 存储器和包括存储器的存储系统
US20160005452A1 (en) * 2014-07-02 2016-01-07 Whi-Young Bae Semiconductor memory device for controlling having different refresh operation periods for different sets of memory cells
CN105304138A (zh) * 2014-07-21 2016-02-03 爱思开海力士有限公司 存储器件
US20160139833A1 (en) * 2014-11-13 2016-05-19 Winbond Electronics Corp. Memory apparatus and method for accessing memory

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140003173A1 (en) * 2012-06-28 2014-01-02 SK Hynix Inc. Cell array and memory device including the same
CN103680598A (zh) * 2012-08-31 2014-03-26 爱思开海力士有限公司 存储器和包括存储器的存储系统
US20160005452A1 (en) * 2014-07-02 2016-01-07 Whi-Young Bae Semiconductor memory device for controlling having different refresh operation periods for different sets of memory cells
CN105304138A (zh) * 2014-07-21 2016-02-03 爱思开海力士有限公司 存储器件
US20160139833A1 (en) * 2014-11-13 2016-05-19 Winbond Electronics Corp. Memory apparatus and method for accessing memory

Also Published As

Publication number Publication date
CN106409327B (zh) 2019-05-17

Similar Documents

Publication Publication Date Title
CN105304138B (zh) 存储器件
US9478316B1 (en) Memory device
JP5599559B2 (ja) 半導体装置及びそのリフレッシュ方法
KR102124987B1 (ko) 메모리 및 이를 포함하는 메모리 시스템
EP2446361B1 (en) A method and apparatus for scrubbing accumulated data errors from a memory system
KR20180121658A (ko) 반도체 디바이스
KR100918469B1 (ko) 반도체 기억 장치의 시험 방법 및 그 반도체 기억 장치
TWI677874B (zh) 記憶體裝置及其操作方法
CN104347108A (zh) 存储器、包括其的存储系统以及操作存储器的方法
KR20150112091A (ko) 반도체 메모리 장치 및 이를 포함하는 반도체 메모리 시스템
JP2013004158A (ja) 半導体記憶装置及びそのリフレッシュ制御方法
KR102507646B1 (ko) 메모리 시스템 및 그의 동작방법
CN104505117A (zh) 一种动态存储器刷新方法与刷新控制器
US9564205B2 (en) Memory apparatus and method for accessing memory
CN106653093B (zh) 半导体器件及其驱动方法
US9058896B2 (en) DRAM refresh
JP2013175256A (ja) 半導体記憶装置
CN110046056A (zh) 检测并校正数据错误的存储器件及其操作方法
JP2010204961A (ja) アクセス制御装置、情報処理装置、アクセス制御プログラム及びアクセス制御方法
WO2014146489A1 (zh) Dram自刷新方法
KR101062859B1 (ko) 반도체 메모리 장치
US6400619B1 (en) Micro-cell redundancy scheme for high performance eDRAM
KR102384769B1 (ko) 반도체 장치
CN106409327A (zh) 字线被频繁激活时减轻干扰其相邻字线的方法
US12026392B2 (en) Memory, memory system and operation method of memory system

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant