CN104934057A - 访问计数设备、存储器系统和访问计数方法 - Google Patents

访问计数设备、存储器系统和访问计数方法 Download PDF

Info

Publication number
CN104934057A
CN104934057A CN201510116845.1A CN201510116845A CN104934057A CN 104934057 A CN104934057 A CN 104934057A CN 201510116845 A CN201510116845 A CN 201510116845A CN 104934057 A CN104934057 A CN 104934057A
Authority
CN
China
Prior art keywords
row address
access
counter
storage unit
access count
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510116845.1A
Other languages
English (en)
Inventor
五十岚宪一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN104934057A publication Critical patent/CN104934057A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40622—Partial refresh of memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

本发明公开了一种访问计数设备、存储器系统和访问计数方法。公开半导体存储器中的访问计数设备等，其通过较小电路规模对半导体存储器中的行地址的访问计数。访问计数设备包括：行地址存储单元，被配置成存储多达在对存储器单元的访问中指定的特定数目n(n是等于或大于1的整数)的行地址；计数器，被配置成对存储在行地址存储单元中的每个行地址的访问频率计数；以及重置控制器，被配置成通知行地址存储单元用新行地址代替n个行地址之一，或者丢弃n个行地址之一，并且还被配置成通知计数器重置对被代替或丢弃的行地址的访问频率。

Description

访问计数设备、存储器系统和访问计数方法
本申请基于并且要求于2014年3月17日提交的日本专利申请No.2014-053298的优先权的益处，其全部公开内容通过引用合并于此。
技术领域
本发明涉及访问计数设备、存储器系统以及访问计数方法。
背景技术
随着半导体存储器的制造工艺中的小型化的进步，在诸如DRAM(动态随机存取存储器)的半导体存储器中，邻近访问集中式字线的字线上的诸如串扰的电冲击增加。这导致了电容器中的泄漏增加并且在连接到邻近字线的存储器单元中发生数据错乱问题。例如，当对给定行地址的访问的数目在具有小于40nm(纳米)的处理规则的DRAM中在刷新间隔内达到成千上万时，该问题成为实际。
为了避免该问题，通常采用以下两种措施。第一种措施是缩短刷新周期。缩短刷新周期在数据混淆发生之前启用存储器单元的刷新。
第二种措施是，当访问集中于行地址时，将刷新从存储器控制器发布到要受影响的邻近行地址。例如，在每个行地址处，计数对其的访问的数目。然后，将刷新发布到对其的访问数目达到阈值(例如，300,000)的行地址的邻近行地址。随后，可以防止数据混淆在邻近行地址处发生。
专利文献1(日本专利申请特开No.9-265784)公开了与该问题相关的技术。该相关技术是通过使对数据“0”的访问与对数据“1”的访问进行区分来计数对每个存储器单元的访问，并且然后刷新计数值超过阈值的每个存储器单元。
专利文献2(日本专利申请特开No.2005-251256)还公开了一种涉及该问题的技术。该技术通过对字线的激活的数目进行计数来防止电荷泵送现象。
然而，假设在半导体存储器的制造工艺中的小型化的进一步提高在未来增加对邻近字线的影响，并且数据混淆更容易发生。因此，为了检测在刷新间隔中对其访问集中的行地址，计数对行地址的访问的数目的技术是重要的。然而，在专利文献1中描述的以上一般措施和相关技术具有以下问题。
缩短刷新周期的一般措施产生了由于频繁刷新而导致的功耗增加的问题。另外，一般措施还产生了下述问题：因为诸如读和写的存储器访问在每次刷新期间被中断，所以频繁刷新降低了访问性能。
而且，向邻近行地址发布刷新的一般措施需要向每个行地址提供计数器，以便于计数对每个行地址的访问的数目。例如，4-Gb(吉比特)DRAM需要用于215个行地址中的每一个的计数器。这产生了半导体芯片面积增加的问题。
而且，专利文献1中描述的技术需要向每个存储器单元提供两个计数器。因此，该技术产生了半导体芯片面积增加的问题。在专利文献2中描述的技术需要提供分别用于列和行的两个计数器。因此，该技术产生了半导体芯片面积增加的问题。
半导体芯片面积的增加的这些问题不仅在DRAM芯片中提供计数器的情况中发生，而且在存储器控制器中提供计数器的情况中发生。
发明内容
进行本发明以解决以上问题。本发明的主要目的在于提供一种通过较小电路规模来计数对半导体存储器中的行地址的访问的数目的技术。
本发明的第一方面是一种访问计数设备，包括：行地址存储单元，存储多达在对存储器单元的访问中指定的特定数目n(n是等于或大于1的整数)的行地址；计数器，对存储在行地址存储单元中的每个行地址的访问频率进行计数；以及重置控制器，向行地址存储单元通知用新行地址代替n个行地址中的一个或者丢弃n个行地址中的一个，并且还向计数器通知重置对被代替或丢弃的行地址的访问频率。
本发明的第二方面是包括以上访问计数设备的存储器系统和包括存储器单元的存储器单元阵列。
本发明的第三方面是一种访问计数方法，包括：存储多达在对存储器单元的访问中指定的特定数目n(n是等于或大于1的整数)的行地址；计数对所存储的行地址中的每一个的访问频率；用新行地址代替n个行地址中的一个或者丢弃n个行地址中的一个；以及重置对所代替或所丢弃的行地址的访问频率。
根据本发明，在半导体存储器中，以较小的电路规模来计数对行地址的访问。
附图说明
当读取附图时，本发明的示例性特征和优点从以下详细说明变得明显，其中：
图1是示出本发明的第一示例性实施例中的存储器系统的配置的框图；
图2是示出本发明的第一示例性实施例中的访问计数设备的功能框图；
图3是示出本发明的第一示例性实施例中的访问计数设备中的每个刷新间隔中的重置操作的流程图；
图4是示出本发明的第一示例性实施例中的访问计数设备的行地址存储操作的流程图；
图5是示出本发明的第一示例性实施例中的访问计数设备的密集访问检测操作的流程图；
图6是示出本发明的第一示例性实施例中的访问计数设备的安装配置的示例的视图；
图7是示出用作本发明的第二示例性实施例的存储器系统的框图；
图8是示出本发明的第二示例性实施例中的访问计数设备的功能框图；
图9是示出本发明的第二示例性实施例中的访问计数设备的安装配置的示例的视图；以及
图10是示出本发明的第三示例性实施例中的具有最小配置的访问计数设备的示例的视图。
具体实施方式
接下来，将参考附图详细说明示例性实施例。
(第一示例性实施例)
图1示出本发明的第一示例性实施例中的存储器系统1的配置。在图1中，存储器系统1包括访问计数设备10和存储器单元阵列30。存储器单元阵列30包括每个都基于行地址和列地址被识别的存储器单元。高级设备可以通过指定行地址和列地址来访问存储器单元。访问计数设备10被配置成获取从高级设备获取对存储器单元阵列30的访问中指定的行地址作为输入。
图2示出访问计数设备10的功能框配置。在图2中，访问计数设备10包括行地址存储单元11、计数单元(计数器)12、行地址选择单元(选择器)13、重置控制单元(控制器)14以及密集访问检测单元(检测器)15。
行地址存储单元11存储多达在对存储器单元的访问中指定的特定(预定)数目“n”的行地址。这里，“n”是等于或大于1的整数。另外，期望“n”是小于行地址的数目的整数。例如，“n”可以是基于刷新间隔、访问循环、以及访问的可允许数目的值。例如，从以下等式(1)获得“n”。
n＝[(刷新间隔)/(访问循环)/(访问的可允许数目)]等式(1)
在此，[X]表示不超过X的最大整数。而且，表达式“(刷新间隔)/(访问循环)”表示在刷新间隔中发生的访问的数目。而且，“访问的可允许数目”是对一个行地址的访问的最大可允许数目，以不产生在邻近行地址处的数据混淆。预先确定访问的可允许数目。从等式(1)获得的特定数目“n”等于最大行地址数目，对其中的每一个的访问数目在刷新间隔中达到访问的可允许数目。
具体地，例如，假设刷新间隔被指定为64ms(毫秒)，访问循环被指定为50ns(纳秒)，并且访问的可允许数目被指定为200,000。在该情况下，在刷新间隔中发生的访问的数目是64(ms)/50(ns)＝1,280,000。在该情况下，特定数目“n”是[1,280,000/200,000]＝[6.4]＝6。在本申请中，“/”表示除法。
计数器12计数对存储在行地址存储单元11中的每个行地址的访问频率。换句话说，计数器12对多达n个行地址中的每一个的访问频率进行计数。
如果访问发生，则行地址选择器13基于访问频率来选择存储在行地址存储单元11中的n个行地址中的一个，其中，指定除了n个行地址之外的新行地址。例如，行地址选择器13可以选择对其的访问频率满足特定低频条件的行地址。特定低频条件可以例如是访问频率是最小的。
重置控制器14向行地址存储单元11通知通过用新行地址代替由行地址选择器13选择的行地址来存储新行地址。而且，重置控制器14向行地址存储单元11通知丢弃对其的访问频率达到以上访问的可允许数目的新地址。而且，重置控制器14向计数器12通知重置对被代替或丢弃的行地址的访问频率。
而且，如果在指定为刷新间隔的时间度过之后执行刷新，则重置控制器14向行地址存储单元11通知重置(丢弃)所有存储的行地址。而且，重置控制器14向计数器12通知将保持在计数器12中的所有计数器值重置为0。
密集访问检测器15检测对其的访问频率达到以上访问的可允许数目的行地址。例如，密集访问检测器15可以将所检测的低地址输出到外部。而且，例如，密集访问检测器15可以向邻近所检测的行地址的低地址发布刷新。
此后参考附图描述如上配置的访问计数设备10的操作。
图3是示出在访问计数设备10中的每个刷新间隔内的重置操作的流程图。
首先，在步骤S1中，重置控制器14决定由于最后刷新操作，特定刷新间隔是否已经经过。
如果已经经过特定刷新间隔，在步骤S2中，重置控制器14通知行地址存储单元11重置(丢弃)每个所存储行地址。而且，重置控制器14通知计数器12将由计数器12保持的每个计数器值重置为0。
从而，访问计数设备10终止在刷新间隔内的重置操作。重置控制器14在每一个刷新间隔执行以上处理。
图4是示出将输入行地址存储在访问计数设备10中的操作的流程图。
首先，在步骤S11中，在对存储器单元的访问中指定的行地址被输入到访问计数设备10。
给出对输入行地址不等于已经存储在行地址存储单元11(在步骤S12中为否)中的行地址中的任一个并且存储在行地址存储单元11中的行地址的数目小于n(在步骤S13中为否)的情况的说明。
在该情况下，在步骤S14中，行地址存储单元11存储输入行地址。然后，在步骤S15中，计数器12将对输入行地址的访问频率加1(即，相加1)。
接下来，给出对输入行地址等于已经存储在行地址存储单元11中(在步骤S12中为是)的情况的说明。
在该情况下，在步骤S15中，计数器12将对输入行地址的访问频率加1。
接下来，将给出对输入行地址不等于已经存储在行地址存储单元11中的任一个行地址(在步骤S12中为否)并且存储在行地址存储单元11中的行地址的数目是n(在步骤S13中为是)的情况的说明。
在该情况下，在步骤S16中，行地址选择器13比较存储在计数器12中的n个访问频率，并且基于比较结果，选择存储在行地址存储单元11中的行地址之一。例如，如上所述，行地址选择器13可以选择对应于在存储在计数器12中的n个访问频率中的满足特定低频条件的访问频率的行地址。
在步骤S17中，重置控制器14通知行地址存储单元11通过用新行地址代替所选行地址，存储新行地址。基于该通知，行地址存储单元11存储在步骤S11中输入的行地址。
在步骤S18中，重置控制器14通知计数器12重置对应于在步骤S17中代替的行地址的访问频率。
在步骤S15中，计数器12将对输入行地址的访问频率加1。
从而，访问计数设备10终止存储输入行地址的操作。
图5是示出访问计数设备10中的密集访问检测操作的流程图。
首先，在步骤S31中，密集访问检测器15决定由计数器12计数的访问频率是否达到访问可允许数目。如果密集访问检测器15决定访问频率达到访问可允许数目(在步骤S31中为是)，则密集访问检测器15检测并且输出对应于访问频率的行地址。如果密集访问检测器15决定访问频率未达到访问可允许数目(在步骤S31中为否)，处理返回到步骤S31。
在步骤S33中，重置控制器14通知行地址存储单元11丢弃对其的访问频率达到访问可允许数目的行地址。
在步骤S34中，重置控制器14通知计数器12重置对在步骤S33中丢弃的行地址的访问频率。
从而，访问计数设备10终止该操作。
图6示出访问计数设备10的安装配置的示例。
访问计数设备10包括寄存器101_1至101_n、比较器102_1至102_n、以及计数器103_1至103_n。而且，访问计数设备10包括计数器值比较电路104、寄存器数目生成电路105、邻近地址生成电路106、以及刷新命令生成单元107。寄存器101_1至101_n和比较器102_1至102_n配置行地址存储单元11的示例性实施例。计数器103_1至103_n配置计数器12的示例性实施例。而且，计数器值比较电路104配置行地址选择器13的示例性实施例。而且，寄存器数目生成电路105配置重置控制器14的示例性实施例。而且，邻近地址生成电路106和刷新命令生成电路107配置密集访问检测器15的示例性实施例。此后，寄存器101_1至101_n有时通常还被描述为寄存器101。而且，每个寄存器101还被描述为寄存器101_i(“i”是正整数(此后同样应用))。而且，此后，比较器102_1至102_n有时通常还被描述为比较器102。而且，每个比较器102有时还被描述为比较器102_i。而且，此后，计数器103_1至103_n有时通常还被描述为计数器103。而且，每个计数器103有时还被描述为计数器103_i。
当启用信号被输入到其时，寄存器101_i存储外部输入行地址。而且，当重置信号被输入到其时，寄存器101_i丢弃所存储的行地址。同时，寄存器101_i将所存储的行地址输出到邻近地址生成电路106。
比较器102_i比较外部输入行地址与存储在相应寄存器101_i中的行地址。然后，比较器102_i将表示匹配或失配的匹配/失配信号输出到相应寄存器101_i、相应计数器103_i、以及计数器值比较电路104。
计数器103_i在重置状态下保持计数器值“0”。而且，当表示匹配的匹配/失配信号从相应比较器102_i被输入到计数器103_i时，计数器103_i将计数器值加1。而且，计数器103_i将计数器值输出到计数器值比较电路104。而且，计数器103_i被配置成使得访问可允许数目可以使用输入管脚等外部设置。而且，当计数器值达到访问可允许数目时，计数器103_i将“最大达到”信号输出到寄存器数目生成电路105和邻近地址生成电路106。而且，当重置信号被输入到计数器103_i时，计数器103_i将计数器值重置到0。
当表示失配的匹配/失配信号从所有比较器102_1至102_n中的每个输入到计数器值比较电路104时，计数器值比较电路104比较从计数器103_1至103_n输入的计数器值，并且选择最小计数器值。然后，计数器值比较电路104将指定所选计数器值从其被输入到计数器值比较电路104的计数器103_i的编号No.“i”的选择信号输出到电阻器数目生成电路105。
当选择信号从计数器值比较电路104被输入到电阻器数目生成电路105时，电阻器数目生成电路105将启用信号输入到具有由选择信号指定的No.“i”的电阻器101_i。而且，电阻器数目生成电路105将重置信号输出到由选择信号指定的计数器103_i。而且，当“最大达到”信号从计数器103_i被输入到电阻器数目生成电路105时，电阻器数目生成电路105将重置信号输出到相应寄存器101_i和相应计数器103_i中的每个。
当“最大到达”信号从计数器103_i被输入到邻近地址生成电路106时，邻近地址生成电路106使用从相应电阻器101_i输入的行地址，计算行地址的邻近行地址。然后，邻近地址生成电路106将所计算的邻近行地址输出到刷新命令生成电路107。
当邻近行地址被输入到刷新命令生成电路107时，刷新命令生成电路107生成对应于邻近行地址的刷新命令。
此后描述访问计数设备10的操作的特定示例。首先，参考图4详细地描述行地址存储操作。假设在开始以下特定操作时，没有行地址被存储在每个寄存器101_1至101_n中。
首先，假设行地址1被输入到访问计数设备10(步骤S11)。在该情况下，比较器102_1至102_n均不存储行地址1。从而，每个比较器102_1至102_n都输出表示失配的匹配/失配信号。然后，计数器值比较电路104比较从计数器103_1至103_n输入的计数器值，并且选择计数器值中的最小一个。所有计数器值都是0。从而，假设计数器值比较电路104选择所有计数器值之一，其是从计数器103_1输入的计数器值。然后，电阻器数目生成电路105将启用信号输出到对应于所选计数器值的电阻器101_1，并且将重置信号输出到相应计数器103_1。启用信号的输出使得寄存器101_1存储行地址1(在步骤S12中为否，在步骤S13并且在步骤中为否)。
接下来，比较器102_1比较输入行地址1与存储在寄存器101_1中的行地址，并且将表示匹配的匹配/失配信号输出到计数器103_1。该输出使得计数器103_1将计数器值加1(步骤S15)。
接下来，假设行地址2至n被顺序地输入到访问计数设备10。在该情况下，访问计数设备10执行基本类似于在将行地址1输入到访问计数设备10的情况下的操作的操作。从而，寄存器101_2至101_n分别存储行地址2至n。而且，每个计数器103_2至103_n存储计数器值1。
接下来，假设行地址2被输入到访问计数设备10。在该情况下，比较器102_2比较输入行地址2与存储在相应寄存器101_2中的行地址2，并且将表示匹配的匹配/失配信号输出到相应计数器103_2。该输出使得计数器103_2将计数器值加2。
然后，当行地址1至n中的一些被顺序地输入到访问计数设备10时，访问计数设备10执行基本类似于以上操作的操作。通过该操作，每个计数器103_1至103_n相加其计数器值，并且保持相加后的计数器值。
接下来，假设除了行地址1至n之外的行地址_新被输入到访问计数设备10。在该情况下，没有比较器102_1至102_n存储行地址_新。从而，比较器102_1至102_n中的每个输出表示失配的匹配/失配信号。然后，计数器值比较电路104比较从计数器103_1至103_n输入的计数器值，并且选择计数器值中的最小值。假设将选择具有最小计数器值的计数器103_x(1≤x≤n)(步骤S16)。然后，寄存器数目生成电路105将启用信号输出到寄存器101_x，并且还将重置信号输出到计数器103_x。启用信号的输出使得寄存器101_x通过用其代替行地址x存储行地址_新(步骤S17)。然后，计数器103_x基于从比较器102_x输入的并且表示匹配的匹配/失配信号，将已由重置信号重置为0的计数器值加1(步骤S18和步骤S15)。
此后，当行地址被顺序地输入到访问计数设备10时，访问计数设备10以类似于以上方式的方式操作。
接下来，参考图5详细地描述由访问计数设备10执行的密集访问检测操作的指定示例。假设计数器103_y(1≤y≤n)的计数器值达到访问可允许数目(在步骤S31中为是)，计数器103_y将“最大达到”信号输出到寄存器数目生成电路105和邻近地址生成电路106(步骤S32)。
因为“最大达到”信号从计数器103_y被输入到邻近地址生成电路106，邻近地址生成电路106计算从寄存器101_y输入的行地址的邻近行地址，并且将所计算的邻近行地址输出到刷新命令生成电路107。
然后，刷新命令生成电路107生成对输入邻近行地址的刷新命令。
而且，因为“最大到达”信号从计数器193_y被输入到寄存器数目生成电路105，寄存器数目生成电路105将重置信号输出到相应寄存器101_y和相应计数器103_y。重置信号的输出使得寄存器101_y为空。而且，重置信号的输出使得计数器103_y的计数器值为0。
从而，访问计数设备10的安装配置的示例的说明及其操作的特定示例的说明结束。
接下来，此后将描述本发明的第一示例性实施例的有益效果。
被配置为本发明的第一示例性实施例的访问计数设备通过较小电路规模对对半导体存储器中的行地址的访问的数目计数。随后，访问计数设备通过较小电路规模并且不增加功率消耗和降低访问性能，可以检测其访问集中在刷新间隔中的行地址。
原因在于：
行地址存储单元存储多达在对存储器单元的访问中指定的特定数目n的行地址；
计数器对对存储在行地址存储单元中的每个行地址的访问频率计数；以及
当访问发生时，其指定除了存储在行地址存储单元中的n个行地址之外的新行地址，行地址选择器基于访问频率选择n个行地址之一。另外，原因在于重置控制器通知
(1)行地址存储单元通过用新行地址代替由行地址选择器选择的行地址，存储新行地址，
(2)行地址存储单元丢弃对其的访问频率达到访问可允许数目的行地址，以及
(3)计数器重置对应于被代替或丢弃的行地址的访问频率，以及
密集访问检测器检测对其的访问频率达到访问可允许数目的行地址。
如上所述，根据本示例性实施例的访问计数设备不需要在计数器中提供行地址的数目的计数器电路，并且可以仅通过在计数器中提供n个计数器电路，有效地检测对其的访问数目在刷新间隔内达到访问可允许数目的每个行地址。从而，本示例性实施例可以减小用于检测对其访问集中于刷新间隔中的行地址的电路的规模。而且，因为本示例性实施例不需要缩短刷新间隔，本示例性实施例可以抑制功率消耗的增加和访问性能的降低。另外，本示例性实施例特别是在以下情况下实现有益效果。注意，在通常在行地址存储器存储n个行地址之前(即，在通过行地址填充n个寄存器之前)，在行地址之一处的计数器值达到访问可允许数目并且相应行地址被重置(即，相应寄存器变为空)的情况下，本示例性实施例特别实现有益效果。
在本示例性实施例中，访问计数设备可以被配置成使得刷新间隔、访问循环、以及访问可允许数目可以从外部设置。在该情况下，访问计数设备可以基于所设置刷新间隔、所设置访问循环、以及所设置访问可允许数目，确定特定数目n。从而，访问计数设备变为可应用至性能不同的半导体存储器。从而，例如，在至多N个寄存器、N个比较器、以及N个计数器被安装在访问计数设备(N是正整数)中的情况下，如果所设置(所确定)数目n小于N，则访问计数设备可以利用未使用的寄存器、比较器和计数器用于其他使用(“n”是特定数目)。
(第二示例性实施例)
接下来，将参考附图详细地描述本发明的第二示例性实施例。在本示例性实施例的以下说明中参考的每个附图中，与第一示例性实施例的组件相同的组件由相同参数数字表示。另外，第二示例性实施例以类似于第一示例性实施例的操作的方式的方法操作的步骤由相同参考数字表示。从而，这样的组件和这样的步骤的说明被省略。
首先，图7示出用作本发明的第二示例性实施例的存储器系统2的配置。在图7中，存储器系统2不同于代替访问计数设备10被提供有访问计数设备20的本发明的第一示例性实施例中的存储器系统1。访问计数设备20被配置成获取在从较高级设备对存储器单元阵列30的访问中指定的行地址作为输入，类似于本发明的第一示例性实施例中的访问计数设备10。
接下来，图8示出本发明的第二示例性实施例中的访问计数设备20的功能框配置。在图8中，访问计数设备20包括m个集合(“m”是等于或大于2的整数)行地址存储单元11、计数单元(计数器)12、行地址选择单元(选择器)23、以及重置控制单元(控制器)14、以及密集访问检测单元(检测器)25的结合。
行地址存储单元11、计数器12、以及重置控制器14中的每个都类似于本发明的第一示例性实施例中的相应功能框配置。然而，在第二示例性实施例中，当在对存储器单元的访问中指定的行地址被输入到访问计数设备20时，行地址被输入到每个集合的行地址存储单元11。虽然图8示出了m＝2的示例，但是根据本发明的数目“m”不限于此。
行地址选择器23基本类似于本发明的第一示例性实施例中的行地址选择器13配置。然而，作为用于基于访问频率选择存储在相应集合的行地址存储单元11中的n个行地址之一的条件，行地址选择器13应用不同于在其他集合中采用的选择条件的选择条件。
例如，m个集合之一中的行地址选择器23可以将特定低频条件(例如，访问频率是最小的)作为选择条件，同时其他集合中的行地址选择器23可以应用特定选择条件(例如，访问频率是最大的)。
密集访问检测器25基本类似于本发明的第一示例性实施例中的密集访问检测器15配置。密集访问检测器25在每个集合中检测对其的访问数目达到访问可允许数目的行地址。例如，密集访问检测器25可以将刷新发布至被检测行地址的邻近行地址。
此后描述如上配置的访问计数设备20的操作。
首先，描述访问计数设备20的每个刷新间隔内的重置操作。M个集合的每个重置控制器14都类似于在图3中所示的步骤S1至S2中的本发明的第一示例性实施例的重置控制器操作。该操作使得访问计数设备20在每次经过刷新间隔的时间周期时，都重置m个集合的行地址存储单元11和计数器12中的每个。
接下来，此后描述访问计数设备20的行地址存储操作。
首先，当在对存储器单元的访问中指定的行地址被输入到访问计数设备20时，行地址被输入到m个集合的每个行地址存储单元11。
然后，每个集合的行地址存储单元11、计数器12、行地址选择器23、以及重置控制器14基本类似于在图4中所示的步骤S11至S18中第一示例性实施例操作的那些那样操作。然而，在步骤S16中，每个集合的行地址选择器23使用不同于由其他集合的行地址选择器23使用的选择条件的选择条件，选择n个行地址之一。
接下来，此后描述访问计数设备20的密集访问检测操作。
首先，密集访问检测器25检测集合中的一个中的对其的访问数目达到访问可允许数目的行地址(图5中示出的步骤S31至S32)。并且，密集访问检测器25可以将刷新命令发布至被检测行地址的邻近行地址。然后，在步骤S32中检测对其的访问数目超过访问可允许数目的行地址的集合的重置控制器14基本类似于步骤S33至S34中的本发明的第一示例性实施例操作。该操作使得分别重置集合的行地址存储单元11和计数器12中的相应行地址和相应访问频率。
从而，访问计数设备20的操作的说明结束。
接下来，图9示出访问计数设备20的安装配置的示例。在图9中，假设m＝2。
在图9中，访问计数设备20包括寄存器101_1至101_n、比较器102_1至102_n、计数器103_1至103_n、计数器值比较电路204、以及寄存器数目生成电路105的组合的两个集合。而且，访问计数设备20包括邻近地址生成电路206、以及刷新命令生成电路107。此后，集合中的一个被描述为组A，同时其他组被描述为组B。而且，包括在组A中的计数器值比较电路204还被描述为计数器值比较电路204a。而且，包括在组B中的计数器值比较电路204还被描述为计数器值比较电路204b。
当表示失配的匹配/失配信号从所有比较器102_1至102_n中的每个被输入到计数器值比较电路204a时，计数器值比较电路204a比较从计数器103_1至103_n输入的计数器值，并且选择计数器值中的最小一个。
当表示失配的匹配/失配信号从所有比较器102_1至102_n中的每个被输入到计数器值比较电路204b时，计数器值比较电路204b比较从计数器103_1至103_n输入的计数器值，并且选择计数器值中的最大一个。如果在从计数器103_1至103_n输入的计数器值中存在表示0的计数器值，则计数器值比较电路204b选择表示0的计数器值。
而且，每个集合的计数器值比较电路204都将表示输入所选计数器值的计数器103_i的编号No.“1”的选择信号输出到寄存器数目生成电路105。
当“最大达到”信号从组A或B的计数器103_i被输入到邻近地址生成电路206时，邻近地址生成电路206使用从相应组的寄存器101_i输入的行地址，并且计算所使用的行地址的邻近地址。然后，邻近地址生成电路206将所计算的邻近行地址输出到刷新命令生成电路107。
在图9中所示的安装配置中的每个其他元件都类似于本发明的第一示例性实施例中的安装配置的示例中的相应元件配置。
此后描述如上配置的访问计数设备20的操作的特定示例。假设在开始以下特定操作时，没有行地址被存储在组A和B的寄存器101_1至101_n中的每个中。
首先，当行地址1至n被顺序地输入到访问计数设备20时，组A和B的寄存器101_2至101_n基本类似于本发明的第一示例性实施例中的特定示例的寄存器操作。从而，寄存器101_2至101_n分别存储行地址2至n。而且，组A和B的计数器103_2至103_n存储计数器值1。
然后，当行地址1至n中的任一个被顺序地输入到组A和B时，在访问计数设备20中，组A和B基本类似于本发明的第一示例性实施例中的特定示例操作。该操作使得计数器103_1至103_n中的每个都相加其计数器值。
接下来，假设除了行地址1至n之外的行地址_新被输入到访问计数设备20。
此时，在组A中，没有比较器102_1至102_n存储行地址_新。从而，比较器102_1至102_n中的每个都输出表示失配的匹配/失配信号。并且，计数器值比较电路204a比较从计数器103_1至103_n输入的计数器值，并且选择计数器值中的最小一个。假设计数器值比较电路204a选择具有最小计数器值的计数器103_x1(1≤x1≤n)。然后，寄存器数目生成电路105将启用信号输出到寄存器101_x1，并且还将重置信号输出到计数器103_x1。启用信号和重置信号的输出使得寄存器101_x1通过用行地址_新代替行地址x1，存储行地址_新(步骤S14)。而且，计数器103_x1基于从比较器102_x1输出并且表示匹配的匹配/失配信号，通过加1，将被重置为0的其计数器值设置为1。
而且，此时，在组B中，没有比较器102_1至102_n存储行地址_新。从而，比较器102_1至102_n中的每个都输出表示失配的匹配/失配信号。并且，计数器值比较电路204b比较从计数器103_1至103_n输入的计数器值，并且选择计数器值中的最大一个。假设计数器值比较电路204a选择具有最大计数器值的计数器103_x2(1≤x2≤n)。然后，寄存器数目生成电路105将启用信号输出到寄存器101_x2，并且还将重置信号输出到计数器103_x2。启用信号的输出使得寄存器101_x2通过用新地址_新代替行地址x2，存储行地址_新(步骤S14)。而且，计数器103_x2基于从比较器102_x2输出并且表示匹配的匹配/失配信号，通过加1，将被重置为0的其计数器值设置为1。
重复以上操作。从而，组A和B中的每个的n个寄存器101都存储不同结合的相应一个的n个行地址。
而且，假设在组A中，计数器103_y1(1≤y1≤n)的计数器值达到访问可允许数目。然后，计数器103_y1将“最大达到”信号输出到寄存器数目生成电路105和邻近地址生成电路206。
因为“最大达到”信号从组A的计数器103_y1被输入到邻近地址生成电路206，邻近地址生成电路206计算从该组的寄存器101_y1输入的行地址的邻近行地址。然后，邻近地址生成电路206将所计算的邻近行地址输出到刷新命令生成电路107。
而且，刷新命令生成电路107生成对输入邻近行地址的刷新命令。
而且，因为“最大达到”信号从组A的计数器103_y1被输入到寄存器数目生成电路105，寄存器数目生成电路105将重置信号输出到该组的相应寄存器101_y1和相应计数器103_y1中的每个。该输出使得寄存器101_y1为空。而且，由于该输出，计数器103_y1的计数器值变为0。
从而，安装配置的示例和访问计数设备20的操作的特定示例的说明结束。
接下来，此后描述本发明的第二示例性实施例的有益效果。
被配置为本发明的第二示例性实施例的访问计数设备可以通过较小电路规模对对行地址的访问数目计数。从而，通过较小电路规模并且不增加功率消耗和降低访问性能，本示例性实施例可以增加在半导体存储器中检测对其的访问集中在刷新间隔内的行地址的准确度。
原因如下。换句话说，第二示例性实施例包括m个集合(m是等于或大于2的整数)行地址存储单元、计数器、行地址选择器、以及重置控制器的结合，其分别基本类似于本发明的第一示例性实施例的那些。而且，在存储器访问中指定的行地址被存储在每个集合的行地址存储单元中。而且，当访问发生时，每个集合的行地址选择器基于访问频率，选择n个行地址之一，其指定除了存储在该组的行地址存储单元中的n个行地址之外的新行地址。每组的行地址选择器应用不同于在其他组中使用的选择条件的选择条件，作为用于该选择的条件。密集访问检测器在每组中检测对其的访问频率达到访问可允许数目的行地址。
从而，甚至在行地址存储单元存储n个行地址(即，n个寄存器通过行地址被填充)的状态下，频繁地发生指定新行地址的访问的情况下，第二示例性实施例可以有效地对对具有集中对其访问的高可能性的每个行地址的访问频率计数。本示例性实施例可以通过比需要在访问计数设备中提供行地址的数目的计数器电路的电路规模小很多的电路规模实现该配置。
在本发明的第二示例性实施例中，主要描述了m＝2的情况下的示例。然而，该示例不限制行地址存储单元、计数器、行地址选择器、以及重置控制器的结合的数目。
而且，在本发明的每个示例性实施例的操作的特定示例的以上说明中，描述了顺序地输入行地址1至n的示例。然而，在每个示例性实施例中输入的行地址的年月日顺序和生成频率不限于在该示例中描述的那些。
而且，在本发明的每个以上示例性实施例中，低频条件和高频条件已被举例说明为由行地址选择器应用的选择条件。然而，由行地址选择器应用的选择条件可以是用于基于访问频率选择n个行地址之一的其他条件。
而且，在本发明的每个以上示例性实施例中，主要描述了将刷新发布至由密集访问检测器检测的行地址的邻近行地址的示例。由每个示例性实施例的密集访问检测器执行的处理不限于此。每个示例性实施例的密集访问检测器可以基于所检测的行地址执行其他类型的处理。而且，每个示例性实施例都可以被配置成将所检测的行地址输出到半导体存储器中的对访问集中的行地址执行处理的其他单元。
(第三示例性实施例)
接下来，此后参考图10描述根据本发明的第三示例性实施例的访问计数设备100。
图10是示出根据本发明的第三示例性实施例的访问计数设备的最小配置的示例的视图。在图10中，访问计数设备100包括行地址存储单元11、计数器12、以及重置控制器104。
行地址存储单元11和计数器12分别类似于在本发明的第一和第二示例性实施例中描述的行地址存储单元11和计数器12配置。
重置控制器104通知行地址存储单元11用新行地址代替存储在行地址存储单元11中的n个行地址之一，或者丢弃这样的n个行地址之一。例如，重置控制器104选择作为访问计数的目标的重要程度可以被确定为低于其他行地址的重要程度的行地址，作为将由新行地址代替或将被丢弃的行地址。然后，重置控制器104通知计数器12重置对被代替或丢弃的行地址的访问频率。
通过这样的配置，根据本发明的第三示例性实施例的访问计数设备100不需要在计数器中提供行地址的数目的计数器电路。访问计数设备100仅需要在计数器中提供n个计数器电路。从而，访问计数设备100可以有效地对对n个地址中的作为访问计数的目标的其重要程度为高的行地址的访问数目计数。
从而，根据本发明的第三示例性实施例，可以通过较小电路规模对半导体存储器中的行地址的访问进行计数。
在本发明的每个以上示例性实施例中，访问计数设备可以在半导体存储器或CPU(中央处理单元)或半导体存储器控制器集成电路中实现。而且，访问计数设备的各自功能框可以通过分散分布在诸如半导体存储器设备、CPU、以及半导体存储器控制器的多个设备中被实现。
而且，各自以上示例性实施例可以通过适当地相互结合被实现。
而且，本发明不限于各自以上示例性实施例。本发明可以在多种模式下被实现。
而且，在以下补充注释中还描述各自以上示例性实施例的部分或所有。然而，本发明不限于以下补充注释。
(补充注释1)
一种访问计数设备，包括：
行地址存储单元，存储多达在对存储器单元的访问中指定的特定数目n(n是等于或大于1的整数)的行地址；
计数单元，对对存储在行地址存储单元中的每个行地址的访问频率计数；以及
重置控制单元，通知行地址存储单元用新行地址代替n个行地址之一或者丢弃n个行地址之一，并且还通知计数单元重置对被代替或丢弃的行地址的访问频率。
(补充注释2)
根据补充注释1的访问计数设备，进一步包括：行地址选择单元，如果访问发生，则基于访问频率，选择n个行地址之一，其指定除了存储在行地址存储单元中的n个行地址之外的新行地址，
其中，重置控制单元通知行地址存储单元通过用新行地址代替由行地址选择单元选择的行地址，存储新行地址，并且还通知计数单元重置对被代替的行地址的访问频率。
(补充注释3)
根据补充注释1或补充注释2的访问计数设备，其中，重置控制单元通知计数单元丢弃对其的访问频率达到特定访问可允许数目的行地址，并且还通知计数单元重置对被丢弃的行地址的访问频率。
(补充注释4)
根据补充注释2或补充注释3的访问计数设备，其中，行地址选择单元选择对n个行地址中的所选一个的访问频率满足特定低频条件的n个行地址之一。
(补充注释5)
根据补充注释2至补充注释4之一的访问计数设备，进一步包括：m组(m是等于或大于2的整数)行地址存储单元、计数单元、行地址选择单元、以及重置控制单元的结合，
其中，在访问中指定的行地址被存储在每组的行地址存储单元中，以及
其中，如果访问发生，则每组的行地址选择单元基于访问频率，应用不同于由其他组应用的选择条件的选择条件，作为用于选择n个行地址之一的选择条件，其指定除了存储在与行地址选择单元应用选择条件的组相同的组的行地址存储单元中的n个行地址之外的新行地址。
(补充注释6)
根据补充注释5的访问计数设备，其中，m组之一的行地址选择器应用特定低频条件作为选择条件，并且其中，除了m组之一之外的每组的行地址选择单元应用特定高频条件作为选择条件。
(补充注释7)
根据补充注释1至补充注释6之一的访问计数设备，其中，n是基于刷新间隔、访问循环、以及访问可允许数目的值。
(补充注释8)
根据补充注释1至补充注释7之一的访问计数设备，进一步包括：密集访问检测单元，检测对其的访问频率达到访问可允许数目的行地址。
(补充注释9)
根据补充注释8的访问计数设备，其中，密集访问检测单元将刷新发布至被检测行地址的邻近行地址。
(补充注释10)
一种存储器系统，包括：
根据补充注释1至补充注释9之一的访问计数设备；以及
存储器单元阵列，包括存储器单元。
(补充注释11)
一种访问计数方法，包括：
存储多达在对存储器单元的访问中指定的特定数目n(n是等于或大于1的整数)的行地址；
对对每个所存储行地址的访问频率计数；
用新行地址代替n个行地址之一或丢弃n个行地址之一；以及
重置对被代替或丢弃的行地址的访问频率。
提供实施例的先前描述以启用本领域技术人员作出和使用本发明。而且，对这些示例性实施例的多种修改对于本领域技术人员将是显而易见的，并且在此限定的一般原理和特定示例在不使用创造能力的情况下，可以应用至其他实施例。从而，本发明不旨在限于在此描述的示例性实施例，而是符合如由权利要求及其等价物的限制限定的最宽范围。
而且，注意，发明人的目的在于即使权利要求在诉讼期间被修改，也保持所要求发明的所有等价物。
[附图标记列表]
1、2 存储器系统
10、20 访问计数设备
30 存储器单元阵列
11 行地址存储单元
12 计数器
13、23 行地址选择器
14 重置控制器
15、25 密集访问检测器
101 寄存器
102 比较器
103 计数器
104、204 计数器值比较电路
105 寄存器数目生成电路
106、206 邻近地址生成电路
107 刷新命令生成电路

Claims (10)

1.一种访问计数设备，包括：
行地址存储单元，所述行地址存储单元存储多达在对存储器单元的访问中指定的特定数目n(n是等于或大于1的整数)的行地址；
计数器，所述计数器计数对存储在所述行地址存储单元中的每个行地址的访问频率；以及
重置控制器，所述重置控制器向所述行地址存储单元通知用新行地址代替所述n个行地址中的一个或者丢弃所述n个行地址中的一个，并且还向所述计数器通知重置对所代替或所丢弃的行地址的访问频率。
2.根据权利要求1所述的访问计数设备，进一步包括：
行地址选择器，如果访问发生，则基于所述访问频率，选择所述n个行地址中的一个，其指定除了存储在所述行地址存储单元中的所述n个行地址之外的新行地址，
其中，所述重置控制器向所述行地址存储单元通知通过用所述新行地址代替由所述行地址选择器所选择的行地址存储所述新行地址，并且还向所述计数器通知重置对所代替行地址的访问频率。
3.根据权利要求1所述的访问计数设备，其中，所述重置控制器向所述行地址存储单元通知丢弃对其的访问频率达到特定访问可允许数目的行地址，并且还向所述计数器重置对所丢弃的行地址的访问频率。
4.根据权利要求2所述的访问计数设备，其中，所述行地址选择器选择对所述n个行地址中的一个的访问频率满足特定低频条件的所述n个行地址中的一个。
5.根据权利要求2所述的访问计数设备，进一步包括：所述行地址存储单元、所述计数器、所述行地址选择器以及所述重置控制器的组合的m个集合(m是等于或大于2的整数)，其中，在所述访问中指定的所述行地址被存储在每组的所述行地址存储单元中，并且
其中，如果访问发生，则每个集合中的所述行地址选择器基于所述访问频率来应用不同于由其他集合应用的选择条件的选择条件作为用于选择所述n行地址中的一个的选择条件，其指定除了存储在与所述行地址选择器应用所述选择条件的集合相同的集合中的所述行地址存储单元中的所述n个行地址之外的新行地址。
6.根据权利要求5所述的访问计数设备，其中，所述m个集合中的一个中的所述行地址选择器应用特定低频条件作为所述选择条件，并且其中，其他集合中的每一个的所述行地址选择器应用特定高频条件作为所述选择条件。
7.根据权利要求1所述的访问计数设备，其中，所述n是基于刷新间隔、访问循环以及访问可允许数目的值。
8.根据权利要求1所述的访问计数设备，进一步包括：密集访问检测器，所述密集访问检测器检测对其的访问频率达到所述访问可允许数目的行地址。
9.一种存储器系统，包括：
根据权利要求1的访问计数设备；以及
存储器单元阵列，包括所述存储器单元。
10.一种访问计数方法，包括：
存储多达在对存储器单元的访问中指定的特定数目n(n是等于或大于1的整数)的行地址；
计数对所存储的行地址中的每一个的访问频率；
用新行地址代替所述n个行地址中的一个或丢弃所述n个行地址中的一个；以及
重置对所代替或所丢弃的行地址的访问频率。
CN201510116845.1A 2014-03-17 2015-03-17 访问计数设备、存储器系统和访问计数方法 Pending CN104934057A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014053298A JP5983665B2 (ja) 2014-03-17 2014-03-17 アクセス回数カウント装置、メモリシステム、および、アクセス回数カウント方法
JP2014-053298 2014-03-17

Publications (1)

Publication Number Publication Date
CN104934057A true CN104934057A (zh) 2015-09-23

Family

ID=54069543

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510116845.1A Pending CN104934057A (zh) 2014-03-17 2015-03-17 访问计数设备、存储器系统和访问计数方法

Country Status (3)

Country Link
US (1) US20150262652A1 (zh)
JP (1) JP5983665B2 (zh)
CN (1) CN104934057A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108242248A (zh) * 2016-12-26 2018-07-03 爱思开海力士有限公司 存储器件、包括存储器件的存储系统及其操作方法
CN109416674A (zh) * 2016-03-18 2019-03-01 甲骨文国际公司 用于暂存器使能的多核处理器的元组编码感知直接存储器访问引擎
CN113168863A (zh) * 2018-12-19 2021-07-23 美光科技公司 用于多库刷新时序的设备及方法

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9324398B2 (en) 2013-02-04 2016-04-26 Micron Technology, Inc. Apparatuses and methods for targeted refreshing of memory
US9047978B2 (en) 2013-08-26 2015-06-02 Micron Technology, Inc. Apparatuses and methods for selective row refreshes
JP6142788B2 (ja) * 2013-12-04 2017-06-07 富士通株式会社 半導体記憶装置
JP2015219938A (ja) 2014-05-21 2015-12-07 マイクロン テクノロジー， インク． 半導体装置
KR102403341B1 (ko) * 2016-03-17 2022-06-02 에스케이하이닉스 주식회사 메모리 및 이를 포함하는 시스템
JP2017182854A (ja) 2016-03-31 2017-10-05 マイクロン テクノロジー， インク． 半導体装置
KR20180064940A (ko) 2016-12-06 2018-06-15 삼성전자주식회사 해머 리프레쉬 동작을 수행하는 메모리 시스템
KR102308778B1 (ko) * 2017-05-24 2021-10-05 삼성전자주식회사 디스터브 로우를 케어하는 메모리 장치 및 그 동작방법
US10580475B2 (en) 2018-01-22 2020-03-03 Micron Technology, Inc. Apparatuses and methods for calculating row hammer refresh addresses in a semiconductor device
JP6622843B2 (ja) * 2018-04-19 2019-12-18 華邦電子股▲ふん▼有限公司Ｗｉｎｂｏｎｄ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏｒｐ． メモリデバイス及びそのリフレッシュ方法
KR102410924B1 (ko) 2018-05-14 2022-06-20 삼성전자주식회사 해머 리프레쉬 동작을 수행하는 리프레쉬 제어 회로, 메모리 장치 및 메모리 장치의 동작 방법
US11152050B2 (en) 2018-06-19 2021-10-19 Micron Technology, Inc. Apparatuses and methods for multiple row hammer refresh address sequences
EP3899709A4 (en) * 2018-12-21 2022-09-14 Micron Technology, Inc. METHODS FOR ACTIVITY-BASED MEMORY MAINTENANCE AND MEMORY DEVICES AND SYSTEMS USING THEM
US10770127B2 (en) 2019-02-06 2020-09-08 Micron Technology, Inc. Apparatuses and methods for managing row access counts
US11043254B2 (en) * 2019-03-19 2021-06-22 Micron Technology, Inc. Semiconductor device having cam that stores address signals
US10950288B2 (en) 2019-03-29 2021-03-16 Intel Corporation Refresh command control for host assist of row hammer mitigation
US11264096B2 (en) 2019-05-14 2022-03-01 Micron Technology, Inc. Apparatuses, systems, and methods for a content addressable memory cell with latch and comparator circuits
US11158364B2 (en) 2019-05-31 2021-10-26 Micron Technology, Inc. Apparatuses and methods for tracking victim rows
US11158373B2 (en) 2019-06-11 2021-10-26 Micron Technology, Inc. Apparatuses, systems, and methods for determining extremum numerical values
US11139015B2 (en) 2019-07-01 2021-10-05 Micron Technology, Inc. Apparatuses and methods for monitoring word line accesses
US10832792B1 (en) 2019-07-01 2020-11-10 Micron Technology, Inc. Apparatuses and methods for adjusting victim data
US11386946B2 (en) 2019-07-16 2022-07-12 Micron Technology, Inc. Apparatuses and methods for tracking row accesses
US10943636B1 (en) 2019-08-20 2021-03-09 Micron Technology, Inc. Apparatuses and methods for analog row access tracking
US10964378B2 (en) 2019-08-22 2021-03-30 Micron Technology, Inc. Apparatus and method including analog accumulator for determining row access rate and target row address used for refresh operation
US11200942B2 (en) * 2019-08-23 2021-12-14 Micron Technology, Inc. Apparatuses and methods for lossy row access counting
US11222682B1 (en) 2020-08-31 2022-01-11 Micron Technology, Inc. Apparatuses and methods for providing refresh addresses
US11462291B2 (en) 2020-11-23 2022-10-04 Micron Technology, Inc. Apparatuses and methods for tracking word line accesses
US11482275B2 (en) 2021-01-20 2022-10-25 Micron Technology, Inc. Apparatuses and methods for dynamically allocated aggressor detection
US11600314B2 (en) 2021-03-15 2023-03-07 Micron Technology, Inc. Apparatuses and methods for sketch circuits for refresh binning
US11664063B2 (en) 2021-08-12 2023-05-30 Micron Technology, Inc. Apparatuses and methods for countering memory attacks
US11688451B2 (en) 2021-11-29 2023-06-27 Micron Technology, Inc. Apparatuses, systems, and methods for main sketch and slim sketch circuit for row address tracking
KR20230135424A (ko) 2022-03-16 2023-09-25 삼성전자주식회사 메모리 장치 및 그 리프레시 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040151031A1 (en) * 2003-02-04 2004-08-05 Yoshiyuki Tanaka Nonvolatile semiconductor memory
US20050056910A1 (en) * 2003-09-17 2005-03-17 Gilton Terry L. Non-volatile memory structure
CN101034588A (zh) * 2006-03-09 2007-09-12 富士通株式会社 半导体存储器、存储系统和半导体存储器的操作方法
US20100023674A1 (en) * 2008-07-28 2010-01-28 Aviles Joaquin J Flash DIMM in a Standalone Cache Appliance System and Methodology

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH038199A (ja) * 1989-06-05 1991-01-16 Fuji Electric Co Ltd 書き換え可能ｐｒｏｍのメモリ管理方式
JPH0773682A (ja) * 1993-06-12 1995-03-17 Hitachi Ltd 半導体記憶装置
JPH08115253A (ja) * 1994-10-14 1996-05-07 Canon Inc メモリ装置およびデータ書換方法
JP3355595B2 (ja) * 1996-03-25 2002-12-09 シャープ株式会社 不揮発性半導体記憶装置
US7089391B2 (en) * 2000-04-14 2006-08-08 Quickshift, Inc. Managing a codec engine for memory compression/decompression operations using a data movement engine
US7047382B2 (en) * 2000-11-29 2006-05-16 Quickshift, Inc. System and method for managing compression and decompression and decompression of system memory in a computer system
JP4597829B2 (ja) * 2005-09-27 2010-12-15 パトレネラ キャピタル リミテッド， エルエルシー メモリ
JP2007280108A (ja) * 2006-04-07 2007-10-25 Sony Corp 記憶媒体制御装置、記憶媒体制御方法、プログラム
US8832286B2 (en) * 2007-11-12 2014-09-09 International Business Machines Corporation Method and system for controlling client access to a server application
CN101918921B (zh) * 2008-01-27 2013-12-04 思杰系统有限公司 用于远程提供三维图形的方法和系统
WO2009141818A1 (en) * 2008-05-19 2009-11-26 Technion Research & Development Foundation Ltd. Apparatus and method for incremental physical data clustering
US8644173B1 (en) * 2009-01-30 2014-02-04 Sprint Communications Company L.P Managing requests in a wireless system
US8924893B2 (en) * 2009-10-14 2014-12-30 At&T Mobility Ii Llc Locking and unlocking of an electronic device using a sloped lock track
KR101861170B1 (ko) * 2011-08-17 2018-05-25 삼성전자주식회사 마이그레이션 관리자를 포함하는 메모리 시스템
US20130290636A1 (en) * 2012-04-30 2013-10-31 Qiming Chen Managing memory
US9257169B2 (en) * 2012-05-14 2016-02-09 Samsung Electronics Co., Ltd. Memory device, memory system, and operating methods thereof
JP5624583B2 (ja) * 2012-05-31 2014-11-12 株式会社東芝 プログラム、計算処理装置、メモリ管理方法および計算機
US8984240B2 (en) * 2012-08-30 2015-03-17 International Business Machines Corporation Reducing page faults in host OS following a live partition mobility event
WO2014125937A1 (ja) * 2013-02-12 2014-08-21 ピーエスフォー ルクスコ エスエイアールエル 半導体装置
WO2014126182A1 (ja) * 2013-02-18 2014-08-21 ピーエスフォー ルクスコ エスエイアールエル アクセス履歴を記憶するメモリセルアレイのリセット回路
US9412432B2 (en) * 2013-03-15 2016-08-09 Ps4 Luxco S.A.R.L. Semiconductor storage device and system provided with same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040151031A1 (en) * 2003-02-04 2004-08-05 Yoshiyuki Tanaka Nonvolatile semiconductor memory
US20050056910A1 (en) * 2003-09-17 2005-03-17 Gilton Terry L. Non-volatile memory structure
CN101034588A (zh) * 2006-03-09 2007-09-12 富士通株式会社 半导体存储器、存储系统和半导体存储器的操作方法
US20100023674A1 (en) * 2008-07-28 2010-01-28 Aviles Joaquin J Flash DIMM in a Standalone Cache Appliance System and Methodology

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109416674A (zh) * 2016-03-18 2019-03-01 甲骨文国际公司 用于暂存器使能的多核处理器的元组编码感知直接存储器访问引擎
CN109416674B (zh) * 2016-03-18 2022-06-03 甲骨文国际公司 用于暂存器使能的多核处理器的元组编码感知直接存储器访问引擎
CN108242248A (zh) * 2016-12-26 2018-07-03 爱思开海力士有限公司 存储器件、包括存储器件的存储系统及其操作方法
CN113168863A (zh) * 2018-12-19 2021-07-23 美光科技公司 用于多库刷新时序的设备及方法

Also Published As

Publication number Publication date
JP2015176629A (ja) 2015-10-05
US20150262652A1 (en) 2015-09-17
JP5983665B2 (ja) 2016-09-06

Similar Documents

Publication Publication Date Title
CN104934057A (zh) 访问计数设备、存储器系统和访问计数方法
US10957377B2 (en) Apparatuses and methods for distributed targeted refresh operations
US10867659B2 (en) Address counting circuit, memory device and operating method thereof
KR102124973B1 (ko) 메모리 및 이를 포함하는 메모리 시스템
US9478316B1 (en) Memory device
US9514798B2 (en) Address storage circuit and memory and memory system including the same
US9431086B2 (en) Memory circuit and refresh method thereof
KR102194791B1 (ko) 메모리, 이를 포함하는 메모리 시스템 및 메모리의 동작방법
US9214216B2 (en) Semiconductor device and operation method thereof
US8218137B2 (en) Methods of operating DRAM devices having adjustable internal refresh cycles that vary in response to on-chip temperature changes
KR102182368B1 (ko) 어드레스 검출회로 및 이를 포함하는 메모리
KR102133380B1 (ko) 반도체 메모리 장치 및 그의 동작방법
KR102436992B1 (ko) 리프레시 제어 장치
CN106816180A (zh) 存储器件及其操作方法
KR102389259B1 (ko) 메모리 장치 및 메모리 장치의 동작 방법
US9530523B2 (en) Thermal disturb as heater in cross-point memory
TWI741809B (zh) 刷新測試電路及方法
WO2022041920A1 (zh) 存储阵列自刷新频率测试方法与存储阵列测试设备
US9922728B2 (en) Memory device
KR102299352B1 (ko) 반도체 장치 및 그의 구동방법
US20120089773A1 (en) Dynamic random access memory unit and data refreshing method thereof
KR20170030675A (ko) 메모리 장치
US20170199954A1 (en) Apparatus for modeling resistive memory devices

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20150923

WD01 Invention patent application deemed withdrawn after publication