CN113168863A - 用于多库刷新时序的设备及方法 - Google Patents

用于多库刷新时序的设备及方法 Download PDF

Info

Publication number
CN113168863A
CN113168863A CN201980080931.8A CN201980080931A CN113168863A CN 113168863 A CN113168863 A CN 113168863A CN 201980080931 A CN201980080931 A CN 201980080931A CN 113168863 A CN113168863 A CN 113168863A
Authority
CN
China
Prior art keywords
refresh
signal
circuit
counter
count
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980080931.8A
Other languages
English (en)
Inventor
J·M·约翰逊
C·G·维杜威特
D·S·米勒
Y·S·藤原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN113168863A publication Critical patent/CN113168863A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40603—Arbitration, priority and concurrent access to memory cells for read/write or refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4065—Low level details of refresh operations

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)

Abstract

本发明的实施例涉及用于对存储器装置中的刷新操作计时的设备及方法。一种设备可包含将周期信号提供到一或多个刷新计时器电路的振荡器。所述刷新计时器电路中的每一者是与所述存储器装置中的相应存储器库相关联。所述刷新计时器可包含计数器块及控制逻辑块。所述控制逻辑块可将所述周期信号门控到所述计数器块。所述计数器块可对行作用中信号时间及行预充电时间计数。所述计数器信号可通过所述控制逻辑块用于输出刷新操作的泵浦数目。

Description

用于多库刷新时序的设备及方法
背景技术
本发明大体上涉及半导体装置，且更明确来说涉及半导体存储器装置。特定来说，本发明涉及易失性存储器，例如动态随机存取存储器(DRAM)。DRAM可包含于高带宽存储器(HBM)中。HBM可包含在每一裸片上具有一或多个库的裸片堆叠。
易失性存储器需要定期刷新存储器中的数据以保存数据。随着传统DRAM中及HBM中存储器库的数目增加，对存储器刷新周期计时可能变得更加困难及/或需要包含更多存储器组件。
发明内容
本文描述的设备及方法可减少专用于刷新时序组件的裸片面积，减少生产时间，及/或减少测试时间。
根据本文揭示的至少一个实例，一种设备可包含：存储器库；振荡器电路，其经配置以输出周期信号；刷新计时器电路，其经配置以接收所述周期信号且将刷新信号提供到所述存储器库，其中所述刷新计时器电路可进一步经配置以：响应于刷新命令，启用计数器电路，其中所述计数器电路基于所述周期信号输出计数；响应于所述刷新命令，将所述刷新信号设置到作用中状态；响应于所述计数器电路输出等于行作用中信号时间的计数，将所述刷新信号设置到非作用中状态；响应于所述计数器电路输出等于行预充电时间的计数，递增泵浦计数器；及响应于基于所述泵浦计数器的泵浦计数未被满足，将所述刷新信号设置到所述作用中状态且复位所述计数器电路。
根据本文揭示的至少一个实例，一种设备可包含：刷新激活控制电路，其经配置以接收周期信号及刷新命令；计数器电路，其经配置以从所述刷新激活控制电路接收所述周期信号且基于所述周期信号输出计数；第一比较电路，其经配置以比较所述计数与第一值且在所述计数等于所述第一值时输出第一满足信号；第二比较电路，其经配置以比较所述计数与第二值且在所述计数器等于所述第二值时输出第二满足信号；选择电路，其经配置以接收所述第一满足信号及所述第二满足信号且响应于所述第一满足信号及所述第二满足信号中的至少一者复位所述计数器电路；及输出控制电路，其经配置以输出刷新信号，其中所述输出控制电路响应于所述刷新命令将所述刷新信号改变到作用中状态且响应于所述第一满足信号将所述刷新信号改变到非作用中状态。
根据本文揭示的至少一个实例，一种设备可包含核心裸片，所述核心裸片包含：第一存储器库；第二存储器库；第一刷新计时器电路，其与所述第一存储器库相关联；第二刷新计时器电路，其与所述第二存储器库相关联，其中所述第一刷新计时器电路及所述第二刷新计时器电路中的每一者包含控制块及计数器块，其中所述计数器块经配置以：基于周期信号产生计数；响应于所述计数达到第一值而提供第一信号；及响应于所述计数达到第二值而提供第二信号；其中所述控制块经配置以：将所述周期信号提供到所述计数器块；响应于刷新命令提供作用中刷新信号；及响应于所述第一信号及所述第二信号提供刷新操作的泵浦数目。所述核心裸片可包含经配置以将所述周期信号提供到所述第一刷新计时器电路及所述第二刷新计时器电路的振荡器电路。
附图说明
图1是根据本发明的实施例的半导体装置的框图。
图2是刷新周期的时序图。
图3是展示根据本发明的实施例的包含高带宽存储器(HBM)的半导体装置的整体配置的框图。
图4是根据本发明的实施例的HBM的一部分的框图。
图5是根据本发明的实施例的HBM的一部分的示意图。
图6是根据本发明的实施例的刷新计时器电路的框图。
图7是根据本发明的实施例的刷新计时器电路的操作流程图。
图8是根据本发明的实施例的刷新操作的时序图。
具体实施方式
某些实施例的以下描述在本质上仅为示范性的且绝不希望限制本发明的范围或其应用或用途。在本发明系统及方法的实施例的以下详细描述中，参考形成所述详细描述的一部分且其中通过图解展示其中可实践所描述系统及方法的特定实施例的附图。这些实施例经足够详细描述以使所属领域的技术人员能够实践本发明所揭示的系统及方法，且应理解，可利用其它实施例且可在不脱离本发明的精神及范围的情况下作出结构及逻辑改变。此外，出于清楚目的，当所属领域的技术人员明白特定特征的详细描述时将不论述所述详细描述以免模糊本发明的实施例的描述。因此，以下详细描述不应被视为限制意义，且本发明的范围仅通过所附权利要求书所定义。
随着存储器装置的时序规范不断严格且存储器装置中所包含的存储器库的数目增加，对存储器中的刷新操作适当计时变得更加困难可能更加困难。此外，可能需要额外时序组件，此消耗裸片面积，且修整额外组件的时序可增加存储器装置制造的生产及测试阶段。
图1是展示根据本发明的至少一个实施例的半导体装置100的整体配置的框图。半导体装置100可为半导体存储器装置，例如集成于单个半导体芯片上的DRAM装置。
半导体装置100包含存储器阵列118。存储器阵列118经展示为包含多个存储器库。在图1的实施例中，存储器阵列118经展示为包含八个存储器库BANK0到BANK7。在其它实施例中，更多或更少库可包含于存储器阵列118中。每一存储器库包含多个字线WL、多个位线BL及/BL，以及布置于所述多个字线WL与所述多个位线BL及/BL的相交点处的多个存储器胞元MC。字线WL的选择是通过行解码器108执行且位线BL及/BL的选择是通过列解码器110执行。可通过字线驱动器WD将选定字线WL驱动到所要电荷。在图1的实施例中，行解码器108包含用于每一存储器库的相应行解码器且列解码器110包含用于每一存储器库的相应列解码器。位线BL及/BL耦合到相应感测放大器(SAMP)。
来自位线BL或/BL的读取数据是通过感测放大器SAMP放大且经由互补本端数据线(LIOT/B)提供到子放大器传送门120。子放大器传送门120可充当在适当LIOT/B与适当共享主数据线(MIO)之间形成导电路径的切换器。读取数据可经由通过子放大器传送门120提供的导电路径从本端数据线LIOT/B传递到主数据线MIO到读取放大器126，所述读取放大器126将数据提供到IO电路122。从IO电路122接收的写入数据是从写入放大器126输出且经由互补主数据线MIO、子放大器传送门120及互补本端数据线LIOT/B提供到感测放大器SAMP，且写入于耦合到位线BL或/BL的存储器胞元MC中。
半导体装置100可采用多个外部端子，所述多个外部端子包含：耦合到命令及地址总线以接收命令及地址以及CS信号的命令及地址(C/A)端子；接收时钟CK及/CK的时钟端子；提供数据的数据端子DQ；及接收电力供应电势VDD1、VDD2、VSS、VDDQ及VSSQ的电力供应端子。
时钟端子被供应提供到输入电路112的外部时钟CK及/CK。所述外部时钟可为互补的。输入电路112基于CK及/CK时钟产生内部时钟ICLK。所述ICLK时钟经提供到命令解码器110及到内部时钟发生器114。内部时钟发生器114基于ICLK时钟提供各种内部时钟LCLK。LCLK时钟可用于各种内部电路的计时操作。内部数据时钟LCLK经提供到输入/输出电路122以对包含于输入/输出电路122中的电路的操作计时(例如，提供到数据接收器以对写入数据的接收计时)。
C/A端子可被供应存储器地址。供应到C/A端子的存储器地址是经由命令/地址输入电路102提供到地址解码器104。地址解码器104接收地址且将经解码的行地址XADD供应到行解码器108且将经解码的列地址YADD供应到列解码器110。地址解码器104还可供应可指示含有经解码的行地址XADD及列地址YADD的存储器阵列118的库的经解码的库地址BADD。C/A端子可被供应命令。命令的实例包含用于控制各种操作的时序的时序命令、用于存取存储器的存取命令(例如用于执行读取操作的读取命令及用于执行写入操作的写入命令)，以及其它命令及操作。存取命令可与指示待存取的存储器胞元的一或多个行地址XADD、列地址YADD及库地址BADD相关联。
命令可经由命令/地址输入电路102作为内部命令信号提供到命令解码器106。命令解码器106包含用以解码内部命令信号以产生用于执行操作的各种内部信号及命令的电路。例如，命令解码器106可提供行命令信号以选择字线WL且提供列命令信号以选择位线BL。
装置100可接收存取命令(其是读取命令)。当接收读取命令，且库地址、行地址及列地址被及时供应所述读取命令时，从存储器阵列118中的对应于所述行地址及所述列地址的存储器胞元MC读取读取数据。读取命令是通过命令解码器106(例如，命令控制器)接收，所述命令解码器106提供内部命令，使得来自存储器阵列218的读取数据经提供到读取放大器128。读取数据是经由输入/输出电路122从数据端子DQ输出到外部。
装置100可接收存取命令(其是写入命令)。当接收所述写入命令，且库地址、行地址及列地址被及时供应所述写入命令时，将供应到数据端子DQ的写入数据写入到存储器阵列118中的对应于所述行地址及所述列地址的存储器胞元。写入命令是通过命令解码器106接收，所述命令解码器106提供内部命令使得通过输入/输出电路122中的数据接收器接收写入数据。写入时钟还可被提供到外部时钟端子以对输入/输出电路122的数据接收器接收写入数据计时。写入数据是经由输入/输出电路122供应到写入放大器126，且通过写入放大器126供应到存储器阵列118以写入到存储器胞元MC中。
装置100还可接收引起其实施刷新操作的命令。刷新信号可为在命令解码器106接收指示自动刷新及/或其它刷新命令的信号时激活的脉冲信号。在一些实施例中，刷新命令可在外部发出到存储器装置100。在一些实施例中，刷新命令可通过装置100的组件周期性地产生。刷新信号经提供到刷新计时器电路(RTC)116。刷新计时器电路116还可从振荡器电路(OSC)128(例如，振荡器)接收周期信号OscIn。在一些实施例中，所述周期信号可具有10纳秒或更少的周期时间。
在一些实施例中，振荡器电路128是与内部时钟发生器114分离的电路。在一些实施例中，振荡器电路128可视需要从内部时钟发生器114接收LCLK信号。在一些实施例中，装置100可包含用于每一存储器库的刷新计时器电路116，及用于装置100中的所有存储器库的振荡器电路128。提供到刷新计时器电路116的刷新命令可引起装置100实施所有存储器库的刷新操作(例如，全库刷新操作)或实施存储器库中的一或多者(但少于所有者)的刷新操作(例如，每库刷新操作)。在一些实施例中，针对每库刷新操作刷新的存储器库是通过从地址解码器104提供到刷新计时器电路116的库地址BADD识别，且仅与库地址BADD相关联的那些刷新计时器电路116对刷新命令的接收作出响应。在一些实施例中，库地址BADD可被提供到命令解码器106，所述命令解码器106接着将REF/REF-sub提供到适当刷新计时器电路116。
刷新计时器电路116提供及接收各种内部控制信号以执行刷新操作。例如，控制信号ROutput是通过刷新计时器电路116提供到行解码器108且控制信号REF/REF-sb可通过刷新计时器电路116从命令解码器106接收。
刷新操作是在刷新周期时间内执行。命令解码器106及刷新计时器电路116分别提供具有在所述刷新周期时间内执行刷新操作的时序的REF/REF-sb及ROutput信号。例如，命令解码器106及刷新计时器电路116提供控制信号以在刷新周期时间内具有多次连续刷新激活。在一些实施例中，刷新激活中的每一者可用于刷新不同群组的存储器胞元(例如，不同行的存储器胞元)。命令解码器106及刷新计时器电路116提供具有足够时序控制以在刷新周期时间内执行多次激活(但时序裕度可为小)的控制信号。在本发明的实施例中，命令解码器106及刷新计时器电路116提供REF/REF-sb及ROutput信号以在刷新周期时间内包含两次连续刷新激活(例如，双泵浦刷新)。全库刷新操作及/或每库刷新操作可针对刷新周期具有多次刷新激活。刷新计时器电路116可使用来自振荡器电路128的周期信号以计数到特定时间值以对提供到一或多个存储器库的刷新信号计时。在一些实施例中，可使用tRAS及tRP。
装置100的电力供应端子被供应电力供应电势VDD1、VDD2及VSS。电力供应电势VDD1、VDD2及VSS被供应到内部电压发生器电路124。内部电压发生器电路124基于供应到电力供应端子的电力供应电势VDD1、VDD2及VSS产生各种内部电势VPP、VOD、VARY、VPERI及类似者。虽然各种内部电势及电力供应电势可用于装置100的不同电路中的任一者，但内部电势VPP主要用于行解码器108中，内部电势VOD及VARY主要用于存储器阵列118中所包含的感测放大器SAMP中，且内部电势VPERI是用于许多周边电路块中。
电力供应端子还被供应电力供应电势VDDQ及VSSQ。电力供应电势VDDQ及VSSQ被供应到输入/输出电路122。在本发明的实施例中，供应到电力供应端子的电力供应电势VDDQ及VSSQ可为与供应到电力供应端子的电力供应电势VDD及VSS相同的电势。在本发明的另一实施例中，供应到电力供应端子的电力供应电势VDDQ及VSSQ可为与供应到电力供应端子的电力供应电势VDD及VSS不同的电势。供应到电力供应端子的电力供应电势VDDQ及VSSQ是用于输入/输出电路122，使得通过输入/输出电路122产生的电力供应噪声不传播到其它电路块。
图2是存储器的刷新操作的时序图200。在本发明的一些实施例中，所述刷新操作可通过图1的半导体装置100执行。
分配给存储器中的单个库的刷新操作的时间可被称为tRFCsb。在所述刷新操作期间，所述存储器库的多次刷新可在tRFCsb内发生。此多次刷新可被称为“泵浦”。如图2中所展示，例如，在刷新操作期间执行两个泵浦pump0及pump1。虽然展示两个泵浦，但可执行更多或更少泵浦(例如，1个、3个、4个、8个泵浦等)。无关于泵浦的数目，所有泵浦是在tRFCsb内完成。刷新操作中的每一泵浦的时间长度可等于或大体上类似于存储器的行作用中时间(tRAS)。刷新操作中的每一泵浦之间的时间长度可等于或大体上类似于行预充电时间(tRP)。
不同存储器装置具有用于刷新时序的不同规范。例如，高带宽存储器(HBM)可对单个库刷新提供200ns。海量存储器库(例如，25个)可在单个库刷新周期期间独立刷新。在一些HBM系统中，对于刷新操作需要至少三个泵浦。特定DDR存储器装置可具有类似规范。
图3是展示根据本发明的至少一个实施例的包含高带宽存储器(HBM)的半导体装置300的整体配置的框图。装置300可包含多个裸片DIE0到DIEN。装置300可包含任何数目个裸片。例如，裸片的数目可为四个。在另一实例中，裸片的数目可为八个。在本发明的一些实施例中，装置300的至少一裸片包含图1的半导体装置100。
每一裸片可包含一或多个存储器库BANK0到BANKN。每一裸片可包含任何数目个存储器库。例如，裸片可包含16个库、32个库、64个库、128个库或256个库。包含存储器库的裸片有时可被称为核心裸片305或统称为堆叠。在一些实施例中，装置300可进一步包含控制器裸片310，其有时可被称为逻辑裸片或接口裸片。控制器裸片310可包含将命令(例如，存储器存取命令)及信号(例如，时钟信号)提供到核心裸片305以执行记忆体操作的一或多个控制电路。在一些实施例中，控制器裸片310可提供对核心裸片305及对包含于装置300中的一或多个组件的存取。例如，控制器裸片305可耦合到图形处理单元(未展示)。导电路径315可将裸片彼此耦合及/或将裸片耦合到控制器裸片310。在一些实施例中，导电路径315可包含硅通孔(TSV)。在一些实施例中，导电路径315可包含焊球。导电路径315中的一或多者可提供用于DIE0到DIEN的数据输入及输出的一或多个通道。在一些实施例中，每一裸片DIE0到DIEN可具备两个通道。在一些实施例中，每一裸片DIE0到DIEN可具备四个通道。
在一些实施例中，核心裸片305的每一裸片DIE0到DIEN可包含如装置100中所展示及描述的一些或所有组件(例如，行及列解码器、命令解码器、IO电路等)。即，在一些实施例中，每一裸片可类似于DDR存储器中的DRAM裸片。在其中每一裸片DIE0到DIEN包含用于操作存储器的若干组件的一些实施例中，控制器裸片310可从装置300省略。在一些实施例中，装置100中所描述的组件中的一或多者(例如，命令解码器、内部时钟发生器、命令地址输入电路等)可包含于控制器裸片310。这可节省核心裸片305的裸片DIE0到DIEN上的裸片布局面积。
图4是根据本发明的实施例的HBM 400的一部分的框图。展示包含于HBM 400中的两个裸片DIE0及DIE1的部分。裸片DIE0及DIE1可为包含于堆叠中的裸片。在一些实施例中，HBM 400可包含于包含HBM的装置(例如图3的装置300)中。尽管裸片(例如，DIE0及DIE1)经说明为靠近彼此，但应理解，裸片可在HBM中垂直堆叠，如图3中所展示。参考图4，每一裸片(DIE0及DIE1)包含存储器库BANK0到BANKN。相应刷新计时器电路405可耦合到存储器库BANK0到BANKN中的每一者。每一刷新计时器电路405可从命令解码器410接收刷新命令及从振荡器电路415接收周期信号。在一些实施例中，刷新计时器电路405、命令解码器410及/或振荡器电路415作为如先前参考图1所描述的刷新计时器电路116、命令解码器106及/或振荡器电路128操作。
在图4中说明多个实施例，如通过用于命令解码器410及振荡器电路415的虚线所指示。在一些实施例中，DIE0及DIE1中的每一者包含振荡器电路415。在其它实施例中，DIE0及DIE1可从定位于分离裸片425上的单个振荡器电路415接收周期信号。在这些实施例中，裸片425可为类似于DIE0及DIE1的包含存储器库的裸片或其可为HBM400的控制器裸片。在一些实施例中，DIE0及DIE1中的每一者包含命令解码器410。在一些实施例中，DIE0及DIE1可从分离裸片425上的单个命令解码器410接收命令。在一些实施例中，HBM 400可包含多个振荡器电路415及单个命令解码器410。在一些实施例中，装置可包含多个命令解码器410及单个振荡器电路415。
图5是根据本发明的实施例的HBM 500的一部分的示意图。HBM 500可包含核心裸片堆叠505。尽管在图5中被展示为单层，但核心裸片堆叠505可包含垂直堆叠的多个裸片，核心裸片堆叠505的每一裸片包含一或多个存储器库510。核心裸片堆叠505可包含多个存储器库510。在图5中所展示的实例中，核心裸片堆叠505包含128个存储器库510。例如，核心裸片堆叠505的每一裸片可包含16个存储器库(例如，8个裸片)。在另一实例中，核心裸片堆叠505的每一裸片可包含32个存储器库(例如，4个裸片)。通过虚线框506说明包含于核心裸片堆叠505中的具有32个存储器库510的裸片的实例划定。在此实例中，核心裸片堆叠505可包含四个核心裸片，每一核心裸片具有32个存储器库510。所述四个核心裸片可垂直堆叠。
行解码器(XDEC)515及列解码器(YDEC)520可针对每一存储器库510提供。在图5中所展示的实例中，存储器库510可共享数字感测放大器(DSA)522，但在其它实例中，每一存储器库510可具有其自身的数字感测放大器522。在一些实施例中，存储器库510可共享其它组件，例如读取/写入放大器及误差校正码电路(未展示)。刷新计时器电路525是与每一存储器库510相关联。在一些实施例中，刷新计时器电路525可邻近于行解码器515定位。在其它实施例中，刷新计时器电路525可定位于核心裸片堆叠505上的别处。在一些实施例(图5中未展示)中，刷新计时器电路525可与多个存储器库510相关联。
核心裸片堆叠505可包含一或多个振荡器电路530。在图5中所展示的实例中，核心裸片堆叠505包含四个振荡器电路。振荡器电路530可经由导电路径535将周期信号提供到多个刷新计时器电路525。在一些实施例中，导电路径535可包含容纳在核心裸片堆叠505的单个裸片内的导电迹线。在其它实施例中，导电路径535可在核心裸片堆叠505中的两个或两个以上裸片之间延伸。在一些实施例中，导电路径535可包含一或多个TSV。在图5中所展示的实例中，每一振荡器电路530将周期信号提供到32个刷新计时器电路525。可包含沿着核心裸片堆叠505的主干(spine)的振荡器电路530，如图5中所展示。在其它实施例中，振荡器电路530可包含在核心裸片堆叠505的另一区域中。振荡器电路530在一些实施例中可彼此独立地操作，但可包含一或多个熔丝以允许修整振荡器电路530，使得振荡器电路530具有相同周期时间及/或经同步化。
图6是根据本发明的实施例的刷新计时器电路600的框图。刷新计时器电路600可包含计数器块605及控制逻辑块610。所述控制逻辑块可包含从振荡器电路(例如，振荡器电路128、415或530)接收周期信号(OscIn)的刷新激活控制电路615。刷新激活控制电路615可进一步接收刷新命令信号(REF/REFsb)。所述刷新命令信号可通过命令解码器(例如，命令解码器106)提供以引起执行刷新操作。刷新激活控制电路615可包含刷新激活器电路618，所述刷新激活器电路618可在接收刷新命令之后将作用中控制信号提供到tRAS/tRP选择电路635。响应于所述作用中控制信号，tRAS/tRP选择电路635可将作用中控制信号提供到刷新输出控制电路(RefOut)640，所述作用中控制信号可引起RefOut控制电路640将提供到存储器库的刷新信号(ROutput)切换到作用中状态(例如，逻辑高)。
在一些实施例中，刷新命令可包含将在刷新操作期间执行的泵浦数目。在一些实施例中，所述泵浦数目可为设置数目(例如，3)。刷新激活控制电路615可包含刷新泵浦控制电路617。刷新泵浦控制电路617可对通过刷新计时器电路600完成的泵浦数目计数且比较所述泵浦数目与将针对刷新操作执行的泵浦数目。在一些实施例中，刷新泵浦控制电路617可包含计数器电路及比较器电路。
刷新激活控制电路615可包含可将周期信号(GatedOsc)提供到包含于计数器块605中的tRAS/tRP计数器电路620的门控电路616。GatedOsc的接收可启用tRAS/tRP计数器电路620。在一些实施例中，GatedOsc可基于通过振荡器电路提供的OscIn。例如，门控电路616可门控OscIn，即，将作用中OscIn作为作用中GatedOsc提供到tRAS/tRP计数器或防止作用中OscIn被提供到tRAS/tRP计数器电路620直到接收刷新命令信号。在一些应用中，门控周期信号可减少刷新计时器电路600在刷新操作之间的电流汲取。在一些实施例中，其还可消除对于计数器启用信号的需要。
tRAS/tRP计数器电路620(例如，“计数器”)响应于作用中GatedOsc开始计数。在一些实施例中，计数器620可为四位计数器。然而，计数器620可为任何数目个位。例如，计数器620可对足够数目个位计数以计数到等于tRAS+tRP除以GatedOsc的频率的值。计数器620的计数输出(CountOut)可被提供到两个比较电路：tRAS比较电路625及tRP比较电路630。tRAS比较电路625可比较计数器620的输出与等于行作用中时间(tRAS)的值。当计数器620的输出等于tRAS时，tRAS比较电路625输出指示已经过相当于tRAS的时间的作用中信号(tRASMet)。tRP比较电路630可比较计数器620的输出与等于行预充电时间(tRP)的值或在其它实施例中等于tRAS+tRP的值。当计数器620的输出等于tRP(或tRAS+tRP，此取决于实施例)时，tRP比较电路630输出指示已满足相当于tRP或tRAS+tRP的时间的作用中信号(tRP Met)。在一些实施例中，tRAS Met及tRP Met信号可为作用中高态信号。例如，比较电路625及630的输出可分别在已经过tRAS及tRP时切换到逻辑高状态。在一些实施例中，tRAS Met及tRPMet可为脉冲信号，即，所述信号仅针对有限数目个时钟周期(例如，1个周期、2个周期)处于作用中(例如，逻辑高)。
tRAS Met及tRP Met信号可被提供到tRAS/tRP选择电路635(例如，“选择电路”)。选择电路635可提供作用中复位信号(CntRst)以复位计数器620。如果tRP比较电路630经配置以在计数器620的输出等于tRP时输出tRP Met，那么选择电路635可在接收tRAS Met之后发送作用中CntRst且在接收tRP Met之后再次发送作用中CntRst。如果tRP比较电路630经配置以在计数器620的输出等于tRAS+tRP时输出tRP Met，那么选择电路635可仅在已接收tRAS Met及tRP Met两者之后发送作用中CntRst。
如上文所提及，控制逻辑块610可包含刷新输出控制电路(RefOut)640。RefOut控制电路640可将刷新信号(ROutput)提供到存储器库或多个存储器库。在接收刷新命令之后，RefOut控制电路640可将ROutput转变到作用中状态(例如，逻辑高、作用中高态)。在一些实施例中，RefOut控制电路640响应于来自选择电路635的作用中控制信号将ROutput转变到作用中状态。响应于来自如先前所论述的刷新激活控制电路615的刷新激活器电路618的作用中控制信号，可提供来自选择电路635的作用中控制信号。
在一些实施例中，RefOut控制电路640从选择电路635接收信号tRAS Met及tRPMet以及控制信号。来自选择电路635的所述控制信号可规定tRAS Met及tRP Met中的哪一者引起RefOut控制电路640切换ROutput的状态。首先，来自选择电路635的控制信号将选择tRAS Met信号。当通过tRAS比较电路625提供作用中tRAS Met信号时，RefOut控制电路640可作为响应将ROutput转变到逻辑低(例如，非作用中低态)。在提供作用中tRAS Met信号之后，选择电路635引起RefOut控制电路640对tRP Met信号作出响应。在一些实施例中，当通过tRP比较电路630提供作用中tRP Met信号时，RefOut控制电路640可作为响应将ROutput转变到逻辑高。
在一些实施例中，响应于接收作用中tRAS Met信号，RefOut控制电路640可将作用中信号(PumpCntInc)提供到刷新激活控制电路615的刷新泵浦控制电路617。所述作用中PumpCntInc可指示刷新操作的泵浦已完成且递增包含于刷新泵浦控制电路617的泵浦计数器。如果刷新泵浦控制电路617确定已满足刷新操作的所请求泵浦或泵浦数目，那么刷新泵浦控制电路617可将作用中控制信号提供到门控电路616。作为响应，门控控制电路616可门控OscIn信号，从而停用计数器620。计数器620可在计数已达到tRP或tRP+tRAS之前停用。停用计数器620可防止tRP比较电路630提供作用中tRP Met，从而防止RefOut控制电路640提供逻辑高刷新信号直到由刷新激活控制电路615接收后续刷新命令。在一些实施例中，刷新激活控制电路615的刷新激活器电路618可将作用中控制信号提供到选择电路635，所述选择电路635接着可将作用中控制信号提供到RefOut控制电路640。从选择电路635到RefOut控制电路640的所述作用中控制信号可防止RefOut控制电路640将刷新信号ROutput转变到逻辑高状态直到接收后续刷新命令。在一些实施例中，门控周期信号可引起计数器620复位。在一些实施例中，刷新激活控制电路615或选择电路635可在刷新操作结束时发送复位信号到计数器620。
在其它实施例中，响应于接收作用中tRP Met信号，RefOut控制电路640可提供作用中PumpCntInc到刷新泵浦控制电路617但可能不会将ROutput信号转变到逻辑高状态。如果刷新泵浦控制电路617确定已满足刷新操作的所要求泵浦或泵浦数目，那么刷新泵浦控制电路617可将作用中控制信号提供到门控电路616。作为响应，门控控制电路616可门控OscIn信号，从而停用计数器620。ROutput可保持低直到已接收后续刷新命令。
如果未满足泵浦数目，那么刷新泵浦控制电路617可将作用中信号发送到刷新激活器电路618。作为响应，刷新激活器电路618可将控制信号发送到选择电路635。选择电路635可响应于来自刷新激活器电路618的所述作用中控制信号将作用中控制信号提供到RefOut控制电路640。来自选择电路635的所述作用中控制信号可引起RefOut控制电路640再次将刷新信号ROutput转变到逻辑高，从而开始刷新操作的后续泵浦。
在一些实施例中，刷新激活控制电路615可对在接收刷新命令之后何时提供作用中GatedOsc增加延迟。在一些应用中，等待提供作用中GatedOsc可稳定化刷新信号。在一些实施例中，刷新激活控制电路615可包含可用于增加高达两个周期的延迟的双周期同步器电路。例如，当接收刷新命令时，如果在将周期信号传递到计数器620之前的周期之间接收命令，那么刷新激活控制电路615可等待一个周期加上任何部分周期。
刷新命令可指示可每次刷新一或多个存储器库。当将立即刷新若干存储器库时，在一些应用中在存储器中可能存在太多电流汲取而无法同时刷新所有存储器库。在一些实施例中，命令解码器可延迟将刷新命令提供到待刷新的每一存储器库的刷新计时器电路以便使刷新操作交错。使个别库的刷新操作交错可减少电流汲取。在一些实施例中，刷新激活控制电路615可控制存储器库交错而非命令解码器。当通过多个存储器库的刷新计时器电路接收刷新命令(例如，多库刷新命令)时，所述刷新命令可向刷新计时器电路指示将刷新多个存储器库。每一刷新激活控制电路615可包含可在接收多库刷新命令时应用的交错延迟。在一些实施例中，刷新激活器618包含延迟。通过刷新激活器618提供的所述延迟可使刷新激活器电路618延迟将作用中控制信号提供到选择电路635且可引起门控电路616延迟将周期信号提供到计数器620。刷新计时器电路600中的一些或所有者可包含不同延迟以便使跨存储器库的刷新操作随时间交错。
在一些实施例中，RefOut控制电路640可能不接收信号tRAS Met及tRP Met。实情是，选择电路635可提供指示何时已接收tRAS Met及tRP Met信号的控制信号。类似于上文所描述，当选择电路635指示已接收tRAS Met时，RefOut控制电路640可将低逻辑刷新信号及PumpCntInc提供到刷新激活控制电路615。当选择电路635指示已接收tRP Met时，RefOut控制电路640可提供高逻辑刷新信号。
在一些实施例中，tRAS比较电路625及tRP比较电路630可分别包含熔丝tmfzTrimTras及tmfzTrimTrp。所述熔丝可在生产及/或测试期间用于微调tRAS及tRP的值。在一些实施例中，RefOut控制电路640可包含熔丝tmfzTrasVsTrp。这可允许通过在tRAS与tRP之间提供额外延迟而调整延迟。在一些实施例中，调整延迟以另一者为代价支持tRAS或tRP，因此刷新信号的总周期不改变。此外，在一些实施例中，tRAS比较电路625及tRP比较电路630可经配置以分别比较计数器620的输出与除tRAS及tRP以外的值。例如，在一些应用及/或存储器类型中，可使用不同刷新时序协议。
图7是根据本发明的实施例的刷新计时器电路的操作流程图700。在一些实施例中，刷新计时器电路(例如刷新计时器电路600)可以流程图700中所展示的方式操作。如先前所提及，来自刷新计时器电路的刷新信号在接收刷新命令之前最初处于非作用中(例如，逻辑低)。在框705，可通过所述刷新计时器电路接收刷新命令。在一些实施例中，所述刷新命令可能已从命令解码器接收。响应于接收刷新命令，刷新计时器电路可在框715输出作用中刷新信号(例如，逻辑高)。此外，响应于刷新命令，刷新计时器电路可在框710启用计数器。在一些实施例中，可通过将周期信号从振荡器电路传递到所述计数器来启用所述计数器。
刷新计时器电路可计数直到已达到第一值，例如，相当于行作用中信号时间(tRAS)的值，如框720所展示。响应于经过时间tRAS，刷新计时器电路可在框725输出非作用中刷新信号。在经过tRAS之后，刷新计时器电路可计数直到达到第二值，例如，相当于行预充电时间(tRP)的值，如框730所展示。在一些实施例中，可通过比较器电路执行已经过tRAS及tRP的确定。
在一些实施例中，响应于经过tRP，刷新计时器电路可在框735确定是否已满足泵浦计数。即，可比较泵浦计数器的值与刷新操作中所包含的泵浦数目。在一些实施例中，泵浦计数可针对存储器中的每个刷新操作相同。在一些实施例中，刷新命令可包含将在刷新操作期间执行的泵浦数目，且所述泵浦数目可在刷新命令之间改变。在一些实施例中，泵浦计数将通过刷新激活控制电路确定。如果满足泵浦计数，那么刷新计时器电路可在框740使刷新信号输出保持于非作用中状态。当满足泵浦计数时，刷新计时器电路可在框745进一步停用计数器。如果未满足泵浦计数，那么刷新计时器电路在框750输出作用中刷新信号。刷新计时器电路可返回到框720且计数到用于另一刷新泵浦的tRAS。
在另一实施例中，响应于经过tRAS，刷新计时器电路可在框735确定是否已满足泵浦计数。如果满足所述泵浦计数，那么刷新计时器电路可使刷新信号输出保持于非作用中状态，如框740所展示。当满足泵浦计数时，刷新计时器电路可在框745进一步停用计数器。如果未满足泵浦计数，那么刷新计时器电路在其已在框730计数到tRP之后在框750输出作用中刷新信号且返回到框720且计数到用于另一刷新泵浦的tRAS。
在一些实施例中，刷新计时器电路可复位用于计数到tRAS及tRP的计数器。在一些实施例中，可在框720、730及745之后复位刷新计时器电路。在一些实施例中，可在框730及745之后复位计数器。
虽然流程图700的框为清楚起见被循序编号，但应理解，一些框可同时执行。例如，框710与框715可同时执行。在另一实例中，框740与框745可同时执行。此外，在一些实施例中，框可按不同于先前参考流程图700所描述的顺序执行。
图8是根据本发明的实施例的用于存储器库(B0)的刷新操作的时序图800。时序图800中所展示的所述刷新操作可通过根据本发明的实施例的包含振荡器及刷新计时器电路的存储器执行。在一些实施例中，时序图800可反映操作流程图700中所描述的操作。时序图800中所展示的刷新操作仅用于示范性目的且不应被解释为限制本发明的原理。时序图中的细节可取决于给定存储器的规格(例如，所需振荡频率、在上升或下降时钟边缘上的同步化、每刷新操作的泵浦数目、同步化周期延迟)而改变。例如，如图8中所展示，tRAS是47ns且tRP是8ns。然而，tRAS及tRP可针对不同存储器不同。tRAS及tRP的值可取决于存储器类型及/或可应用的标准(例如，JEDEC)。
在图8中展示若干信号的时序。CLK可为来自振荡器电路(例如，振荡器电路130)的周期信号。AREF-sb可为刷新命令信号。所述刷新命令信号可从命令解码器(例如，命令解码器106)接收。尽管CLK在时序图800中展示为在10ns之后开始，但CLK可从0ns连续。Output可为通过刷新计时器电路(例如，刷新计时器电路600)的输出刷新信号。Counter可为tRAS/tRP计数器电路(例如，计数器电路620)的输出。tRAS Met可为tRAS比较电路(例如，比较电路625)的输出。tRP Met可为tRP比较电路(例如，比较电路630)的输出。CntRst可为通过tRAS/tRP选择电路(例如，选择电路635)提供的计数器复位信号。PumpCnt可为包含于刷新激活控制电路(例如，刷新激活控制电路615)中的泵浦计数器的值。PumpCnt可在从RefOut控制电路(例如，RefOut控制电路640)接收PumpCntInc信号(未展示)之后递增。
在时间T0，AREF-sb改变状态以产生指示接收刷新命令的高脉冲。响应于所述刷新命令，在时间T1的下一上升时钟边缘上，刷新信号Output变高且Counter开始指示至少部分基于CLK的计数值。在时间T2，响应于Counter指示等于tRAS的值，tRAS Met改变状态以产生指示已经过tRAS的脉冲高信号。响应于tRAS Met信号，在时间T3，CntRst改变状态以产生脉冲高信号以复位Counter。响应于tRAS Met信号，刷新信号Output在时间T4变低。在时间T5，当Counter信号指示tRP的值时，tRP Met改变状态以产生脉冲高信号。响应于tRP Met信号，在时间T6，CntRst改变状态以产生脉冲高信号以复位Counter。又响应于tRP Met信号，在时间T7，递增PumpCnt。在时序图800中所展示的实例中，需要一个以上泵浦，因此响应于tRPMet信号，刷新信号Output在时间T8返回为高。如果满足泵浦计数，那么刷新信号Output将保持低，Counter及PumpCnt将返回到零，且tRAS Met、tRP Met及CntRst将保持低。信号将保持于这些状态中直到接收后续刷新命令。尽管图8说明用于单个库的时序信号，但应理解，包含存储器库(B0)的存储器可包含额外存储器库。在一些实施例中，所述额外存储器库可具有类似于存储器库(B0)的时序图。
本文中所描述的设备及方法可减小专用于刷新时序组件的裸片面积，减少生产时间及/或减少测试时间。例如，包含于128库HBM的每一存储器库的传统时序阵列可需要1,024个测试模式/熔丝位且可需要30分钟以上来修整。在一些实施例中，根据本发明的原理实施的振荡器电路及刷新计时器电路可需要约16个到32个测试模式/熔丝且可在约分钟或更短时间内修整。在一些应用中，减少熔丝可有助于减小专用于存储器中的刷新时序组件的裸片面积。
当然，应了解，根据本发明系统、装置及方法，本文中所描述的实例、实施例或过程中的任一者可结合一或多个其它实例、实施例及/或过程或在分离装置或装置部分间分离及/或执行。
最后，上文论述希望仅阐释本发明系统且不应被解释为将所附权利要求书限于任何特定实施例或实施例群组。因此，虽然已参考示范性实施例特别详细地描述本发明系统，但还应了解，所属领域的一般技术人员可在不脱离如所附权利要求书中所阐述的本发明系统的更宽广及预期精神及范围的情况下设想许多修改及替代实施例。因此，说明书及图式应以阐释性方式考虑且不应希望限制所附权利要求书的范围。

Claims (21)

1.一种设备，其包括：
存储器库；
振荡器电路，其经配置以输出周期信号；
刷新计时器电路，其经配置以接收所述周期信号且将刷新信号提供到所述存储器库，其中所述刷新计时器电路进一步经配置以：
响应于刷新命令，启用计数器电路，其中所述计数器电路基于所述周期信号输出计数；
响应于所述刷新命令，将所述刷新信号设置到作用中状态；
响应于所述计数器电路输出等于行作用中信号时间的计数，将所述刷新信号设置到非作用中状态；
响应于所述计数器电路输出等于行预充电时间的计数，递增泵浦计数器；及
响应于基于所述泵浦计数器的泵浦计数未被满足，将所述刷新信号设置到所述作用中状态且复位所述计数器电路。
2.根据权利要求1所述的设备，其进一步包括第二存储器库，其中所述第二存储器库从第二刷新计时器电路接收第二刷新信号，其中所述第二刷新计时器电路经配置以从所述振荡器电路接收所述周期信号。
3.根据权利要求2所述的设备，其进一步包括命令解码器，其中所述命令解码器经配置以将刷新命令提供到所述刷新计时器电路及所述第二刷新计时器电路。
4.根据权利要求3所述的设备，其中所述刷新计时器电路及所述第二刷新计时器电路经配置以在同时刷新命令被接收时使所述存储器库及所述第二存储器库的刷新操作交错。
5.根据权利要求3所述的设备，其中所述刷新计时器电路及所述第二刷新计时器电路是定位于高带宽存储器中的核心裸片上且所述命令解码器是定位于所述高带宽存储器的控制器裸片上。
6.根据权利要求1所述的设备，其中所述振荡器电路经配置以将所述周期信号提供到多个刷新计时器电路。
7.根据权利要求1所述的设备，其进一步包括第二存储器库，其中所述第二存储器库从所述刷新计时器电路接收所述刷新信号。
8.一种设备，其包括：
刷新激活控制电路，其经配置以接收周期信号及刷新命令；
计数器电路，其经配置以从所述刷新激活控制电路接收所述周期信号且基于所述周期信号输出计数；
第一比较电路，其经配置以比较所述计数与第一值且在所述计数等于所述第一值时输出第一满足信号；
第二比较电路，其经配置以比较所述计数与第二值且在所述计数器等于所述第二值时输出第二满足信号；
选择电路，其经配置以接收所述第一满足信号及所述第二满足信号且响应于所述第一满足信号及所述第二满足信号中的至少一者复位所述计数器电路；及
输出控制电路，其经配置以输出刷新信号，其中所述输出控制电路响应于所述刷新命令将所述刷新信号改变到作用中状态且响应于所述第一满足信号将所述刷新信号改变到非作用中状态。
9.根据权利要求8所述的设备，其中所述刷新激活控制电路进一步经配置以对刷新操作中的泵浦数目计数且所述输出控制电路进一步经配置以响应于所述第一满足信号将泵浦计数递增信号提供到所述刷新激活控制电路。
10.根据权利要求9所述的设备，其中当所述刷新操作中的所述泵浦数目等于所需泵浦数目时，所述刷新激活控制电路经配置以阻挡所述周期信号到所述计数器电路且将控制信号提供到所述输出控制信号以使所述刷新信号保持于所述非作用中状态直到接收后续刷新命令。
11.根据权利要求10所述的设备，其中所述所需泵浦数目针对每个刷新操作相等。
12.根据权利要求10所述的设备，其中所述所需泵浦数目是在所述刷新命令中指示。
13.根据权利要求8所述的设备，其中所述输出控制电路进一步经配置以响应于所述第二满足信号将所述刷新信号改变到所述作用中状态。
14.根据权利要求13所述的设备，其中所述选择电路进一步经配置以将控制信号提供到所述输出控制电路，其中所述控制信号规定所述输出控制电路是否响应于所述第一满足信号或所述第二满足信号改变所述刷新信号的状态。
15.根据权利要求8所述的设备，其中所述第一比较电路包含经配置以微调所述第一值的第一熔丝。
16.根据权利要求8所述的设备，其中所述输出控制电路包含经配置以调整所述第一值与所述第二值之间的值的熔丝。
17.一种设备，其包括：
核心裸片，其包含：
第一存储器库；
第二存储器库；
第一刷新计时器电路，其与所述第一存储器库相关联；
第二刷新计时器电路，其与所述第二存储器库相关联，其中所述第一刷新计时器电路及所述第二刷新计时器电路中的每一者包含控制块及计数器块，
其中所述计数器块经配置以：
基于周期信号产生计数；
响应于所述计数达到第一值而提供第一信号；及
响应于所述计数达到第二值而提供第二信号；
其中所述控制块经配置以：
将所述周期信号提供到所述计数器块；
响应于刷新命令提供作用中刷新信号；及
响应于所述第一信号及所述第二信号提供刷新操作的泵浦数目；及
振荡器电路，其经配置以将所述周期信号提供到所述第一刷新计时器电路及所述第二刷新计时器电路。
18.根据权利要求17所述的设备，其中所述第一值是行作用中信号时间。
19.根据权利要求17所述的设备，其中所述第二值是行预充电时间且所述控制块经配置以在所述第一信号之后复位所述计数器块的所述计数且在所述第二信号之后再次复位所述计数器块的所述计数。
20.根据权利要求17所述的设备，其中所述第二值是行作用中信号时间加上行预充电时间且所述控制块经配置以在所述第二信号之后复位所述计数器块的所述计数。
21.根据权利要求17所述的设备，其中所述控制块经配置以阻挡来自所述计数器块的所述周期信号直到接收所述刷新命令。
CN201980080931.8A 2018-12-19 2019-12-04 用于多库刷新时序的设备及方法 Pending CN113168863A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/226,525 US10593392B1 (en) 2018-12-19 2018-12-19 Apparatuses and methods for multi-bank refresh timing
US16/226,525 2018-12-19
PCT/US2019/064473 WO2020131381A1 (en) 2018-12-19 2019-12-04 Apparatuses and methods for multi-bank refresh timing

Publications (1)

Publication Number Publication Date
CN113168863A true CN113168863A (zh) 2021-07-23

Family

ID=69779214

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980080931.8A Pending CN113168863A (zh) 2018-12-19 2019-12-04 用于多库刷新时序的设备及方法

Country Status (6)

Country Link
US (2) US10593392B1 (zh)
EP (1) EP3899945A4 (zh)
KR (1) KR20210093362A (zh)
CN (1) CN113168863A (zh)
TW (1) TWI724647B (zh)
WO (1) WO2020131381A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023206744A1 (zh) * 2022-04-29 2023-11-02 长鑫存储技术有限公司 信号控制电路、信号控制方法和半导体存储器

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10593392B1 (en) 2018-12-19 2020-03-17 Micron Technology, Inc. Apparatuses and methods for multi-bank refresh timing
US10937468B2 (en) 2019-07-03 2021-03-02 Micron Technology, Inc. Memory with configurable die powerup delay
US10991413B2 (en) 2019-07-03 2021-04-27 Micron Technology, Inc. Memory with programmable die refresh stagger

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0258793A (ja) * 1988-08-24 1990-02-27 Yokogawa Electric Corp Ｄｒａｍ制御装置
KR20020003032A (ko) * 2000-06-30 2002-01-10 박종섭 리프레시 동작에서의 전력소모를 줄이기 위한반도체메모리장치
CN101149969A (zh) * 2006-08-10 2008-03-26 富士通株式会社 半导体存储器和存储器系统
US20080151670A1 (en) * 2006-12-22 2008-06-26 Tomohiro Kawakubo Memory device, memory controller and memory system
US20080159040A1 (en) * 2006-12-27 2008-07-03 Elpida Memory, Inc. Semiconductor memory device operating a self refreshing and an auto refreshing
CN101236547A (zh) * 2007-01-29 2008-08-06 国际商业机器公司 提供动态存储库页面策略的系统和方法
US20120213021A1 (en) * 2011-02-18 2012-08-23 Elpida Memory, Inc. Semiconductor device having redundant bit line provided to replace defective bit line
CN104934057A (zh) * 2014-03-17 2015-09-23 日本电气株式会社 访问计数设备、存储器系统和访问计数方法
US20150325284A1 (en) * 2014-05-08 2015-11-12 SK Hynix Inc. Semiconductor apparatus capable of preventing refresh error and memory system using the same
CN107068174A (zh) * 2015-12-28 2017-08-18 三星电子株式会社 刷新控制器以及包括刷新控制器的存储器设备
CN107257998A (zh) * 2015-05-18 2017-10-17 美光科技公司 具有裸片以执行刷新操作的设备

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050088894A1 (en) * 2003-10-23 2005-04-28 Brucke Paul E. Auto-refresh multiple row activation
JP2011034632A (ja) * 2009-07-31 2011-02-17 Elpida Memory Inc 半導体記憶装置及びそのテスト方法
JP2015032325A (ja) * 2013-07-31 2015-02-16 マイクロン テクノロジー， インク． 半導体装置
KR102282971B1 (ko) * 2014-12-05 2021-07-29 삼성전자주식회사 반도체 메모리 장치, 및 상기 반도체 메모리 장치를 포함하는 메모리 시스템
US9728245B2 (en) * 2015-02-28 2017-08-08 Intel Corporation Precharging and refreshing banks in memory device with bank group architecture
KR102326018B1 (ko) * 2015-08-24 2021-11-12 삼성전자주식회사 메모리 시스템
KR102443274B1 (ko) * 2016-05-18 2022-09-16 에스케이하이닉스 주식회사 반도체장치 및 반도체시스템
US10141042B1 (en) * 2017-05-23 2018-11-27 Micron Technology, Inc. Method and apparatus for precharge and refresh control
US10593392B1 (en) 2018-12-19 2020-03-17 Micron Technology, Inc. Apparatuses and methods for multi-bank refresh timing

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0258793A (ja) * 1988-08-24 1990-02-27 Yokogawa Electric Corp Ｄｒａｍ制御装置
KR20020003032A (ko) * 2000-06-30 2002-01-10 박종섭 리프레시 동작에서의 전력소모를 줄이기 위한반도체메모리장치
CN101149969A (zh) * 2006-08-10 2008-03-26 富士通株式会社 半导体存储器和存储器系统
US20080151670A1 (en) * 2006-12-22 2008-06-26 Tomohiro Kawakubo Memory device, memory controller and memory system
US20080159040A1 (en) * 2006-12-27 2008-07-03 Elpida Memory, Inc. Semiconductor memory device operating a self refreshing and an auto refreshing
CN101236547A (zh) * 2007-01-29 2008-08-06 国际商业机器公司 提供动态存储库页面策略的系统和方法
US20120213021A1 (en) * 2011-02-18 2012-08-23 Elpida Memory, Inc. Semiconductor device having redundant bit line provided to replace defective bit line
CN104934057A (zh) * 2014-03-17 2015-09-23 日本电气株式会社 访问计数设备、存储器系统和访问计数方法
US20150325284A1 (en) * 2014-05-08 2015-11-12 SK Hynix Inc. Semiconductor apparatus capable of preventing refresh error and memory system using the same
CN107257998A (zh) * 2015-05-18 2017-10-17 美光科技公司 具有裸片以执行刷新操作的设备
CN107068174A (zh) * 2015-12-28 2017-08-18 三星电子株式会社 刷新控制器以及包括刷新控制器的存储器设备

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023206744A1 (zh) * 2022-04-29 2023-11-02 长鑫存储技术有限公司 信号控制电路、信号控制方法和半导体存储器

Also Published As

Publication number Publication date
US10593392B1 (en) 2020-03-17
EP3899945A4 (en) 2022-09-21
KR20210093362A (ko) 2021-07-27
TWI724647B (zh) 2021-04-11
WO2020131381A1 (en) 2020-06-25
US20200211635A1 (en) 2020-07-02
US10923172B2 (en) 2021-02-16
TW202042229A (zh) 2020-11-16
EP3899945A1 (en) 2021-10-27

Similar Documents

Publication Publication Date Title
US11315619B2 (en) Apparatuses and methods for distributing row hammer refresh events across a memory device
CN111354393B (zh) 用于目标刷新操作的时序交错的设备和方法
US10665273B2 (en) Semiconductor memory devices, memory systems and refresh methods of the same
US8767497B2 (en) Semiconductor device performing self refresh operation
US10923172B2 (en) Apparatuses and methods for multi-bank refresh timing
US8724416B2 (en) Information processing system including semiconductor device having self-refresh mode
US10553272B2 (en) Method of operating a semiconductor device having CAL latency function
US6667933B2 (en) Semiconductor memory and method of operating the same
CN111326188B (zh) 用于半导体存储器中的刷新操作的设备和方法
US5715206A (en) Dynamic random access memory having sequential word line refresh
US20230352075A1 (en) Apparatuses and methods for access based refresh operations
US7221601B2 (en) Timer lockout circuit for synchronous applications
US11869580B2 (en) Apparatuses, systems, and methods for counter-based read clock in stacked memory devices

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination