JP2015176629A - アクセス回数カウント装置、メモリシステム、および、アクセス回数カウント方法 - Google Patents

アクセス回数カウント装置、メモリシステム、および、アクセス回数カウント方法 Download PDF

Info

Publication number
JP2015176629A
JP2015176629A JP2014053298A JP2014053298A JP2015176629A JP 2015176629 A JP2015176629 A JP 2015176629A JP 2014053298 A JP2014053298 A JP 2014053298A JP 2014053298 A JP2014053298 A JP 2014053298A JP 2015176629 A JP2015176629 A JP 2015176629A
Authority
JP
Japan
Prior art keywords
row address
access
row
unit
count
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014053298A
Other languages
English (en)
Other versions
JP5983665B2 (ja
Inventor
憲一 五十嵐
Kenichi Igarashi
憲一 五十嵐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2014053298A priority Critical patent/JP5983665B2/ja
Priority to US14/658,397 priority patent/US20150262652A1/en
Priority to CN201510116845.1A priority patent/CN104934057A/zh
Publication of JP2015176629A publication Critical patent/JP2015176629A/ja
Application granted granted Critical
Publication of JP5983665B2 publication Critical patent/JP5983665B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40622—Partial refresh of memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

【課題】半導体メモリにおいて、半導体メモリにおけるロウアドレスへのアクセスを、より少ない回路規模でカウントすること。【解決手段】入力ロウアドレスをｎ個まで格納するロウアドレス格納部１１と、各ロウアドレスのアクセス頻度をカウントするカウント部１２と、ロウアドレス格納部１１に格納されたｎ個のロウアドレスのうちの１つを、新たなロウアドレスに置換または破棄するようロウアドレス格納部１１に通知し、置換または破棄したロウアドレスのアクセス頻度をリセットするようカウント部１２に通知するリセット制御部１０４と、を備える。【選択図】 図１０

Description

本発明は、情報処理装置において半導体メモリにおけるロウアドレスへのアクセス回数をカウントする技術に関する。
半導体メモリの製造プロセスの微細化に伴い、ダイナミックランダムアクセスメモリ（ＤＲＡＭ：Dynamic Random Access Memory）等の半導体メモリでは、アクセスが集中したワードラインに隣接するワードラインに対するクロストーク等の電気的な影響が大きくなる。その結果、隣接するワードラインへつながるメモリセルにおいてキャパシタのリークが増え、データ化けが発生することがある。例えば、プロセスルールが４０ｎｍ（ナノメートル）未満のＤＲＡＭでリフレッシュ間隔の間に任意のロウアドレスへのアクセス回数が数十万回に達するような場合、このような問題が顕在化する。
この問題を回避するために、一般的には、次の２つの対策が行われている。１つ目の対策は、リフレッシュサイクルを短縮化することである。リフレッシュサイクルの短縮により、データ化けを起こす前にリフレッシュすることが可能となる。
２つ目の対策は、アクセスが集中した場合に影響を受ける隣接ロウアドレスに対して、メモリコントローラからリフレッシュを発行することである。例えば、ロウアドレス毎にアクセス回数をカウントし、アクセス回数が閾値（例えば３０万回）に達したロウアドレスに隣接するロウアドレスに対してリフレッシュを発行することにより、隣接ロウアドレスにおけるデータ化けを回避することができる。
また、このような問題に関連する技術が、特許文献１に記載されている。この関連技術は、メモリセルごとに１と０のデータのアクセスを区別してカウントし、カウント値が閾値を超えたメモリセルをリフレッシュする。
特開平９−２６５７８４号公報
しかしながら、今後、半導体メモリの製造プロセスの更なる微細化により、隣接ワードラインへの影響がさらに大きくなり、データ化けがさらに発生しやすくなることが想定される。このため、リフレッシュ間隔の間にアクセスが集中したロウアドレスを検出するために、ロウアドレスへのアクセス回数をカウントする技術が重要となる。しかしながら、上述した一般的な対策および特許文献１に記載された関連技術には、以下の課題がある。
リフレッシュサイクルを短縮化する一般的な対策の場合、頻繁なリフレッシュにより消費電力が増加するという問題が生じる。また、リフレッシュ中はリード・ライト等のメモリアクセスが中断されることから、頻繁なリフレッシュによりアクセス性能が低下するという問題が生じる。
また、隣接ロウアドレスに対してリフレッシュを発行する一般的な対策の場合、各ロウアドレスへのアクセス回数をカウントするため、ロウアドレス毎にカウンタを設ける必要がある。例えば、４Ｇｂ（ギガビット）のＤＲＡＭでは、２１５本のロウアドレス毎にカウンタが必要となる。そのため、半導体チップ面積が大きくなるという問題が生じる。
また、特許文献１に記載の関連技術は、メモリセルごとに２つのカウンタを設ける必要がある。そのため、半導体チップ面積が大きくなるという問題が生じる。
なお、これらの半導体チップ面積が大きくなる問題は、ＤＲＡＭチップ内にカウンタを設ける場合だけでなく、メモリコントローラ内にカウンタを設ける場合でも同様に問題となる。
本発明は、上述の課題を解決するためになされたもので、半導体メモリにおいて、ロウアドレスへのアクセス回数を、より少ない回路規模でカウントする技術を提供することを目的とする。
本発明のアクセス回数カウント装置は、メモリセルに対するアクセスにおいて指定されるロウアドレスを所定数ｎ（ｎは１以上の整数）個まで格納するロウアドレス格納部と、前記ロウアドレス格納部に格納されている各ロウアドレスについてアクセス頻度をカウントするカウント部と、前記ｎ個のロウアドレスのうちの１つを、新たなロウアドレスに置換または破棄するよう前記ロウアドレス格納部に通知し、置換または破棄したロウアドレスについてのアクセス頻度をリセットするよう前記カウント部に通知するリセット制御部と、を備える。
また、本発明のメモリシステムは、上述のアクセス回数カウント装置と、前記メモリセルからなるメモリセルアレイと、を備える。
また、本発明のアクセス回数カウント方法は、メモリセルに対するアクセスにおいて指定されるロウアドレスを所定数ｎ（ｎは１以上の整数）個まで格納し、格納した各ロウアドレスについてアクセス頻度をカウントし、前記ｎ個のロウアドレスのうちの１つを新たなロウアドレスに置換または破棄し、置換または破棄したロウアドレスについてのアクセス頻度をリセットする。
本発明は、半導体メモリにおいて、ロウアドレスへのアクセスを、より少ない回路規模でカウントする技術を提供することができる。
本発明の第１の実施の形態としてのメモリシステムの構成を示すブロック図である。 本発明の第１の実施の形態におけるアクセス回数カウント装置の機能ブロック図である。 本発明の第１の実施の形態におけるアクセス回数カウント装置のリフレッシュ間隔毎のリセット動作を説明するフローチャートである。 本発明の第１の実施の形態におけるアクセス回数カウント装置のロウアドレス格納動作を説明するフローチャートである。 本発明の第１の実施の形態におけるアクセス回数カウント装置の集中アクセス検出動作を説明するフローチャートである。 本発明の第１の実施の形態におけるアクセス回数カウント装置の実装構成の一例を示す図である。 本発明の第２の実施の形態としてのメモリシステムの構成を示すブロック図である。 本発明の第２の実施の形態におけるアクセス回数カウント装置の機能ブロック図である。 本発明の第２の実施の形態におけるアクセス回数カウント装置の実装構成の一例を示す図である。 本発明のアクセス回数カウント装置の最小構成の一例を示す図である。
以下、本発明の実施の形態について、図面を参照して詳細に説明する。
（第１の実施の形態）
本発明の第１の実施の形態としてのメモリシステム１の構成を図１に示す。図１において、メモリシステム１は、アクセス回数カウント装置１０と、メモリセルアレイ３０とを備える。メモリセルアレイ３０は、ロウアドレスおよびカラムアドレスにより特定されるメモリセルからなる。上位装置は、ロウアドレスおよびカラムアドレスを指定することによりメモリセルにアクセスする。アクセス回数カウント装置１０は、上位装置からメモリセルアレイ３０へのアクセスにおいて指定されるロウアドレスを、入力として取得するよう構成される。
ここで、アクセス回数カウント装置１０の機能ブロック構成を図２に示す。図２において、アクセス回数カウント装置１０は、ロウアドレス格納部１１と、カウント部１２と、ロウアドレス選択部１３と、リセット制御部１４と、集中アクセス検出部１５とを含む。
ロウアドレス格納部１１は、メモリセルに対するアクセスにおいて指定されるロウアドレスを所定数ｎ個まで格納する。ここで、ｎは、１以上の整数である。また、ｎは、ロウアドレスの本数より少ない整数であることが望ましい。例えば、ｎは、リフレッシュ間隔、アクセスサイクルおよび許容アクセス回数に基づく値であってもよい。例えば、ｎは、次式（１）により求められる。
ｎ＝［（リフレッシュ間隔÷アクセスサイクル）÷許容アクセス回数］・・・（１）
ここで［Ｘ］は、Ｘを超えない最大の整数を表す。また、（リフレッシュ間隔÷アクセスサイクル）は、リフレッシュ間隔の間に発生するアクセス回数を表す。また、許容アクセス回数とは、１本のロウアドレスについて、隣接ロウアドレスにおいてデータ化けを起こさないために許容される最大のアクセス回数であり、あらかじめ定められる。式（１）により求められる所定数ｎは、リフレッシュ間隔の間に、許容アクセス回数に達するロウアドレスの最大本数に相当する。
具体的には、例えば、リフレッシュ間隔が６４ｍｓ（ミリ秒）であり、アクセスサイクルが５０ｎｓ（ナノ秒）であり、許容アクセス回数が２００，０００回と定められているとする。この場合、リフレッシュ間隔の間に発生するアクセス回数は、６４（ｍｓ）／５０（ｎｓ）＝１，２８０，０００回である。この場合、式（１）を用いて、所定数ｎは、［１，２８０，０００／２００，０００］＝［６．４］＝６となる。
カウント部１２は、ロウアドレス格納部１１に格納された各ロウアドレスについてアクセス頻度をカウントする。つまり、カウント部１２は、最大でｎ個のロウアドレスについて、それぞれアクセス頻度をカウントする。
ロウアドレス選択部１３は、ロウアドレス格納部１１に格納されているｎ個のロウアドレス以外の新たなロウアドレスが指定されるアクセスが発生した場合、それらｎ個のロウアドレスのうちの１つをアクセス頻度に基づき選択する。例えば、ロウアドレス選択部１３は、アクセス頻度が所定の低頻度条件を満たすロウアドレスを選択してもよい。所定の低頻度条件とは、例えば、アクセス頻度が最も小さいという条件であってもよい。
リセット制御部１４は、ロウアドレス選択部１３によって選択されたロウアドレスについて、そのロウアドレスに置換して新たなロウアドレスを格納するようロウアドレス格納部１１に通知する。また、リセット制御部１４は、アクセス頻度が上述の許容アクセス回数に達したロウアドレスについて、そのロウアドレスを破棄するようロウアドレス格納部１１に通知する。また、リセット制御部１４は、置換または破棄したロウアドレスについてのアクセス頻度をリセットするよう、カウント部１２に通知する。
また、リセット制御部１４は、リフレッシュ間隔として規定された時間が経過してリフレッシュが実行されると、格納されている各ロウアドレスを全てリセット（破棄）するようロウアドレス格納部１１に通知する。また、リセット制御部１４は、保持されている各カウンタ値を全てリセットして０にするようカウント部１２に通知する。
集中アクセス検出部１５は、アクセス頻度が上述の許容アクセス回数に達したロウアドレスを検出する。例えば、集中アクセス検出部１５は、検出したロウアドレスを外部に出力してもよい。また、例えば、集中アクセス検出部１５は、検出したロウアドレスの隣接ロウアドレスに対してリフレッシュを発行してもよい。
以上のように構成されたアクセス回数カウント装置１０の動作について、図面を参照して説明する。
まず、アクセス回数カウント装置１０におけるリフレッシュ間隔毎のリセット動作を図３に示す。
図３にでは、まず、リセット制御部１４は、前回のリフレッシュ動作から所定のリフレッシュ間隔の期間が経過したか否かを判定する（ステップＳ１）。
ここで、所定のリフレッシュ間隔の期間が経過した場合、リセット制御部１４は、ロウアドレス格納部１１に対して、格納している各ロウアドレスをリセット（破棄）するよう通知する。また、リセット制御部１４は、カウント部１２に対して、保持している各カウンタ値をリセットして０にするよう通知する（ステップＳ２）。
以上で、アクセス回数カウント装置１０は、リフレッシュ間隔毎のリセット動作を終了する。
次に、アクセス回数カウント装置１０における入力ロウアドレスの格納動作を図４に示す。
図４では、まず、アクセス回数カウント装置１０には、メモリセルに対するアクセスで指定されるロウアドレスが入力される（ステップＳ１１）。
ここで、入力されたロウアドレスが、ロウアドレス格納部１１に既に格納されているロウアドレスのいずれとも等しくなく（ステップＳ１２でＮｏ）、ロウアドレス格納部１１に格納されているロウアドレスの個数がｎ個未満である（ステップＳ１３でＮｏ）場合について説明する。
この場合、ロウアドレス格納部１１は、入力されたロウアドレスを格納する（ステップＳ１４）。また、この場合、カウント部１２は、入力されたロウアドレスについてアクセス頻度を１つカウントアップして１とする（ステップＳ１５）。
一方、入力されたロウアドレスが、ロウアドレス格納部１１に既に格納されているロウアドレスのいずれかと等しい（ステップＳ１２でＹｅｓ）場合について説明する。
この場合、カウント部１２は、入力されたロウアドレスについてアクセス頻度を１つカウントアップする（ステップＳ１５）。
また、入力されたロウアドレスが、ロウアドレス格納部１１に既に格納されているロウアドレスのいずれとも等しくなく（ステップＳ１２でＮｏ）、ロウアドレス格納部１１に格納されているロウアドレスの個数がｎ個である（ステップＳ１３でＹｅｓ）場合について説明する。
この場合、ロウアドレス選択部１３は、カウント部１２に格納されているｎ個のアクセス頻度を比較することにより、ロウアドレス格納部１１に格納されているｎ個のロウアドレスのいずれかを選択する（ステップＳ１６）。例えば、前述のように、ロウアドレス選択部１３は、カウント部１２に格納されているｎ個のアクセス頻度のうち所定の低頻度条件を満たすものに対応するロウアドレスを選択してもよい。
次に、リセット制御部１４は、選択されたロウアドレスに置換して新たなロウアドレスを格納するよう、ロウアドレス格納部１１に通知する（ステップＳ１７）。これにより、ロウアドレス格納部１１には、ステップＳ１１で入力されたロウアドレスが格納される。
次に、リセット制御部１４は、ステップＳ１７で置換したロウアドレスについてのアクセス頻度をリセットするようカウント部１２に通知する（ステップＳ１８）。
次に、カウント部１２は、入力されたロウアドレスについてアクセス頻度を１つカウントアップする（ステップＳ１５）。
以上で、アクセス回数カウント装置１０は、入力ロウアドレスの格納動作を終了する。
次に、アクセス回数カウント装置１０における集中アクセス検出動作を図５に示す。
図５では、まず、カウント部１２においてカウントされるアクセス頻度が許容アクセス回数に達すると（ステップＳ３１でＹｅｓ）、集中アクセス検出部１５は、そのアクセス頻度に対応するロウアドレスを検出して出力する（ステップＳ３２）。
次に、リセット制御部１４は、アクセス頻度が許容アクセス回数に達したロウアドレスを破棄するようロウアドレス格納部１１に通知する（ステップＳ３３）。
次に、リセット制御部１４は、ステップＳ３３で破棄したロウアドレスについてのアクセス頻度をリセットするようカウント部１２に通知する（ステップＳ３４）。
以上で、アクセス回数カウント装置１０は、動作を終了する。
次に、アクセス回数カウント装置１０の実装構成の一例を図６に示す。
図６において、アクセス回数カウント装置１０は、レジスタ１０１＿１〜１０１＿ｎと、コンパレータ１０２＿１〜１０２＿ｎと、カウンタ１０３＿１〜１０３＿ｎとを含む。また、アクセス回数カウント装置１０は、カウンタ値比較回路１０４と、レジスタ番号発生回路１０５と、隣接アドレス発生回路１０６と、リフレッシュコマンド発生回路１０７とを含む。ここで、レジスタ１０１＿１〜１０１＿ｎおよびコンパレータ１０２＿１〜１０２＿ｎは、ロウアドレス格納部１１の一実施形態を構成する。また、カウンタ１０３＿１〜１０３＿ｎは、カウント部１２の一実施形態を構成する。また、カウンタ値比較回路１０４は、ロウアドレス選択部１３の一実施形態を構成する。また、レジスタ番号発生回路１０５は、リセット制御部１４の一実施形態を構成する。また、隣接アドレス発生回路１０６およびリフレッシュコマンド発生回路１０７は、集中アクセス検出部１５の一実施形態を構成する。なお、以降、レジスタ１０１＿１〜１０１＿ｎを、総称してレジスタ１０１とも記載する。また、各レジスタ１０１を、レジスタ１０１＿ｉとも記載する。また、以降、コンパレータ１０２＿１〜１０２＿ｎを、総称してコンパレータ１０２とも記載する。また、各コンパレータ１０２を、コンパレータ１０２＿ｉとも記載する。また、以降、カウンタ１０３＿１〜１０３＿ｎを、総称してカウンタ１０３とも記載する。また、各カウンタ１０３を、カウンタ１０３＿ｉとも記載する。
レジスタ１０１＿ｉは、イネーブル信号が入力されると、外部から入力されるロウアドレスを格納する。また、レジスタ１０１＿ｉは、リセット信号が入力されると、格納しているロウアドレスを破棄する。また、レジスタ１０１＿ｉは、格納しているロウアドレスを、隣接アドレス発生回路１０６に出力する。
コンパレータ１０２＿ｉは、外部から入力されるロウアドレスと、対応するレジスタ１０１＿ｉに格納されているロウアドレスとを比較し、一致または不一致を表すマッチ信号を、対応するレジスタ１０１＿ｉ、カウンタ１０３＿ｉおよびカウンタ値比較回路１０４に出力する。
カウンタ１０３＿ｉは、リセットされた状態では０のカウンタ値を保持している。また、カウンタ１０３＿ｉは、対応するコンパレータ１０２＿ｉから一致を表すマッチ信号が入力されると、カウンタ値を１つカウントアップする。また、カウンタ１０３＿ｉは、カウンタ値をカウンタ値比較回路１０４に出力する。また、カウンタ１０３＿ｉは、入力ピン等により、外部から許容アクセス回数が設定可能となっている。また、カウンタ１０３＿ｉは、カウンタ値が許容アクセス回数に達すると、最大到達信号を、レジスタ番号発生回路１０５および隣接アドレス発生回路１０６に出力する。また、カウンタ１０３＿ｉは、リセット信号が入力されると、カウンタ値を０にリセットする。
カウンタ値比較回路１０４は、全てのコンパレータ１０２＿１〜１０２＿ｎから不一致を表すマッチ信号が入力されると、カウンタ１０３＿１〜１０３＿ｎから入力されるカウンタ値を比較して、最小のものを１つ選択する。そして、カウンタ値比較回路１０４は、選択したカウンタ値の入力元であるカウンタ１０３＿ｉの番号ｉを示す選択信号をレジスタ番号発生回路１０５に出力する。
レジスタ番号発生回路１０５は、カウンタ値比較回路１０４から選択信号が入力されると、選択信号の示す番号ｉのレジスタ１０１＿ｉに対して、イネーブル信号を出力する。また、レジスタ番号発生回路１０５は、選択信号の示す番号ｉのカウンタ１０３＿ｉに対して、リセット信号を出力する。また、レジスタ番号発生回路１０５は、カウンタ１０３＿ｉから最大到達信号が入力されると、対応するレジスタ１０１＿ｉおよびカウンタ１０３＿ｉに対して、リセット信号を出力する。
隣接アドレス発生回路１０６は、カウンタ１０３＿ｉから最大到達信号が入力されると、対応するレジスタ１０１＿ｉから入力されるロウアドレスを用いて、その隣接ロウアドレスを算出する。そして、隣接アドレス発生回路１０６は、算出した隣接ロウアドレスを、リフレッシュコマンド発生回路１０７に出力する。
リフレッシュコマンド発生回路１０７は、隣接ロウアドレスが入力されると、その隣接ロウアドレスに対するリフレッシュコマンドを発生する。
以上に説明したアクセス回数カウント装置１０の動作を具体例で説明する。なお、以下の具体的な動作の開始時において、レジスタ１０１＿１〜１０１＿ｎにはロウアドレスが格納されていないものとする。
まず、アクセス回数カウント装置１０に、ロウアドレス１が入力されたとする（ステップＳ１１）。この場合、コンパレータ１０２＿１〜１０２＿ｎは、いずれもロウアドレス１を格納していないので、不一致を示すマッチ信号を出力する。そして、カウンタ値比較回路１０４は、カウンタ１０３＿１〜１０３＿ｎから入力されるカウンタ値を比較して最小のものを１つ選択する。ここでは、全てのカウンタ値が０であるため、そのうちの１つであるカウンタ１０３＿１からのカウンタ値を選択したものとする。そして、レジスタ番号発生回路１０５は、選択したカウンタ値に対応するレジスタ１０１＿１に対してイネーブル信号を出力し、カウンタ１０３＿１に対してリセット信号を出力する。これにより、レジスタ１０１＿１は、ロウアドレス１を格納する（ステップＳ１２でＮｏ、ステップＳ１３でＮｏ、ステップＳ１４）。
次に、コンパレータ１０２＿１は、入力されたロウアドレス１と、レジスタ１０１＿１に格納されたロウアドレス１とを比較し、一致を示すマッチ信号を、カウンタ１０３＿１に出力する。これにより、カウンタ１０３＿１は、カウンタ値を１にカウントアップする（ステップＳ１５）。
次に、アクセス回数カウント装置１０に、ロウアドレス２〜ｎが順次入力されたとする。この場合、アクセス回数カウント装置１０は、ロウアドレス１が入力された場合と略同様に動作する。その結果、レジスタ１０１＿２〜１０１＿ｎは、ロウアドレス２〜ｎをそれぞれ格納する。また、カウンタ１０３＿２〜１０３＿２は、それぞれカウンタ値１を格納する。
次に、アクセス回数カウント装置１０に、ロウアドレス２が入力されたとする。この場合、コンパレータ１０２＿２は、入力されたロウアドレス２と、対応するレジスタ１０１＿２に格納しているロウアドレス２とを比較し、一致を示すマッチ信号をカウンタ１０３＿２に出力する。これにより、カウンタ１０３＿２は、カウンタ値を２にカウントアップする。
その後、ロウアドレス１〜ｎのいずれかが順次入力されると、アクセス回数カウント装置１０は、上記と略同様に動作する。これにより、カウンタ１０３＿１〜１０３＿ｎは、それぞれのカウンタ値をカウントアップして保持する。
次に、アクセス回数カウント装置１０に、ロウアドレス１〜ｎ以外のロウアドレスｎｅｗが入力されたとする。この場合、コンパレータ１０２＿１〜１０２＿ｎは、いずれもロウアドレスｎｅｗを格納していないので、不一致を示すマッチ信号を出力する。そして、カウンタ値比較回路１０４は、カウンタ１０３＿１〜１０３＿ｎから入力されるカウンタ値を比較して最小のものを１つ選択する。ここでは、最小のカウンタ値を有するカウンタ１０３＿ｘ（１≦ｘ≦ｎ）が選択されたものとする（ステップＳ１６）。そして、レジスタ番号発生回路１０５は、レジスタ１０１＿ｘに対してイネーブル信号を出力し、カウンタ１０３＿ｘに対してリセット信号を出力する。これにより、レジスタ１０１＿ｘは、ロウアドレスｘに置換してロウアドレスｎｅｗを格納する（ステップＳ１７）。そして、カウンタ１０３＿ｘは、コンパレータ１０２＿ｘからの一致を示すマッチ信号により、リセット信号により０となったカウンタ値を１つカウントアップして１とする（ステップＳ１８、ステップＳ１５）。
その後、ロウアドレスが順次入力されると、アクセス回数カウント装置１０は、上記と略同様に動作する。
次に、カウンタ１０３＿ｙ（１≦ｙ≦ｎ）のカウンタ値が許容アクセス回数に到達したとする（ステップＳ３１でＹｅｓ）。そこで、カウンタ１０３＿ｙは、最大到達信号を、レジスタ番号発生回路１０５および隣接アドレス発生回路１０６に出力する。
隣接アドレス発生回路１０６は、カウンタ１０３＿ｙから最大到達信号が入力されたので、レジスタ１０１＿ｙから入力されるロウアドレスの隣接ロウアドレスを算出し、リフレッシュコマンド発生回路１０７に出力する。
そして、リフレッシュコマンド発生回路１０７は、入力された隣接ロウアドレスに対して、リフレッシュコマンドを発生する。
また、レジスタ番号発生回路１０５は、カウンタ１０３＿ｙから最大到達信号が入力されたので、対応するレジスタ１０１＿ｙおよびカウンタ１０３＿ｙに対して、リセット信号を出力する。これにより、レジスタ１０１＿ｙは空になる。また、カウンタ１０３＿ｙのカウンタ値は０となる。
以上で、アクセス回数カウント装置１０の実装構成例およびその動作の具体例の説明を終了する。
次に、本発明の第１の実施の形態の効果について述べる。
本発明の第１の実施の形態としてのアクセス回数カウント装置は、半導体メモリにおいて、ロウアドレスへのアクセス回数のカウントをより少ない回路規模でカウントすることができる。その結果、本実施の形態は、消費電力増加およびアクセス性能低下を生じさせることなく、リフレッシュ間隔の間にアクセスが集中したロウアドレスを、より少ない回路規模で検出することができる。
その理由は、ロウアドレス格納部が、メモリセルに対するアクセスにおいて指定されるロウアドレスを所定数ｎ個まで格納し、カウント部が、ロウアドレス格納部に格納される各ロウアドレスについてアクセス頻度をカウントし、ロウアドレス選択部が、ロウアドレス格納部に格納されているｎ個のロウアドレス以外の新たなロウアドレスが指定されるアクセスが発生した場合、ｎ個のロウアドレスのうちの１つをアクセス頻度に基づき選択するからである。そして、リセット制御部が、ロウアドレス選択部によって選択されたロウアドレスについて、該ロウアドレスに置換して新たなロウアドレスを格納するようロウアドレス格納部に通知し、アクセス頻度が許容アクセス回数に達したロウアドレスについて、該ロウアドレスを破棄するようロウアドレス格納部に通知し、置換または破棄したロウアドレスについてのアクセス頻度をリセットするようカウント部に通知し、集中アクセス検出部が、アクセス頻度が許容アクセス回数に達したロウアドレスを検出するからである。
これにより、本実施の形態のアクセス回数カウント装置は、カウント部に、ロウアドレスの本数分のカウンタ回路を設ける必要がなく、ｎ個のカウンタ回路を設けるだけで、リフレッシュ間隔の間に許容アクセス回数に達するロウアドレスを効率よく検出することができる。これにより、本実施の形態は、リフレッシュ間隔の間にアクセスが集中したロウアドレスを検出するための回路規模をより小さくすることができる。また、本実施の形態は、リフレッシュ間隔を短縮する必要がないため、消費電力の増加およびアクセス性能の低下を招くことがない。なお、本実施の形態は、ロウアドレス格納部が、ｎ個のロウアドレスを格納する前に（つまり、ｎ個のレジスタがロウアドレスで埋まる前に）、いずれかのロウアドレスについてのカウンタ値が許容アクセス回数に達して対応するロウアドレスがリセットされる（つまり、対応するレジスタが空く）ことが多いケースにおいて、特に効果を奏する。
なお、本実施の形態において、アクセス回数カウント装置は、リフレッシュ間隔、アクセスサイクルおよび許容アクセス回数を、外部から設定可能に構成されてもよい。この場合、アクセス回数カウント装置は、設定されたリフレッシュ間隔、アクセスサイクルおよび許容アクセス回数に基づいて所定数ｎを決定することができ、異なる性能の半導体メモリに対応可能となる。これにより、例えば、アクセス回数カウント装置は、所定数ｎとして想定される最大数Ｎ個のレジスタ、コンパレータ、カウンタを実装した上で、設定により決定されたｎがＮより小さい場合、使用しないレジスタ、コンパレータ、カウンタを他の用途に利用することも可能である。
（第２の実施の形態）
次に、本発明の第２の実施の形態について図面を参照して詳細に説明する。なお、本実施の形態の説明において参照する各図面において、本発明の第１の実施の形態と同一の構成および同様に動作するステップには同一の符号を付して本実施の形態における詳細な説明を省略する。
まず、本発明の第２の実施の形態としてのメモリシステム２の構成を図７に示す。図７において、メモリシステム２は、本発明の第１の実施の形態としてのメモリシステム１に対して、アクセス回数カウント装置１０に替えてアクセス回数カウント装置２０を備える点が異なる。なお、アクセス回数カウント装置２０は、本発明の第１の実施の形態におけるアクセス回数カウント装置１０と同様に、上位装置からメモリセルアレイ３０へのアクセスにおいて指定されるロウアドレスを、入力として取得するよう構成される。
次に、本発明の第２の実施の形態におけるアクセス回数カウント装置２０の機能ブロック構成を図８に示す。図８において、アクセス回数カウント装置２０は、ロウアドレス格納部１１、カウント部１２、ロウアドレス選択部２３およびリセット制御部１４の組み合わせをｍ（ｍは２以上の整数）組と、集中アクセス検出部２５とを含む。
ここで、ロウアドレス格納部１１、カウント部１２、リセット制御部１４は、本発明の第１の実施の形態における各機能ブロックと同様に構成される。ただし、本実施の形態では、メモリセルに対するアクセスにおいて指定されるロウアドレスがアクセス回数カウント装置２０に入力されると、そのロウアドレスは、各組のロウアドレス格納部１１に入力される。なお、図８には、ｍ＝２である例を示しているが、本発明におけるｍの数を限定するものではない。
ロウアドレス選択部２３は、本発明の第１の実施の形態におけるロウアドレス選択部１３と略同様に構成される。ただし、ロウアドレス選択部２３は、その組のロウアドレス格納部１１に格納されたｎ個のロウアドレスのうち１つをアクセス頻度に基づき選択するための選択条件として、他の組と異なる選択条件を適用する。
例えば、ｍ組のうち１つの組におけるロウアドレス選択部２３は、選択条件として所定の低頻度条件（例えば、アクセス頻度が最小）を適用し、他の組におけるロウアドレス選択部２３は、選択条件として所定の高頻度条件（例えば、アクセス頻度が最大）を適用してもよい。
集中アクセス検出部２５は、本発明の第１の実施の形態における集中アクセス検出部１５と略同様に構成されるが、各組において許容アクセス回数に達したロウアドレスを検出する。例えば、集中アクセス検出部２５は、検出したロウアドレスの隣接ロウアドレスに対してリフレッシュを発行してもよい。
以上のように構成されたアクセス回数カウント装置２０の動作について説明する。
まず、アクセス回数カウント装置２０のリフレッシュ間隔毎のリセット動作について説明する。ｍ組の各リセット制御部１４は、図３に示したステップＳ１〜Ｓ２まで、本発明の第１の実施の形態と同様にそれぞれ動作する。これにより、アクセス回数カウント装置２０は、リフレッシュ間隔の期間が経過するごとに、ｍ組の各ロウアドレス格納部１１およびカウント部１２をリセットする。
次に、アクセス回数カウント装置２０のロウアドレス格納動作について説明する。
ここでは、まず、アクセス回数カウント装置２０に、メモリセルに対するアクセスで指定されるロウアドレスが入力されると、そのロウアドレスは、ｍ組の各ロウアドレス格納部１１に入力される。
以降、各組においてロウアドレス格納部１１、カウント部１２、ロウアドレス選択部２３、リセット制御部１４は、図４に示したステップＳ１１〜Ｓ１８まで、本発明の第１の実施の形態と略同様に動作する。ただし、ステップＳ１６において、各組のロウアドレス選択部２３は、他の組のロウアドレス選択部２３とは異なる選択条件を用いて、ｎ個のロウアドレスのうちの１つを選択する。
次に、アクセス回数カウント装置２０の集中アクセス検出動作について説明する。
ここでは、まず、集中アクセス検出部２５は、いずれかの組において許容アクセス回数に達したロウアドレスを検出する（図５のステップＳ３１〜Ｓ３２）。そして、集中アクセス検出部２５は、その隣接ロウアドレスに対してリフレッシュコマンドを発行してもよい。そして、ステップＳ３２において許容アクセス回数に達したロウアドレスが検出された組のリセット制御部１４は、ステップＳ３３〜３４まで、本発明の第１の実施の形態と略同様に動作する。これにより、その組のロウアドレス格納部１１およびカウント部１２において、該当するロウアドレスおよびアクセス頻度がリセットされる。
以上で、アクセス回数カウント装置２０の動作の説明を終了する。
次に、アクセス回数カウント装置２０の実装構成の一例を図９に示す。図９では、ｍ＝２であるものとする。
図９において、アクセス回数カウント装置２０は、レジスタ１０１＿１〜１０１＿ｎ、コンパレータ１０２＿１〜１０２＿ｎ、カウンタ１０３＿１〜１０３＿ｎ、カウンタ値比較回路２０４およびレジスタ番号発生回路１０５の組み合わせを２組含む。さらに、アクセス回数カウント装置２０は、隣接アドレス発生回路２０６と、リフレッシュコマンド発生回路１０７とを含む。以降、一方の組をグループＡと記載し、他方の組をグループＢと記載する。また、グループＡに含まれるカウンタ値比較回路２０４を、カウンタ値比較回路２０４ａとも記載する。また、グループＢに含まれるカウンタ値比較回路２０４を、カウンタ値比較回路２０４ｂとも記載する。
カウンタ値比較回路２０４ａは、全てのコンパレータ１０２＿１〜１０２＿ｎから不一致を示すマッチ信号が入力されると、カウンタ１０３＿１〜１０３＿ｎから入力されるカウンタ値を比較して最小のものを１つ選択する。
カウンタ値比較回路２０４ｂは、全てのコンパレータ１０２＿１〜１０２＿ｎから不一致を示すマッチ信号が入力されると、カウンタ１０３＿１〜１０３＿ｎから入力されるカウンタ値を比較して最大のものを１つ選択する。ただし、カウンタ値比較回路２０４ｂは、カウンタ１０３＿１〜１０３＿ｎから入力されるカウンタ値のうち０を示すものがあれば、０を示すカウンタ値を選択する。
また、各組のカウンタ値比較回路２０４は、選択したカウンタ値の入力元であるカウンタ１０３＿ｉの番号ｉを示す選択信号をレジスタ番号発生回路１０５に出力する。
隣接アドレス発生回路２０６は、グループＡまたはＢのカウンタ１０３＿ｉから最大到達信号が入力されると、そのグループのレジスタ１０１＿ｉから入力されるロウアドレスを用いて、その隣接ロウアドレスを算出する。そして、隣接アドレス発生回路２０６は、算出した隣接ロウアドレスを、リフレッシュコマンド発生回路１０７に出力する。
なお、図９に示した実装構成例におけるその他の各要素については、本発明の第１の実施の形態における実装構成例の各要素と同様に構成される。
以上のように構成されるアクセス回数カウント装置２０の動作を具体例で説明する。なお、以下の具体的な動作の開始時において、グループＡおよびＢのレジスタ１０１＿１〜１０１＿ｎにはロウアドレスが格納されていないものとする。
まず、アクセス回数カウント装置２０に、ロウアドレス１〜ｎまでが順次入力されると、グループＡおよびＢのレジスタ１０１＿２〜１０１＿ｎは、本発明の第１の実施の形態における具体例と略同様に動作して、ロウアドレス２〜ｎをそれぞれ格納する。また、グループＡおよびＢのカウンタ１０３＿２〜１０３＿２は、それぞれカウンタ値１を格納する。
その後、ロウアドレス１〜ｎのいずれかが順次入力されると、アクセス回数カウント装置２０においてグループＡおよびＢは、本発明の第１の実施の形態における具体例と略同様に動作する。これにより、グループＡおよびＢのカウンタ１０３＿１〜１０３＿ｎは、それぞれのカウンタ値をカウントアップしていく。
次に、アクセス回数カウント装置２０に、ロウアドレス１〜ｎ以外のロウアドレスｎｅｗが入力されたとする。
このとき、グループＡでは、コンパレータ１０２＿１〜１０２＿ｎは、いずれもロウアドレスｎｅｗを格納していないので、不一致を示すマッチ信号を出力する。そして、カウンタ値比較回路２０４ａは、カウンタ１０３＿１〜１０３＿ｎから入力されるカウンタ値を比較して最小のものを１つ選択する。ここでは、最小のカウンタ値を有するカウンタ１０３＿ｘ１（１≦ｘ１≦ｎ）を選択したものとする。そして、レジスタ番号発生回路１０５は、レジスタ１０１＿ｘ１に対してイネーブル信号を出力し、カウンタ１０３＿ｘ１に対してリセット信号を出力する。これにより、レジスタ１０１＿ｘ１は、ロウアドレスｘ１に置換してロウアドレスｎｅｗを格納する（ステップＳ４）。そして、カウンタ１０３＿ｘ１は、コンパレータ１０２＿ｘ１からの一致を示すマッチ信号により、リセット信号により０となったカウンタ値を１つカウントアップして１とする。
また、このとき、グループＢでは、コンパレータ１０２＿１〜１０２＿ｎは、いずれもロウアドレスｎｅｗを格納していないので、不一致を示すマッチ信号を出力する。そして、カウンタ値比較回路２０４ｂは、カウンタ１０３＿１〜１０３＿ｎから入力されるカウンタ値を比較して最大のものを１つ選択する。ここでは、最大のカウンタ値を有するカウンタ１０３＿ｘ２（１≦ｘ２≦ｎ）を選択したものとする。そして、レジスタ番号発生回路１０５は、レジスタ１０１＿ｘ２に対してイネーブル信号を出力し、カウンタ１０３＿ｘ２に対してリセット信号を出力する。これにより、レジスタ１０１＿ｘ２は、ロウアドレスｘ２に置換してロウアドレスｎｅｗを格納する（ステップＳ４）。そして、カウンタ１０３＿ｘ２は、コンパレータ１０２＿ｘ２からの一致信号により、リセット信号により０となったカウンタ値を１つカウントアップして１とする。
以上の動作を繰り返すことにより、グループＡおよびグループＢのｎ個ずつのレジスタ１０１には、異なる組み合わせのｎ個ずつのロウアドレスが格納される。
そして、グループＡにおいて、カウンタ１０３＿ｙ１（１≦ｙ１≦ｎ）のカウンタ値が許容アクセス回数に到達したとする。そこで、カウンタ１０３＿ｙ１は、最大到達信号を、レジスタ番号発生回路１０５および隣接アドレス発生回路２０６に出力する。
隣接アドレス発生回路２０６は、グループＡのカウンタ１０３＿ｙ１から最大到達信号が入力されたので、このグループのレジスタ１０１＿ｙ１から入力されるロウアドレスの隣接ロウアドレスを算出し、リフレッシュコマンド発生回路１０７に出力する。
そして、リフレッシュコマンド発生回路１０７は、入力された隣接ロウアドレスに対して、リフレッシュコマンドを発生する。
また、レジスタ番号発生回路１０５は、グループＡのカウンタ１０３＿ｙ１から最大到達信号が入力されたので、このグループの対応するレジスタ１０１＿ｙ１およびカウンタ１０３＿ｙ１に対して、リセット信号を出力する。これにより、グループＡのレジスタ１０１＿ｙ１は空になる。また、カウンタ１０３＿ｙ１のカウンタ値は０となる。
以上で、アクセス回数カウント装置２０の実装構成例およびその動作の具体例の説明を終了する。
次に、本発明の第２の実施の形態の効果について述べる。
本発明の第２の実施の形態としてのアクセス回数カウント装置は、ロウアドレスへのアクセス回数のカウントをより少ない回路規模でカウントすることができる。その結果、本実施の形態は、半導体メモリにおいて、消費電力増加およびアクセス性能低下を生じさせることなく、より少ない回路規模で、リフレッシュ間隔の間にアクセスが集中したロウアドレスを検出する精度を高めることができる。
その理由は、本発明の第１の実施の形態と略同様に構成されるロウアドレス格納部、前記カウント部、ロウアドレス選択部、および、リセット制御部の組み合わせをｍ（ｍは２以上の整数）組備え、メモリアクセスにおいて指定されるロウアドレスは、各組のロウアドレス格納部に格納されるからである。そして、各組においてロウアドレス選択部は、その組におけるロウアドレス格納部に格納されたｎ個のロウアドレス以外の新たなロウアドレスが指定されるアクセスが発生した場合、ｎ個のロウアドレスのうち１つをアクセス頻度に基づき選択するための選択条件として、他の組と異なる選択条件を適用し、集中アクセス検出部は、各組においてアクセス頻度が許容アクセス回数に達したロウアドレスを検出するからである。
これにより、本実施の形態は、ロウアドレス格納部が、ｎ個のロウアドレスを格納している状態（つまり、ｎ個のレジスタがロウアドレスで埋まっている状態）で、新たなロウアドレスを指定するアクセスが発生することが多いケースであっても、ロウアドレスの本数分のカウンタ回路を設けるよりも遥かに少ない回路規模で、アクセスが集中する可能性の高い各ロウアドレスについてのアクセス頻度を効率よくカウントすることができる。
なお、本発明の第２の実施の形態において、ｍが２である例を中心に説明したが、本発明において、ロウアドレス格納部、カウント部、ロウアドレス選択部およびリセット制御部の組み合わせ数を限定するものではない。
また、上述した本発明の各実施の形態の動作の具体例の説明において、ロウアドレス１〜ｎが順次入力される例について説明したが、各実施の形態において入力されるロウアドレスの発生順序や頻度は、これに限定されるものではない。
また、上述した本発明の各実施の形態において、ロウアドレス選択部が適用する選択条件として、低頻度条件や高頻度条件を例示したが、ロウアドレス選択部が適用する選択条件は、アクセス頻度に基づきｎ個から１つを選択するためのその他の条件であってもよい。
また、上述した本発明の各実施の形態において、集中アクセス検出部が、検出したロウアドレスの隣接ロウアドレスに対してリフレッシュを発行する例を中心に説明した。これに限らず、各実施の形態の集中アクセス検出部は、検出したロウアドレスに基づくその他の処理を行ってもよい。また、各実施の形態は、半導体メモリにおいてアクセスの集中したロウアドレスに対する処理を行う他の装置に対して、検出したロウアドレスを出力するよう構成されてもよい。
次に、本発明の最小構成について、図１０を参照して説明する。
図１０は、本発明によるアクセス回数カウント装置の最小構成の一例を示す図である。図１０において、アクセス回数カウント装置１００は、ロウアドレス格納部１１と、カウント部１２と、リセット制御部１０４とを含む。
ロウアドレス格納部１１およびカウント部１２は、本発明の第１および第２の実施の形態で説明したロウアドレス格納部１１およびカウント部１２と同様に構成される。
リセット制御部１０４は、ロウアドレス格納部１１に格納されるｎ個のロウアドレスのうちの１つを、新たなロウアドレスに置換または破棄するようロウアドレス格納部１１に通知する。例えば、リセット制御部１０４は、新たなロウアドレスに置換または破棄するロウアドレスとして、アクセスカウント対象としての重要度が他より低いと判定可能なものを選択すればよい。そして、リセット制御部１０４は、置換または破棄したロウアドレスについてのアクセス頻度をリセットするようカウント部１２に通知する。
このような構成により、本発明の最小構成を備えるアクセス回数カウント装置１００は、カウント部に、ロウアドレスの本数分のカウンタ回路を設ける必要がなく、ｎ個のカウンタ回路を設けるだけでよい。その結果、アクセス回数カウント装置１００は、ｎ本のロウアドレスのうちアクセスカウント対象として重要度の高いものへのアクセス回数を、効率よくカウントすることができる。
このように、本発明の最小構成により、半導体メモリにおけるロウアドレスへのアクセスを、より少ない回路規模でカウントすることができる。
なお、上述した本発明の各実施の形態および本発明の最小構成において、アクセス回数カウント装置は、半導体メモリ装置内に実現されてもよいし、ＣＰＵ（Central Processing Unit）または半導体メモリコントローラ集積回路内に実現されてもよい。また、アクセス回数カウント装置の各機能ブロックは、半導体メモリ装置、ＣＰＵ、半導体メモリコントローラ等の複数の装置内に分散されて実現されてもよい。
また、上述した各実施の形態は、適宜組み合わせて実施されることが可能である。
また、本発明は、上述した各実施の形態に限定されず、様々な態様で実施されることが可能である。
また、上述した各実施の形態の一部又は全部は、以下の付記のようにも記載されうるが、以下には限られない。
（付記１）
メモリセルに対するアクセスにおいて指定されるロウアドレスを所定数ｎ（ｎは１以上の整数）個まで格納するロウアドレス格納部と、
前記ロウアドレス格納部に格納されている各ロウアドレスについてアクセス頻度をカウントするカウント部と、
前記ｎ個のロウアドレスのうちの１つを、新たなロウアドレスに置換または破棄するよう前記ロウアドレス格納部に通知し、置換または破棄したロウアドレスについてのアクセス頻度をリセットするよう前記カウント部に通知するリセット制御部と、
を備えたアクセス回数カウント装置。
（付記２）
前記ロウアドレス格納部に格納されているｎ個のロウアドレス以外の新たなロウアドレスが指定されるアクセスが発生した場合、前記ｎ個のロウアドレスのうちの１つを前記アクセス頻度に基づき選択するロウアドレス選択部をさらに備え、
前記リセット制御部は、前記ロウアドレス選択部によって選択されたロウアドレスについて、該ロウアドレスに置換して前記新たなロウアドレスを格納するよう前記ロウアドレス格納部に通知し、置換したロウアドレスについてのアクセス頻度をリセットするよう前記カウント部に通知することを特徴とする付記１に記載のアクセス回数カウント装置。
（付記３）
前記リセット制御部は、
前記アクセス頻度が所定の許容アクセス回数に達したロウアドレスについて、該ロウアドレスを破棄するよう前記ロウアドレス格納部に通知し、破棄したロウアドレスについてのアクセス頻度をリセットするよう前記カウント部に通知することを特徴とする付記１または付記２に記載のアクセス回数カウント装置。
（付記４）
前記ロウアドレス選択部は、前記ｎ個のロウアドレスのうちアクセス頻度が所定の低頻度条件を満たす１つを選択することを特徴とする付記２または付記３に記載のアクセス回数カウント装置。
（付記５）
前記ロウアドレス格納部、前記カウント部、前記ロウアドレス選択部、および、前記リセット制御部の組み合わせをｍ（ｍは２以上の整数）組備え、
前記アクセスにおいて指定されるロウアドレスは、各組の前記ロウアドレス格納部に格納され、
各組における前記ロウアドレス選択部は、その組における前記ロウアドレス格納部に格納された前記ｎ個のロウアドレス以外の新たなロウアドレスが指定されるアクセスが発生した場合、前記ｎ個のロウアドレスのうち１つを前記アクセス頻度に基づき選択するための選択条件として、他の組と異なる選択条件を適用することを特徴とする付記２から付記４のいずれか１つに記載のアクセス回数カウント装置。
（付記６）
前記ｍ組のうちの１つの組における前記ロウアドレス選択部は、前記選択条件として所定の低頻度条件を適用し、他の組における前記ロウアドレス選択部は、前記選択条件として所定の高頻度条件を適用することを特徴とする付記５に記載のアクセス回数カウント装置。
（付記７）
前記ｎは、リフレッシュ間隔、アクセスサイクルおよび前記許容アクセス回数に基づく値であることを特徴とする付記１から付記６のいずれか１つに記載のアクセス回数カウント装置。
（付記８）
前記アクセス頻度が前記許容アクセス回数に達したロウアドレスを検出する集中アクセス検出部をさらに備えたことを特徴とする付記１から付記７のいずれか１つに記載のアクセス回数カウント装置。
（付記９）
前記集中アクセス検出部は、検出したロウアドレスの隣接ロウアドレスに対してリフレッシュを発行することを特徴とする付記８に記載のアクセス回数カウント装置。
（付記１０）
付記１から付記９のいずれか１つに記載のアクセス回数カウント装置と、
前記メモリセルからなるメモリセルアレイと、
を備えたメモリシステム。
（付記１１）
メモリセルに対するアクセスにおいて指定されるロウアドレスを所定数ｎ（ｎは１以上の整数）個まで格納し、
格納した各ロウアドレスについてアクセス頻度をカウントし、
前記ｎ個のロウアドレスのうちの１つを新たなロウアドレスに置換または破棄し、
置換または破棄したロウアドレスについてのアクセス頻度をリセットする、アクセス回数カウント方法。
１、２ メモリシステム
１０、２０ アクセス回数カウント装置
３０ メモリセルアレイ
１１ ロウアドレス格納部
１２ カウント部
１３、２３ ロウアドレス選択部
１４ リセット制御部
１５、２５ 集中アクセス検出部
１０１ レジスタ
１０２ コンパレータ
１０３ カウンタ
１０４、２０４ カウンタ値比較回路
１０５ レジスタ番号発生回路
１０６、２０６ 隣接アドレス発生回路
１０７ リフレッシュコマンド発生回路

Claims (10)

  1. メモリセルに対するアクセスにおいて指定されるロウアドレスを所定数ｎ（ｎは１以上の整数）個まで格納するロウアドレス格納部と、
    前記ロウアドレス格納部に格納されている各ロウアドレスについてアクセス頻度をカウントするカウント部と、
    前記ｎ個のロウアドレスのうちの１つを、新たなロウアドレスに置換または破棄するよう前記ロウアドレス格納部に通知し、置換または破棄したロウアドレスについてのアクセス頻度をリセットするよう前記カウント部に通知するリセット制御部と、
    を備えたアクセス回数カウント装置。
  2. 前記ロウアドレス格納部に格納されているｎ個のロウアドレス以外の新たなロウアドレスが指定されるアクセスが発生した場合、前記ｎ個のロウアドレスのうちの１つを前記アクセス頻度に基づき選択するロウアドレス選択部をさらに備え、
    前記リセット制御部は、前記ロウアドレス選択部によって選択されたロウアドレスについて、該ロウアドレスに置換して前記新たなロウアドレスを格納するよう前記ロウアドレス格納部に通知し、置換したロウアドレスについてのアクセス頻度をリセットするよう前記カウント部に通知することを特徴とする請求項１に記載のアクセス回数カウント装置。
  3. 前記リセット制御部は、
    前記アクセス頻度が所定の許容アクセス回数に達したロウアドレスについて、該ロウアドレスを破棄するよう前記ロウアドレス格納部に通知し、破棄したロウアドレスについてのアクセス頻度をリセットするよう前記カウント部に通知することを特徴とする請求項１または請求項２に記載のアクセス回数カウント装置。
  4. 前記ロウアドレス選択部は、前記ｎ個のロウアドレスのうちアクセス頻度が所定の低頻度条件を満たす１つを選択することを特徴とする請求項２または請求項３に記載のアクセス回数カウント装置。
  5. 前記ロウアドレス格納部、前記カウント部、前記ロウアドレス選択部、および、前記リセット制御部の組み合わせをｍ（ｍは２以上の整数）組備え、
    前記アクセスにおいて指定されるロウアドレスは、各組の前記ロウアドレス格納部に格納され、
    各組における前記ロウアドレス選択部は、その組における前記ロウアドレス格納部に格納された前記ｎ個のロウアドレス以外の新たなロウアドレスが指定されるアクセスが発生した場合、前記ｎ個のロウアドレスのうち１つを前記アクセス頻度に基づき選択するための選択条件として、他の組と異なる選択条件を適用することを特徴とする請求項２から請求項４のいずれか１項に記載のアクセス回数カウント装置。
  6. 前記ｍ組のうちの１つの組における前記ロウアドレス選択部は、前記選択条件として所定の低頻度条件を適用し、他の組における前記ロウアドレス選択部は、前記選択条件として所定の高頻度条件を適用することを特徴とする請求項５に記載のアクセス回数カウント装置。
  7. 前記ｎは、リフレッシュ間隔、アクセスサイクルおよび前記許容アクセス回数に基づく値であることを特徴とする請求項１から請求項６のいずれか１項に記載のアクセス回数カウント装置。
  8. 前記アクセス頻度が前記許容アクセス回数に達したロウアドレスを検出する集中アクセス検出部をさらに備えたことを特徴とする請求項１から請求項７のいずれか１項に記載のアクセス回数カウント装置。
  9. 請求項１から請求項８のいずれか１項に記載のアクセス回数カウント装置と、
    前記メモリセルからなるメモリセルアレイと、
    を備えたメモリシステム。
  10. メモリセルに対するアクセスにおいて指定されるロウアドレスを所定数ｎ（ｎは１以上の整数）個まで格納し、
    格納した各ロウアドレスについてアクセス頻度をカウントし、
    前記ｎ個のロウアドレスのうちの１つを新たなロウアドレスに置換または破棄し、
    置換または破棄したロウアドレスについてのアクセス頻度をリセットする、アクセス回数カウント方法。
JP2014053298A 2014-03-17 2014-03-17 アクセス回数カウント装置、メモリシステム、および、アクセス回数カウント方法 Expired - Fee Related JP5983665B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2014053298A JP5983665B2 (ja) 2014-03-17 2014-03-17 アクセス回数カウント装置、メモリシステム、および、アクセス回数カウント方法
US14/658,397 US20150262652A1 (en) 2014-03-17 2015-03-16 Access count device, memory system, and access count method
CN201510116845.1A CN104934057A (zh) 2014-03-17 2015-03-17 访问计数设备、存储器系统和访问计数方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014053298A JP5983665B2 (ja) 2014-03-17 2014-03-17 アクセス回数カウント装置、メモリシステム、および、アクセス回数カウント方法

Publications (2)

Publication Number Publication Date
JP2015176629A true JP2015176629A (ja) 2015-10-05
JP5983665B2 JP5983665B2 (ja) 2016-09-06

Family

ID=54069543

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014053298A Expired - Fee Related JP5983665B2 (ja) 2014-03-17 2014-03-17 アクセス回数カウント装置、メモリシステム、および、アクセス回数カウント方法

Country Status (3)

Country Link
US (1) US20150262652A1 (ja)
JP (1) JP5983665B2 (ja)
CN (1) CN104934057A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015109125A (ja) * 2013-12-04 2015-06-11 富士通株式会社 半導体記憶装置
JP2018198107A (ja) * 2017-05-24 2018-12-13 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． ディスターブ・ロウをケアするメモリ装置及びその動作方法
JP2019192315A (ja) * 2018-04-19 2019-10-31 華邦電子股▲ふん▼有限公司Ｗｉｎｂｏｎｄ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏｒｐ． メモリデバイス及びそのリフレッシュ方法
JP7456083B2 (ja) 2019-03-29 2024-03-27 インテル・コーポレーション ロウハンマ緩和のホスト支援のためのリフレッシュコマンド制御

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9324398B2 (en) 2013-02-04 2016-04-26 Micron Technology, Inc. Apparatuses and methods for targeted refreshing of memory
US9047978B2 (en) 2013-08-26 2015-06-02 Micron Technology, Inc. Apparatuses and methods for selective row refreshes
JP2015219938A (ja) 2014-05-21 2015-12-07 マイクロン テクノロジー， インク． 半導体装置
KR102403341B1 (ko) 2016-03-17 2022-06-02 에스케이하이닉스 주식회사 메모리 및 이를 포함하는 시스템
US10061714B2 (en) * 2016-03-18 2018-08-28 Oracle International Corporation Tuple encoding aware direct memory access engine for scratchpad enabled multicore processors
JP2017182854A (ja) 2016-03-31 2017-10-05 マイクロン テクノロジー， インク． 半導体装置
KR20180064940A (ko) 2016-12-06 2018-06-15 삼성전자주식회사 해머 리프레쉬 동작을 수행하는 메모리 시스템
KR20180075761A (ko) * 2016-12-26 2018-07-05 에스케이하이닉스 주식회사 메모리 장치, 이를 포함하는 메모리 시스템, 및, 그의 리프레시 동작방법
US10580475B2 (en) 2018-01-22 2020-03-03 Micron Technology, Inc. Apparatuses and methods for calculating row hammer refresh addresses in a semiconductor device
KR102410924B1 (ko) 2018-05-14 2022-06-20 삼성전자주식회사 해머 리프레쉬 동작을 수행하는 리프레쉬 제어 회로, 메모리 장치 및 메모리 장치의 동작 방법
US11152050B2 (en) 2018-06-19 2021-10-19 Micron Technology, Inc. Apparatuses and methods for multiple row hammer refresh address sequences
US10593392B1 (en) * 2018-12-19 2020-03-17 Micron Technology, Inc. Apparatuses and methods for multi-bank refresh timing
CN113196223A (zh) 2018-12-21 2021-07-30 美光科技公司 用于基于活动的存储器维护操作的方法及采用所述方法的存储器装置及系统
US10770127B2 (en) * 2019-02-06 2020-09-08 Micron Technology, Inc. Apparatuses and methods for managing row access counts
US11043254B2 (en) * 2019-03-19 2021-06-22 Micron Technology, Inc. Semiconductor device having cam that stores address signals
US11264096B2 (en) 2019-05-14 2022-03-01 Micron Technology, Inc. Apparatuses, systems, and methods for a content addressable memory cell with latch and comparator circuits
US11158364B2 (en) 2019-05-31 2021-10-26 Micron Technology, Inc. Apparatuses and methods for tracking victim rows
US11158373B2 (en) 2019-06-11 2021-10-26 Micron Technology, Inc. Apparatuses, systems, and methods for determining extremum numerical values
US10832792B1 (en) 2019-07-01 2020-11-10 Micron Technology, Inc. Apparatuses and methods for adjusting victim data
US11139015B2 (en) 2019-07-01 2021-10-05 Micron Technology, Inc. Apparatuses and methods for monitoring word line accesses
US11386946B2 (en) 2019-07-16 2022-07-12 Micron Technology, Inc. Apparatuses and methods for tracking row accesses
US10943636B1 (en) 2019-08-20 2021-03-09 Micron Technology, Inc. Apparatuses and methods for analog row access tracking
US10964378B2 (en) 2019-08-22 2021-03-30 Micron Technology, Inc. Apparatus and method including analog accumulator for determining row access rate and target row address used for refresh operation
US11200942B2 (en) * 2019-08-23 2021-12-14 Micron Technology, Inc. Apparatuses and methods for lossy row access counting
US11222682B1 (en) 2020-08-31 2022-01-11 Micron Technology, Inc. Apparatuses and methods for providing refresh addresses
US11462291B2 (en) 2020-11-23 2022-10-04 Micron Technology, Inc. Apparatuses and methods for tracking word line accesses
US11482275B2 (en) 2021-01-20 2022-10-25 Micron Technology, Inc. Apparatuses and methods for dynamically allocated aggressor detection
US11600314B2 (en) 2021-03-15 2023-03-07 Micron Technology, Inc. Apparatuses and methods for sketch circuits for refresh binning
US11664063B2 (en) 2021-08-12 2023-05-30 Micron Technology, Inc. Apparatuses and methods for countering memory attacks
US11688451B2 (en) 2021-11-29 2023-06-27 Micron Technology, Inc. Apparatuses, systems, and methods for main sketch and slim sketch circuit for row address tracking

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH038199A (ja) * 1989-06-05 1991-01-16 Fuji Electric Co Ltd 書き換え可能ｐｒｏｍのメモリ管理方式
JPH0773682A (ja) * 1993-06-12 1995-03-17 Hitachi Ltd 半導体記憶装置
JPH08115253A (ja) * 1994-10-14 1996-05-07 Canon Inc メモリ装置およびデータ書換方法
JPH09265784A (ja) * 1996-03-25 1997-10-07 Sharp Corp 不揮発性半導体記憶装置
JP2004240572A (ja) * 2003-02-04 2004-08-26 Toshiba Corp 不揮発性半導体メモリ
JP2007095110A (ja) * 2005-09-27 2007-04-12 Sanyo Electric Co Ltd メモリ
JP2007280108A (ja) * 2006-04-07 2007-10-25 Sony Corp 記憶媒体制御装置、記憶媒体制御方法、プログラム
JP2013239228A (ja) * 2012-05-14 2013-11-28 Samsung Electronics Co Ltd メモリ装置、メモリシステム及びその動作方法
WO2014126182A1 (ja) * 2013-02-18 2014-08-21 ピーエスフォー ルクスコ エスエイアールエル アクセス履歴を記憶するメモリセルアレイのリセット回路
WO2014125937A1 (ja) * 2013-02-12 2014-08-21 ピーエスフォー ルクスコ エスエイアールエル 半導体装置
WO2014142254A1 (ja) * 2013-03-15 2014-09-18 ピーエスフォー ルクスコ エスエイアールエル 半導体記憶装置及びこれを備えるシステム

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7089391B2 (en) * 2000-04-14 2006-08-08 Quickshift, Inc. Managing a codec engine for memory compression/decompression operations using a data movement engine
US7047382B2 (en) * 2000-11-29 2006-05-16 Quickshift, Inc. System and method for managing compression and decompression and decompression of system memory in a computer system
US6903361B2 (en) * 2003-09-17 2005-06-07 Micron Technology, Inc. Non-volatile memory structure
JP4894306B2 (ja) * 2006-03-09 2012-03-14 富士通セミコンダクター株式会社 半導体メモリ、メモリシステムおよび半導体メモリの動作方法
US8832286B2 (en) * 2007-11-12 2014-09-09 International Business Machines Corporation Method and system for controlling client access to a server application
US20090189892A1 (en) * 2008-01-27 2009-07-30 Nitin Desai Methods and systems for detecting a dirty region within a frame encompassing three dimensional graphics
US8572085B2 (en) * 2008-05-19 2013-10-29 Technion Research & Development Foundation Limited Apparatus and method for incremental physical data clustering
US7941591B2 (en) * 2008-07-28 2011-05-10 CacheIQ, Inc. Flash DIMM in a standalone cache appliance system and methodology
US8644173B1 (en) * 2009-01-30 2014-02-04 Sprint Communications Company L.P Managing requests in a wireless system
US8924893B2 (en) * 2009-10-14 2014-12-30 At&T Mobility Ii Llc Locking and unlocking of an electronic device using a sloped lock track
KR101861170B1 (ko) * 2011-08-17 2018-05-25 삼성전자주식회사 마이그레이션 관리자를 포함하는 메모리 시스템
US20130290636A1 (en) * 2012-04-30 2013-10-31 Qiming Chen Managing memory
JP5624583B2 (ja) * 2012-05-31 2014-11-12 株式会社東芝 プログラム、計算処理装置、メモリ管理方法および計算機
US8984240B2 (en) * 2012-08-30 2015-03-17 International Business Machines Corporation Reducing page faults in host OS following a live partition mobility event

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH038199A (ja) * 1989-06-05 1991-01-16 Fuji Electric Co Ltd 書き換え可能ｐｒｏｍのメモリ管理方式
JPH0773682A (ja) * 1993-06-12 1995-03-17 Hitachi Ltd 半導体記憶装置
JPH08115253A (ja) * 1994-10-14 1996-05-07 Canon Inc メモリ装置およびデータ書換方法
JPH09265784A (ja) * 1996-03-25 1997-10-07 Sharp Corp 不揮発性半導体記憶装置
JP2004240572A (ja) * 2003-02-04 2004-08-26 Toshiba Corp 不揮発性半導体メモリ
JP2007095110A (ja) * 2005-09-27 2007-04-12 Sanyo Electric Co Ltd メモリ
JP2007280108A (ja) * 2006-04-07 2007-10-25 Sony Corp 記憶媒体制御装置、記憶媒体制御方法、プログラム
JP2013239228A (ja) * 2012-05-14 2013-11-28 Samsung Electronics Co Ltd メモリ装置、メモリシステム及びその動作方法
WO2014125937A1 (ja) * 2013-02-12 2014-08-21 ピーエスフォー ルクスコ エスエイアールエル 半導体装置
WO2014126182A1 (ja) * 2013-02-18 2014-08-21 ピーエスフォー ルクスコ エスエイアールエル アクセス履歴を記憶するメモリセルアレイのリセット回路
WO2014142254A1 (ja) * 2013-03-15 2014-09-18 ピーエスフォー ルクスコ エスエイアールエル 半導体記憶装置及びこれを備えるシステム

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015109125A (ja) * 2013-12-04 2015-06-11 富士通株式会社 半導体記憶装置
JP2018198107A (ja) * 2017-05-24 2018-12-13 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． ディスターブ・ロウをケアするメモリ装置及びその動作方法
JP7244999B2 (ja) 2017-05-24 2023-03-23 三星電子株式会社 ディスターブ・ロウをケアするメモリ装置及びその動作方法
JP2019192315A (ja) * 2018-04-19 2019-10-31 華邦電子股▲ふん▼有限公司Ｗｉｎｂｏｎｄ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏｒｐ． メモリデバイス及びそのリフレッシュ方法
US10607679B2 (en) 2018-04-19 2020-03-31 Winbond Electronics Corp. Memory device and refreshing method thereof
JP7456083B2 (ja) 2019-03-29 2024-03-27 インテル・コーポレーション ロウハンマ緩和のホスト支援のためのリフレッシュコマンド制御
US11990172B2 (en) 2019-03-29 2024-05-21 Intel Corporation Refresh command control for host assist of row hammer mitigation

Also Published As

Publication number Publication date
CN104934057A (zh) 2015-09-23
JP5983665B2 (ja) 2016-09-06
US20150262652A1 (en) 2015-09-17

Similar Documents

Publication Publication Date Title
JP5983665B2 (ja) アクセス回数カウント装置、メモリシステム、および、アクセス回数カウント方法
US20180122454A1 (en) Address counting circuit, memory device and operating method thereof
KR20170078948A (ko) 반도체 메모리 장치
US9923578B2 (en) Parity check circuit and memory device including the same
US9418722B2 (en) Prioritizing refreshes in a memory device
US20160155516A1 (en) Read leveling method and memory device using the same
US10497422B2 (en) Memory device performing care operation for disturbed row and operating method thereof
TWI741809B (zh) 刷新測試電路及方法
KR102436992B1 (ko) 리프레시 제어 장치
JP2019164859A (ja) メモリシステム、および、メモリ制御方法
JP5751354B1 (ja) メモリ制御装置、情報処理装置、メモリ制御方法、および、コンピュータ・プログラム
US9058896B2 (en) DRAM refresh
CN113921055B (zh) 确定dram自刷新次数的方法及装置
US10649831B2 (en) Processor and memory access method
US10733049B2 (en) Semiconductor device and error management method
US20230162776A1 (en) Memory
US9627014B2 (en) Multiple port shared memory
US20170017410A1 (en) Memory controller
US10546627B2 (en) Semiconductor device and method of driving the same
US9824745B1 (en) Refresh time detection circuit and semiconductor device including the same
JP4962277B2 (ja) 半導体メモリ試験装置
US12002502B2 (en) Memory device and refresh method thereof
US20240134735A1 (en) Memory address generation device, method and testing device for test mode and memory apparatus
US20240038288A1 (en) Memory device refresh operations
TW202418291A (zh) 用於測試模式的記憶體位址產生器、方法、測試裝置與記憶體裝置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151006

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151203

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160412

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160608

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160705

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160718

R150 Certificate of patent or registration of utility model

Ref document number: 5983665

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees