KR20170078948A - 반도체 메모리 장치 - Google Patents

반도체 메모리 장치 Download PDF

Info

Publication number
KR20170078948A
KR20170078948A KR1020150188624A KR20150188624A KR20170078948A KR 20170078948 A KR20170078948 A KR 20170078948A KR 1020150188624 A KR1020150188624 A KR 1020150188624A KR 20150188624 A KR20150188624 A KR 20150188624A KR 20170078948 A KR20170078948 A KR 20170078948A
Authority
KR
South Korea
Prior art keywords
smart
command
refresh
refresh command
address
Prior art date
Application number
KR1020150188624A
Other languages
English (en)
Other versions
KR102352557B1 (ko
Inventor
이성엽
이근일
차재훈
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020150188624A priority Critical patent/KR102352557B1/ko
Priority to US15/175,925 priority patent/US9786351B2/en
Publication of KR20170078948A publication Critical patent/KR20170078948A/ko
Application granted granted Critical
Publication of KR102352557B1 publication Critical patent/KR102352557B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

본 기술은 반도체 메모리 장치에 관한 것으로서, 다수의 워드라인을 포함하는 메모리 뱅크; 액티브 커맨드에 응답하여 랜덤한 주기로 활성화되는 스마트 리프레쉬 커맨드를 생성하기 위한 스마트 커맨드 생성부; 및 상기 스마트 리프레쉬 커맨드에 응답하여 상기 다수의 워드라인 중 타겟 워드라인의 인접 워드라인 그룹에 대한 리프레쉬 동작을 수행하기 위한 리프레쉬 동작 제어부가 제공될 수 있다.

Description

반도체 메모리 장치{SEMICONDUCTOR MEMORY DEVICE}
본 특허문헌은 반도체 설계 기술에 관한 것으로, 구체적으로는 리프레쉬 동작을 수행하는 반도체 메모리 장치에 관한 것이다.
반도체 메모리 장치는 데이터를 저장하기 위한 다수의 메모리 뱅크를 구비하고 있으며, 다수의 메모리 뱅크 각각은 수천만 개 이상의 메모리 셀을 구비하고 있다. 메모리 셀 각각은 셀 커패시터(capacitor)와 셀 트랜지스터(transistor)로 구성되며, 반도체 메모리 장치는 셀 커패시터에 전하를 충전하거나 방전하는 동작을 통해 데이터를 저장한다. 셀 커패시터에 저장된 전하량은 별다른 제어가 없다면 이상적으로 항상 일정해야만 한다. 하지만, 실질적으로 주변 회로와의 전압 차이로 인하여 셀 커패시터에 저장된 전하량이 변하게 된다. 셀 커패시터가 충전된 상태에서 전하가 유출되거나 셀 커패시터가 방전된 상태에서 전하가 유입될 수 있다. 이와 같이 셀 커패시터의 전하량이 변화된다는 것은 셀 커패시터에 저장된 데이터가 변화됨을 의미하며, 이는 저장된 데이터의 유실을 의미한다.
반도체 메모리 장치는 이와 같이 데이터가 유실되는 현상을 방지하기 위하여 리프레쉬(refresh) 동작을 수행한다.
한편, 공정 기술이 발달함에 따라 반도체 메모리 장치의 집적도는 점점 증가하고 있으며, 반도체 메모리 장치의 집적도 증가는 메모리 뱅크의 크기에도 영향을 미치고 있다. 메모리 뱅크의 크기가 점점 줄어든다는 것은 메모리 셀 간의 간격이 줄어듦을 의미하며, 이는 곧 인접한 메모리 셀들 각각에 연결되어 있는 워드 라인(word line) 간의 간격이 줄어듦을 의미한다. 기존에는 워드 라인 간의 간격과 관련하여 별다른 문제가 발생하지 않았지만, 요즈음에는 워드 라인 간의 간격이 좁아지면서 기존에 문제시되지 않았던 새로운 문제점들이 야기되고 있다. 그 중 하나가 인접한 워드 라인 사이에 발생하는 커플링 효과이다. 인접한 워드 라인 사이에 커플링 효과가 발생하게 되면 해당 워드 라인에 연결되어 있는 메모리 셀은 저장된 데이터를 유지하기 어려운 상태가 될 수 있다. 즉, 데이터가 유실될 수 있는 확률이 증가한다.
이러한 문제점을 막아주기 위해 반도체 메모리 장치는 메모리 뱅크의 모든 메모리 셀에 대하여 리프레쉬 동작을 수행하면 된다. 데이터가 유실되는 상태를 방지 할 수 있을 만큼 리프레쉬 동작 횟수를 늘리면 되지만, 리프레쉬 동작 횟수를 늘리는 것은 반도체 메모리 장치의 동작 효율성을 떨어뜨리게 된다.
본 발명의 실시예들이 해결하고자 하는 과제는, 리프레쉬 동작을 제어함으로써 반도체 메모리 장치가 고집적화되면서 발생하는 문제점을 제거할 수 있는 반도체 메모리 장치를 제공하고자 한다.
본 발명의 실시예에 따른 반도체 장치는, 다수의 워드라인을 포함하는 메모리 뱅크; 액티브 커맨드에 응답하여 랜덤한 주기로 활성화되는 스마트 리프레쉬 커맨드를 생성하기 위한 스마트 커맨드 생성부; 및 상기 스마트 리프레쉬 커맨드에 응답하여 상기 다수의 워드라인 중 타겟 워드라인의 인접 워드라인 그룹에 대한 리프레쉬 동작을 수행하기 위한 리프레쉬 동작 제어부를 포함할 수 있다.
바람직하게, 상기 스마트 커맨드 생성부는, 상기 액티브 커맨드를 카운팅하여 다수의 카운팅 신호를 생성하기 위한 카운팅부; 상기 다수의 카운팅 신호를 디코딩하여 다수의 제어신호를 생성하기 위한 디코딩부; 리프레쉬 커맨드 및 상기 다수의 제어신호에 응답하여 상기 스마트 리프레쉬 커맨드를 생성하기 위한 스마트 리프레쉬 커맨드 생성부; 및 상기 다수의 제어신호 및 상기 스마트 리프레쉬 커맨드에 응답하여 스마트 인에이블 신호를 생성하기 위한 스마트 인에이블 신호 생성부를 포함할 수 있다.
바람직하게, 상기 리프레쉬 동작 제어부는, 상기 노멀 리프레쉬 커맨드를 카운팅하여 노멀 리프레쉬 어드레스를 생성하기 위한 노멀 어드레스 생성부; 뱅크 어드레스, 로우 커맨드 및 로우 어드레스를 수신받아 상기 타겟 워드라인에 대한 타겟 로우 정보를 생성하는 타겟 로우 정보 생성부; 상기 스마트 리프레쉬 커맨드 및 상기 타겟 로우 정보를 수신받아 상기 인접 워드라인에 대응하는 인접 어드레스를 생성하기 위한 스마트 어드레스 생성부; 및 상기 노멀 리프레쉬 어드레스와 상기 인접 어드레스에 대응하는 워드라인을 구동하기 위한 워드라인 구동부를 포함할 수 있다.
또한, 본 발명의 다른 실시예에 따른 반도체 메모리 장치는, 다수의 워드라인을 포함하는 메모리 뱅크; 액티브 커맨드를 카운팅하여 랜덤한 주기로 활성화되는 스마트 리프레쉬 커맨드 및 상기 스마트 리프레쉬 커맨드의 활성화시 스마트 인에이블 신호를 생성하기 위한 스마트 커맨드 생성부; 리프레쉬 커맨드를 카운팅하여 순차적으로 활성화되는 노멀 리프레쉬 커맨드를 생성하고, 상기 스마트 인에이블 신호에 응답하여 상기 노멀 리프레쉬 커맨드를 비활성화하기 위한 노멀 커맨드 생성부; 및 상기 스마트 리프레쉬 커맨드에 응답하여 상기 다수의 워드라인 중 타겟 워드라인의 인접 워드라인 그룹에 대한 리프레쉬 동작을 수행하기 위한 리프레쉬 동작 제어부를 포함할 수 있다.
바람직하게, 상기 스마트 커맨드 생성부는, 상기 액티브 커맨드를 카운팅하여 다수의 카운팅 신호를 생성하기 위한 카운팅부; 상기 다수의 카운팅 신호를 디코딩하여 다수의 제어신호를 생성하기 위한 디코딩부; 리프레쉬 커맨드 및 상기 다수의 제어신호에 응답하여 상기 스마트 리프레쉬 커맨드를 생성하기 위한 스마트 리프레쉬 커맨드 생성부; 및 상기 다수의 제어신호 및 상기 스마트 리프레쉬 커맨드에 응답하여 스마트 인에이블 신호를 생성하기 위한 스마트 인에이블 신호 생성부를 포함할 수 있다.
또한, 본 발명의 다른 실시예에 따른 반도체 메모리 장치의 리프레쉬 동작 방법은, 액티브 커맨드를 카운팅 및 디코딩하여 순차적으로 활성화되는 다수의 제어신호를 생성하는 단계; 상기 다수의 제어신호 및 리프레쉬 커맨드에 응답하여 랜덤한 주기로 활성화되는 스마트 리프레쉬 커맨드를 생성하는 단계; 및 다수의 워드라인 중 타겟 워드라인을 검출하고, 상기 스마트 리프레쉬 커맨드에 응답하여 상기 타겟 워드라인에 인접한 인접 워드라인 쌍에 대한 스마트 리프레쉬 동작을 수행하는 단계를 포함할 수 있다.
본 발명의 실시예들에 의한 반도체 메모리 장치에 의하면, 효율적으로 랜덤 프로세스를 사용함으로써 스마트 리프레쉬 확률을 높여 셀 열화를 방지하는 것이 가능하다.
도 1은 본 발명의 실시예에 따른 반도체 메모리 장치의 구성도이다.
도 2는 도 1에 도시된 스마트 커맨드 생성부를 도시한 구성도이다.
도 3은 도 2에 도시된 스마트 인에이블 신호 생성부를 도시한 회로도이다.
도 4는 도 1에 도시된 리프레쉬 동작 제어부를 도시한 구성도이다.
도 5는 도 2에 도시된 카운팅부 및 디코딩부의 동작을 나타낸 타이밍도이다.
도 6은 도 1에 도시된 노멀 커맨드 생성부 및 스마트 커맨드 생성부의 동작을 나타낸 타이밍도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라, 서로 다른 다양한 형태로 구성될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진자에게 본 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1은 본 발명의 실시예에 따른 반도체 메모리 장치의 구성도이다.
도 1을 참조하면, 반도체 메모리 장치는 노멀 커맨드 생성부(110), 스마트 커맨드 생성부(120), 리프레쉬 동작 제어부(130) 및 메모리 뱅크(140)를 포함할 수 있다.
노멀 커맨드 생성부(110)는 리프레쉬 커맨드(REF)에 응답하여 노멀 리프레쉬 커맨드(NM_REF)를 생성할 수 있다. 여기서 리프레쉬 커맨드(REF)는 리프레쉬 동작시 활성화되는 신호일 수 있다.
스마트 커맨드 생성부(120)는 액티브 커맨드(ACT) 및 리프레쉬 커맨드(REF)에 응답하여 랜덤하게 활성화되는 스마트 리프레쉬 커맨드(SM_REF)를 생성할 수 있다. 스마트 커맨드 생성부(120)는 리셋 신호(RST)에 응답하여 액티브 커맨드(ACT)를 카운팅 및 디코딩하여 내부적으로 제어신호(미도시)를 생성할 수 있으며, 상기 제어신호와 리프레쉬 커맨드(REF)를 조합하여 스마트 리프레쉬 커맨드(SM_REF)를 생성할 수 있다. 여기서 내부 제어신호는 일정한 주기가 아닌 랜덤 주기로 활성화되는 신호일 수 있다. 또한, 스마트 커맨드 생성부(120)는 스마트 리프레쉬 커맨드(SM_REF) 및 상기 내부 제어신호에 응답하여 스마트 인에이블 신호(SREN)를 생성할 수 있다. 스마트 인에이블 신호(SREN)는 노멀 커맨드 생성부(110)로 입력될 수 있다.
리프레쉬 동작 제어부(130)는 노멀 리프레쉬 커맨드(NM_REF) 및 스마트 리프레쉬 커맨드(SM_REF)에 응답하여 다수의 다수의 워드라인(WL0, WLN-1, WLN, WLN+1,...,WLM)이 순차적으로 액세스할 수 있다.
리프레쉬 동작 제어부(130)는 스마트 리프레쉬 커맨드(SM_REF)에 응답하여 다수의 워드라인(WL0,..., WLN-1, WLN, WLN+1,...,WLM) 중에서 타겟 워드라인(WLN)에 첫 번째로 인접한 워드라인(WLN-1, WLN+1)을 액세스할 수 있다. 여기서 타겟 워드라인(WLN)은 다수의 워드라인(WL0,...,WLN-1, WLN, WLN+1,...,WLM) 중에서 액티브(active) 된 횟수가 많거나 빈번한 워드 라인을 의미할 수 있다. 타겟 워드 라인(WLN)은 리프레쉬 동작시마다 업데이트되는 워드 라인일 수 있다.
메모리 뱅크(140)는 다수의 데이터를 저장하기 위한 다수의 메모리 셀을 구비하고 있으며, 다수의 메모리 셀 각각은 다수의 워드라인(WL0,...,WLN-1, WLN, WLN+1,..., WLM) 각각과 연결될 수 있다. 다수의 워드라인(WL0,...,WLN-1, WLN, WLN+1,..., WLM) 중 활성화된 워드라인에 대해서는 리프레쉬 동작이 수행될 수 있다.
이하, 반도체 메모리 장치에 대한 동작을 설명하기로 한다.
반도체 메모리 장치는 리프레쉬 커맨드(REF) 및 액티브 커맨드(ACT)를 수신받을 수 있다. 노멀 커맨드 생성부(110)는 리프레쉬 커맨드(REF)를 수신받을 수 있고, 스마트 커맨드 생성부(120)는 리프레쉬 커맨드(REF) 및 액티브 커맨드(ACT)를 수신받을 수 있다.
노멀 커맨드 생성부(110)는 리프레쉬 커맨드(REF)를 수신받아 노멀 리프레쉬 커맨드(NM_REF)를 생성할 수 있으며, 스마트 커맨드 생성부(120)는 리프레쉬 커맨드(REF) 및 액티브 커맨드(ACT)를 수신받아 랜덤하게 활성화되는 리프레쉬 커맨드(SM_REF)를 생성할 수 있다. 이때, 스마트 리프레쉬 커맨드(SM_REF)가 활성화되는 시점에는 스마트 인에이블 신호(SREN)가 활성화되어 노멀 리프레쉬 커맨드(NM_REF)는 비활성화될 수 있다.
예컨대, 노멀 리프레쉬 및 스마트 리프레쉬 동작을 수행하는데 할당된 비율이 7:1이라고 가정하면, 반도체 메모리 장치는 리프레쉬 커맨드(REF)가 8번 수신되는 경우에 7번은 노멀 리프레쉬 동작을 수행하고, 1번은 스마트 리프레쉬 동작을 수행할 수 있다. 이때, 스마트 리프레쉬 동작을 수행하는 타이밍은 8번 중 한 번인데, 그 타이밍이 일정한 간격이 아닌 랜덤한 간격일 수 있다.
노멀 리프레쉬 커맨드(NM_REF)가 활성화되는 경우에 리프레쉬 동작 제어부(130)는 노멀 리프레쉬 커맨드(NM_REF)를 수신받아, 이를 카운팅하여 다수의 워드라인(WL0,..., WLN-1, WLN, WLN+1,...,WLM)이 순차적으로 활성화되도록 제어할 수 있다. 메모리 뱅크(140) 내에서 활성화된 워드라인은 노멀 리프레쉬 동작이 수행될 수 있다.
스마트 리프레쉬 커맨드(SM_REF)가 활성화되는 경우에 리프레쉬 동작 제어부(130)는 스마트 리프레쉬 커맨드(SM_REF)를 카운팅하여 타겟 워드라인(WLN)의 인접 워드라인(WLN-1, WLN+1)이 활성화되도록 제어할 수 있다.
한편, 본 발명의 실시예에서는 스마트 리프레쉬 커맨드(SM_REF)가 활성화되는 경우, 타겟 워드라인(WLN)의 인접 워드라인(WLN-1, WLN+1)이 타겟 워드라인(WLN)의 첫 번째로 인접한 워드라인을 예로 들었으나, 타겟 워드라인의 두 번째 및 그 이상 인접한 워드라인에 대응할 수도 있다.
도 2는 도 1에 도시된 스마트 커맨드 생성부(120)를 도시한 구성도이다.
도 2를 참조하면, 스마트 커맨드 생성부(120)는 카운팅부(210), 디코딩부(220), 스마트 리프레쉬 커맨드 생성부(230) 및 스마트 인에이블 신호 생성부(240)를 포함할 수 있다.
카운팅부(210)는 제1 내지 제3 카운터(211, 212, 213)를 포함할 수 있으며, 제1 내지 제3 카운터(211, 212, 213)는 리셋 신호(RST)에 응답하여 카운팅 동작을 수행할 수 있다. 제1 카운터(211)는 액티브 커맨드(ACT)를 카운팅하여 제1 카운팅 신호(CNT1)를 출력할 수 있고, 제2 카운터(212)는 제1 카운팅신호(CNT1)를 카운팅하여 제2 카운팅 신호(CNT2)를 출력할 수 있으며, 제3 카운터(213)는 제2 카운팅 신호(CNT2)를 카운팅하여 제3 카운팅 신호(CNT3)를 출력할 수 있다.
디코딩부(220)는 카운팅부(210)로부터 출력된 제1 내지 제3 카운팅 신호(CNT1, CNT2, CNT3)를 디코딩하여 다수의 제어신호(TURN<0:7>)를 생성할 수 있다. 다수의 제어신호(TURN<0:7>)는 순차적으로 활성화되는 신호일 수 있다.
스마트 리프레쉬 커맨드 생성부(230)는 리프레쉬 커맨드(REF) 및 다수의 제어신호(TURN<0:7>)에 응답하여 다수의 스마트 리프레쉬 커맨드(SM_REF<0:7>)를 생성할 수 있다. 스마트 리프레쉬 커맨드 생성부(230)는 리프레쉬 커맨드(REF) 및 다수의 제어신호(TURN<0:7>)가 활성화되는 시점에 다수의 스마트 리프레쉬 커맨드(SM_REF<0:7>)를 생성할 수 있다. 예컨대, 리프레쉬 커맨드(REF)가 활성화되고, 다수의 제어신호(TURN<0:7>) 중 제1 제어신호(TURN<0>)가 활성화되면 다수의 스마트 리프레쉬 커맨드(SM_REF<0:7>) 중 제1 스마트 리프레쉬 커맨드(SM_REF<0>)가 활성화될 수 있다.
스마트 인에이블 신호 생성부(240)는 다수의 제어신호(TURN<0:7>) 및 다수의 스마트 리프레쉬 커맨드(SM_REF<0:7>)에 응답하여 스마트 인에이블 신호(SREN)를 생성할 수 있다. 다시 말하면, 스마트 인에이블 신호(SREN)는 다수의 스마트 리프레쉬 커맨드(SR_REF<0:7>)가 활성화될 때마다 활성화될 수 있다.
스마트 커맨드 생성부에 대한 동작 설명은 도 4 및 도 5를 참조하여 설명하기로 한다.
도 3은 도 2에 도시된 스마트 인에이블 신호 생성부(240)를 도시한 회로도이다.
도 3을 참조하면, 스마트 인에이블 신호 생성부(240)는 인버터(INV1) 및 다수의 전달 소자(T1 내지 T8)를 포함할 수 있다. 인버터(INV1)는 다수의 제어신호(TURN<0:7>)를 반전하여 다수의 반전 제어신호(TURNB<0:7>)를 생성할 수 있으며, 다수의 전달 소자(T1 내지 T8) 각각은 다수의 스마트 리프레쉬 커맨드(SM_REF<0:7>) 각각을 전달하여 스마트 인에이블 신호(SREN)를 생성할 수 있다. 즉, 다수의 스마트 리프레쉬 커맨드(SM_REF<0:7>) 중 어느 하나라도 활성화되면 스마트 인에이블 신호(SREN)는 활성화될 수 있다.
도 4는 도 1에 도시된 리프레쉬 동작 제어부(130)를 도시한 구성도이다.
도 4를 참조하면, 리프레쉬 동작 제어부(130)는 노멀 어드레스 생성부(410), 타겟 로우 정보 생성부(420), 스마트 어드레스 생성부(430) 및 워드라인 구동부(440)를 포함할 수 있다.
노멀 어드레스 생성부(410)는 노멀 리프레쉬 커맨드(NM_REF)를 수신받을 수 있다. 노멀 어드레스 생성부(410)는 노멀 리프레쉬 커맨드(NM_REF)를 카운팅하여 다수의 워드라인(WL0,..., WLN-1, WLN, WLN+1,..., WLM)을 순차적으로 액세스할 수 있도록 노멀 리프레쉬 어드레스(NM_ADD)를 출력할 수 있다.
타겟 로우 정보 생성부(420)는 뱅크 어드레스(BK_ADD), 로우 커맨드(ROW_CMD) 및 로우 어드레스(ROW_ADD)를 수신받을 수 있다. 타겟 로우 정보 생성부(420)는 로우 커맨드(ROW_CMD) 및 로우 어드레스(ROW_ADD)를 통해 타겟 워드라인에 대한 정보를 알 수 있다. 로우 어드레스(ROW_ADD)는 노멀 리프레쉬 동작시에 활성화되는 어드레스일 수 있다.
타겟 로우 정보 생성부(420)는 반도체 메모리 장치가 액티브(active) 모드가 되면 뱅크 어드레스(BK_ADD), 로우 커맨드(ROW_CMD) 및 로우 어드레스(ROW_ADD)를 동시에 수신받을 수 있다. 즉, 타겟 로우 정보 생성부(420)는 뱅크 어드레스(BK_ADD)에 대응하는 뱅크 내에 로우 커맨드(ROW_CMD) 및 로우 어드레스(ROW_ADD)를 통해서 로우 어드레스(ROW_ADD)가 액티브된 횟수를 알 수 있다.
타겟 로우 정보 생성부(420)는 액세스된 횟수가 높은 어드레스를 스마트 리프레쉬 동작을 위한 타겟 워드라인으로 설정할 수 있다. 타겟 로우 정보 생성부(420)는 타겟 로우 정보(TRR_INFO)를 스마트 어드레스 생성부(430)로 출력할 수 있다.
스마트 어드레스 생성부(430)는 타겟 로우 정보 생성부(420)로부터 타겟 로우 정보(TRR_INFO)를 수신받아, 스마트 리프레쉬 동작을 위한 스마트 리프레쉬 어드레스(SM_ADD)를 생성할 수 있다. 스마트 어드레스 생성부(430)는 스마트 리프레쉬 커맨드(SM_REF)를 수신받아 이에 응답하여 타겟 워드라인의 인접 어드레스를 스마트 리프레쉬 어드레스(SM_ADD)로서 출력할 수 있다. 예컨대, 빈번하게 액티브 동작이 수행되는 타겟 워드라인(WLN)의 어드레스가 'N'이라고 가정하였을 때, 인접 어드레스는 타겟 워드라인(WLN)에 인접한 2개의 워드라인(WLN-1, WLN+1)의 어드레스인 'N-1', 'N+1'일 수 있다.
워드라인 구동부(440)는 노멀 어드레스 생성부610)로부터 노멀 리프레쉬 어드레스(NM_ADD)를 수신받을 수 있다. 워드라인 구동부(440)는 스마트 어드레스 생성부(230)로부터 인접 어드레스인 스마트 리프레쉬 어드레스(SM_ADD)를 수신받을 수 있다. 워드라인 구동부(440)는 수신받은 어드레스 각각에 대응하는 워드 라인을 구동시킬 수 있다.
도 5는 도 2에 도시된 카운팅부(210) 및 디코딩부(220)의 동작을 나타낸 타이밍도이다.
도 5를 참조하면, 카운팅부(210)는 액티브 커맨드(ACT)를 순차적으로 카운팅하여 제1 내지 제3 카운팅 신호(CNT1, CNT2, CNT3)를 생성할 수 있으며, 이후, 디코딩부(220)는 제1 내지 제3 카운팅 신호(CNT1, CNT2, CNT3)를 디코딩하여 순차적으로 활성화되는 다수의 제어신호(TURN<0:7>)를 생성할 수 있다.
도 6은 도 1에 도시된 노멀 커맨드 생성부(110) 및 스마트 커맨드 생성부(120)의 출력 동작을 나타낸 타이밍도이다.
도 6을 참조하면, 노멀 커맨드 생성부(110)는 리프레쉬 커맨드(REF)가 입력됨에 따라서 노멀 리프레쉬 커맨드(NM_REF<0:7>)를 생성하되, 스마트 인에이블 신호(SREN)의 활성화시에는 비활성화될 수 있다. 여기서 스마트 인에이블 신호(SREN)는 다수의 제어신호(TURN<0:7>, 미도시)와 다수의 스마트 리프레쉬 커맨드(SR_REF<0:7>)의 조합으로 생성될 수 있다.
스마트 커맨드 생성부(120)는 리프레쉬 커맨드(REF)와 다수의 제어신호(TURN<0:7>, 미도시) 각각의 조합으로 인해 다수의 스마트 리프레쉬 커맨드(SM_REF<0:7>)가 랜덤하게 활성화되도록 생성할 수 있다. 예컨대, 제1 리프레쉬 동작시 제1 스마트 리프레쉬 커맨드(SM_REF<0>)가 한 번 활성화된 이후, 연속으로 제1 노멀 리프레쉬 커맨드(NM_REF<0>)가 일곱 번 활성화되어 리프레쉬 동작을 수행할 수 있다. 다음으로 제2 리프레쉬 동작시에는 제2 노멀 리프레쉬 커맨드(NM_REF<1>)가 1번 활성화된 이후 제2 스마트 리프레쉬 커맨드(SM_REF<1>)가 활성화되고, 그 이후에 연속으로 제2 노멀 리프레쉬 커맨드(NM_REF<1>)가 여섯 번 활성화되어 리프레쉬 동작을 수행할 수 있다. 이와 같이, 다수의 스마트 리프레쉬 커맨드(SM_REF<0:7>)는 일정한 주기로 활성화되지 않고, 랜덤한 주기로 활성화될 수 있다.
정리하면, 본 발명의 실시예에 따른 반도체 메모리 장치는 액세스가 빈번하게 일어나는 타겟 워드라인(WLN)에 인접한 인접 워드라인(WLN-1, WLN+1)에 대한 스마트 리프레쉬 동작을 수행하는 타이밍을 일정한 주기가 아닌 랜덤한 주기로 발생할 수 있도록 제어하는 것이 가능하다. 따라서, 기존보다 훨씬 랜덤화된 스마트 리프레쉬 동작을 수행할 수 있다. 다시 말하면, 커맨드가 규칙적인 패턴에 따라서 입력되는 경우, 스마트 리프레쉬 동작은 오동작을 하는 경우가 있을 수 있는데, 스마트 리프레쉬의 동작 타이밍까지도 랜덤화시킴으로써 규칙적인 패턴에서도 스마트 리프레쉬 동작이 파워풀(powerful)하게 수행될 수 있다. 또한, 스마트 리프레쉬 동작을 수행함으로써 리프레쉬 동작의 효율성을 높일 수 있고, 데이터가 유실되는 상태를 막아줌으로써 반도체 메모리 장치에 저장된 데이터의 신뢰성을 보장해줄 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기록되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
110 : 노멀 커맨드 생성부
120 : 스마트 커맨드 생성부
130 : 리프레쉬 동작 제어부
140 : 메모리 뱅크

Claims (14)

  1. 다수의 워드라인을 포함하는 메모리 뱅크;
    액티브 커맨드에 응답하여 랜덤한 주기로 활성화되는 스마트 리프레쉬 커맨드를 생성하기 위한 스마트 커맨드 생성부; 및
    상기 스마트 리프레쉬 커맨드에 응답하여 상기 다수의 워드라인 중 타겟 워드라인의 인접 워드라인 그룹에 대한 리프레쉬 동작을 수행하기 위한 리프레쉬 동작 제어부
    를 포함하는 반도체 메모리 장치.
  2. 제1항에 있어서,
    상기 스마트 커맨드 생성부는,
    상기 액티브 커맨드를 카운팅하여 다수의 카운팅 신호를 생성하기 위한 카운팅부;
    상기 다수의 카운팅 신호를 디코딩하여 다수의 제어신호를 생성하기 위한 디코딩부;
    리프레쉬 커맨드 및 상기 다수의 제어신호에 응답하여 상기 스마트 리프레쉬 커맨드를 생성하기 위한 스마트 리프레쉬 커맨드 생성부; 및
    상기 다수의 제어신호 및 상기 스마트 리프레쉬 커맨드에 응답하여 스마트 인에이블 신호를 생성하기 위한 스마트 인에이블 신호 생성부
    를 포함하는 반도체 메모리 장치.
  3. 제2항에 있어서,
    상기 스마트 리프레쉬 커맨드 생성부는 상기 리프레쉬 커맨드 및 상기 다수의 제어신호의 활성화시 상기 스마트 리프레쉬 커맨드를 생성하는 것을 특징으로 하는 반도체 메모리 장치.
  4. 제2항에 있어서,
    상기 스마트 인에이블 신호 생성부는,
    상기 다수의 제어신호 및 상기 다수의 제어신호의 반전신호에 응답하여 상기 스마트 리프레쉬 커맨드를 상기 스마트 인에이블 신호로써 출력하기 위한 다수의 전달소자를 포함하는 반도체 메모리 장치.
  5. 제2항에 있어서,
    상기 리프레쉬 커맨드를 카운팅하여 노멀 리프레쉬 커맨드를 생성하기 위한 노멀 커맨드 생성부를 더 포함하되,
    상기 노멀 커맨드 생성부는 상기 스마트 인에이블 신호에 응답하여 상기 노멀 리프레쉬 커맨드를 비활성화하는 것을 특징으로 하는 반도체 메모리 장치
  6. 제5항에 있어서,
    상기 리프레쉬 동작 제어부는,
    상기 노멀 리프레쉬 커맨드를 카운팅하여 노멀 리프레쉬 어드레스를 생성하기 위한 노멀 어드레스 생성부;
    뱅크 어드레스, 로우 커맨드 및 로우 어드레스를 수신받아 상기 타겟 워드라인에 대한 타겟 로우 정보를 생성하는 타겟 로우 정보 생성부;
    상기 스마트 리프레쉬 커맨드 및 상기 타겟 로우 정보를 수신받아 상기 인접 워드라인에 대응하는 인접 어드레스를 생성하기 위한 스마트 어드레스 생성부; 및
    상기 노멀 리프레쉬 어드레스와 상기 인접 어드레스에 대응하는 워드라인을 구동하기 위한 워드라인 구동부
    를 포함하는 반도체 메모리 장치.
  7. 다수의 워드라인을 포함하는 메모리 뱅크;
    액티브 커맨드를 카운팅하여 랜덤한 주기로 활성화되는 스마트 리프레쉬 커맨드 및 상기 스마트 리프레쉬 커맨드의 활성화시 스마트 인에이블 신호를 생성하기 위한 스마트 커맨드 생성부;
    리프레쉬 커맨드를 카운팅하여 순차적으로 활성화되는 노멀 리프레쉬 커맨드를 생성하고, 상기 스마트 인에이블 신호에 응답하여 상기 노멀 리프레쉬 커맨드를 비활성화하기 위한 노멀 커맨드 생성부; 및
    상기 스마트 리프레쉬 커맨드에 응답하여 상기 다수의 워드라인 중 타겟 워드라인의 인접 워드라인 그룹에 대한 리프레쉬 동작을 수행하기 위한 리프레쉬 동작 제어부
    를 포함하는 반도체 메모리 장치.
  8. 제7항에 있어서,
    상기 스마트 커맨드 생성부는,
    상기 액티브 커맨드를 카운팅하여 다수의 카운팅 신호를 생성하기 위한 카운팅부;
    상기 다수의 카운팅 신호를 디코딩하여 다수의 제어신호를 생성하기 위한 디코딩부;
    리프레쉬 커맨드 및 상기 다수의 제어신호에 응답하여 상기 스마트 리프레쉬 커맨드를 생성하기 위한 스마트 리프레쉬 커맨드 생성부; 및
    상기 다수의 제어신호 및 상기 스마트 리프레쉬 커맨드에 응답하여 스마트 인에이블 신호를 생성하기 위한 스마트 인에이블 신호 생성부
    를 포함하는 반도체 메모리 장치.
  9. 제8항에 있어서,
    상기 스마트 리프레쉬 커맨드 생성부는 상기 리프레쉬 커맨드 및 상기 다수의 제어신호의 활성화시 상기 스마트 리프레쉬 커맨드를 생성하는 것을 특징으로 하는 반도체 메모리 장치.
  10. 제8항에 있어서,
    상기 스마트 인에이블 신호 생성부는,
    상기 다수의 제어신호 및 상기 다수의 제어신호의 반전신호에 응답하여 상기 스마트 리프레쉬 커맨드를 상기 스마트 인에이블 신호로써 출력하기 위한 다수의 전달소자를 포함하는 반도체 메모리 장치.
  11. 제7항에 있어서,
    상기 리프레쉬 동작 제어부는,
    상기 노멀 리프레쉬 커맨드를 카운팅하여 노멀 리프레쉬 어드레스를 생성하기 위한 노멀 어드레스 생성부;
    뱅크 어드레스, 로우 커맨드 및 로우 어드레스를 수신받아 상기 타겟 워드라인에 대한 타겟 로우 정보를 생성하는 타겟 로우 정보 생성부;
    상기 스마트 리프레쉬 커맨드 및 상기 타겟 로우 정보를 수신받아 상기 인접 워드라인에 대응하는 인접 어드레스를 생성하기 위한 스마트 어드레스 생성부; 및
    상기 노멀 리프레쉬 어드레스와 상기 인접 어드레스에 대응하는 워드라인을 구동하기 위한 워드라인 구동부
    를 포함하는 반도체 메모리 장치.
  12. 액티브 커맨드를 카운팅 및 디코딩하여 순차적으로 활성화되는 다수의 제어신호를 생성하는 단계;
    상기 다수의 제어신호 및 리프레쉬 커맨드에 응답하여 랜덤한 주기로 활성화되는 스마트 리프레쉬 커맨드를 생성하는 단계; 및
    다수의 워드라인 중 타겟 워드라인을 검출하고, 상기 스마트 리프레쉬 커맨드에 응답하여 상기 타겟 워드라인에 인접한 인접 워드라인 쌍에 대한 스마트 리프레쉬 동작을 수행하는 단계
    를 포함하는 반도체 메모리 장치의 리프레쉬 동작방법.
  13. 제12항에 있어서,
    상기 스마트 리프레쉬 커맨드 및 상기 다수의 제어신호에 응답하여 스마트 인에이블 신호를 생성하는 단계
    를 더 포함하는 반도체 메모리 장치의 리프레쉬 동작방법.
  14. 제13항에 있어서,
    상기 스마트 인에이블 신호에 응답하여 상기 다수의 워드라인에 대한 노멀 리프레쉬 동작을 수행하는 단계
    를 더 포함하는 반도체 메모리 장치의 리프레쉬 동작방법.
KR1020150188624A 2015-12-29 2015-12-29 반도체 메모리 장치 KR102352557B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150188624A KR102352557B1 (ko) 2015-12-29 2015-12-29 반도체 메모리 장치
US15/175,925 US9786351B2 (en) 2015-12-29 2016-06-07 Semiconductor memory device for performing refresh operation and operating method therof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150188624A KR102352557B1 (ko) 2015-12-29 2015-12-29 반도체 메모리 장치

Publications (2)

Publication Number Publication Date
KR20170078948A true KR20170078948A (ko) 2017-07-10
KR102352557B1 KR102352557B1 (ko) 2022-01-20

Family

ID=59086777

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150188624A KR102352557B1 (ko) 2015-12-29 2015-12-29 반도체 메모리 장치

Country Status (2)

Country Link
US (1) US9786351B2 (ko)
KR (1) KR102352557B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9953696B2 (en) 2016-08-23 2018-04-24 SK Hynix Inc. Refresh control circuit for target refresh operation of semiconductor memory device, and operating method thereof

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9324398B2 (en) 2013-02-04 2016-04-26 Micron Technology, Inc. Apparatuses and methods for targeted refreshing of memory
US9047978B2 (en) 2013-08-26 2015-06-02 Micron Technology, Inc. Apparatuses and methods for selective row refreshes
JP2015219938A (ja) 2014-05-21 2015-12-07 マイクロン テクノロジー， インク． 半導体装置
JP2017182854A (ja) 2016-03-31 2017-10-05 マイクロン テクノロジー， インク． 半導体装置
US10490251B2 (en) 2017-01-30 2019-11-26 Micron Technology, Inc. Apparatuses and methods for distributing row hammer refresh events across a memory device
US10580475B2 (en) 2018-01-22 2020-03-03 Micron Technology, Inc. Apparatuses and methods for calculating row hammer refresh addresses in a semiconductor device
WO2019222960A1 (en) 2018-05-24 2019-11-28 Micron Technology, Inc. Apparatuses and methods for pure-time, self adopt sampling for row hammer refresh sampling
US11152050B2 (en) 2018-06-19 2021-10-19 Micron Technology, Inc. Apparatuses and methods for multiple row hammer refresh address sequences
US10685696B2 (en) 2018-10-31 2020-06-16 Micron Technology, Inc. Apparatuses and methods for access based refresh timing
WO2020117686A1 (en) 2018-12-03 2020-06-11 Micron Technology, Inc. Semiconductor device performing row hammer refresh operation
CN111354393B (zh) 2018-12-21 2023-10-20 美光科技公司 用于目标刷新操作的时序交错的设备和方法
US10957377B2 (en) 2018-12-26 2021-03-23 Micron Technology, Inc. Apparatuses and methods for distributed targeted refresh operations
US10770127B2 (en) 2019-02-06 2020-09-08 Micron Technology, Inc. Apparatuses and methods for managing row access counts
US11043254B2 (en) 2019-03-19 2021-06-22 Micron Technology, Inc. Semiconductor device having cam that stores address signals
US11227649B2 (en) 2019-04-04 2022-01-18 Micron Technology, Inc. Apparatuses and methods for staggered timing of targeted refresh operations
US11264096B2 (en) 2019-05-14 2022-03-01 Micron Technology, Inc. Apparatuses, systems, and methods for a content addressable memory cell with latch and comparator circuits
US11158364B2 (en) 2019-05-31 2021-10-26 Micron Technology, Inc. Apparatuses and methods for tracking victim rows
US11069393B2 (en) 2019-06-04 2021-07-20 Micron Technology, Inc. Apparatuses and methods for controlling steal rates
US11158373B2 (en) 2019-06-11 2021-10-26 Micron Technology, Inc. Apparatuses, systems, and methods for determining extremum numerical values
US11139015B2 (en) 2019-07-01 2021-10-05 Micron Technology, Inc. Apparatuses and methods for monitoring word line accesses
US10832792B1 (en) 2019-07-01 2020-11-10 Micron Technology, Inc. Apparatuses and methods for adjusting victim data
US11386946B2 (en) 2019-07-16 2022-07-12 Micron Technology, Inc. Apparatuses and methods for tracking row accesses
US10943636B1 (en) 2019-08-20 2021-03-09 Micron Technology, Inc. Apparatuses and methods for analog row access tracking
US10964378B2 (en) 2019-08-22 2021-03-30 Micron Technology, Inc. Apparatus and method including analog accumulator for determining row access rate and target row address used for refresh operation
US11302374B2 (en) 2019-08-23 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic refresh allocation
US11200942B2 (en) 2019-08-23 2021-12-14 Micron Technology, Inc. Apparatuses and methods for lossy row access counting
US11302377B2 (en) 2019-10-16 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic targeted refresh steals
US11309010B2 (en) 2020-08-14 2022-04-19 Micron Technology, Inc. Apparatuses, systems, and methods for memory directed access pause
US11380382B2 (en) 2020-08-19 2022-07-05 Micron Technology, Inc. Refresh logic circuit layout having aggressor detector circuit sampling circuit and row hammer refresh control circuit
US11348631B2 (en) 2020-08-19 2022-05-31 Micron Technology, Inc. Apparatuses, systems, and methods for identifying victim rows in a memory device which cannot be simultaneously refreshed
US11222682B1 (en) 2020-08-31 2022-01-11 Micron Technology, Inc. Apparatuses and methods for providing refresh addresses
US11557331B2 (en) 2020-09-23 2023-01-17 Micron Technology, Inc. Apparatuses and methods for controlling refresh operations
US11222686B1 (en) 2020-11-12 2022-01-11 Micron Technology, Inc. Apparatuses and methods for controlling refresh timing
US11462291B2 (en) 2020-11-23 2022-10-04 Micron Technology, Inc. Apparatuses and methods for tracking word line accesses
US11264079B1 (en) 2020-12-18 2022-03-01 Micron Technology, Inc. Apparatuses and methods for row hammer based cache lockdown
US11482275B2 (en) 2021-01-20 2022-10-25 Micron Technology, Inc. Apparatuses and methods for dynamically allocated aggressor detection
US11600314B2 (en) 2021-03-15 2023-03-07 Micron Technology, Inc. Apparatuses and methods for sketch circuits for refresh binning
US11664063B2 (en) 2021-08-12 2023-05-30 Micron Technology, Inc. Apparatuses and methods for countering memory attacks
US11688451B2 (en) 2021-11-29 2023-06-27 Micron Technology, Inc. Apparatuses, systems, and methods for main sketch and slim sketch circuit for row address tracking

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050013185A1 (en) * 2003-07-15 2005-01-20 International Business Machines Corporation Dynamic random access memory with smart refresh scheduler

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160069213A (ko) * 2014-12-08 2016-06-16 에스케이하이닉스 주식회사 반도체 메모리 장치
KR20160132243A (ko) * 2015-05-08 2016-11-17 에스케이하이닉스 주식회사 반도체 메모리 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050013185A1 (en) * 2003-07-15 2005-01-20 International Business Machines Corporation Dynamic random access memory with smart refresh scheduler

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9953696B2 (en) 2016-08-23 2018-04-24 SK Hynix Inc. Refresh control circuit for target refresh operation of semiconductor memory device, and operating method thereof

Also Published As

Publication number Publication date
US9786351B2 (en) 2017-10-10
KR102352557B1 (ko) 2022-01-20
US20170186480A1 (en) 2017-06-29

Similar Documents

Publication Publication Date Title
KR102352557B1 (ko) 반도체 메모리 장치
US9190137B2 (en) Memory performing target refresh operation and memory system including the same
US10607679B2 (en) Memory device and refreshing method thereof
CN105679359B (zh) 半导体存储器件
US9627025B2 (en) Memory device and memory system including the same
CN108694972B (zh) 半导体存储器件
US10049718B2 (en) Refresh control circuit and memory device including same
US9165634B2 (en) Semiconductor memory device and refresh control system
US9672892B2 (en) Memory device and memory system including the same
KR102157769B1 (ko) 메모리 시스템 및 이의 동작 방법
US9214216B2 (en) Semiconductor device and operation method thereof
US9514798B2 (en) Address storage circuit and memory and memory system including the same
US11688454B2 (en) Semiconductor memory device and memory system including the same
KR20160132243A (ko) 반도체 메모리 장치
US9030904B2 (en) Memory device and memory system having programmable refresh methods
KR102436992B1 (ko) 리프레시 제어 장치
US20150155025A1 (en) Semiconductor memory device, refresh control system, and refresh control method
KR20150098020A (ko) 반도체 메모리 장치
US9627096B2 (en) Semiconductor memory device
KR20120012056A (ko) 메모리장치
US11783884B2 (en) Semiconductor memory device and memory system including the same
US9431087B2 (en) Multi-channel self refresh device
US9589628B2 (en) Semiconductor device performing refresh operation and method for driving the same
KR102469113B1 (ko) 메모리 및 메모리의 리프레시 동작 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right