KR20150098020A - 반도체 메모리 장치 - Google Patents

반도체 메모리 장치 Download PDF

Info

Publication number
KR20150098020A
KR20150098020A KR1020140019038A KR20140019038A KR20150098020A KR 20150098020 A KR20150098020 A KR 20150098020A KR 1020140019038 A KR1020140019038 A KR 1020140019038A KR 20140019038 A KR20140019038 A KR 20140019038A KR 20150098020 A KR20150098020 A KR 20150098020A
Authority
KR
South Korea
Prior art keywords
refresh
signal
refresh operation
response
smart
Prior art date
Application number
KR1020140019038A
Other languages
English (en)
Other versions
KR102158266B1 (ko
Inventor
김창현
송청기
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020140019038A priority Critical patent/KR102158266B1/ko
Priority to US14/469,072 priority patent/US9311986B2/en
Priority to CN201410842349.XA priority patent/CN104851448B/zh
Publication of KR20150098020A publication Critical patent/KR20150098020A/ko
Application granted granted Critical
Publication of KR102158266B1 publication Critical patent/KR102158266B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/02—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding parasitic signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

리프레쉬 동작을 수행하는 반도체 메모리 장치에 관한 것으로, 온도 정보에 대응하는 제어 신호를 생성하기 위한 제어 신호 생성부, 리프레쉬 커맨드 신호에 응답하여 예정된 시점에 스마트 리프레쉬 동작을 활성화시키고, 상기 리프레쉬 커맨드 신호에 응답하여 상기 제어 신호에 대응하는 시점에 노말 리프레쉬 동작을 활성화시키기 위한 리프레쉬 제어부, 및 데이터를 저장하며, 상기 리프레쉬 제어부의 출력 신호에 응답하여 상기 스마트 리프레쉬 동작과 상기 노말 리프레쉬 동작을 수행하기 위한 데이터 저장부를 구비하는 반도체 메모리 장치가 제공된다.

Description

반도체 메모리 장치{SEMICONDUCTOR MEMORY DEVICE}
본 발명은 반도체 설계 기술에 관한 것으로, 특히 리프레쉬 동작을 수행하는 반도체 메모리 장치에 관한 것이다.
일반적으로, DDR SDRAM(Double Data Rate Synchronous DRAM)을 비롯한 반도체 메모리 장치는 데이터를 저장하기 위한 다수의 메모리 뱅크를 구비하고 있으며, 다수의 메모리 뱅크 각각은 수천만 개 이상의 메모리 셀을 구비하고 있다. 여기서, 메모리 셀 각각은 셀 커패시터와 셀 트랜지스터로 구성되며, 반도체 메모리 장치는 이 셀 커패시터에 전하를 충전하거나 방전하는 동작을 통해 데이터를 저장한다. 셀 커패시터에 저장된 전하량은 별다른 제어가 없다면 이상적으로 항상 일정해야만 한다. 하지만, 실질적으로는 주변 회로와의 전압 차이로 인하여 셀 커패시터에 저장된 전하량이 변하게 된다. 즉, 셀 커패시터가 충전된 상태에서 전하가 유출되거나 셀 커패시터가 방전된 상태에서 전하가 유입될 수 있다. 이와 같이 셀 커패시터의 전하량이 변화된다는 것은 셀 커패시터에 저장된 데이터가 변화됨을 의미하며, 이는 곧 저장된 데이터의 유실을 의미한다. 반도체 메모리 장치는 이와 같이 데이터가 유실되는 현상을 방지하기 위하여 리프레쉬 동작(refresh operation)을 수행한다. 리프레쉬 동작은 이미 공지된 기술로 자세한 설명은 생략하기로 한다.
한편, 공정 기술 나날이 발달함에 따라 반도체 메모리 장치의 집적도는 점점 증가하고 있으며, 반도체 메모리 장치의 집적도 증가는 메모리 뱅크의 크기에도 영향을 미치고 있다. 여기서, 메모리 뱅크의 크기가 점점 줄어든다는 것은 메모리 셀 간의 간격이 줄어듦을 의미하며, 이는 곧 인접한 메모리 셀들 각각에 연결되어 있는 워드 라인(word line) 간의 사이 간격이 줄어듦을 의미한다. 기존에는 워드 라인 간의 사이 간격과 관련하여 별다른 문제점이 발생하지 않았다. 하지만, 요즈음에는 워드 라인 간의 사이 간격이 워낙 좁아지면서 기존에 문제시되지 않았던 새로운 문제점들이 야기되고 있다. 그 중 하나가 워드 라인과 워드 라인 사이에 발생하는 커플링 효과이다.
반도체 메모리 장치에서 어떤 메모리 셀을 액세스(access)하기 위해서는 워드 라인의 액티브 동작이 이루어져야 한다. 하지만, 워드 라인 간의 사이 간격이 워낙 좁아지다 보니 이러한 액티브 동작은 인접한 워드 라인에 커플링 효과를 야기한다. 인접한 워드 라인에 커플링 효과가 발생하게 되면 해당 워드 라인에 연결되어 있는 메모리 셀은 저장된 데이터를 유지하기 어려운 상태가 될 수 있으며, 이러한 상태는 데이터가 유실될 수 있는 확률을 크게 한다.
위와 같은 문제점을 막아주기 위하여 반도체 메모리 장치는 메모리 뱅크의 모든 메모리 셀에 대하여 리프레쉬 동작을 수행하면 된다. 즉, 데이터가 유실될 수 있는 상태만큼 리프레쉬 동작을 더욱 자주 하기만 하면 된다. 하지만, 리프레쉬 동작 횟수를 늘리는 것은 반도체 메모리 장치의 동작 효율을 떨어뜨리는 것이기 때문에 리프레쉬 동작 횟수를 마냥 늘려주는 것은 가당찮다.
다른 한편, 위에서 설명한 바와 같이 공정 기술 나날이 발달함에 따라 반도체 메모리 장치의 크기는 점점 줄어들고 있다. 반도체 메모리 장치의 크기가 줄어들면서 회로가 동작하는데 있어서 여러 가지 제약 요소들이 생겨났다. 그 중 하나가 회로에 반영되는 온도이다. 기존에는 온도 변화가 회로 동작에 별다른 영향을 주지 않았지만, 회로의 크기가 점점 작아지면서 온도에 따른 회로 동작 변화를 무시할 수 없게 되었다. 따라서, 요즈음에는 온도에 따른 회로 동작 제어를 이슈로 여러 가지 연구가 진행되고 있다.
주변 환경에 따라 리프레쉬 동작을 제어할 수 있는 반도체 메모리 장치를 제공하고자 한다.
본 발명의 실시예에 따른 반도체 메모리 장치는, 온도 정보에 대응하는 제어 신호를 생성하기 위한 제어 신호 생성부; 리프레쉬 커맨드 신호에 응답하여 예정된 시점에 스마트 리프레쉬 동작을 활성화시키고, 상기 리프레쉬 커맨드 신호에 응답하여 상기 제어 신호에 대응하는 시점에 노말 리프레쉬 동작을 활성화시키기 위한 리프레쉬 제어부; 및 데이터를 저장하며, 상기 리프레쉬 제어부의 출력 신호에 응답하여 상기 스마트 리프레쉬 동작과 상기 노말 리프레쉬 동작을 수행하기 위한 데이터 저장부를 구비할 수 있다.
바람직하게, 상기 노말 리프레쉬 동작은 상기 온도 정보에 따라 활성화 횟수가 조절되는 것을 특징으로 할 수 있다.
본 발명의 다른 실시예에 따른 반도체 메모리 시스템은, 리프레쉬 동작 구간 내에서 연속적인 리프레쉬 커맨드 신호를 생성하여 리프레쉬 동작을 제어하며, 온도 정보에 응답하여 상기 연속적인 리프레쉬 커맨드 신호 중 적어도 하나의 리프레쉬 커맨드 신호를 이외 다른 커맨드 신호로 대체하여 생성하기 위한 컨트롤러; 및 상기 리프레쉬 커맨드 신호에 응답하여 상기 리프레쉬 동작을 제어 받으며, 상기 이외 다른 커맨드 신호에 대응하는 동작을 수행하는 반도체 메모리 장치를 구비할 수 있다.
바람직하게, 상기 반도체 메모리 장치는, 상기 온도 정보에 대응하는 제어 신호를 생성하기 위한 제어 신호 생성부; 상기 리프레쉬 커맨드 신호에 응답하여 예정된 시점에 스마트 리프레쉬 동작을 활성화시키고, 상기 리프레쉬 커맨드 신호에 응답하여 상기 제어 신호에 대응하는 시점에 노말 리프레쉬 동작을 활성화시키기 위한 리프레쉬 제어부; 및 데이터를 저장하며, 상기 리프레쉬 제어부의 출력 신호에 응답하여 상기 스마트 리프레쉬 동작과 상기 노말 리프레쉬 동작을 수행하기 위한 데이터 저장부를 구비하는 것을 특징으로 할 수 있다.
바람직하게, 상기 이외 다른 커맨드 신호에 응답하여 해당 동작을 수행하는 회로를 더 구비할 수 있다.
본 발명의 또 다른 실시예에 따른 반도체 메모리 시스템의 동작 방법은, 리프레쉬 동작 구간 내의 예정된 리프레쉬 동작 최대 횟수와 리프레쉬 동작 예상 횟수를 비교하는 단계; 상기 비교하는 단계의 결과에 따라 상기 리프레쉬 동작을 이외 다른 동작으로 대체하는 단계; 및 상기 리프레쉬 동작과 상기 이외 다른 동작을 수행하는 단계를 포함할 수 있다.
바람직하게, 온도 정보에 응답하여 상기 리프레쉬 동작 예상 횟수를 설정하는 단계를 더 포함할 수 있다.
바람직하게, 상기 리프레쉬 동작은 예정된 시점에 활성화되는 스마트 리프레쉬 동작을 포함하는 것을 특징으로 할 수 있다.
본 발명의 실시예에 따른 반도체 메모리 장치는 주변 환경에 따라 리프레쉬 동작을 제어함으로써 안정적인 리프레쉬 동작을 보장하는 것이 가능하다.
주변 환경이 변화하더라도 안정적인 리프레쉬 동작을 보장함으로써, 저장된 데이터에 대한 신뢰성을 높여줄 수 있는 효과를 얻을 수 있다.
도 1 은 본 발명의 실시예에 따른 반도체 메모리 장치를 설명하기 위한 블록도이다.
도 2 는 도 1 의 리프레쉬 제어부(120)를 설명하기 위한 블록도이다.
도 3 은 도 2 의 노말 리프레쉬 제어부(220)를 설명하기 위한 도면이다.
도 4 는 도 2 의 스마트 카운팅부(230)를 설명하기 위한 도면이다.
도 5 내지 도 7 은 도 1 내지 도 4 의 회로 동작을 설명하기 위한 타이밍도이다.
도 8 은 본 발명의 다른 실시예에 따른 반도체 메모리 시스템을 설명하기 위한 블록도이다.
도 9 는 도 8 의 반도체 메모리 시스템의 간략한 회로 동작을 설명하기 위한 타임도이다.
도 10 은 도 9 의 반도체 메모리 시스템의 동작 방법을 설명하기 위한 순서도이다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 1 은 본 발명의 실시예에 따른 반도체 메모리 장치를 설명하기 위한 블록도이다.
도 1 을 참조하면, 반도체 메모리 장치는 제어 신호 생성부(110)와, 리프레쉬 제어부(120), 및 데이터 저장부(130)를 구비한다.
제어 신호 생성부(110)는 온도 정보(INF_TMP)에 응답하여 제어 신호(CTR)를 생성한다. 여기서, 제어 신호(CTR)는 이후 설명하겠지만, 노말 리프레쉬 동작의 활성화 시점을 제어하기 위한 신호이다.
리프레쉬 제어부(120)는 리프레쉬 커맨드 신호(REF)에 응답하여 최종 리프레쉬 신호(FIN_REF)를 생성한다. 여기서, 최종 리프레쉬 신호(FIN_REF)는 노말 리프레쉬 동작과 스마트 리프레쉬 동작시 활성화되는 신호이다.
이하, 설명의 편의를 위하여, 본 발명의 실시예에서 수행되는 리프레쉬 동작에 대하여 살펴보기로 한다. 본 발명의 실시예에서는 리프레쉬 동작이 두 가지로 구분되어 수행된다. 우선, 첫 번째는 노말 리프레쉬 동작으로 셀프 리프레쉬 커맨드이나 오토 리프레쉬 커맨드와 같은 노말 리프레쉬 커맨드에 따라 수행되는 리프레쉬 동작을 의미한다. 다음으로, 두 번째는 스마트 리프레쉬 동작으로 특정 워드 라인에 대한 리프레쉬 동작을 의미한다.
스마트 리프레쉬 동작에 대하여 보다 자세히 살펴보면, 일반적으로 워드 라인은 액티브 동작을 통해 활성화되거나 비활성화된다. 하지만, 이때 집적도의 증가로 인하여 액티브 동작이 수행되는 워드 라인의 인접한 워드 라인에 디스터번스(disturbance)가 발생한다. 즉, 액티브된 워드 라인의 인접한 워드 라인의 전압 레벨이 불안정한 상태가 된다. 이렇게 되면 인접한 워드 라인에 연결되어 있는 메모리 셀에 저장된 데이터는 쉽게 유실될 수 있는 상태가 된다. 따라서, 본 발명의 실시예에 따른 스마트 리프레쉬 동작은 인접한 워드 라인 다시 말하면, 특정 워드 라인에 대한 리프레쉬 동작을 수행함으로써 데이터가 유실되는 상태를 막아주는 것이 가능하다. 본 발명의 실시예에서는 이러한 리프레쉬 동작을 스마트 리프레쉬 동작이라 정의하기로 한다.
다시 리프레쉬 제어부(120)에 대하여 설명하면, 리프레쉬 제어부(120)는 리프레쉬 커맨드 신호(REF)에 응답하여 최종 리프레쉬 신호(FIN_REF)를 생성한다. 이때 최종 리프레쉬 신호(FIN_REF)는 노말 리프레쉬 동작을 위하여 활성화되며, 또한 스마트 리프레쉬 동작을 위하여 활성화된다. 특히, 노말 리프레쉬 동작을 위한 활성화 시점은 제어 신호(CTR)에 의하여 제어되며, 스마트 리프레쉬 동작을 위한 활성화 시점은 항상 예정된 시점에 활성화되도록 제어된다. 이하, 실시예에서는 제어 신호(CTR)에 따라 노말 리프레쉬 동작을 위한 활성화 횟수가 조절되는 것을 일례로 한다.
다음으로, 데이터 저장부(130)는 데이터를 저장하고 있으며, 최종 리프레쉬 신호(FIN_REF)에 응답하여 노말 리프레쉬 동작과 스마트 리프레쉬 동작을 수행한다.
본 발명의 실시예에 따른 반도체 메모리 장치는 온도 정보(INF_TMP)에 따라 리프레쉬 동작을 제어하는 것이 가능하다. 특히, 노말 리프레쉬 동작은 온도 정보(INF_TMP)에 따라 활성화 횟수가 제어되며, 스마트 리프레쉬 신호(SMT_REF)는 온도 정보(INF_TMP)와 상관없이 항상 예정된 시점에 활성화되도록 제어된다.
도 2 는 도 1 의 리프레쉬 제어부(120)를 설명하기 위한 블록도이다.
도 2 를 참조하면, 리프레쉬 제어부(120)는 카운팅부(210)와, 노말 리프레쉬 제어부(220)와, 스마트 카운팅부(230), 및 리프레쉬 출력부(240)를 구비한다.
카운팅부(210)는 리프레쉬 커맨드 신호(REF)를 카운팅하여 카운팅 신호(CNT)를 생성한다. 이어서, 노말 리프레쉬 제어부(220)는 리프레쉬 커맨드 신호(REF)에 제어 신호(CTR)와 카운팅 신호(CNT)를 반영하여 소오스 리프레쉬 신호(S_REF)를 생성한다. 위에서 이미 설명하였지만, 제어 신호(CTR)는 온도 정보(INF_TMP)에 대응하는 신호이다. 노말 리프레쉬 제어부(220)는 제어 신호(CTR)와 카운팅 신호(CNT)에 의하여 정의되는 시점에서 리프레쉬 커맨드 신호(REF)를 소오스 리프레쉬 신호(S_REF)로 출력하며, 이를 통해 노말 리프레쉬 제어부(220)는 제어 신호(CTR)에 따라 소오스 리프레쉬 신호(S_REF)의 활성화 횟수를 제어하는 것이 가능하다. 제어 신호(CTR)와 소오스 리프레쉬 신호(S_REF)의 관계는 도 3 에서 자세히 살펴보기로 한다.
한편, 스마트 카운팅부(230)는 소오스 리프레쉬 신호(S_REF)를 카운팅하여 스마트 리프레쉬 활성화 신호(SMT_EN)를 생성한다. 스마트 카운팅부(230)는 제어 신호(CTR)에 따라 카운팅 되는 최대값이 조절되며, 소오스 리프레쉬 신호(S_REF)가 최대값만큼 카운팅되면 스마트 리프레쉬 활성화 신호(SMT_EN)가 활성화된다. 리프레쉬 출력부(240)는 소오스 리프레쉬 신호(S_REF)에 응답하여 최종 리프레쉬 신호(FIN_REF)를 출력한다. 이후, 설명하겠지만, 소오스 리프레쉬 신호(S_REF)는 노말 리프레쉬 동작을 위한 신호이고, 스마트 리프레쉬 활성화 신호(SMT_EN)는 스마트 리프레쉬 동작을 위한 신호이다.
본 발명의 실시예에 따른 반도체 메모리 장치는 온도 정보(INF_TMP)에 대응하는 제어 신호(CTR)에 따라 최종 리프레쉬 신호(FIN_REF)의 활성화 시점을 제어하는 것이 가능하다.
도 3 은 도 2 의 노말 리프레쉬 제어부(220)를 설명하기 위한 도면이다.
도 3 를 참조하면, 노말 리프레쉬 제어부(220)는 디코딩부(310)와, 선택 전달부(320)를 구비한다.
디코딩부(310)는 카운팅 신호(CNT)를 디코딩하여 디코딩 신호(DEC<0:3>)를 생성한다. 여기서는 설명의 편의를 위하여 디코딩 신호(DEC<0:3>)를 4 비트 코드로 설명하기로 한다. 이어서, 선택 전달부(320)는 제어 신호(CTR), 도 2 및 도 3 참조)와 디코딩 신호(DEC<0:3>)에 응답하여 리프레쉬 커맨드 신호(REF)를 선택적으로 소오스 리프레쉬 신호(S_REF)로 출력한다. 도 3 에는 제어 신호(CTR)가 'CTRx1' 제어 신호와, 'CTRx2' 제어 신호, 및 'CTRx4' 제어 신호로 나뉘어 있는데, 'CTRx1' 제어 신호와, 'CTRx2' 제어 신호, 및 'CTRx4' 제어 신호는 온도 정보(INF_TMP)에 따라 활성화되는 신호로 정의할 수 있다.
이하, 간단한 회로 동작을 살펴보기로 한다. 설명의 편의를 위하여, 카운트 신호(CNT)는 0 에서 3 까지 카운팅되는 신호라고 가정하기로 하며, 디코딩 신호(DEC<0:3>)는 각각의 카운팅 신호(CNT)에 응답하여 순차적으로 활성화되는 신호라고 가정하기로 한다.
우선, 'CTRx1' 제어 신호가 활성화되는 경우, 리프레쉬 커맨드 신호(REF)는 카운팅 신호(CNT), 즉 디코딩 신호(DEC<0:3>)와 상관없이 소오스 리프레쉬 신호(S_REF)로 출력된다. 다음으로, 'CTRx2' 제어 신호가 활성화되는 경우, 리프레쉬 커맨드 신호(REF)는 카운팅 신호(CNT)가 0, 2, 3 즉, 'DEC<0>' 디코딩 신호와 'DEC<2>' 디코딩 신호와 'DEC<3>' 디코딩 신호가 활성화되는 상황에서 소오스 리프레쉬 신호(S_REF)로 출력된다. 마지막으로, 'CTRx4' 제어 신호가 활성화되는 경우, 리프레쉬 커맨드 신호(REF)는 '카운팅 신호(CNT)가 0, 3 인 경우 소오스 리프레쉬 신호(S_REF)로 출력된다. 이에 대한 자세한 설명은 도 5 내지 도 7 에서 다시 하기로 한다.
본 발명의 실시예에 따른 노말 리프레쉬 제어부(220)는 온도 정보(INF_TMP)에 대응하는 'CTRx1' 제어 신호와, 'CTRx2' 제어 신호, 및 'CTRx4' 제어 신호와 카운팅 신호(CNT)를 조합하여 리프레쉬 커맨드 신호(REF)를 원하는 시점에 소오스 리프레쉬 신호(S_REF)로 선택적으로 출력하는 것이 가능하다.
도 4 는 도 2 의 스마트 카운팅부(230)를 설명하기 위한 도면이다.
도 4 를 참조하면, 스마트 카운팅부(230)는 쉬프팅부(410)와, 경로 제어부(420)를 구비한다.
쉬프팅부(410)는 소오스 리프레쉬 신호(S_REF)에 응답하여 쉬프팅 동작을 수행하기 위한 것으로, 제1 내지 제4 동기화부(411, 412, 413, 414)를 구비한다. 제1 내지 제4 동기화부(411, 412, 413, 414) 각각은 소오스 리프레쉬 신호(S_REF)에 응답하여 입력 신호를 출력한다.
이어서, 경로 제어부(420)는 'CTRx2' 제어 신호와 'CTRx4' 제어 신호에 응답하여 쉬프팅부(410) 내부의 신호 전달 경로를 제어하기 위한 것으로, 제1 및 제2 다중화부(421, 422)를 구비한다. 제1 다중화부(421)는 'CTRx2' 제어 신호에 응답하여 제1 동기화부(411)의 출력 신호(SM_0) 또는 제2 동기화부(412)의 출력 신호(SM_1)를 제3 동기화부(413)로 출력하고, 제2 다중화부(422)는 'CTRx4' 제어 신호에 응답하여 제1 동기화부(411)의 출력 신호(SM_0) 또는 제3 동기화부(413)의 출력 신호(SM_2)를 제4 동기화부(414)로 출력한다.
이하, 간단한 회로 동작을 살펴보기로 한다. 설명의 편의를 위하여 스마트 카운팅부(230)가 설정할 수 있는 최대 카운팅 값은 '4' 이라고 가정하기로 한다.
우선, 'CTRx1' 제어 신호(도 3 에 도시됨)가 활성화되는 경우, 제1 동기화부(411)로 입력된 스마트 리프레쉬 활성화 신호(SMT_EN)는 소오스 리프레쉬 신호(S_REF)에 응답하여 출력되고, 제2 동기화부(412)와, 제3 동기화부(413), 및 제4 동기화부(414)를 거쳐 스마트 리프레쉬 활성화 신호(SMT_EN)로 출력된다. 결국, 소오스 리프레쉬 신호(S_REF)는 네 번의 쉬프팅 동작 이후에 다시 활성화된다. 즉, 'CTRx1' 제어 신호가 활성화되는 경우 스마트 카운팅부(230)의 최대 카운팅 값은 4 로 설정되며, 소오스 리프레쉬 신호(S_REF)를 네 번 카운팅한 이후 스마트 리프레쉬 활성화 신호(SMT_EN)를 활성화시킨다.
다음으로, 'CTRx2' 제어 신호가 활성화되는 경우, 제1 동기화부(411)로 입력된 스마트 리프레쉬 활성화 신호(SMT_EN)는 소오스 리프레쉬 신호(S_REF)에 응답하여 출력되고, 제1 다중화부(421)를 통해 제3 동기화부(413)로 출력된다. 그리고, 제3 동기화부(413)와 제4 동기화부(414)를 거쳐 스마트 리프레쉬 활성화 신호(SMT_EN)로 출력된다. 결국, 소오스 리프레쉬 신호(S_REF)는 세 번의 쉬프팅 동작 이후에 다시 활성화된다. 즉, 'CTRx2' 제어 신호가 활성화되는 경우 스마트 카운팅부(230)의 최대 카운팅 값은 3 으로 설정되며, 소오스 리프레쉬 신호(S_REF)를 세 번 카운팅 한 이후 스마트 리프레쉬 활성화 신호(SMT_EN)를 활성화시킨다.
마지막으로, 'CTRx4' 제어 신호가 활성화되는 경우, 스마트 리프레쉬 활성화 신호(SMT_EN)는 제1 동기화부(411)와 제2 다중화부(422), 및 제4 동기화부(414)를 거쳐 스마트 리프레쉬 활성화 신호(SMT_EN)로 출력된다. 즉, 'CTRx4' 제어 신호가 활성화되는 경우 스마트 카운팅부(230)의 최대 카운팅 값은 2로 설정되며, 소오스 리프레쉬 신호(S_REF)를 두 번 카운팅 한 이후 스마트 리프레쉬 활성화 신호(SMT_EN)를 활설화시킨다.
본 발명의 실시예에 따른 스마트 카운팅부(230)는 온도 정보(INF_TMP)에 대응하는 'CTRx1' 제어 신호, 'CTRx2' 제어 신호, 및 'CTRx4' 제어 신호에 응답하여 소오스 리프레쉬 신호(S_REF)의 카운팅 동작을 제어하는 것이 가능하다.
도 5 내지 도 7 은 도 1 내지 도 4 의 회로 동작을 설명하기 위한 타이밍도이다. 이하, 설명의 편의를 위하여, 네 번째 활성화되는 리프레쉬 커맨드 신호(REF)에 응답하여 스마트 리프레쉬 동작을 수행함을 일례로 한다. 참고로, 도 5 내지 도 7 의 소오스 리프레쉬 신호(S_REF)는 도 4 의 쉬프팅부(410)가 소오스 리프레쉬 신호(S_REF)의 폴링 에지(falling edge)에서 쉬프팅 동작을 수행하게 하기 위하여 펄스 폭을 조절하여 도시하였다.
도 5 는 'CTRx1' 제어 신호가 활성화되는 경우이다.
도 1 내지 도 5 를 참조하면, 도 3 의 노말 리프레쉬 제어부(310)는 리프레쉬 커맨드 신호(REF)를 소오스 리프레쉬 신호(S_REF)로 출력한다. 이후 도 4 의 스마트 카운팅부(230)는 소오스 리프레쉬 신호(S_REF)를 세 번 카운팅한 이후 스마트 리프레쉬 활성화 신호(SMT_EN)를 활성화 시킨다. 참고로, 위에서 설명하였듯이, 도 4 의 쉬프팅부(410)가 소오스 리프레쉬 신호(S_REF)의 폴링 에지에서 쉬프팅 동작을 수행한다. 이어서, 도 2 의 리프레쉬 제어부(230)는 소오스 리프레쉬 신호(S_REF)와 스마트 리프레쉬 활성화 신호(SMT_EN) 각각에 응답하여 노말 리프레쉬 동작과 스마트 리프레쉬 동작을 제어하기 위한 최종 리프레쉬 신호(FIN_REF)를 생성한다. 여기서는 리프레쉬 커맨드 신호(REF)가 한 번 활성화되었을 때 최종 리프레쉬 신호(FIN_REF)가 두 번 활성화되는 구간을 스마트 리프레쉬 동작 구간으로 정의하기로 한다.
결국, 반도체 메모리 장치는 'CTRx1' 제어 신호가 활성화되면, 리프레쉬 커맨드 신호(REF)의 ①, ②, ③ 시점에 응답하여 세 번의 노말 리프레쉬 동작을 수행하고, 리프레쉬 커맨드 신호(REF)의 ④ 시점에 응답하여 한 번의 스마트 리프레쉬 동작을 수행한다.
도 6 은 'CTRx2' 제어 신호가 활성화되는 경우이다.
도 6 을 참조하면, 우선 카운팅 신호(CNT)가 '0', '2', '3' 이 되면 리프레쉬 커맨드 신호(REF)는 소오스 리프레쉬 신호(S_REF)로 출력되고, 소오스 리프레쉬 신호(S_REF)의 ② 시점에 응답하여 스마트 리프레쉬 활성화 신호(SMT_EN)가 활성화된다. 그리고, 소오스 리프레쉬 신호(S_REF)와 스마트 리프레쉬 활성화 신호(SMT_EN)에 응답하여 최종 리프레쉬 신호(FIN_REF)가 생성된다. 결국, 반도체 메모리 장치는 'CTRx2' 제어 신호가 활성화되면, 리프레쉬 커맨드 신호(REF)의 ①, ②, ③ 시점에 응답하여 두 번의 노말 리프레쉬 동작을 수행하고, 리프레쉬 커맨드 신호(REF)의 ④ 시점에 응답하여 한 번의 스마트 리프레쉬 동작을 수행한다.
도 7 은 'CTRx4' 제어 신호가 활성화되는 경우이다.
도 7 을 참조하면, 우선 카운팅 신호(CNT)가 '0', '3' 이 되면, 리프레쉬 커맨드 신호(REF)는 소오스 리프레쉬 신호(S_REF)로 출력되고, 소오스 리프레쉬 신호(S_REF)의 ① 시점에 응답하여 스마트 리프레쉬 활성화 신호(SMT_EN)가 활성화된다. 결국, 반도체 메모리 장치는 'CTRx4' 제어 신호가 활성화되면, 리프레쉬 커맨드 신호(REF)의 ①, ②, ③ 시점에 응답하여 한 번의 노말 리프레쉬 동작을 수행하고, 리프레쉬 커맨드 신호(REF)의 ④ 시점에 응답하여 한 번의 스마트 리프레쉬 동작을 수행한다.
도 5 내지 도 7 에서 볼 수 있듯이, 본 발명의 실시예에 따른 반도체 메모리 장치는 온도 정보(INF_TMP)에 대응하는 'CTRx1', 'CTRx2', 'CTRx4' 제어 신호에 따라 노말 리프레쉬 동작 시점을 제어하는 것이 가능하다. 또한, 본 발명의 실시예에 따른 반도체 메모리 장치는 리프레쉬 커맨드 신호(REF)에 응답하여 항상 일정한 시점에 스마트 리프레쉬 동작을 수행하는 것이 가능하다.
도 8 은 본 발명의 다른 실시예에 따른 반도체 메모리 시스템을 설명하기 위한 블록도이다.
도 8 을 참조하면, 반도체 메모리 시스템은 컨트롤러(810)와, 반도체 메모리 장치(820)를 구비한다.
컨트롤러(810)는 커맨드 신호(CMD)를 통해 반도체 메모리 장치(820)를 제어하고, 반도체 메모리 장치(820)는 커맨드 신호(CMD)에 따라 여러 가지 동작을 수행한다. 반도체 메모리 장치(820)는 컨트롤러(810)로 부터 전달되는 커맨드 신호(CMD)에 응답하여 예컨대, 데이터(DAT)를 저장하는 동작이나 저장된 데이터를 출력하는 동작이 가능하며, 또한 리프레쉬 동작 등이 가능하다. 이하, 설명의 편의를 위하여 리프레쉬 동작에 대응하는 커맨드 신호(CMD)를 리프레쉬 커맨드 신호라고 정의하기로 한다.
한편, 컨트롤러(810)는 반도체 메모리 장치(820)에서 제공되는 온도 정보(INF_TMP)에 따라 리프레쉬 동작 횟수를 제어하는 것이 가능하다. 즉, 예정된 리프레쉬 동작 구간 내에서 리프레쉬 커맨드 신호의 활성화 횟수를 조절하는 것이 가능하다. 또한, 컨트롤러(810)는 리프레쉬 동작 구간 내에서 활성화될 수 있는 최대 횟수(이하, '최대 리프레쉬 동작 횟수'라 칭하기로 함)보다 리프레쉬 커맨드 신호의 활성화 횟수가 적은 경우 리프레쉬 커맨드 신호 이외 다른 커맨드 신호를 리프레쉬 동작 구간 내에 삽입하는 것이 가능하다. 즉, 컨트롤러(810)는 리프레쉬 동작 구간 내에서 리프레쉬 커맨드 신호 대신 이외 다른 커맨드 신호를 대체하여 생성하는 것이 가능하다.
도 9 는 도 8 의 반도체 메모리 시스템의 간략한 회로 동작을 설명하기 위한 타임도이다. 설명의 편의를 위하여, 리프레쉬 동작 구간 내에서 리프레쉬 커맨드 신호(REF)는 최대 네 번 활성화된다고 가정하기로 한다.
도 9 에서 ① 경우는 리프레쉬 커맨드 신호가 최대 활성화 횟수인 네 번 활성화(REF#1, REF#2, RFE#3, REF#4) 된 경우이고, ② 경우는 리프레쉬 커맨드 신호가 세 번 활성화(REF#1, REF#2, RFE#3)되고 나머지 한 번은 이외 다른 커맨드 신호로 대체되어 활성화(ETC) 된 경우이고, ③ 경우는 리프레쉬 커맨드 신호가 두 번 활성화(REF#1, REF#2)되고 나머지 두 번은 이외 다른 커맨드 신호로 대체되어 활성화(ETC#1, ETC#2) 된 경우이다.
다시 도 8 을 참조하면, 반도체 메모리 장치(820)는 도 9 의 리프레쉬 커맨드 신호(REF)에 응답하여 리프레쉬 동작을 수행하고, 이외 다른 커맨드 신호(ETC)에 응답하여 해당 동작을 수행하면 된다.
본 발명의 실시예에 따른 반도체 메모리 시스템은 온도 정보(INF_TMP)에 따라 리프레쉬 동작 시점을 조절하는 것이 가능하며, 이어서 리프레쉬 동작 구간 내에서 이외 다른 커맨드 신호를 활성화시켜 줌으로써 반도체 메모리 장치(820)로 하여금 리프레쉬 동작 구간 내에서 이외 다른 동작을 수행하는 것이 가능하도록 제어할 수 있다.
한편, 다시 도 8 을 참조하면, 반도체 메모리 장치(820)로 입력되는 리프레쉬 커맨드 신호는 온도 정보(INF_TMP)가 이미 반영되어 있는 신호이다. 즉, 반도체 메모리 장치(820)로 입력되는 리프레쉬 커맨드 신호는 도 2 의 소오스 리프레쉬 신호(S_REF)와 유사한 정보를 가진다. 다시 말하면, 이 두 신호는 노말 리프레쉬 동작의 활성화 시점을 가진다. 따라서, 반도체 메모리 장치(820)는 도 2 의 스마트 카운팅부(230)와 리프레쉬 출력부(240)를 구비하여 스마트 리프레쉬 동작을 수행하는 것이 가능하다.
도 10 은 도 9 의 반도체 메모리 시스템의 동작 방법을 설명하기 위한 순서도이다.
도 10 을 참조하면, 반도체 메모리 시스템의 동작 방법은 리프레쉬 동작을 설정하는 단계(S1010)와, 리프레쉬 동작 횟수를 비교하는 단계(S1020)와, 동작을 대체하는 단계(S1030), 및 리프레쉬 동작을 수행하는 단계(S1040)를 포함한다.
'S1010' 단계는 리프레쉬 동작을 설정하는 단계로써, 온도 정보(INF_TMP)에 응답하여 리프레쉬 동작 예상 횟수를 설정한다. 'S1010' 단계에서는 일례로 도 9 의 ② 의 경우와 같이 리프레쉬 동작 구간 내에 세 번의 리프레쉬 커맨드 신호가 활성화되도록 설정하는 것도 가능하다. 이하, 설명의 편의를 위하여 이렇게 설정된 리프레쉬 동작 횟수를 '설정된 리프레쉬 동작 횟수'라 칭하기로 한다.
'S1020' 단계는 리프레쉬 동작 횟수를 비교하는 단계로써, 'S1010' 단계에서 설정된 리프레쉬 동작 횟수와 최대 리프레쉬 동작 횟수를 비교한다. 만약, 설정된 리프레쉬 동작 횟수가 최대 리프레쉬 동작 횟수보다 작은 경우('미만'), 'S1030' 단계를 수행하고, 설정된 리프레쉬 동작 횟수가 최대 리프레쉬 동작 횟수와 같은 경우('최대'), 'S1040' 단계를 수행한다. 설정된 리프레쉬 동작 횟수가 최대 리프레쉬 동작 횟수와 같다는 것은 도 9 의 ① 의 경우로써, 'S1040' 단계를 통해 네 번의 리프레쉬 커맨드 신호를 생성한다.
한편, 'S1030' 단계는 온도 정보(INF_TMP)에 따라 생략된 리프레쉬 동작을 이외 다른 동작으로 대체하기 위한 것으로, 리프레쉬 동작 여부를 판단하는 단계(S1030_1)와, 리프레쉬 동작을 수행하는 단계(S1030_2)와, 리프레쉬 구간을 판단하는 단계(S1030_2), 및 이외 다른 동작을 수행하는 단계(S1030_3)를 포함한다.
'S1030_1' 단계는 리프레쉬 동작의 수행 여부를 판단하는 단계로써, 리프레쉬 동작을 수행하는 경우('수행') 'S1030_2' 단계를 수행하고, 리프레쉬 동작을 패스하는 경우('패스') 'S1030_4' 단계를 수행한다. 여기서, 'S1030_2' 단계는 리프레쉬 동작을 수행하는 단계이다. 이어서, 'S1030_3' 단계는 리페쉬 구간을 판단하는 단계로써, 리프레쉬 동작 구간이 끝난 경우('예') 리프레쉬 동작을 마침하고, 리프레쉬 동작 구간이 아직 끝나지 않은 경우('아니오') 'S1030_1' 단계를 수행하여 리프레쉬 동작의 수행 여부를 다시 판단한다. 한편, 'S1030_4' 단계는 이외 다른 동작을 수행하는 단계로써, 리프레쉬 동작 이외의 다른 동작을 수행한다.
만약, 도 9 의 ② 의 경우를 가정한다면, 즉, 설정된 리프레쉬 동작 횟수가 세 번이고 최대 리프레쉬 동작 횟수가 네 번이라고 가정하면, 온도 정보(INF_TMP)에 따라 생략된 리프레쉬 동작 시점에 이외 다른 커맨드 신호(ETC)를 생성하는 것이 가능하다.
본 발명의 실시예에 따른 반도체 메모리 시스템의 동작 방법은 온도 정보(INF_TMP)에 따라 리프레쉬 동작 횟수를 조절하여, 리프레쉬 동작을 수행하거나 패스하는 것이 가능하다. 이어서, 패스된 리프레쉬 동작 대신에 이외 다른 동작을 수행하는 것이 가능하다.
전술한 바와 같이, 본 발명의 실시예는 온도 정보에 따라 노말 리프레쉬 동작의 활성화 시점을 제어하는 것이 가능하며, 항상 예정된 시점에 스마트 리프레쉬 동작이 활성화되도록 제어하는 것이 가능하다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 이상에서 설명한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 여러 가지 치환, 변형 및 변경으로 다양한 실시예가 가능함을 이해할 수 있을 것이다.
110 : 제어 신호 생성부
120 : 리프레쉬 제어부
130 : 데이터 저장부

Claims (15)

  1. 온도 정보에 대응하는 제어 신호를 생성하기 위한 제어 신호 생성부;
    리프레쉬 커맨드 신호에 응답하여 예정된 시점에 스마트 리프레쉬 동작을 활성화시키고, 상기 리프레쉬 커맨드 신호에 응답하여 상기 제어 신호에 대응하는 시점에 노말 리프레쉬 동작을 활성화시키기 위한 리프레쉬 제어부; 및
    데이터를 저장하며, 상기 리프레쉬 제어부의 출력 신호에 응답하여 상기 스마트 리프레쉬 동작과 상기 노말 리프레쉬 동작을 수행하기 위한 데이터 저장부
    를 구비하는 반도체 메모리 장치.
  2. 제1항에 있어서,
    상기 노말 리프레쉬 동작은 상기 온도 정보에 따라 활성화 횟수가 조절되는 것을 특징으로 하는 반도체 메모리 장치.
  3. 제1항에 있어서,
    상기 리프레쉬 제어부는,
    상기 리프레쉬 커맨드 신호를 카운팅하여 카운팅 신호를 생성하기 위한 카운팅부;
    상기 리프레쉬 커맨드 신호에 상기 카운팅 신호와 상기 제어 신호를 반영하여 소오스 리프레쉬 신호를 생성하기 위한 노말 리프레쉬 제어부;
    상기 제어 신호에 응답하여 최대 카운팅 값을 조절하고, 상기 소오스 리프레쉬 신호를 상기 최대 카운팅 값까지 카운팅하여 스마트 리프레쉬 활성화 신호를 생성하기 위한 스마트 카운팅부; 및
    상기 소오스 리프레쉬 신호와 상기 스마트 리프레쉬 활성화 신호에 응답하여 상기 상기 스마트 리프레쉬 동작과 상기 노말 리프레쉬 동작에 대응하는 리프레쉬 신호를 출력하기 위한 리프레쉬 출력부를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  4. 제3항에 있어서,
    상기 노말 리프레쉬 제어부는,
    상기 카운팅 신호를 디코딩하기 위한 디코딩부; 및
    상기 제어 신호와 상기 디코딩부의 출력 신호에 응답하여 상기 리프레쉬 커맨드 신호를 선택적으로 상기 소오스 리프레쉬 신호로 출력하기 위한 선택 출력부를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  5. 제3항에 있어서,
    상기 스마트 카운팅부는,
    상기 소오스 리프레쉬 신호에 응답하여 쉬프팅 동작을 수행하기 위한 쉬프팅부; 및
    상기 제어 신호에 응답하여 상기 쉬프팅부의 신호 전달 경로를 제어하기 위한 경로 제어부를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  6. 리프레쉬 동작 구간 내에서 연속적인 리프레쉬 커맨드 신호를 생성하여 리프레쉬 동작을 제어하며, 온도 정보에 응답하여 상기 연속적인 리프레쉬 커맨드 신호 중 적어도 하나의 리프레쉬 커맨드 신호를 이외 다른 커맨드 신호로 대체하여 생성하기 위한 컨트롤러; 및
    상기 리프레쉬 커맨드 신호에 응답하여 상기 리프레쉬 동작을 제어 받으며, 상기 이외 다른 커맨드 신호에 대응하는 동작을 수행하는 반도체 메모리 장치
    를 구비하는 반도체 메모리 시스템.
  7. 제6항에 있어서,
    상기 반도체 메모리 장치는,
    상기 온도 정보에 대응하는 제어 신호를 생성하기 위한 제어 신호 생성부;
    상기 리프레쉬 커맨드 신호에 응답하여 예정된 시점에 스마트 리프레쉬 동작을 활성화시키고, 상기 리프레쉬 커맨드 신호에 응답하여 상기 제어 신호에 대응하는 시점에 노말 리프레쉬 동작을 활성화시키기 위한 리프레쉬 제어부; 및
    데이터를 저장하며, 상기 리프레쉬 제어부의 출력 신호에 응답하여 상기 스마트 리프레쉬 동작과 상기 노말 리프레쉬 동작을 수행하기 위한 데이터 저장부를 구비하는 것을 특징으로 하는 반도체 메모리 시스템.
  8. 제7항에 있어서,
    상기 리프레쉬 제어부는,
    상기 제어 신호에 응답하여 최대 카운팅 값을 조절하고, 상기 리프레쉬 커맨드 신호를 상기 최대 카운팅 값까지 카운팅하여 스마트 리프레쉬 활성화 신호를 생성하기 위한 스마트 카운팅부; 및
    상기 소오스 리프레쉬 신호와 상기 스마트 리프레쉬 활성화 신호에 응답하여 상기 상기 스마트 리프레쉬 동작과 상기 노말 리프레쉬 동작에 대응하는 리프레쉬 신호를 출력하기 위한 리프레쉬 출력부를 구비하는 것을 특징으로 하는 반도체 메모리 시스템.
  9. 제6항에 있어서,
    상기 이외 다른 커맨드 신호에 응답하여 해당 동작을 수행하는 회로를 더 구비하는 반도체 메모리 시스템.
  10. 제6항에 있어서,
    상기 리프레쉬 동작은 상기 온도 정보에 따라 활성화 횟수가 조절되는 것을 특징으로 하는 반도체 메모리 시스템.
  11. 제7항에 있어서,
    상기 리프레쉬 커맨드 신호는 상기 노말 리프레쉬 동작에 대응하는 신호인 것을 특징으로 하는 반도체 메모리 시스템.
  12. 리프레쉬 동작 구간 내의 예정된 리프레쉬 동작 최대 횟수와 리프레쉬 동작 예상 횟수를 비교하는 단계;
    상기 비교하는 단계의 결과에 따라 상기 리프레쉬 동작을 이외 다른 동작으로 대체하는 단계; 및
    상기 리프레쉬 동작과 상기 이외 다른 동작을 수행하는 단계
    를 포함하는 반도체 메모리 시스템의 동작 방법.
  13. 제12항에 있어서,
    온도 정보에 응답하여 상기 리프레쉬 동작 예상 횟수를 설정하는 단계를 더 포함하는 반도체 메모리 시스템의 동작 방법.
  14. 제12항에 있어서,
    상기 대체하는 단계는,
    상기 리프레쉬 동작의 수행 여부를 판단하여 상기 리프레쉬 동작 또는 이외 다른 동작을 수행하는 단계; 및
    상기 리프레쉬 동작 구간을 판단하는 단계를 포함하는 반도체 메모리 시스템의 동작 방법.
  15. 제12항에 있어서,
    상기 리프레쉬 동작은 예정된 시점에 활성화되는 스마트 리프레쉬 동작을 포함하는 것을 특징으로 하는 반도체 메모리 시스템의 동작 방법.
KR1020140019038A 2014-02-19 2014-02-19 반도체 메모리 장치 KR102158266B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020140019038A KR102158266B1 (ko) 2014-02-19 2014-02-19 반도체 메모리 장치
US14/469,072 US9311986B2 (en) 2014-02-19 2014-08-26 Semiconductor memory device
CN201410842349.XA CN104851448B (zh) 2014-02-19 2014-12-30 半导体存储器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140019038A KR102158266B1 (ko) 2014-02-19 2014-02-19 반도체 메모리 장치

Publications (2)

Publication Number Publication Date
KR20150098020A true KR20150098020A (ko) 2015-08-27
KR102158266B1 KR102158266B1 (ko) 2020-09-22

Family

ID=53798664

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140019038A KR102158266B1 (ko) 2014-02-19 2014-02-19 반도체 메모리 장치

Country Status (3)

Country Link
US (1) US9311986B2 (ko)
KR (1) KR102158266B1 (ko)
CN (1) CN104851448B (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102315277B1 (ko) * 2014-11-03 2021-10-20 삼성전자 주식회사 리프레쉬 특성이 개선된 반도체 메모리 장치
KR20160069213A (ko) * 2014-12-08 2016-06-16 에스케이하이닉스 주식회사 반도체 메모리 장치
KR102399475B1 (ko) * 2015-12-28 2022-05-18 삼성전자주식회사 리프레쉬 콘트롤러 및 이를 포함하는 메모리 장치
US9865323B1 (en) * 2016-12-07 2018-01-09 Toshiba Memory Corporation Memory device including volatile memory, nonvolatile memory and controller
KR20180081989A (ko) 2017-01-09 2018-07-18 삼성전자주식회사 메모리 장치 및 그것의 리프레시 방법
KR102380797B1 (ko) * 2017-08-21 2022-03-31 에스케이하이닉스 주식회사 주기조절회로
US10572377B1 (en) 2018-09-19 2020-02-25 Micron Technology, Inc. Row hammer refresh for content addressable memory devices
US11100972B2 (en) * 2019-02-12 2021-08-24 Micron Technology, Inc. Refresh rate control for a memory device
US20200258566A1 (en) * 2019-02-12 2020-08-13 Micron Technology, Inc. Refresh rate management for memory
US11049545B2 (en) 2019-04-23 2021-06-29 Micron Technology, Inc. Methods for adjusting row hammer refresh rates and related memory devices and systems
US11031066B2 (en) * 2019-06-24 2021-06-08 Micron Technology, Inc. Methods for adjusting memory device refresh operations based on memory device temperature, and related memory devices and systems
US11579797B2 (en) * 2021-04-29 2023-02-14 Micron Technology, Inc. Memory sub-system refresh

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080205183A1 (en) * 2007-02-28 2008-08-28 Samsung Electronics Co., Ltd. Self-refresh control circuit and semiconductor memory device including the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040088913A (ko) * 2003-04-14 2004-10-20 삼성전자주식회사 반도체 메모리 장치의 내부 온도 변화에 따라 리프레쉬시간을 조절하는 셀프 리프레쉬 방법
JP4850578B2 (ja) * 2006-05-19 2012-01-11 富士通セミコンダクター株式会社 半導体記憶装置及びリフレッシュ周期制御方法
KR100909630B1 (ko) 2007-11-02 2009-07-27 주식회사 하이닉스반도체 어드레스 카운터 회로
US7990795B2 (en) * 2009-02-19 2011-08-02 Freescale Semiconductor, Inc. Dynamic random access memory (DRAM) refresh

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080205183A1 (en) * 2007-02-28 2008-08-28 Samsung Electronics Co., Ltd. Self-refresh control circuit and semiconductor memory device including the same

Also Published As

Publication number Publication date
CN104851448A (zh) 2015-08-19
CN104851448B (zh) 2020-02-07
KR102158266B1 (ko) 2020-09-22
US9311986B2 (en) 2016-04-12
US20150235694A1 (en) 2015-08-20

Similar Documents

Publication Publication Date Title
KR102158266B1 (ko) 반도체 메모리 장치
US11955158B2 (en) Apparatuses and methods for access based refresh timing
US9627025B2 (en) Memory device and memory system including the same
KR102157769B1 (ko) 메모리 시스템 및 이의 동작 방법
US9830984B2 (en) Semiconductor memory system including semiconductor memory device for performing refresh operation
KR20150105054A (ko) 반도체 메모리 장치
CN105719685B (zh) 半导体装置和驱动该半导体装置的方法
US9672892B2 (en) Memory device and memory system including the same
KR20170078948A (ko) 반도체 메모리 장치
KR20150064953A (ko) 반도체 메모리 장치
KR20160069213A (ko) 반도체 메모리 장치
US11688454B2 (en) Semiconductor memory device and memory system including the same
US9412431B2 (en) Semiconductor memory device and memory system including the same
CN111383677B (zh) 半导体器件
KR20160069215A (ko) 어드레스 비교회로 및 이를 포함하는 메모리 장치 및 메모리 시스템
KR20150144998A (ko) 반도체 메모리 장치 및 그 동작 방법
KR20160005994A (ko) 반도체 메모리 장치
KR20160013624A (ko) 리프레쉬 회로
KR20180070422A (ko) 메모리 장치, 이를 포함하는 메모리 시스템 및 메모리 시스템의 동작 방법
KR102165736B1 (ko) 반도체 메모리 장치 및 그 동작방법
KR20160094686A (ko) 반도체 장치 및 그의 구동방법
KR20160099983A (ko) 반도체 메모리 장치 및 그 동작 방법
KR20150064879A (ko) 메모리, 이를 포함하는 메모리 시스템 및 메모리 시스템의 동작 방법
KR102535662B1 (ko) 반도체 메모리 장치 및 그의 동작 방법
KR20080075400A (ko) 고전압 발생회로, 이의 제어방법 및 이를 포함하는 반도체메모리 장치

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant