KR20160099983A - 반도체 메모리 장치 및 그 동작 방법 - Google Patents

반도체 메모리 장치 및 그 동작 방법 Download PDF

Info

Publication number
KR20160099983A
KR20160099983A KR1020150022380A KR20150022380A KR20160099983A KR 20160099983 A KR20160099983 A KR 20160099983A KR 1020150022380 A KR1020150022380 A KR 1020150022380A KR 20150022380 A KR20150022380 A KR 20150022380A KR 20160099983 A KR20160099983 A KR 20160099983A
Authority
KR
South Korea
Prior art keywords
refresh
memory cell
semiconductor memory
memory device
measurement time
Prior art date
Application number
KR1020150022380A
Other languages
English (en)
Inventor
김귀동
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020150022380A priority Critical patent/KR20160099983A/ko
Priority to US14/743,442 priority patent/US9564207B2/en
Publication of KR20160099983A publication Critical patent/KR20160099983A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40603—Arbitration, priority and concurrent access to memory cells for read/write or refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4078—Safety or protection circuits, e.g. for preventing inadvertent or unauthorised reading or writing; Status cells; Test cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4099—Dummy cell treatment; Reference voltage generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4061—Calibration or ate or cycle tuning

Abstract

리프레쉬 동작을 수행하는 반도체 메모리 장치에 관한 것으로, 메모리 셀의 리프레쉬 특성을 검출하기 위한 정보 검출부, 상기 리프레쉬 특성에 대응하는 주기를 가지는 리프레쉬 제어 신호를 생성하기 위한 제어 신호 생성부, 및 상기 리프레쉬 제어 신호에 응답하여 상기 메모리 셀의 리프레쉬 동작을 상기 주기로 구동하기 위한 리프레쉬 구동부를 구비하는 반도체 메모리 장치가 제공된다.

Description

반도체 메모리 장치 및 그 동작 방법{SEMICONDUCTOR MEMORY DEVICE AND OPERATION METHOD THEREOF}
본 발명은 반도체 설계 기술에 관한 것으로, 특히 리프레쉬 동작을 수행하는 반도체 메모리 장치에 관한 것이다.
일반적으로, DDR SDRAM(Double Data Rate Synchronous DRAM)을 비롯한 반도체 메모리 장치는 데이터를 저장하기 위한 다수의 메모리 뱅크를 구비하고 있으며, 다수의 메모리 뱅크 각각은 수천만 개 이상의 메모리 셀을 구비하고 있다. 여기서, 메모리 셀 각각은 셀 커패시터와 셀 트랜지스터로 구성되며, 반도체 메모리 장치는 이 셀 커패시터에 전하를 충전하거나 방전하는 동작을 통해 데이터를 저장한다. 셀 커패시터에 저장된 전하량은 별다른 제어가 없다면 이상적으로 항상 일정해야만 한다. 하지만, 실질적으로는 주변 회로와의 전압 차이로 인하여 셀 커패시터에 저장된 전하량이 변하게 된다. 즉, 셀 커패시터가 충전된 상태에서 전하가 유출되거나 셀 커패시터가 방전된 상태에서 전하가 유입될 수 있다. 이와 같이 셀 커패시터의 전하량이 변화된다는 것은 셀 커패시터에 저장된 데이터가 변화된다는 것을 의미하며, 이는 곧 저장된 데이터가 유실될 수 있음을 의미한다. 반도체 메모리 장치는 이와 같이 데이터가 유실되는 현상을 방지하기 위하여 리프레쉬 동작(refresh operation)을 수행한다. 리프레쉬 동작은 이미 공지된 기술로 자세한 설명은 생략하기로 한다.
한편, 공정 기술이 나날이 발달함에 따라 반도체 메모리 장치의 집적도는 점점 증가하고 있으며, 반도체 메모리 장치의 집적도 증가는 메모리 뱅크가 소형화되는데 있어서 중추적인 역할을 하였다. 하지만, 메모리 뱅크가 소형화되면서 기존에 문제시되지 않았던 새로운 문제점들이 야기되고 있다. 보다 자세히 말하면, 메모리 뱅크가 소형화된다는 것은 메모리 셀과 인접한 메모리 셀 간의 간격이 줄어듦을 의미하는데, 이는 어떤 메모리 셀이 동작하는데 있어서 인접한 다른 메모리 셀에 원치 않는 영향을 줄 가능성이 높다는 것을 의미한다. 그리고, 이렇게 높아진 가능성은 새로운 문제점을 동반한다. 따라서, 요즈음에는 이러한 새로운 문제점을 해결하기 위하여 리프레쉬 동작을 기존과 다르게 어떻게 제어하느냐에 대한 관심이 집중되고 있다.
리프레쉬 특성에 따라 리프레쉬 동작을 수행할 수 있 반도체 메모리 장치를 제공하고자 한다.
본 발명의 실시예에 따른 반도체 메모리 장치는, 메모리 셀의 리프레쉬 특성을 검출하기 위한 정보 검출부; 상기 리프레쉬 특성에 대응하는 주기를 가지는 리프레쉬 제어 신호를 생성하기 위한 제어 신호 생성부; 및 상기 리프레쉬 제어 신호에 응답하여 상기 메모리 셀의 리프레쉬 동작을 상기 주기로 구동하기 위한 리프레쉬 구동부를 구비할 수 있다.
본 발명의 다른 실시예에 따른 반도체 메모리 장치의 동작 방법은, 메모리 셀의 리프레쉬 특성을 검출하는 단계; 상기 리프레쉬 특성에 대응하여 리프레쉬 주기를 설정하는 단계; 및 상기 리프레쉬 주기에 따라 리프레쉬 동작을 수행하는 단계를 포함할 수 있다.
본 발명의 또 다른 실시예에 따른 반도체 메모리 시스템은, 메모리 셀을 구비하는 반도체 메모리 장치; 및 상기 메모리 셀의 리프레쉬 특성에 응답하여 상기 반도체 메모리 장치의 리프레쉬 동작 주기를 제어하기 위한 컨트롤러를 구비할 수 있다.
본 발명의 실시예에 따른 반도체 메모리 장치는 리프레쉬 특성을 검출하고, 이렇게 검출된 리프레쉬 특성에 따라 리프레쉬 동작 주기를 조절하는 것이 가능하다.
최적화된 리프레쉬 동작을 통해 불필요한 전력 소모 및 불필요한 회로 동작을 최소화할 수 있는 효과를 얻을 수 있다.
도 1 은 본 발명의 실시예에 따른 반도체 메모리 장치를 설명하기 위한 블록도이다.
도 2 는 도 1 의 반도체 메모리 장치의 회로 동작을 설명하기 위한 동작 순서도이다.
도 3 은 도 2 의 특성 검출 단계(S210)에 대한 동작을 설명하기 위한 동작 순서도이다.
도 4 는 본 발명의 다른 실시예에 따른 반도체 메모리 장치를 설명하기 위한 블록도이다.
도 5 는 본 발명의 실시예에 따른 반도체 메모리 시스템을 설명하기 위한 블록도이다.
도 6 은 도 5 의 반도체 메모리 시스템의 회로 동작을 설명하기 위한 타이밍도이다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 1 은 본 발명의 실시예에 따른 반도체 메모리 장치를 설명하기 위한 블록도이다.
도 1 을 참조하면, 반도체 메모리 장치는 메모리 셀 어레이(110)와, 정보 검출부(120)와, 제어 신호 생성부(130), 및 리프레쉬 구동부(140)를 구비한다.
메모리 셀 어레이(110)는 데이터를 저장하기 위한 것으로, 다수의 메모리 셀이 정렬되어 있는 집합체를 의미한다. 반도체 메모리 장치는 쓰기 동작시 외부에서 입력되는 데이터를 다수의 메모리 셀 중 해당하는 메모리 셀에 저장하고, 읽기 동작시 다수의 메모리 셀 중 해당하는 메모리 셀에 저장되어 있는 데이터를 외부로 출력한다. 그리고, 반도체 메모리 장치는 위에서 설명하였듯이, 리프레쉬 동작시 해당 메모리 셀에 저장되는 데이터의 데이터 값이 유실되지 않도록 해당하는 동작을 수행한다.
정보 검출부(120)는 다수의 메모리 셀의 리프레쉬 특성을 검출하여 리프레쉬 특성 정보(INF_CH)를 생성한다. 여기서, 리프레쉬 특성은 메모리 셀에 저장되는 데이터의 데이터 값이 유실되는데 까지 걸리는 시간에 대응할 수 있다. 다수의 메모리 셀 각각은 리프레쉬 특성이 서로 다를 수 있다. 이 중에는 리프레쉬 특성이 어떤 기준보다 좋은 메모리 셀이 있을 수 있으며, 리프레쉬 특성이 어떤 기준보다 좋지 않은 메모리 셀이 존재할 수 있다. 리프레쉬 특성이 좋은 메모리 셀은 일정 시간 이후에도 저장된 데이터 값이 유실되지 않아 리프레쉬 동작을 그만큼 느리게 해도 되는 메모리 셀로써 리프레쉬 동작 주기가 그만큼 길어도 된다. 이와 비교하여 리프레쉬 특성이 좋지 않은 메모리 셀은 리프레쉬 동작 주기가 그만큼 짧아야 한다. 따라서, 리프레쉬 특성 정보(INF_CH)는 해당 메모리 셀의 리프레쉬 동작 주기가 긴지 아니면 짧은지에 대한 정보를 포함할 수 있다.
제어 신호 생성부(130)는 리프레쉬 특성 정보(INF_CH)에 대응하는 주기를 가지는 리프레쉬 제어 신호(CTR_REF)를 생성한다. 여기서, 리프레쉬 제어 신호(CTR_REF)는 설계에 따라 여러 가지 타입을 가질 수 있다. 리프레쉬 제어 신호(CTR_REF)는 리프레쉬 특성 정보(INF_CH)에 대응하는 주기에 활성화되는 신호가 될 수 있고, 또한 해당 주기에 대응하는 정보를 가지는 신호도 될 수 있다. 그리고, 리프레쉬 구동부(140)는 리프레쉬 제어 신호(CTR_REF)에 응답하여 메모리 셀 어레이(110)의 리프레쉬 동작을 구동하기 위한 리프레쉬 구동 신호(DRV_REF)를 생성한다.
한편, 메모리 셀은 데이터가 저장되는 셀 커패시터와, 비트 라인과 셀 커패시터 사이에 배치되어 셀 커패시터와 비트라인을 연결하기 위한 셀 트랜지스터로 구성될 수 있다. 여기서, 셀 트랜지스터는 워드 라인에 연결되어 있는데 위에서 설명한 리프레쉬 구동 신호(DRV_REF)는 이 워드 라인을 구동하기 위한 신호가 될 수 있다.
본 발명의 실시예에 따른 반도체 메모리 장치는 메모리 셀의 리프레쉬 특성을 검출하는 것이 가능하며, 이 검출 결과에 따라 리프레쉬 동작 주기를 조절하는 것이 가능하다.
도 2 는 도 1 의 반도체 메모리 장치의 회로 동작을 설명하기 위한 동작 순서도로써, 반도체 메모리 장치는 특성 검출 단계(S210)과, 리프레쉬 주기 설정 단계(S220), 및 노말 동작 단계(S230)를 포함한다.
도 1 및 도 2 를 참조하면, 'S120' 단계는 메모리 셀의 리프레쉬 특성을 검출하기 위한 단계로써, 메모리 셀 어레이(110)에 포함되는 메모리 셀의 리프레쉬 특성을 검출한다. 리프레쉬 특성을 검출하는 방법은 여러가지가 될 수 있으며, 본 명세서에서는 메모리 셀에 데이터를 저장한 이후 이 데이터가 얼마나 오래 저장되어 있는가를 측정하여 리프레쉬 특성을 검출하는 방법을 제안할 것이다. 따라서, 이하, 설명의 편의를 위하여, 리프레쉬 특성을 검출하는 동작을 '측정 동작'이라 칭하기로 한다. 측정 동작에 대한 자세한 설명은 이후에 도 3 을 통해 다시 하기로 한다.
'S220' 단계는 리프레쉬 주기를 설정하는 단계로써, 메모리 셀 어레이(110)의 리프레쉬 동작 주기를 설정한다. 도 1 에서 설명하였듯이, 정보 검출부(120)는 측정 동작을 통해 검출된 메모리 셀의 리프레쉬 특성 정보(INF_CH)를 검출하고, 제어 신호 생성부(130)는 이에 대응하는 주기의 리프레쉬 제어 신호(CTR_REF)를 생성하고, 리프레쉬 구동부(140)는 리프레쉬 제어 신호(CTR_REF)에 응답하여 리프레쉬 구동 신호(DRV_REF)를 생성한다. 결국, 리프레쉬 구동 신호(DRV_REF)는 리프레쉬 특성 정보(INF_CH)에 따라 생성되는데 이는 곧, 리프레쉬 동작 주기가 메모리 셀의 리프레쉬 특성에 따라 설정되었다는 것을 의미한다.
'S230' 단계는 노말 동작을 수행하는 단계로써, 노말 동작시 리프레쉬 구동부(140)는 'S220' 단계에서 설정된 리프레쉬 주기에 따라 메모리 셀 어레이(110)에 리프레쉬 동작을 수행한다. 여기서, 노말 동작은 리프레쉬 동작 이외에 예컨대, 쓰기 동작 및 읽기 동작 등을 모두 포함한다.
본 발명의 실시예에 따른 반도체 메모리 장치는 측정 동작을 통해 메모리 셀의 리프레쉬 특성을 검출하는 것이 가능하며, 이 결과에 따라 리프레쉬 동작 주기를 조절하여 노말 동작시 이렇게 조절된 주기로 리프레쉬 동작을 수행하는 것이 가능하다.
도 3 은 도 2 의 특성 검출 단계(S210)에 대한 동작을 설명하기 위한 동작 순서도로써, 특성 검출 단계(S210)는 쓰기 동작 단계(S310)와, 읽기 동작 단계(S320)와, 데이터 비교 단계(S330)와, 측정 시간 조절 단계(S340), 및 측정 시간 저장 및 제공 단계(S350)를포함한다.
도 2 및 도 3 을 참조하면, 'S310' 단계는 해당 메모리 셀에 예정된 측정 데이터에 대한 쓰기 동작을 수행하는 단계로써, 해당 메모리 셀에 측정 데이터를 저장한다. 'S320' 단계는 해당 메모리 셀에 저장된 데이터를 예정된 시간 이후 읽기 위한 단계로써, 해당 메모리 셀에 저장된 측정 데이터를 출력한다. 여기서, 예정된 시간은 'S310' 단계와 'S320' 단계의 사이 간격을 의미한다. 이 사이 간격은 결국 리프레쉬 특성을 측정하기 위한 시간에 대응하기 때문에 이하 '측정 시간'이라 칭하기로 한다. 이후 다시 설명하겠지만 이 측정 시간은 'S340' 단계를 통해 조절될 수 있고, 'S350' 단계를 통해 저장될 수 있다.
이어서, 'S330' 단계는 'S310' 단계에서 쓰여진 데이터와 'S320' 단계에서 읽혀진 데이터를 비교하여 데이터 값이 서로 동일한가를 판단하기 위한 단계이다. 'S330' 단계의 판단 결과 데이터 값이 서로 같은 경우(같음) 'S340' 단계를 수행하고, 데이터 값이 서로 다른 경우(다름) 'S350' 단계를 수행한다. 데이터 값이 서로 같다는 것은 해당 메모리 셀에 쓰여진 데이터가 측정 시간이 지나더라도 동일한 데이터 값을 유지하고 있다는 것을 의미하고, 데이터 값이 서로 다르다는 것은 해당 메모리 셀에 쓰여진 데이터가 측정 시간 이후 유실되어 서로 다른 데이터 값을 가진다는 것을 의미한다.
한편, 'S340' 단계는 'S310' 단계와 'S320' 단계 사이의 측정 시간을 조절하기 위한 단계로써, 'S330' 단계의 결과 데이터 값이 같은 경우(같음) 측정 시간을 늘리고 다시 'S310' 단계를 수행한다. 'S310' 단계와 'S320' 단계와 'S330' 단계, 및 'S340' 단계는 'S330' 단계의 결과 데이터 값이 서로 다른 경우(다름)가 발생할 때 까지 수행할 수 있다.
이어서, 'S350' 단계는 측정 시간을 저장하고 이를 제공하기 위한 단계로써, 'S330' 단계의 결과 데이터 값이 다른 경우(다름)가 나오는 상태에서의 측정 시간을 저장한다. 여기서, 측정 시간이 길다는 것은 메모리 셀에 저장된 데이터의 데이터 값이 유실되는데 까지 걸리는 시간이 길다는 것을 의미하고, 측정 시간이 짧다는 것은 데이터 값이 유실되는데 까지 걸리는 시간이 짧다는 것을 의미한다. 결국, 측정 시간이 길다는 것은 리프레쉬 특성이 좋다는 것을 의미하고, 측정 시간이 짧다는 것은 리프레쉬 특성이 나쁘다는 것을 의미한다. 'S350' 단계를 통해 저장된 측정 시간은 예컨대, 도 1 의 제어 신호 생성부(130)에 제공될 수 있으며, 제어 신호 생성부(130)는 이 측정 시간을 기준으로 리프레쉬 제어 신호(CTR_REF)의 활성화 주기를 제어하는 것이 가능하다.
참고로, 도 3 에서는 'S340' 단계 이후 쓰기 동작 단계인 'S310' 단계를 수행한다. 하지만, 이미 'S310' 단계를 수행한 이후에는 쓰기 동작을 추가적으로 수행할 필요없이 리프레쉬 동작을 수행하는 것으로 'S310' 단계를 대신하는 것도 가능하다.
본 발명의 실시예에 따른 반도체 메모리 장치는 쓰기 동작과 읽기 동작을 통해 측정 시간을 검출하고, 이를 통해 해당 메모리 셀의 리프레쉬 특성을 검출하는 것이 가능하다.
한편, 위에서 설명하였듯이 반도체 메모리 장치는 다수의 메모리 셀을 구비한다. 따라서, 반도체 메모리 장치는 측정 동작시 다수의 메모리 셀 중 예정된 메모리 셀을 대표로 설정하고, 이렇게 설정된 메모리 셀의 리프레쉬 특성을 검출하여 리프레쉬 동작 주기를 조절하면 된다. 이어서, 이러한 측정 동작은 노말 동작과 동작 구간이 서로 구분될 수 있으며, 동작 구간이 서로 겹칠 수도 있다. 이하에서는 노말 동작과 측정 동작의 동작 구간과 관련된 구성 및 동작에 대하여 알아보기로 한다.
도 4 는 본 발명의 다른 실시예에 따른 반도체 메모리 장치를 설명하기 위한 블록도이다.
도 4 를 참조하면, 반도체 메모리 장치는 노말 메모리 셀(410)과, 더미 메모리 셀(420)와, 선택 출력부(430), 및 정보 검출부(440)를 구비한다.
노말 메모리 셀(410)는 노말 동작시 데이터를 저장하기 위한 메모리 셀을 구비하고, 더미 메모리 셀(420)은 메모리 셀의 리프레쉬 특성을 검출하기 위한 메모리 셀을 구비한다. 여기서, 더미 메모리 셀(420)은 리프레쉬 특성을 검출하기 위한 용도로 구비되는 메모리 셀이 될 수 있고, 리페어 동작을 위하여 구비되는 리던던시 메모리 셀이 될 수도 있다. 선택 출력부(430)는 제1 및 제2 동작 모드에 대응하는 동작 모드 신호(MD)에 응답하여 노말 메모리 셀(410)에 저장된 데이터를 출력하거나 더미 메모리 셀(420)에 저장된 데이터를 출력한다. 여기서, 제1 및 제2 동작 모드는 이후 다시 설명하겠지만, 노말 동작과 측정 동작의 동작 구간에 따라 구분된다. 그리고, 정보 검출부(440)는 선택 출력부(430)에서 출력되는 데이터를 입력받아 해당 메모리 셀의 리프레쉬 특성을 검출하고 이를 리프레쉬 특성 정보(INF_CH)로 출력한다.
이하, 간단한 회로 동작을 살펴보기로 한다. 여기서, 제1 동작 모드는 노말 동작과 측정 동작의 동작 구간이 서로 구분되는 경우의 동작 모드를 의미하며, 제2 동작 모드는 노말 동작과 측정 동작의 동작 구간이 서로 겹치는 경우의 동작 모드를 의미한다.
우선, 제1 동작 모드에서의 측정 동작시 선택 출력부(430)는 노말 메모리 셀(410)에서 출력되는 데이터를 선택적으로 출력한다. 설명의 편의를 위하여, 이때 출력되는 데이터를 '측정 데이터'라 칭하기로 한다. 이어서, 정보 검출부(440)는 이 측정 데이터를 이용하여 노말 메모리 셀(410)의 리프레쉬 특성을 검출한다. 결국, 제1 동작 모드에서의 측정 동작시 반도체 메모리 장치는 노말 메모리 셀(410)의 리프레쉬 특성을 검출하여 리프레쉬 특성 정보(INF_CH)로 출력하는 것이 가능하다.
참고로, 위의 설명에서는 노말 메모리 셀(410)에 저장된 데이터를 측정 데이터로 이용하는 것을 일례로 하였다. 하지만, 제1 동작 모드에서는 노말 동작과 측정 동작의 동작 구간이 서로 구분되어 있다. 따라서, 제1 동작 모드에서의 측정 동작시에는 노말 메모리 셀(410) 뿐만 아니라 더미 메모리 셀(420)에 저장된 데이터를 측정 데이터로 사용하는 것도 가능할 것이다.
다음으로, 제2 동작 모드에에서의 측정 동작시 선택 출력부(430)는 더미 메모리 셀(420)에서 출력되는 데이터를 측정 데이터로 출력하고, 정보 검출부(440)는 이 측정 데이터를 이용하여 더미 메모리 셀(420)의 리프레쉬 특성을 검출한다. 결국, 제2 동작 모드에서의 측정 동작시 반도체 메모리 장치는 더미 메모리 셀(420)의 리프레쉬 특성을 검출하여 리프레쉬 특성 정보(INF_CH)로 출력하는 것이 가능하다.
위에서 설명하였듯이, 더미 메모리 셀(420)은 리프레쉬 특성을 검출하기 위한 용도로 구비되는 메모리 셀이 될 수 있고, 리페어 동작을 위하여 구비되는 리던던시 메모리 셀이 될 수도 있다. 즉, 더미 메모리 셀(420)은 노말 동작과 별도로 구동되는 메모리 셀이면 된다.
본 발명의 실시예에 따른 반도체 메모리 장치는 노말 동작과 측정 모드에 따라 해당하는 메모리 셀의 리프레쉬 특성을 검출하는 것이 가능하다.
도 5 는 본 발명의 실시예에 따른 반도체 메모리 시스템을 설명하기 위한 블록도이다.
도 5 를 참조하면, 반도체 메모리 시스템은 컨트롤러(510)와, 반도체 메모리 장치(520)를 구비한다.
컨트롤러(510)는 반도체 메모리 장치(520)를 제어하기 위한 것으로, 컨트롤러(510)와 반도체 메모리 장치(520)는 서로 다양한 신호를 송신하거나 수신한다. 예컨대, 컨트롤러(510)는 반도체 메모리 장치의(520)의 쓰기 동작과 읽기 동작을 제어하는 것이 가능하고, 이 경우 컨트롤러(510)와 반도체 메모리 장치(520)는 커맨드(CMD)와, 어드레스(ADD), 및 데이터(DAT)를 송신하거나 수신하는 것이 가능하다.
한편, 컨트롤러(510)는 반도체 메모리 장치(520)로 부터 리프레쉬 특성 정보(INF_CH)를 제공받아 리프레쉬 커맨드(REF)의 활성화 시점을 조절한다. 여기서, 리프레쉬 커맨드(REF)는 커맨드(CMD)에 포함될 수 있다. 리프레쉬 커맨드(REF)의 활성화 시점을 조절한다는 것은 리프레쉬 동작 주기를 조절한다는 것을 의미하며, 이는 결국, 컨트롤러(510)가 리프레쉬 특성 정보(INF_CH)에 따라 반도체 메모리 장치(520)의 리프레쉬 동작 주기를 제어하는 것을 의미한다.
이어서, 반도체 메모리 장치(520)는 리프레쉬 커맨드(REF)에 따라 리프레쉬 동작을 수행하며, 도 1 의 정보 검출부(120)를 포함할 수 있다.
도 6 은 도 5 의 반도체 메모리 시스템의 회로 동작을 설명하기 위한 타이밍도이다.
도 6 에는 리프레쉬 특성 정보(INF_CH)에 따라 리프레쉬 커맨드(REF)의 활성화 시점이 조절되는 것을 설명하기 위한 것으로, 리프레쉬 특성 정보(INF_CH)가 '4' 인 경우와 '6' 인 경우를 일례로 한다. 리프레쉬 특성 정보(INF_CH)가 '4' 라는 것은 위에서 설명한 측정 시간이 '4' 라는 것을 의미하며, 이는 곧 데이터 값이 유실되는데 까지 걸리는 시간이 '4' 라는 것을 의미한다. 리프레쉬 특성 정보(INF_CH)가 '4' 인 경우와 리프레쉬 특성 정보(INF_CH)가 '6' 인 경우만을 비교하면, 리프레쉬 특성 정보(INF_CH)가 '4' 인 경우는 '6' 인 경우보다 데이터 값이 유실되는데 까지 걸리는 시간이 짧다는 것을 의미한다. 따라서, 리프레쉬 특성 정보(INF_CH)가 '4' 인 경우는 리프레쉬 특성 정보(INF_CH)가 '6' 인 경우보다 리프레쉬 특성이 좋지 않다.
우선, 리프레쉬 특성 정보(INF_CH)가 '4' 인 경우(①), 리프레쉬 커맨드(REF)는 '4' 에 대응하는 주기로 입력될 수 있으며, 리프레쉬 특성 정보(INF_CH)가 '6' 인 경우(②), 리프레쉬 커맨드(REF)는 '6' 에 대응하는 주기로 입력될 수 있다. 도면에서 볼 수 있듯이, ① 경우에는 리프레쉬 커맨드(REF)가 예정된 구간(T)에서 4 번 활성화되지만, ② 경우에는 리프레쉬 커맨드(REF)가 예정된 구간(T)에서 3 번 활성화된다. 결국, 도 5 의 컨트롤러(510)는 리프레쉬 특성 정보(INF_CH)에 따라 리프레쉬 커맨드(REF)의 활성화 시점을 조절하는 것이 가능하다.
본 발명의 실시예에 따른 반도체 메모리 시스템은 반도체 메모리 장치에서 제공되는 리프레쉬 특성 정보(INF_CH)에 따라 반도체 메모리 장치의 리프레쉬 동작 주기를 조절하는 것이 가능하다.
참고로, 리프레쉬 커맨드(REF)가 활성화되고 다음 리프레쉬 커맨드(REF)가 활성화되기 까지의 사이 구간에서는 리프레쉬 커맨드(REF) 이외의 예컨대, 쓰기 커맨드나 읽기 커맨드 등이 활성화될 수 있다. 그리고, 이는 컨트롤러(510, 도 5 참조) 입장에서 반도체 메모리 장치(520)를 보다 빡빡한 계획하에 제어할 수 있음을 의미한다.
전술한 바와 같이, 본 발명의 실시예에 따른 반도체 메모리 장치는 메모리 셀의 리프레쉬 특성을 검출하여 리프레쉬 동작 주기를 조절하는 것이 가능하다. 따라서, 반도체 메모리 장치는 메모리 셀의 리프레쉬 특성에 따른 최대 능력치로 리프레쉬 동작을 수행할 수 있으며, 이를 통해 반도체 메모리 장치의 전반적인 동작 성능을 높여주는 것이 가능하다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 이상에서 설명한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 여러 가지 치환, 변형 및 변경으로 다양한 실시예가 가능함을 이해할 수 있을 것이다.
110 : 메모리 셀 어레이 120 : 정보 검출부
130 : 제어 신호 생성부 140 : 리프레쉬 구동부

Claims (12)

  1. 메모리 셀의 리프레쉬 특성을 검출하기 위한 정보 검출부;
    상기 리프레쉬 특성에 대응하는 주기를 가지는 리프레쉬 제어 신호를 생성하기 위한 제어 신호 생성부; 및
    상기 리프레쉬 제어 신호에 응답하여 상기 메모리 셀의 리프레쉬 동작을 상기 주기로 구동하기 위한 리프레쉬 구동부
    를 구비하는 반도체 메모리 장치.
  2. 제1항에 있어서,
    상기 메모리 셀은 노말 메모리 셀과 더미 메모리 셀을 포함하고 있으며,
    상기 정보 검출부는,
    동작 모드에 따라 상기 노말 메모리 셀 또는 더미 메모리 셀의 리프레쉬 특성을 검출하는 것을 특징으로 하는 반도체 메모리 장치.
  3. 제2항에 있어서,
    상기 동작 모드는 노말 동작과 측정 동작의 동작 구간에 따라 정의되는 것을 특징으로 하는 반도체 메모리 장치.
  4. 제2항에 있어서,
    상기 동작 모드에 응답하여 상기 노말 메모리 셀 또는 더미 메모리 셀에 저장된 데이터를 상기 정보 검출부로 출력하기 위한 선택 출력부를 더 구비하는 반도체 메모리 장치.
  5. 메모리 셀의 리프레쉬 특성을 검출하는 단계;
    상기 리프레쉬 특성에 대응하여 리프레쉬 주기를 설정하는 단계; 및
    상기 리프레쉬 주기에 따라 리프레쉬 동작을 수행하는 단계
    를 포함하는 반도체 메모리 장치의 동작 방법.
  6. 제5항에 있어서,
    상기 검출하는 단계는,
    상기 메모리 셀에 측정 데이터를 저장하는 단계;
    예정된 측정 시간 이후 상기 측정 데이터를 출력하는 단계;
    상기 메모리 셀에 저장된 데이터 값과 상기 출력하는 단계의 데이터 값을 비교하는 단계;
    상기 비교하는 단계의 결과에 응답하여 상기 측정 시간을 조절하는 단계; 및
    상기 측정 시간을 상기 설정하는 단계에 제공하는 단계를 포함하는 반도체 메모리 장치의 동작 방법.
  7. 제6항에 있어서,
    상기 측정 시간은 상기 저장하는 단계와 상기 출력하는 단계의 사이 간격을 포함하는 것을 특징으로 하는 반도체 메모리 장치의 동작 방법.
  8. 제6항에 있어서,
    상기 저장하는 단계는 쓰기 동작 또는 리프레쉬 동작을 포함하는 것을 특징으로 하는 반도체 메모리 장치의 동작 방법.
  9. 메모리 셀을 구비하는 반도체 메모리 장치; 및
    상기 메모리 셀의 리프레쉬 특성에 응답하여 상기 반도체 메모리 장치의 리프레쉬 동작 주기를 제어하기 위한 컨트롤러
    를 구비하는 반도체 메모리 시스템.
  10. 제9항에 있어서,
    상기 반도체 메모리 장치는,
    상기 메모리 셀의 리프레쉬 특성을 검출하기 위한 정보 검출부를 구비하는 것을 특징으로 하는 반도체 메모리 시스템.
  11. 제10항에 있어서,
    상기 정보 검출부는 상기 메모리 셀에 저장된 데이터 값과 예정된 측정 시간 이후 상기 메모리 셀에서 출력되는 측정 데이터 값을 비교하여 상기 측정 시간을 조절하고, 상기 측정 시간에 대응하는 출력 신호를 상기 컨트롤러에 제공하는 것을 특징으로 하는 반도체 메모리 시스템.
  12. 제11항에 있어서,
    상기 측정 시간은 상기 메모리 셀에 저장된 데이터 값이 유실되는데 까지 걸리는 시간에 대응하는 것을 특징으로 하는 반도체 메모리 시스템.
KR1020150022380A 2015-02-13 2015-02-13 반도체 메모리 장치 및 그 동작 방법 KR20160099983A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150022380A KR20160099983A (ko) 2015-02-13 2015-02-13 반도체 메모리 장치 및 그 동작 방법
US14/743,442 US9564207B2 (en) 2015-02-13 2015-06-18 Semiconductor memory device, semiconductor memory system and method for controlling self refresh cycle thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150022380A KR20160099983A (ko) 2015-02-13 2015-02-13 반도체 메모리 장치 및 그 동작 방법

Publications (1)

Publication Number Publication Date
KR20160099983A true KR20160099983A (ko) 2016-08-23

Family

ID=56622257

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150022380A KR20160099983A (ko) 2015-02-13 2015-02-13 반도체 메모리 장치 및 그 동작 방법

Country Status (2)

Country Link
US (1) US9564207B2 (ko)
KR (1) KR20160099983A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10007454B2 (en) * 2016-08-23 2018-06-26 SK Hynix Inc. Memory device and system including the same
US11023171B2 (en) * 2019-07-17 2021-06-01 Micron Technology, Inc. Performing a refresh operation based on a write to read time difference

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3957469B2 (ja) * 2000-04-11 2007-08-15 Ｎｅｃエレクトロニクス株式会社 半導体記憶装置
JP2002056671A (ja) * 2000-08-14 2002-02-22 Hitachi Ltd ダイナミック型ｒａｍのデータ保持方法と半導体集積回路装置
US6778457B1 (en) 2003-02-19 2004-08-17 Freescale Semiconductor, Inc. Variable refresh control for a memory
KR100666928B1 (ko) * 2004-02-19 2007-01-10 주식회사 하이닉스반도체 온도변화에 따라 최적의 리프레쉬 주기를 가지는 반도체메모리 장치
KR100800145B1 (ko) * 2006-05-22 2008-02-01 주식회사 하이닉스반도체 셀프 리프레쉬 주기 제어 회로 및 그 방법

Also Published As

Publication number Publication date
US9564207B2 (en) 2017-02-07
US20160240240A1 (en) 2016-08-18

Similar Documents

Publication Publication Date Title
US10665273B2 (en) Semiconductor memory devices, memory systems and refresh methods of the same
KR102403341B1 (ko) 메모리 및 이를 포함하는 시스템
US9437275B2 (en) Memory system and method for operating the same
US9076542B2 (en) Memory system having variable operating voltage and related method of operation
US10020073B2 (en) Memory device and operating method thereof
US11688454B2 (en) Semiconductor memory device and memory system including the same
KR20150105054A (ko) 반도체 메모리 장치
JP2006147123A (ja) メモリ装置のリフレッシュ方法
KR20150064953A (ko) 반도체 메모리 장치
US7266032B2 (en) Memory device having low Vpp current consumption
KR20170044347A (ko) 메모리 장치 및 메모리 장치의 동작 방법
US7602664B2 (en) Circuit and method of generating voltage of semiconductor memory apparatus
KR20110034980A (ko) 상변화 메모리 장치 및 이를 위한 라이트 제어 방법
US20110249523A1 (en) Semiconductor memory device with a sense amplifier controller for maintaining the connection of a previously selected memory cell array
KR20160099983A (ko) 반도체 메모리 장치 및 그 동작 방법
JP6287043B2 (ja) 半導体記憶装置
US10878876B2 (en) Apparatuses and methods for providing power for memory refresh operations
KR20080069298A (ko) 반도체 메모리 장치 및 그의 동작 제어방법
KR102501651B1 (ko) 리프레쉬 제어 장치
JP2005166244A (ja) メモリ装置のワードラインのオフ時間及びビットラインイクオライジング時間の動的選択方法及びシステム
US7599240B2 (en) Internal voltage generator of semiconductor memory device
US20210005246A1 (en) Semiconductor memory device and memory system
KR20220121596A (ko) 반도체 메모리 장치를 포함하는 메모리 시스템
US7545687B2 (en) Semiconductor memory device
KR20140060684A (ko) 반도체 메모리 장치의 오버 드라이브 펄스 및 컬럼 선택 펄스 생성 회로