KR20080075400A - 고전압 발생회로, 이의 제어방법 및 이를 포함하는 반도체메모리 장치 - Google Patents

고전압 발생회로, 이의 제어방법 및 이를 포함하는 반도체메모리 장치 Download PDF

Info

Publication number
KR20080075400A
KR20080075400A KR1020070014536A KR20070014536A KR20080075400A KR 20080075400 A KR20080075400 A KR 20080075400A KR 1020070014536 A KR1020070014536 A KR 1020070014536A KR 20070014536 A KR20070014536 A KR 20070014536A KR 20080075400 A KR20080075400 A KR 20080075400A
Authority
KR
South Korea
Prior art keywords
active
signal
enable
kicker
high voltage
Prior art date
Application number
KR1020070014536A
Other languages
English (en)
Inventor
김용준
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070014536A priority Critical patent/KR20080075400A/ko
Publication of KR20080075400A publication Critical patent/KR20080075400A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)

Abstract

고전압 발생회로, 이의 제어 방법 및 이를 포함하는 반도체 메모리 장치가 제공된다. 고전압 발생회로는 제1 인에이블 펄스 신호 또는 제2 인에이블 펄스 신호를 제공받아 고전압을 출력하고, 디스에이블 신호를 제공받아 디스에이블되는 다수의 액티브 키커 및 액티브 제어 신호에 인에이블되어 각 액티브 키커에 제1 인에이블 펄스 신호, 제2 인에이블 펄스 신호 또는 디스에이블 신호를 선택적으로 제공하는 액티브 키커 제어부로서, 소정 비율에 따라 다수의 액티브 키커를 제1 내지 제3 액티브 키커 그룹으로 구분하여, 제1 액티브 키커 그룹에는 고전압의 전압 레벨이 기준 레벨보다 낮은 경우에만 제1 인에이블 펄스 신호를 제공하고, 제2 액티브 키커 그룹에는 고전압의 전압 레벨에 무관하게 제2 인에이블 펄스 신호를 제공하고, 제3 액티브 키커 그룹에 디스에이블 신호를 제공하는 액티브 키커 제어부를 포함한다.
Figure P1020070014536
반도체 메모리 장치, 고전압 발생회로, 액티브 키커

Description

고전압 발생회로, 이의 제어방법 및 이를 포함하는 반도체 메모리 장치{High voltage generating circuit, controlling method thereof and semiconductor memory device comprising the same}
도 1은 본 발명의 일 실시예에 따른 고전압 발생회로, 이의 제어 방법 및 이를 포함하는 반도체 메모리 장치를 설명하기 위한 블록도이다.
도 2는 도 1의 액티브 키커 제어부를 설명하기 위한 블록도이다.
도 3a 내지 도 3d는 도 1의 액티브 키커 제어부의 동작 및 고전압 발생회로의 제어 방법을 설명하기 위한 신호도들이다.
(도면의 주요부분에 대한 부호의 설명)
10: 반도체 메모리 장치 100: 메모리 셀 어레이
200: 고전압 발생회로 310: 스탠바이 검출부
320: 메인 펄스 발생부 330: 메인 펌핑부
400_1~400_n: 액티브 키커 410: 제1 액티브 키커 그룹
420: 제2 액티브 키커 그룹 430: 제3 액티브 키커 그룹
500: 액티브 키커 제어부 510: 액티브 검출부
520: 제1 펄스 제공부 530: 제2 펄스 제공부
540: 선택 신호 제공부 550_1~550_n: 선택부
본 발명은 고전압 발생회로, 이의 제어 방법 및 이를 포함하는 반도체 메모리 장치에 관한 것이다.
일반적으로 디램(Dynamic Random Access Memory, 이하 'DRAM'이라 함)과 같은 반도체 메모리 장치는, 메모리 셀의 스위칭 수단으로써 엔모스 트랜지스터를 사용한다. 그러므로 선택된 메모리 셀의 엔모스 트랜지스터의 게이트 단자에 인가되는 전압은, 메모리 셀에 저장된 또는 저장되는 데이터의 전압 레벨보다 엔모스 트랜지스터의 문턱전압(threshold voltage) 만큼 놓아야 한다. 따라서 DRAM은 외부에서 공급되는 전원 전압보다 높은 레벨의 고전압(Vpp)을 발생시키는 고전압 발생회로를 포함한다.
여기서 고전압의 변동폭(fluctuation)을 최소화하지 못하면, 메모리 셀에 과도한 스트레스를 주게된다.
본 발명이 이루고자 하는 기술적 과제는, 고전압의 변동폭을 줄일 수 있는 고전압 발생회로를 제공하는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는, 고전압의 변동폭을 줄일 수 있는 고전압 발생회로의 제어 방법에 관한 것이다.
본 발명이 이루고자 하는 또 다른 기술적 과제는, 고전압의 변동폭을 줄일 수 있는 고전압 발생회로를 포함하는 반도체 메모리 장치를 제공하는 것이다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 태양에 따른 고전압 발생회로는, 제1 인에이블 펄스 신호 또는 제2 인에이블 펄스 신호를 제공받아 고전압을 출력하고, 디스에이블 신호를 제공받아 디스에이블되는 다수의 액티브 키커 및 액티브 제어 신호에 인에이블되어 상기 각 액티브 키커에 상기 제1 인에이블 펄스 신호, 상기 제2 인에이블 펄스 신호 또는 상기 디스에이블 신호를 선택적으로 제공하는 액티브 키커 제어부로서, 소정 비율에 따라 상기 다수의 액티브 키커를 제1 내지 제3 액티브 키커 그룹으로 구분하여, 상기 제1 액티브 키커 그룹에는 고전압의 전압 레벨이 기준 레벨보다 낮은 경우에만 상기 제1 인에이블 펄스 신호를 제공하고, 상기 제2 액티브 키커 그룹에는 상기 고전압의 전압 레벨에 무관하게 상기 제2 인에이블 펄스 신호를 제공하고, 상기 제3 액티브 키커 그룹에 상기 디스에이블 신호를 제공하는 액티브 키커 제어부를 포함한다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 일 태양에 따른 고전압 발생회로의 제어 방법은, 다수의 액티브 키커중 고전압의 변화폭을 최소화하도록 상기 고전압을 상승시키는 액티브 키커의 수를 결정하고, 그 결과에 따라 상기 다수의 액티브 키커중 일부를 디스에이블시키고, 나머지의 상기 액티브 키커중 일부 를 액티브 제어 신호에 인에이블되어 상기 고전압의 전압 레벨이 기준 레벨보다 낮은 경우에만 인에이블시키고, 나머지를 상기 고전압의 전압 레벨에 무관하게 인에이블시키는 것을 포함한다.
상기 또 다른 기술적 과제를 달성하기 위한 본 발명의 일 태양에 따른 반도체 메모리 장치는, 메모리 셀 어레이 및 상기 메모리 셀 어레이에 고전압을 제공하는 고전압 발생부로서, 상기 고전압을 출력하는 메인 승압부와, 상기 고전압의 전압 레벨을 기준 레벨 이상으로 상승시키는 다수의 액티브 키커로서, 제1 인에이블 펄스 신호 또는 제2 인에이블 펄스 신호를 제공받아 상기 고전압을 출력하고 디스에이블 신호를 제공받아 디스에이블되는 다수의 액티브 키커 및 액티브 제어 신호에 인에이블되어 상기 각 액티브 키커에 상기 제1 인에이블 펄스 신호, 상기 제2 인에이블 펄스 신호 또는 상기 디스에이블 신호를 선택적으로 제공하는 액티브 키커 제어부로서, 소정 비율에 따라 상기 다수의 액티브 키커를 제1 내지 제3 액티브 키커 그룹으로 구분하여, 상기 제1 액티브 키커 그룹에는 고전압의 전압 레벨이 상기 기준 레벨보다 낮은 경우에만 상기 제1 인에이블 펄스 신호를 제공하고, 상기 제2 액티브 키커 그룹에는 상기 고전압의 전압 레벨에 무관하게 상기 제2 인에이블 펄스 신호를 제공하고, 상기 제3 액티브 키커 그룹에 상기 디스에이블 신호를 제공하는 액티브 키커 제어부를 포함하는 고전압 발생부를 포함한다.
본 발명의 기타 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발 명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
도 1 내지 도 3d를 참조하여 본 발명의 일 실시예에 따른 고전압 발생회로, 이의 제어 방법 및 이를 포함하는 반도체 메모리 장치에 대하여 설명한다. 도 1은 본 발명의 일 실시예에 따른 고전압 발생회로, 이의 제어 방법 및 이를 포함하는 반도체 메모리 장치를 설명하기 위한 블록도이고, 도 2는 도 1의 액티브 키커 제어부를 설명하기 위한 블록도이고, 도 3a 내지 도 3d는 도 1의 액티브 키커 제어부의 동작 및 고전압 발생회로의 제어 방법을 설명하기 위한 신호도들이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 반도체 메모리 장치(10)는 메모리 셀 어레이(100)와, 메모리 셀 어레이(100)로 고전압(Vpp)을 제공하는 고전압 발생회로(200)를 포함한다. 도 1에서는 하나의 메모리 셀 어레이(100)에 하나의 고전압 발생회로(200)가 대응되어 구비되는 경우를 예로 도시되어 있으나, 이에 한정되지 않는다. 예컨데, 하나의 메모리 셀 어레이(100)는 다수의 메모리 뱅크(미도시)로 구분되고, 각 메모리 뱅크(미도시)마다 도 1에 도시된 고전압 발생회로(200)가 구비될 수도 있다.
고전압 발생회로(200)는 고전압(Vpp)을 출력하는 메인 승압부(300), 고전압(Vpp)의 전압 레벨을 기준 레벨 이상으로 상승시키는 제1 내지 제3 액티브 키커 그룹(420, 430 440) 및 제1 내지 제3 액티브 키커 그룹(420, 430 440)을 제어하는 액티브 키커 제어부(500)를 포함한다.
메인 승압부(300)는, 예컨데 스탠바이 검출부(310), 메인 펄스 발생부(320) 및 메인 펌핑부(330)를 포함한다. 스탠바이 검출부(310)는 고전압(Vpp)의 전압 레벨을 검출하여, 고전압(Vpp)의 전압 레벨이 기준 레벨보다 작으면 메인 인에이블 신호(EN_M)를 출력하여 메인 펄스 발생부(320)를 인에이블 시킨다. 메인 펄스 발생(320)부는 메인 인에이블 신호(EN_M)를 제공받아 메인 펄스 신호(PULSE_M)를 메인 펌핑부(330)에 제공한다. 메인 펌핑부(330)는 제공된 메인 펄스 신호(PULSE_M)를 이용하여 전하를 펌핑하여 고전압(Vpp)을 생성한다.
액티브 키커 제어부(500)는 액티브 제어 신호(ACT)에 인에이블되어 다수의 액티브 키커에 제1 인에이블 펄스 신호(PULSE1), 제2 인에이블 펄스 신호(PULSE2) 또는 디스에이블 신호(DEN)를 선택적으로 제공한다. 다수의 액티브 키커는 제1 및 제2 인에이블 펄스 신호(PULSE1, PULSE2)를 각각 제공받아 고전압(Vpp)을 생성하는 제1 및 제2 액티브 키커 그룹(410, 420)과, 디스에이블 신호(DEN)를 제공받아 디스에이블되는 제3 액티브 키커 그룹(430)으로 구분된다.
다시 말해서, 액티브 키커 제어부(500)는 소정 비율에 따라 다수의 액티브 키커를 제1 내지 제3 액티브 키커 그룹(410, 420, 430)으로 구분하여, 제1 액티브 키커 그룹(410)에는 고전압(Vpp)의 전압 레벨이 기준 레벨보다 낮은 경우에만 제1 인에이블 펄스 신호(PULSE1)를 제공하고, 제2 액티브 키커 그룹(420)에는 고전압(Vpp)의 전압 레벨에 무관하게 제2 인에이블 펄스 신호(PULSE2)를 제공하고, 제3 액티브 키커 그룹(430)에 디스에이블 신호(DEN)를 제공한다. 따라서 제1 액티브 키 커 그룹(410)은 액티브 제어 신호(ACT)에 인에이블되어 고전압(Vpp)의 전압 레벨이 기준 레벨보다 낮은 경우에만 고전압(Vpp)을 상승시킨다. 제2 액티브 키커 그룹(420)은 액티브 제어 신호(ACT)에 인에이블되어 고전압(Vpp)의 전압 레벨에 무관하게 고전압(Vpp)을 상승시킨다. 제3 액티브 키커 그룹(430)은 디스에이블된다.
여기서 제1 및 제2 액티브 키커 그룹(410, 420)은 적어도 하나의 액티브 키커를 포함하고, 제3 액티브 키커 그룹(430)은 하나의 액티브 키커도 포함하지 않을 수 있다. 또한 액티브 제어 신호(ACT)는 메모리 셀 어레이(100)의 워드 라인(미도시)을 활성화시키는 커맨드 신호, 예컨데, RAS 신호 또는 리프레쉬 신호 등을 포함하며, 액티브 제어 신호(ACT)에 의해 메모리 셀 어레이(100)는 액티브 동작을 한다. 여기서 액티브 동작이란 워드 라인(미도시)을 활성화시키는 동작을 말하는 것으로, 통상적인 액티브 동작뿐만 아니라 리프레쉬 동작도 포함한다.
여기서 도 2를 참조하여, 액티브 키커 제어부(500)에 대해 좀더 자세히 설명하면, 액티브 키커 제어부(500)는 액티브 검출부(510), 제1 펄스 제공부(520), 제2 펄스 제공부(530), 제1 내지 제n 선택부(550_1~550_n)를 포함하여, 고전압(Vpp)의 변동폭이 최소화되도록 다수의 액티브 키커(400_1~400_n)를 제1 내지 제3 액티브 키커 그룹(410, 420, 430)으로 구분한다.
액티브 검출부(510)는 액티브 제어 신호(ACT)에 인에이블되어 고전압(Vpp)의 전압 레벨이 기준 레벨보다 낮은 경우 액티브 인에이블 신호(EN_A)를 출력한다. 제1 펄스 제공부(520)는 액티브 인에이블 신호(EN_A)의 라이징 에지에 동기되어 제1 인에이블 펄스 신호(PULSE1)를 출력한다. 제2 펄스 제공부(530)는 액티브 제어 신 호(ACT)에 인에이블되어 제2 인에이블 펄스 신호(PULSE2)를 출력한다. 선택 신호 제공부(540)는 소정 비율에 대응하는 제1 내지 제3 선택 신호(SEL1, SEL2, SEL3)를 제공하여, 제1 내지 제n 선택부(550_1~550_n)가 제1 인에이블 펄스 신호(PULSE1), 제2 인에이블 펄스 신호(PULSE2) 및 디스에이블 신호(DEN)중에서 어느 하나를 선택하여 각 액티브 키커(400_1~400_n)로 제공하도록 제어한다. 여기서 선택 신호 제공부(540)는 액티브 제어 신호(ACT)와 액티브 인에이블 신호(EN_A)를 입력받아 고전압(Vpp)의 변동폭을 최소화하도록 다수의 액티브 키커(400_1~400_n)를 제1 내지 제3 액티브 키커 그룹(410, 420, 430)로 구분한다.
액티브 키커 제어부(500)가 고전압(Vpp)의 변동폭을 최소화하도록 다수의 액티브 키커(400_1~400_n)를 제1 내지 제3 액티브 키커 그룹(410, 420, 430)로 구분하는데 이에 대해 간략히 설명하면, 먼저, 고전압(Vpp)의 변동폭을 최소화하면서 고전압(Vpp)의 전압 레벨을 일정한 기준 레벨 이상으로 유지시키는데 필요한 액티브 키커(400_1~400_n)의 개수를 판단한다.
즉, 먼저 다수의 액티브 키커(400_1~400_n)가 모두 인에이블시킨 후, 메모리 셀 어레이(100)의 액티브 동작에 의해 강하되는 고전압(Vpp)의 강하량보다 인에이블된 액티브 키커(400_1~400_n)에 의한 고전압(Vpp)의 상승량이 매우 크다면 고전압(Vpp)의 변동폭은 크게되므로, 고전압(Vpp)의 전압 레벨을 일정한 기준 레벨 이상으로 유지시키면서도 고전압(Vpp)의 변동폭을 최소화하도록 점차적으로 액티브 키커(400_j+1~400_n)를 디스에이블시켜, 인에이블되는 액티브 키커(400_1~400_i)의 수를 결정한다. 즉, 디스에이블되는 제3 액티브 키커 그룹(430)을 결정한다. 만약, 다수의 액티브 키커(400_1~400_n)가 모두 인에이블되어 액티브 키커(400_1~400_n)에 의한 고전압(Vpp)의 상승량이 메모리 셀 어레이(100)의 액티브 동작에 의해 강하되는 고전압(Vpp)의 강하량과 거의 동일한 경우에는 제3 액티브 키커 그룹(430)은 하나의 액티브 키커도 포함하지 않을 수 있다.
다음으로, 인에이블된 액티브 키커중 고전압(Vpp)의 전압 레벨에 관계없이 인에이블되어 동작하는 액티브 키커(400_i+1~400_j)의 수와 고전압(Vpp)의 전압 레벨이 기준 레벨보다 작은 경우에만 인에이블되어 동작하는 액티브 키커(400_1~400_i)의 수를 결정한다. 고전압(Vpp)의 전압 레벨에 관계없이 인에이블되어 동작하는 액티브 키커(400_i+1~400_j)의 수와 고전압(Vpp)의 전압 레벨이 기준 레벨보다 작은 경우에만 인에이블되어 동작하는 액티브 키커(400_1~400_i)의 수의 비율에 따라 고전압(Vpp)의 변동폭이 달라지므로, 고전압(Vpp)의 변동폭을 최소화하도록 제어한다. 즉, 제1 액티브 키커 그룹(410)과 제2 액티브 키커 그룹(420)을 결정한다.
이하에서 액티브 키커 제어부(500)가 고전압(Vpp)의 변동폭을 최소화하도록 다수의 액티브 키커(400_1~400_n)를 제1 내지 제3 액티브 키커 그룹(410, 420, 430)로 구분하는 과정에 대해 자세히 설명한다. 다만 설명의 편의상, 한번의 액티브 제어 신호에 따라 한번의 액티브 동작 동안 강하되는 고전압의 전압 레벨의 강하량은 실질적으로 일정하다고 가정한다.
먼저 도 2, 도 3a 및 도 3b를 참조하여, 제3 액티브 키커 그룹(430)을 결정하는 과정, 다시 말해서 다수의 액티브 키커중 인에이블되어 동작하는 액티브 키커 의 수를 결정하는 과정을 설명한다.
선택 신호 제공부(540)는, 각 선택부(550_1~550_n)가 각 액티브 키커(400_1~400_n)에 제1 인에이블 펄스 신호(PULSE1)를 제공하도록 각 선택부(550_1~550_n)를 제어한다. 예컨데 제1 선택 신호(SEL1)를 각 선택부(550_1~550_n)에 제공하면, 각 선택부(550_1~550_n)는 제1 인에이블 펄스 신호(PULSE1)를 각 액티브 키커(400_1~400_n)에 제공하고, 모든 액티브 키커(400_1~400_n)는, 제1 인에이블 펄스 신호(PULSE1)를 제공받아 고전압(Vpp)을 상승시킨다. 즉, 모든 액티브 키커(400_1~400_n)는 액티브 제어 신호(ACT)에 인에이블되어 고전압(Vpp)의 전압 레벨이 기준 레벨(SL)보다 작은 경우에 전하를 펌핑하여 고전압(Vpp)을 상승시킨다.
이러한 경우, 예컨데 10번의 액티브 동작(A1~A10)동안 모든 액티브 키커(400_1~400_n)는 6번 인에이블(E1~E6)되어 고전압(Vpp)의 전압 레벨을 상승시킨다. 즉, 액티브 제어 신호(ACT)의 라이징 에지가 10번 발생되는 동안 액티브 인에이블 신호(EN_A)의 라이징 에지는 6번 발생된다.
이때, 인에이블되는 액티브 키커의 수를 점차 줄이면, 도 3b에 도시된 바와 같이, 한번의 액티브 인에이블 신호(EN_A)의 라이징 에지에 상승되는 고전압(Vpp)의 상승량이 작아지게 된다. 이러한 경우, 고전압(Vpp)의 변동폭은 줄어든다. 다만, 인에이블되는 액티브 키커의 수가 작게되어 인에이블되는 회수는 증가하게 된다. 에컨데, 10번의 액티브 동작(A1~A10)동안 액티브 키커는 9번 인에이블(E1~E9)되어 고전압(Vpp)의 전압 레벨을 상승시킨다. 즉, 액티브 제어 신호(ACT)의 라이징 에지가 10번 발생되는 동안 액티브 인에이블 신호(EN_A)의 라이징 에지는 9번 발생된다.
다시 말해서, 초기에 모든 액티브 키커(400_1~400_n)를 인에이블시켜 고전압(Vpp)의 전압 레벨을 상승시키고, 고전압(Vpp)의 변동폭을 최소화하도록 디스에이블되는 액티브 키커(400_j+1~400_n)의 수를 점차 증가시킨다. 이때, 액티브 제어 신호(ACT)의 라이징 에지 수와 액티브 인에이블 신호(EN_A)의 라이징 에지 수도 변하게 된다. 따라서, 선택 신호 제공부(540)는, 고전압(Vpp)의 변동폭을 최소화하는 액티브 제어 신호(ACT)의 라이징 에지 수와 액티브 인에이블 신호(EN_A)의 라이징 에지 수의 비율, 예컨데 액티브 제어 신호(ACT)의 라이징 에지 수와 액티브 인에이블 신호(EN_A)의 라이징 에지 수의 비율이 10대 9가 되도록 인에이블되는 액티브 키커의 수를 줄여나간다. 이는 선택 신호 제공부(540)가 액티브 제어 신호(ACT)와 액티브 인에이블 신호(EN_A)를 입력받아, 각 신호의 라이징 에지 수를 판단할 수 있다. 여기서, 디스에이블되는 액티브 키커(400_j+1~400_n)들이 상술한 제3 액티브 키커 그룹(430)이 된다. 고전압(Vpp)의 변동폭을 최소화하는 액티브 제어 신호(ACT)의 라이징 에지 수와 액티브 인에이블 신호(EN_A)의 라이징 에지 수의 비율은 실험적으로 도출될 수 있다.
다음으로 도 2, 도 3c 및 도 3d를 참조하여 제3 액티브 키커 그룹(430)을 제외한 다수의 액티브 키커(400_1~400_j)들중 제1 액티브 키커 그룹(410)과 제2 액티브 키커 그룹(420)으로 구분하는 과정, 즉 고전압(Vpp)의 전압 레벨이 기준 레벨(SL)보다 작은 경우에 인에이블되는 액티크 키커(400_1~400_i)의 수와 고전 압(Vpp)의 전압 레벨에 관계없이 인에이블되는 액티브 키커(400_i+1~400_j)의 수를 결정하는 과정을 자세히 설명한다.
도 3c는 제1 인에이블 펄스 신호(PULSE1)를 제공받아 동작하는 액티브 키커(400_1~400_i)의 수가 제2 인에이블 펄스 신호(PULSE2)를 제공받아 동작하는 액티브 키커(400_i+1~400_j)의 수보다 큰 경우를 나타낸다. 즉, 제1 액티브 키커 그룹(410)의 액티크 키커(400_1~400_i)의 수가 제2 액티브 키커 그룹(420)의 액티브 키커(400_i+1~400_j)의 수보다 크다. 점선으로 도시된 부분이 제2 액티브 키커 그룹(420)에 의한 고전압(Vpp)의 상승량(2)이고, 실선으로 도시된 부분이 제1 액티브 키커 그룹(410)에 의한 고전압(Vpp)의 상승량(1)이다.
여기서 점차 제1 액티브 키커 그룹(410)의 액티크 키커(400_1~400_i)의 수를 줄이고, 제2 액티브 키커 그룹(420)의 액티브 키커(400_i+1~400_j)의 수를 늘리면, 도 3d에 도시된 바와 같이 고전압(Vpp)의 변동폭이 줄어든다. 제1 액티브 키커 그룹(410)의 액티크 키커(400_1~400_i)의 수를 줄이고, 제2 액티브 키커 그룹(420)의 액티브 키커(400_i+1~400_j)를 늘리게 되면, 액티브 제어 신호(ACT)의 라이징 에지 수와 액티브 인에이블 신호(EN_A)의 라이징 에지수의 비율이 줄어들게 된다. 예컨데, 도 3d에 도시된 바와 같이 고전압(Vpp)의 변동폭이 최소화되는 경우, 10번의 액티브 동작(A1~A10)동안 제1 액티브 키커 그룹(410)은 5번 인에이블(E1~E5)되어 고전압(Vpp)의 전압 레벨을 상승시킨다. 즉, 액티브 제어 신호(ACT)의 라이징 에지수와 액티브 인에이블 신호(EN_A)의 라이징 에지수의 비는 2대 1 정도가 된다. 즉, 이러한 비율이 될 때까지 제1 액티브 키커 그룹(410)의 액티크 키 커(400_1~400_i)의 수를 줄이고, 제2 액티브 키커 그룹(420)의 액티브 키커(400_i+1~400_j)의 수를 늘린다. 여기서 고전압(Vpp)의 변동폭을 최소화하는 액티브 제어 신호(ACT)의 라이징 에지수와 검출 신호의 라이징 에지수의 비는 실험적으로 돌출될 수 있다.
상술한 과정을 거쳐 다수의 액티브 키커(400_1~400_n)를 제1 내지 제3 액티브 키커 그룹(410, 420, 430)으로 구분하면, 고전압(Vpp)의 변동폭을 최소화할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
상기한 바와 같은 고전압 발생회로, 이의 제어 방법 및 이를 포함하는 반도체 메모리 장치에 의하면, 고전압의 변동폭을 줄일 수 있다.

Claims (9)

  1. 제1 인에이블 펄스 신호 또는 제2 인에이블 펄스 신호를 제공받아 고전압을 출력하고, 디스에이블 신호를 제공받아 디스에이블되는 다수의 액티브 키커; 및
    액티브 제어 신호에 인에이블되어 상기 각 액티브 키커에 상기 제1 인에이블 펄스 신호, 상기 제2 인에이블 펄스 신호 또는 상기 디스에이블 신호를 선택적으로 제공하는 액티브 키커 제어부로서, 소정 비율에 따라 상기 다수의 액티브 키커를 제1 내지 제3 액티브 키커 그룹으로 구분하여, 상기 제1 액티브 키커 그룹에는 고전압의 전압 레벨이 기준 레벨보다 낮은 경우에만 상기 제1 인에이블 펄스 신호를 제공하고, 상기 제2 액티브 키커 그룹에는 상기 고전압의 전압 레벨에 무관하게 상기 제2 인에이블 펄스 신호를 제공하고, 상기 제3 액티브 키커 그룹에 상기 디스에이블 신호를 제공하는 액티브 키커 제어부를 포함하는 고전압 발생회로.
  2. 제1 항에 있어서, 상기 액티브 키커 제어부는
    상기 액티브 제어 신호에 인에이블되어 상기 고전압의 전압 레벨이 상기 기준 레벨보다 낮은 경우 액티브 인에이블 신호를 출력하는 액티브 검출부와, 상기 액티브 인에이블 신호에 응답하여 상기 제1 인에이블 펄스 신호를 출력하는 제1 펄스 제공부와, 상기 액티브 제어 신호에 인에이블되어 상기 제2 인에이블 펄스 신호를 출력하는 제2 펄스 제공부와, 상기 소정 비율에 대응하는 제1 내지 제3 선택 신호를 제공하는 선택 신호 제공부와, 상기 제1 선택 신호에 응답하여 상기 제1 인에 이블 펄스 신호를 상기 제1 액티브 키커 그룹에 제공하고 상기 제2 선택 신호에 응답하여 상기 제2 인에이블 펄스 신호를 제2 액티브 키커 그룹에 제공하고 상기 제3 선택 신호에 응답하여 상기 디스에이블 신호을 상기 제3 액티브 키커 그룹에 제공하는 다수의 선택부를 포함하는 고전압 발생회로.
  3. 제2 항에 있어서,
    상기 액티브 키커 제어부는 상기 각 액티브 키커에 상기 제1 인에이블 펄스 신호를 제공하여 상기 모든 액티브 키커를 인에이블시키고, 상기 액티브 제어 신호의 라이징 에지의 수와 상기 액티브 인에이블 신호의 라이징 에지의 수의 비가 제1 기준값이 될 때까지 상기 액티브 키커에 순차적으로 상기 제3 펄스 신호를 제공하여 디스에이블시키고, 상기 액티브 제어 신호의 라이징 에지의 수와 상기 액티브 인에이블 신호의 라이징 에지의 수의 비가 제2 기준값이 되도록 상기 제1 인에이블 펄스 신호와 상기 제2 인에이블 펄스 신호를 인에이블된 나머지의 액티브 키커에 제공하여 상기 제1 인에이블 펄스 신호를 제공받는 액티브 키커의 수와 상기 제2 인에이블 펄스 신호를 제공받는 액티브 키커의 수를 조절하는 고전압 발생회로.
  4. 제3 항에 있어서,
    상기 선택 신호 제공부는, 상기 액티브 제어 신호에 인에이블되어 상기 모든 선택부에 상기 제1 선택 신호를 제공하고, 상기 액티브 제어 신호의 라이징 에지의 수와 상기 액티브 인에이블 신호의 라이징 에지의 수의 비가 상기 제1 기준값이 될 때까지 상기 선택부에 순차적으로 상기 제3 선택 신호를 제공하고, 상기 모든 선택부중 상기 제3 선택 신호를 제공받지 않는 선택부에 상기 액티브 제어 신호의 라이징 에지의 수와 상기 액티브 인에이블 신호의 라이징 에지의 수의 비가 상기 제2 기준값이 되로록 상기 제1 선택 신호와 상기 제2 선택 신호를 제공하는 고전압 발생회로.
  5. 다수의 액티브 키커중 고전압의 변화폭을 최소화하도록 상기 고전압을 상승시키는 액티브 키커의 수를 결정하고, 그 결과에 따라 상기 다수의 액티브 키커중 일부를 디스에이블시키고,
    나머지의 상기 액티브 키커중 일부를 액티브 제어 신호에 인에이블되어 상기 고전압의 전압 레벨이 기준 레벨보다 낮은 경우에만 인에이블시키고, 나머지를 상기 고전압의 전압 레벨에 무관하게 인에이블시키는 것을 포함하는 고전압 발생회로의 제어 방법.
  6. 메모리 셀 어레이; 및
    상기 메모리 셀 어레이에 고전압을 제공하는 고전압 발생부로서,
    상기 고전압을 출력하는 메인 승압부와, 상기 고전압의 전압 레벨을 기준 레벨 이상으로 상승시키는 다수의 액티브 키커로서, 제1 인에이블 펄스 신호 또는 제2 인에이블 펄스 신호를 제공받아 상기 고전압을 출력하고 디스에이블 신호를 제공받아 디스에이블되는 다수의 액티브 키커 및 액티브 제어 신호에 인에이블되어 상 기 각 액티브 키커에 상기 제1 인에이블 펄스 신호, 상기 제2 인에이블 펄스 신호 또는 상기 디스에이블 신호를 선택적으로 제공하는 액티브 키커 제어부로서, 소정 비율에 따라 상기 다수의 액티브 키커를 제1 내지 제3 액티브 키커 그룹으로 구분하여, 상기 제1 액티브 키커 그룹에는 고전압의 전압 레벨이 상기 기준 레벨보다 낮은 경우에만 상기 제1 인에이블 펄스 신호를 제공하고, 상기 제2 액티브 키커 그룹에는 상기 고전압의 전압 레벨에 무관하게 상기 제2 인에이블 펄스 신호를 제공하고, 상기 제3 액티브 키커 그룹에 상기 디스에이블 신호를 제공하는 액티브 키커 제어부를 포함하는 고전압 발생부를 포함하는 반도체 메모리 장치.
  7. 제6 항에 있어서, 상기 액티브 키커 제어부는
    상기 액티브 제어 신호에 인에이블되어 상기 고전압의 전압 레벨이 상기 기준 레벨보다 낮은 경우 액티브 인에이블 신호를 출력하는 액티브 검출부와, 상기 액티브 인에이블 신호에 응답하여 상기 제1 인에이블 펄스 신호를 출력하는 제1 펄스 제공부와, 상기 액티브 제어 신호에 인에이블되어 상기 제2 인에이블 펄스 신호를 출력하는 제2 펄스 제공부와, 상기 소정 비율에 대응하는 제1 내지 제3 선택 신호를 제공하는 선택 신호 제공부와, 상기 제1 선택 신호에 응답하여 상기 제1 인에이블 펄스 신호를 상기 제1 액티브 키커 그룹에 제공하고 상기 제2 선택 신호에 응답하여 상기 제2 인에이블 펄스 신호를 제2 액티브 키커 그룹에 제공하고 상기 제3 선택 신호에 응답하여 상기 디스에이블 신호을 상기 제3 액티브 키커 그룹에 제공하는 다수의 선택부를 포함하는 반도체 메모리 장치.
  8. 제7 항에 있어서,
    상기 액티브 키커 제어부는 상기 각 액티브 키커에 상기 제1 인에이블 펄스 신호를 제공하여 상기 모든 액티브 키커를 인에이블시키고, 상기 액티브 제어 신호의 라이징 에지의 수와 상기 액티브 인에이블 신호의 라이징 에지의 수의 비가 제1 기준값이 될 때까지 상기 액티브 키커에 순차적으로 상기 제3 펄스 신호를 제공하여 디스에이블시키고, 상기 액티브 제어 신호의 라이징 에지의 수와 상기 액티브 인에이블 신호의 라이징 에지의 수의 비가 제2 기준값이 되도록 상기 제1 인에이블 펄스 신호와 상기 제2 인에이블 펄스 신호를 인에이블된 나머지의 액티브 키커에 제공하여 상기 제1 인에이블 펄스 신호를 제공받는 액티브 키커의 수와 상기 제2 인에이블 펄스 신호를 제공받는 액티브 키커의 수를 조절하는 반도체 메모리 장치.
  9. 제8 항에 있어서,
    상기 선택 신호 제공부는, 상기 액티브 제어 신호에 인에이블되어 상기 모든 선택부에 상기 제1 선택 신호를 제공하고, 상기 액티브 제어 신호의 라이징 에지의 수와 상기 액티브 인에이블 신호의 라이징 에지의 수의 비가 상기 제1 기준값이 될 때까지 상기 선택부에 순차적으로 상기 제3 선택 신호를 제공하고, 상기 모든 선택부중 상기 제3 선택 신호를 제공받지 않는 선택부에 상기 액티브 제어 신호의 라이징 에지의 수와 상기 액티브 인에이블 신호의 라이징 에지의 수의 비가 상기 제2 기준값이 되로록 상기 제1 선택 신호와 상기 제2 선택 신호를 제공하는 반도체 메 모리 장치.
KR1020070014536A 2007-02-12 2007-02-12 고전압 발생회로, 이의 제어방법 및 이를 포함하는 반도체메모리 장치 KR20080075400A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070014536A KR20080075400A (ko) 2007-02-12 2007-02-12 고전압 발생회로, 이의 제어방법 및 이를 포함하는 반도체메모리 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070014536A KR20080075400A (ko) 2007-02-12 2007-02-12 고전압 발생회로, 이의 제어방법 및 이를 포함하는 반도체메모리 장치

Publications (1)

Publication Number Publication Date
KR20080075400A true KR20080075400A (ko) 2008-08-18

Family

ID=39879052

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070014536A KR20080075400A (ko) 2007-02-12 2007-02-12 고전압 발생회로, 이의 제어방법 및 이를 포함하는 반도체메모리 장치

Country Status (1)

Country Link
KR (1) KR20080075400A (ko)

Similar Documents

Publication Publication Date Title
US7999605B2 (en) Voltage generator and memory device including of the same
KR100608370B1 (ko) 메모리 장치의 리프레쉬 수행 방법
KR101092997B1 (ko) 네거티브 내부전압 생성장치
US8315121B2 (en) Internal power generating apparatus, multichannel memory including the same, and processing system employing the multichannel memory
US9311986B2 (en) Semiconductor memory device
JP2018110046A (ja) クロスポイントメモリにおけるリファレンスアーキテクチャ
KR20160132243A (ko) 반도체 메모리 장치
KR20160069213A (ko) 반도체 메모리 장치
JP2010067337A (ja) ワードライン駆動回路及び駆動方法
KR20160035897A (ko) 반도체 메모리 장치 및 그를 포함하는 시스템
KR20080063886A (ko) 반도체메모리소자
US20070070783A1 (en) Semiconductor memory device
US9595309B2 (en) Semiconductor memory device and method for operating the same
US20130094317A1 (en) Refresh control circuit and method of semiconductor apparatus
KR101086858B1 (ko) 라이트 전압을 생성하는 비휘발성 반도체 메모리 회로
US20110249523A1 (en) Semiconductor memory device with a sense amplifier controller for maintaining the connection of a previously selected memory cell array
US9019765B2 (en) Semiconductor device, data programming device, and method for improving the recovery of bit lines of unselected memory cells for programming operation
US10971211B2 (en) Semiconductor devices for recognizing a phase of a division clock signal
KR20120076434A (ko) 내부전압생성회로 및 반도체 집적회로
KR100929848B1 (ko) 반도체 장치
KR100849853B1 (ko) 고전압 발생회로 및 이를 포함하는 반도체 메모리 장치
KR20080075400A (ko) 고전압 발생회로, 이의 제어방법 및 이를 포함하는 반도체메모리 장치
US20070070766A1 (en) High voltage generator and semiconductor memory device
US7599240B2 (en) Internal voltage generator of semiconductor memory device
KR20160099983A (ko) 반도체 메모리 장치 및 그 동작 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination