KR20150064879A - 메모리, 이를 포함하는 메모리 시스템 및 메모리 시스템의 동작 방법 - Google Patents

메모리, 이를 포함하는 메모리 시스템 및 메모리 시스템의 동작 방법 Download PDF

Info

Publication number
KR20150064879A
KR20150064879A KR1020130149734A KR20130149734A KR20150064879A KR 20150064879 A KR20150064879 A KR 20150064879A KR 1020130149734 A KR1020130149734 A KR 1020130149734A KR 20130149734 A KR20130149734 A KR 20130149734A KR 20150064879 A KR20150064879 A KR 20150064879A
Authority
KR
South Korea
Prior art keywords
refresh
memory
signal
command
stop
Prior art date
Application number
KR1020130149734A
Other languages
English (en)
Inventor
이현우
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020130149734A priority Critical patent/KR20150064879A/ko
Priority to US14/303,257 priority patent/US20150155028A1/en
Priority to CN201410721277.3A priority patent/CN104700885A/zh
Publication of KR20150064879A publication Critical patent/KR20150064879A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1063—Control signal output circuits, e.g. status or busy flags, feedback command signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

메모리 시스템은, 리프레시 커맨드와 리프레시 동작의 수행 회수를 메모리로 인가하는 메모리 콘트롤러; 및 상기 리프레시 커맨드에 응답해 상기 수행 회수만큼의 리프레시 동작을 수행하는 메모리를 포함할 수 있다.

Description

메모리, 이를 포함하는 메모리 시스템 및 메모리 시스템의 동작 방법 {MEMORY, MEMORY SYSTEM INCLUDING THE SAME AND OPERATION METHOD OF THE MEMORY SYSTEM}
본 발명은 메모리 및 이를 포함하는 메모리 시스템에 관한 것으로, 더욱 상세하게는 메모리의 리프레시(refresh) 기술에 관한 것이다.
메모리 장치의 메모리셀은 스위치역할을 하는 트랜지스터와 전하(데이터)를 저장하는 캐패시터로 구성되어 있다. 메모리 셀 내의 캐패시터에 전하가 있는가 없는가에 따라, 즉 캐패시터의 단자 전압이 높은가 낮은가에 따라 데이터의 '하이'(논리 1), '로우'(논리 0)를 구분한다.
데이터의 보관은 캐패시터에 전하가 축적된 형태로 되어 있는 것이므로 원리적으로는 전력의 소비가 없다. 그러나 MOS트랜지스터의 PN결합 등에 의한 누설 전류가 있어서 캐패시터에 저장된 초기의 전하량이 소멸 되므로 데이터가 소실될 수 있다. 이를 방지하기 위해서 데이터를 잃어버리기 전에 메모리 셀 내의 데이터를 읽어서 그 읽어낸 정보에 맞추어 다시금 정상적인 전하량을 재충전해 주어야 한다. 이러한 동작은 주기적으로 반복되어야만 데이터의 기억이 유지되는데, 이러한 셀 전하의 재충전 과정을 리프레시(refresh) 동작이라 한다.
리프레시 동작은 메모리 콘트롤러로부터 메모리 장치로 리프레시 커맨드가 인가될 때마다 수행되는데, 메모리 콘트롤러는 메모리 장치의 데이터 보유 시간을 고려해 일정 시간마다 메모리 장치로 리프레시 커맨드를 인가한다. 예를 들어, 메모리 장치의 데이터 보유 시간이 64ms이고, 리프레시 명령이 8000번 인가되어야 메모리 장치 내부의 전체 메모리 셀이 리프레시 될 수 있는 경우에, 메모리 콘트롤러는 64ms 동안에 8000번의 리프레시 커맨드를 메모리 장치로 인가한다.
메모리 콘트롤러로부터 메모리 장치로의 리프레시 커맨드의 인가 및 메모리 장치가 리프레시 동작을 수행하도록 규정된 시간 동안 메모리 콘트롤러의 기다림 등은 메모리 장치의 동작 성능을 저하시키는 주요 요인이 된다. 따라서, 리프레시에 의한 메모리 장치의 성능 저하를 막을 수 있는 기술이 요구된다.
본 발명의 실시예들은, 리프레시 동작에 의한 메모리의 성능 저하를 최소화할 수 있는 기술을 제공한다.
본 발명의 일실시예에 따른 메모리 시스템은, 리프레시 커맨드와 리프레시 동작의 수행 회수를 메모리로 인가하는 메모리 콘트롤러; 및 상기 리프레시 커맨드에 응답해 상기 수행 회수만큼의 리프레시 동작을 수행하는 메모리를 포함할 수 있다.
또한, 본 발명의 일실시예에 따른 메모리 시스템의 동작 방법은, 리프레시 커맨드와 리프레시 동작의 수행 회수가 메모리 콘트롤러로부터 메모리로 인가되는 단계; 및 상기 메모리 내부적으로 상기 수행 회수만큼의 리프레시 동작이 수행되는 단계를 포함할 수 있다.
또한, 본 발명의 일실시예에 따른 메모리는, 입력된 신호들을 디코딩해 내부 리프레시 커맨드 신호와 수행 회수 코드를 생성하는 디코더; 상기 내부 리프레시 커맨드 신호와 수행 회수 코드에 응답해, 상기 수행 회수 코드에 대응하는 회수만큼 리프레시 신호를 활성화하는 리프레시 신호 생성부; 및 상기 리프레시 신호가 활성화될 때마다 셀어레이 내의 로우가 순차적으로 리프레시되도록 제어하는 리프레시 제어부를 포함할 수 있다.
본 발명의 실시예들에 따르면, 리프레시 동작에 의한 메모리의 성능 저하를 최소화할 수 있다.
도 1은 본 발명의 일실시예에 따른 메모리 시스템(100)의 구성도.
도 2는 도 1의 메모리 시스템(100)의 동작 방법의 일실시예 나타낸 도면.
도 3은 도 1의 메모리(110)의 일실시예 구성도.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다. 본 발명을 설명함에 있어서, 본 발명의 요지와 무관한 공지의 구성은 생략될 수 있다. 각 도면의 구성요소들에 참조 번호를 부가함에 있어서, 동일한 구성요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다.
도 1은 본 발명의 일실시예에 따른 메모리 시스템(100)의 구성도이다.
도 1을 참조하면, 메모리 시스템은 메모리(110)와 메모리 콘트롤러(120)를 포함한다.
메모리 콘트롤러(120)는 메모리(110)에 커맨드(CMD)와 어드레스(ADD)를 인가하는 것에 의해 메모리(110)의 동작을 제어하고, 리드 및 라이트 동작시에 메모리와 데이터를 주고 받을 수 있다. 메모리 콘트롤러(120)가 메모리(110)에 지시하는 동작에는 액티브(active), 프리차지(precharge), 리드(read), 라이트(write) 및 리프레시(refresh) 등이 있을 수 있다. 커맨드(CMD)는 칩 선택 신호(CSb: Chip Select), 로우 어드레스 스트로브 신호(RASb: Row Address Strobe), 컬럼 어드레스 스트로브 신호(CASb: Column Address Strobe) 및 라이트 인에이블 신호(WEb: Write Enable)와 같은 다수의 신호들을 포함할 수 있으며, 어드레스(ADD)는 멀티 비트의 신호들을 포함할 수 있다. 또한, 메모리 콘트롤러(120)와 메모리(110)가 주고 받는 데이터(DATA)도 멀티 비트의 데이터일 수 있다. 본 실시예에서는 리프레시 동작시에, 메모리 콘트롤러(120)가 메모리(110)에게 단순히 리프레시 커맨드를 인가하는 것에 더해, 메모리(110)가 수행할 리프레시 회수를 통보하는데, 이에 대한 자세한 내용은 후술하기로 한다.
메모리(110)는 메모리 콘트롤러(120)가 지시하는 동작을 수행할 수 있다. 특히, 메모리(110)는 메모리 콘트롤러(120)가 리프레시 동작을 지시하는 경우, 메모리 콘트롤러(120)가 지시하는 회수만큼 리프레시 동작을 수행하며, 모든 리프레시 동작이 완료되면 리프레시 동작의 완료를 메모리 콘트롤러(120)에게 통보할 수 있다. 메모리(110)가 메모리 콘트롤러(120)에게 전달하는 리프레시 완료 신호(REF_END)의 활성화는 메모리(110)의 모든 리프레시 동작이 완료되었음을 의미할 수 있다. 메모리 콘트롤러(120)는 리프레시 완료 신호(REF_END)에 의해 메모리(110)에게 지시된 모든 리프레시 동작이 완료되었음을 알 수 있으며, 후속 동작을 지시할 수 있다.
도 2는 도 1의 메모리 시스템(100)의 동작 방법의 일실시예 나타낸 도면이다. 본 발명 실시예들의 특징이 리프레시 동작에 있으므로, 도 2에는 리프레시와 관련된 동작을 도시했다.
도 2를 참조하면, 먼저 시점(201)에서 메모리 콘트롤러(120)로부터 메모리(110)에 리프레시 커맨드(REF)와 리프레시 동작의 회수(3회)가 통보될 수 있다. 리프레시 커맨드(REF)는 메모리 콘트롤러(120)로부터 메모리(110)로 전달되는 커맨드(CMD)를 구성하는 신호들(CSb, RASb, CASb, WEb)의 조합으로 인가될 수 있으며, 리프레시 동작의 회수는 어드레스(ADD)의 일부를 이용해 인가될 수 있다. 표 1에 리프레시 커맨드(REF)를 나타내는 신호들(CSb, RASb, CASb, WEb)의 조합 및 리프레시 동작의 회수 및 리프레시 중지를 나타내는 어드레스(A<0>, A<1>, A<10>)의 조합을 예시했다.
CSb RASb CASb WEb A<0> A<1> A<10> 의미
L L L H L L L 리프레시 1회 수행, IREF 활성화 CODE<0:2>=1
L L L H H L L 리프레시 2회 수행, IREF 활성화 CODE<0:2>=2
L L L H L H L 리프레시 3회 수행, IREF 활성화 CODE<0:2>=3
L L L H H H L 리프레시 4회 수행, IREF 활성화 CODE<0:2>=4
L L L H don't care don't care H 리프레시 중지, ICMD_STOP 활성화
표 1을 참조하면, 커맨드 신호들(CSb, RASb, CASb, WEb)이 (L,L,L,H)이면 리프레시 커맨드를 의미한다는 것을 확인할 수 있다. 또한, 0번 어드레스(A<0>)와 1번 어드레스(A<1>)의 조합은 리프레시 동작의 수행 회수를 의미한다는 것을 확인할 수 있다. 그리고, 리프레시 커맨드의 인가시에 10번 어드레스(A<10>)가 'H'레벨을 가지는 경우에는 리프레시를 중지하라는 것을 의미한다는 것을 확인할 수 있다. 표 1의 조합들은 예시일 뿐이며, 다른 신호들의 다른 조합에 의해 메모리 콘트롤러(120)로부터 메모리(110)로 리프레시 커맨드 및 수행해야 할 리프레시 동작의 회수가 전달될 수도 있음은 당연하다. 표 1의 우측에 있는 IREF, CODE<0:2>, ICMD_STOP은 메모리(110) 내부적으로 생성되는 신호들인데, 이에 대해서는 도 3과 함께 후술하기로 한다.
다시 도 2를 참조하면, 시점(201)에 메모리(110)로 인가된 리프레시 커맨드와 리프레시 동작의 회수(3회)에 응답해 메모리(110)에서는 구간(203) 동안에 3회의 리프레시 동작이 수행될 수 있다. 그리고, 3회의 리프레시 동작이 모두 완료된 시점(205)에 리프레시 동작이 완료되었음을 알리는 리프레시 완료신호(REF_END)가 활성화되어 메모리(110)로부터 메모리 콘트롤러(120)로 전달될 수 있다.
메모리(110)에게 리프레시를 명령한 시점(201)으로부터 메모리로부터 리프레시 동작의 완료를 통보받은 시점(205)까지 메모리 콘트롤러(120)는 메모리(110)에게 아무런 동작도 요청하지 않을 수 있다. 한편, 리프레시 동작이 완료된 시점(205)으로부터 다음의 리프레시 커맨드를 인가할 시점(207)까지 메모리 콘트롤러(120)는 메모리(110)에게 원하는 동작(예, 액티브, 리드, 라이트 등의 동작)을 지시할 수 있다.
시점(207)에 메모리 콘트롤러(120)로부터 메모리(110)로 리프레시 커맨드(REF)와 리프레시 동작의 회수(4회)가 통보될 수 있다. 이에 응답해 메모리(110)는 지시받은 리프레시 동작을 수행할 수 있다. 2번째 리프레시 동작을 수행하고 있는 도중인 시점(209)에 메모리 콘트롤러(120)는 메모리(110)로 리프리시 동작을 중지하라는 커맨드(REF STOP)를 인가할 수 있다. 메모리(110)는 시점(209)에 통보된 리프레시 동작을 중지하라는 커맨드(REF STOP)에 응답해, 수행 중이었던 2번째 리프레시 동작까지만 수행하고 3번째와 4번째 리프레시 동작을 생략할 수 있다. 그리고, 2번째 리프레시 동작이 완료된 시점(211)에 리프레시 동작이 완료되었음을 알리는 리프레시 완료 신호(REF_END)가 활성화되어 메모리(110)로부터 메모리 콘트롤러(120)로 전달될 수 있다.
도 2 및 도 3의 실시예를 참조하면, 메모리 콘트롤러(120)가 메모리(110)로 리프레시 커맨드뿐만이 아니라, 리프레시 동작의 수행 회수도 인가한다. 따라서, 한번의 리프레시 커맨드의 인가로 여러 번의 리프레시 동작을 수행하는 것이 가능해지며, 여러 번의 리프레시 커맨드를 인가하는데 필요한 시간의 낭비를 줄일 수 있다. 또한, 메모리(110) 내부적으로 리프레시 동작이 완료되면 리프레시 동작이 완료되었음이 메모리 콘트롤러(120)로 통보되므로, 메모리 콘트롤러(120)가 메모리(110)의 리프레시 동작을 위해 대기하는 시간을 최소화할 수 있다.
도 3은 도 1의 메모리(110)의 일실시예 구성도이다. 본 발명 실시예들의 특징이 리프레시 동작에 있으므로, 도 3에는 메모리(110)에서 리프레시 동작과 관련있는 구성들을 도시했다.
도 3을 참조하면, 메모리(110)는 커맨드 수신부(301) 어드레스 수신부(302), 디코더(310), 리프레시 신호 생성부(320), 리프레시 제어부(330), 셀어레이(340), 완료신호 생성부(350), 및 송신 회로(360)를 포함할 수 있다.
커맨드 수신부(301)는 메모리 콘트롤러(120)로부터 전달되는 커맨드(CMD)를 수신할 수 있다. 앞서 설명한 바와 같이, 커맨드(CMD)는 칩 선택 신호(CSb), 로우 어드레스 스트로브 신호(RASb), 컬럼 어드레스 스트로브 신호(CASb) 및 라이트 인에이블 신호(WEb)를 포함할 수 있다.
어드레스 수신부(302)는 메모리 콘트롤러(120)로부터 전달되는 어드레스(ADD)를 수신할 수 있다. 어드레스(ADD)는 도면에 도시된 0번 어드레스(A<0>), 1번 어드레스(A<1>) 및 10번 어드레스(A<10>) 이외에 더 많은 어드레스 신호들을 포함할 수 있으나, 여기서는 리프레시 동작과 관련된 어드레스들(A<0>, A<1>, A<10>)만을 도시했다.
디코더(310)는 커맨드 신호들(CSb, RASb, CASb, WEb)과 어드레스들(A<0>, A<1>, A<10>)을 입력받아, 내부 리프레시 커맨드 신호(IREF), 수행 회수 코드(CODE<0:2>) 및 내부 리프레시 중지 커맨드 신호(ICMD_STOP)를 생성할 수 있다. 내부 리프레시 커맨드 신호(IREF)는 메모리(110)가 리프레시 동작을 시작하도록 하는 신호일 수 있다. 수행 회수 코드(CODE<0:2>)는 메모리(110)가 수행해야 하는 리프레시 동작의 회수를 나타내는 바이너리 코드(binary code)일 수 있다. 또한, 내부 리프레시 중지 커맨드 신호(ICMD_STOP)는 메모리(110)가 더 이상의 리프레시 동작을 수행하지 않도록 제어하기 위한 신호일 수 있다. 신호들(IREF, CODE<0:2>, ICMD_STOP)의 생성 조건을 상술한 표 1에 도시했으므로, 표 1을 참조하여 디코더(310)의 동작을 명확히 이해할 수 있다.
리프레시 신호 생성부(320)는 내부 리프레시 커맨드 신호(IREF)와 수행 회수 코드(CODE<0:2>)에 응답해 수행 회수 코드(CODE<0:2>)에 대응하는 회수만큼 리프레시 신호(REFP)를 활성화할 수 있다. 예를 들어, 내부 리프레시 커맨드 신호(IREF)가 활성화되고 수행 회수 코드(CODE<0:2>)가 3의 값을 가지면, 리프레시 신호 생성부(320)는 리프레시 신호(REFP)를 3번 활성화할 수 있다. 한편, 내부 리프레시 중지 커맨드(ICMD_STOP)가 활성화되면 리프레시 신호 생성부(320)는 더 이상 리프레시 신호(REFP)를 활성화하지 않는다.
리프레시 신호 생성부(320)는 주기 신호 생성부(321), 카운터(322), 비교기(323) 및 중지 신호 생성부(324)를 포함할 수 있다. 주기 신호 생성부(321)는 내부 리프레시 커맨드 신호(IREF)의 활성화 시점으로부터 중지 신호(STOP)의 활성화 시점까지 리프레시 신호(REFP)를 주기적으로 활성화할 수 있다. 리프레시 신호(REFP)가 활성화되는 도중에 중지 신호(STOP)가 활성화되면 이미 활성화된 리프레시 신호(REFP)의 활성화는 정상적으로 이루어지며, 리프레시 신호(REFp)가 더 이상 활성화되지 않도록 제어될 수 있다. 주기 신호 생성부(321)가 리프레시 신호(REFP)를 활성화하는 주기는 메모리(110)의 리프레시 동작에 걸리는 시간에 따라 조절될 수 있다. 카운터(322)는 리프레시 신호(REFP)의 활성화 회수를 카운팅해 카운팅 코드(CNT<0:2>)를 생성할 수 있다. 한편, 카운팅 코드(CNT<0:2>)는 내부 리프레시 커맨드 신호(IREF)의 활성화에 응답해 0으로 초기화될 수 있다. 비교기(323)는 카운팅 코드(CNT<0:2>)와 수행 회수 코드(CODE<0:2>)를 비교하고 두 코드(CNT<0:2>, CODE<0:2>)의 값이 동일한 경우에 예비 중지 신호(COMP_STOP)를 활성화할 수 있다. 중지 신호 생성부(324)는 예비 중지 신호(COMP_STOP)와 내부 리프레시 중지 커맨드 신호(ICMD_STOP) 중 하나 이상의 신호가 활성화되면, 중지 신호(STOP)를 활성화할 수 있다. 따라서, 중지 신호(STOP)는 리프레시 신호(REFP)가 수행 회수 코드(CODE<0:2>)의 값만큼 활성화되었거나, 내부 리프레시 중지 커맨드 신호(ICMD_STOP)가 활성화되는 경우에 활성화되는 신호가 될 수 있다.
리프레시 제어부(330)는 리프레시 신호(REFP)가 활성화될 때마다 셀어레이(340) 내의 로우들(rows)이 순차적으로 리프레시되도록 제어할 수 있다. 예를 들어, 리프레시 제어부(330)가 리프레시 신호(REFP)의 활성화시에 N번째 로우(워드 라인)를 액티브했다면, 다음번의 리프레시 신호(REFP)의 활성화시에는 N+1번째 로우를 액티브할 수 있다.
완료신호 생성부(350)는 메모리(110)의 리프레시 동작이 완료되었음을 알리는 리프레시 완료 신호(REF_END)를 생성할 수 있다. 완료신호 생성부(350)는 지연부(351)와 활성화부(352)를 포함할 수 있다. 지연부(351)는 리프레시 신호(REFP)를 지연시켜 지연된 리프레시 신호(REFP_D)를 생성할 수 있다. 여기서, 지연부(351)의 지연 값은 메모리(110)가 리프레시 동작을 1번 수행하는데 걸리는 시간과 동일하게 설정될 수 있다. 활성화부(352)는 중지 신호(STOP)와 지연된 리프레시 신호(REFP_D)가 모두 활성화되는 경우에, 리프레시 완료 신호(REF_END)를 활성화할 수 있다. 따라서, 리프레시 완료 신호(REF_END)는 중지 신호(STOP)의 활성화 이후에 리프레시 동작이 완료되면 활성화되는 신호일 수 있다.
송신 회로(360)는 리프레시 완료 신호(REF_END)를 메모리 콘트롤러(120)로 송신할 수 있다. 여기서는 리프레시 완료 신호(REF_END)가 별도의 라인을 통해 메모리 콘트롤러(120)로 송신되는 것을 예시하였지만, 리프레시 완료 신호(REF_END)가 메모리(110)와 메모리 콘트롤러(120) 간의 수많은 라인들 중 리프레시 동작시에 사용되지 않는 라인을 통해서 전달될 수도 있음은 당연하다. 예를 들어, 리프레시 완료 신호(REF_END)가 메모리(110)와 메모리 콘트롤러(120) 간의 데이터 라인을 통해 전달될 수도 있다.
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시예가 가능함을 알 수 있을 것이다.
100: 메모리 시스템 110: 메모리
120: 메모리 콘트롤러

Claims (17)

  1. 리프레시 커맨드와 리프레시 동작의 수행 회수를 메모리로 인가하는 메모리 콘트롤러; 및
    상기 리프레시 커맨드에 응답해 상기 수행 회수만큼의 리프레시 동작을 수행하는 메모리
    를 포함하는 메모리 시스템.
  2. 제 1항에 있어서,
    상기 메모리는 리프레시 동작이 상기 수행 회수만큼 완료되면, 리프레시 동작이 완료되었음을 상기 메모리 콘트롤러로 통지하는
    메모리 시스템.
  3. 제 1항에 있어서,
    상기 메모리 콘트롤러가 리프레시 중지 커맨드를 상기 메모리로 인가하면,
    상기 메모리는 상기 수행 회수를 무시하고, 현재 수행중인 리프레시 동작만을 수행하고 리프레시 동작을 종료하는
    메모리 시스템.
  4. 제 1항에 있어서,
    상기 리프레시 커맨드와 상기 리프레시 동작의 수행 회수는 커맨드 신호들과 어드레스 신호들의 조합을 이용해 상기 메모리 콘트롤러로부터 상기 메모리로 인가되는
    메모리 시스템.
  5. 제 2항에 있어서,
    상기 메모리 콘트롤러가 상기 메모리로 상기 리프레시 커맨드를 인가한 시점으로부터 상기 메모리가 상기 메모리 콘트롤러로 리프레시 동작의 완료를 통보하는 시점까지, 상기 메모리 콘트롤러는 상기 메모리에 아무런 커맨드를 인가하지 않는
    메모리 시스템.
  6. 제 1항에 있어서,
    상기 메모리는
    하나 이상의 커맨드 신호들과 하나 이상의 어드레스 신호들을 입력받아, 내부 리프레시 커맨드 신호와 수행 회수 코드를 생성하는 디코더;
    상기 내부 리프레시 커맨드 신호와 수행 회수 코드에 응답해, 상기 수행 회수 코드에 대응하는 회수만큼 리프레시 신호를 활성화하는 리프레시 신호 생성부; 및
    상기 리프레시 신호가 활성화될 때마다 셀어레이 내의 로우가 순차적으로 리프레시되도록 제어하는 리프레시 제어부를 포함하는
    메모리 시스템.
  7. 제 6항에 있어서,
    상기 메모리는
    상기 메모리의 리프레시 동작이 상기 수행 회수 코드에 대응하는 회수만큼 완료되었음을 나타내는 리프레시 완료신호를 생성하는 완료신호 생성부; 및
    상기 리프레시 완료신호를 상기 메모리 콘트롤러로 송신하기 위한 송신 회로를 더 포함하는
    메모리 시스템.
  8. 제 6항에 있어서,
    상기 디코더는 내부 리프레시 중지 커맨드 신호를 더 생성하고,
    상기 리프레시 신호 생성부는 상기 내부 리프레시 중지 커맨드 신호의 활성화시에 상기 리프레시 신호를 더 이상 활성화하지 않는
    메모리 시스템.
  9. 리프레시 커맨드와 리프레시 동작의 수행 회수가 메모리 콘트롤러로부터 메모리로 인가되는 단계; 및
    상기 메모리 내부적으로 상기 수행 회수만큼의 리프레시 동작이 수행되는 단계
    를 포함하는 메모리 시스템의 동작 방법.
  10. 제 9항에 있어서,
    상기 리프레시 동작이 수행되는 단계의 완료 이후에,
    상기 메모리로부터 상기 메모리 콘트롤러로 리프레시 동작의 완료가 통보되는 단계
    를 더 포함하는 메모리 시스템의 동작 방법.
  11. 제 9항에 있어서,
    상기 메모리의 리프레시 동작 수행 중에 상기 메모리 콘트롤러로부터 상기 메모리로 리프레시 동작 중지 커맨드가 인가되면,
    상기 메모리는 상기 수행 회수를 무시하고 현재 수행중인 리프레시 동작만을 수행하고 리프레시 동작을 종료하는
    메모리 시스템의 동작 방법.
  12. 입력된 신호들을 디코딩해 내부 리프레시 커맨드 신호와 수행 회수 코드를 생성하는 디코더;
    상기 내부 리프레시 커맨드 신호와 수행 회수 코드에 응답해, 상기 수행 회수 코드에 대응하는 회수만큼 리프레시 신호를 활성화하는 리프레시 신호 생성부; 및
    상기 리프레시 신호가 활성화될 때마다 셀어레이 내의 로우가 순차적으로 리프레시되도록 제어하는 리프레시 제어부
    를 포함하는 메모리.
  13. 제 12항에 있어서,
    상기 리프레시 동작이 상기 수행 회수 코드에 대응하는 회수만큼 완료되었음을 나타내는 리프레시 완료신호를 생성하는 완료신호 생성부; 및
    상기 리프레시 완료신호를 외부로 출력하기 위한 송신 회로
    를 더 포함하는 메모리.
  14. 제 13항에 있어서,
    상기 디코더는 내부 리프레시 중지 커맨드 신호를 더 생성하고,
    상기 리프레시 신호 생성부는 상기 내부 리프레시 중지 커맨드 신호의 활성화시에 상기 리프레시 신호를 더 이상 활성화하지 않는
    메모리.
  15. 제 14항에 있어서,
    상기 리프레시 신호 생성부는
    상기 내부 리프레시 커맨드 신호의 활성화 시점으로부터 중지 신호의 활성화 시점까지 상기 리프레시 신호를 주기적으로 활성화하는 주기 신호 생성부;
    상기 리프레시 신호의 활성화 회수를 카운팅해 카운팅 코드를 생성하는 카운터;
    상기 카운팅 코드와 상기 수행 회수 코드를 비교해 예비 중지 신호를 생성하는 비교기; 및
    상기 예비 중지 신호와 상기 내부 리프레시 중지 커맨드 신호 중 하나 이상의 신호가 활성화되면 상기 중지 신호를 활성화하는 중지 신호 생성부를 포함하는
    메모리.
  16. 제 15항에 있어서,
    상기 완료신호 생성부는
    상기 리프레시 신호를 지연시켜 지연된 리프레시 신호를 생성하는 지연부; 및
    상기 지연된 리프레시 신호와 상기 중지 신호가 활성화되면 상기 리프레시 완료신호를 활성화하는 활성화부를 포함하는
    메모리.
  17. 제 15항에 있어서,
    상기 카운터는 상기 내부 리프레시 커맨드 신호의 활성화에 응답해 초기화되는
    메모리.
KR1020130149734A 2013-12-04 2013-12-04 메모리, 이를 포함하는 메모리 시스템 및 메모리 시스템의 동작 방법 KR20150064879A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020130149734A KR20150064879A (ko) 2013-12-04 2013-12-04 메모리, 이를 포함하는 메모리 시스템 및 메모리 시스템의 동작 방법
US14/303,257 US20150155028A1 (en) 2013-12-04 2014-06-12 Memory, memory system including the memory and method for operating the memory system
CN201410721277.3A CN104700885A (zh) 2013-12-04 2014-12-02 存储器、包括存储器的存储系统及操作存储系统的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130149734A KR20150064879A (ko) 2013-12-04 2013-12-04 메모리, 이를 포함하는 메모리 시스템 및 메모리 시스템의 동작 방법

Publications (1)

Publication Number Publication Date
KR20150064879A true KR20150064879A (ko) 2015-06-12

Family

ID=53265862

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130149734A KR20150064879A (ko) 2013-12-04 2013-12-04 메모리, 이를 포함하는 메모리 시스템 및 메모리 시스템의 동작 방법

Country Status (3)

Country Link
US (1) US20150155028A1 (ko)
KR (1) KR20150064879A (ko)
CN (1) CN104700885A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9816184B2 (en) 2012-03-20 2017-11-14 Veeco Instruments Inc. Keyed wafer carrier
US9892778B1 (en) * 2016-12-15 2018-02-13 SK Hynix Inc. Memory device, memory system including the same, operation method of the memory system

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5907857A (en) * 1997-04-07 1999-05-25 Opti, Inc. Refresh-ahead and burst refresh preemption technique for managing DRAM in computer system
KR100455393B1 (ko) * 2002-08-12 2004-11-06 삼성전자주식회사 리프레시 플래그를 발생시키는 반도체 메모리 장치 및반도체 메모리 시스템.
US20080151670A1 (en) * 2006-12-22 2008-06-26 Tomohiro Kawakubo Memory device, memory controller and memory system

Also Published As

Publication number Publication date
CN104700885A (zh) 2015-06-10
US20150155028A1 (en) 2015-06-04

Similar Documents

Publication Publication Date Title
US10923171B2 (en) Semiconductor device performing refresh operation in deep sleep mode
US11955158B2 (en) Apparatuses and methods for access based refresh timing
US9437275B2 (en) Memory system and method for operating the same
US9336852B2 (en) Memory and memory system including the same
US9030904B2 (en) Memory device and memory system having programmable refresh methods
US9672892B2 (en) Memory device and memory system including the same
CN104851448B (zh) 半导体存储器件
US20150302913A1 (en) Volatile memory device, memory module including the same, and method of operating memory module
US8537626B2 (en) Semiconductor device and method of controlling the same
US11915737B2 (en) Apparatus with refresh management mechanism
KR20170044347A (ko) 메모리 장치 및 메모리 장치의 동작 방법
US9396809B2 (en) Semiconductor memory device and memory system including the same
KR20150064879A (ko) 메모리, 이를 포함하는 메모리 시스템 및 메모리 시스템의 동작 방법
CN108231104B (zh) 存储器件、包括其的存储系统以及存储系统的操作方法
US20080080284A1 (en) Method and apparatus for refreshing memory cells of a memory
KR20110131634A (ko) 뱅크 그룹 리프레쉬 제어장치
KR20200032465A (ko) 메모리 및 메모리의 리프레시 동작 방법
KR20150015560A (ko) 반도체장치를 포함하는 반도체시스템
US6928016B2 (en) Refresh type semiconductor memory device having refresh circuit for minimizing refresh fail at high speed operation
KR20160041329A (ko) 반도체 장치

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid