CN1524270A - Dram及dram的刷新方法 - Google Patents

Dram及dram的刷新方法 Download PDF

Info

Publication number
CN1524270A
CN1524270A CNA02805931XA CN02805931A CN1524270A CN 1524270 A CN1524270 A CN 1524270A CN A02805931X A CNA02805931X A CN A02805931XA CN 02805931 A CN02805931 A CN 02805931A CN 1524270 A CN1524270 A CN 1524270A
Authority
CN
China
Prior art keywords
memory bank
row address
refreshed
address
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA02805931XA
Other languages
English (en)
Other versions
CN100545941C (zh
Inventor
砂永登志男
平
渡边晋平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN1524270A publication Critical patent/CN1524270A/zh
Application granted granted Critical
Publication of CN100545941C publication Critical patent/CN100545941C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40603—Arbitration, priority and concurrent access to memory cells for read/write or refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

本发明提供一种可以减少刷新时的访问损失时间的DRAM。这种DRAM在进行通常的访问的同时可对别的存储体进行刷新，可以象SRAM一样处理该DRAM。该DRAM包括指示执行刷新的执行指示单元；指定待刷新的存储单元的存储体编号的存储体指定单元；指定在指定的存储体内进行刷新的存储单元的行地址的地址指定单元。

Description

DRAM及DRAM的刷新方法
技术领域
本发明涉及具有存储体(bank)的DRAM以及具有存储体的DRAM的刷新方法。
背景技术
在DRAM中，除了RAS-Only＝Refresh(通常的刷新)之外，还有利用RT(刷新计时器)和RAC(行地址计数器)在定期地更新行地址的同时顺序进行刷新的方法。图4示出其结构图。在存储体数量多时，RAC指示待刷新的存储体地址R-bank及行地址R-row。从RAC输出的存储体地址R-bank输入到BS(存储体选择器)，行地址R-row输入到RS(行选择器)。输入到BS中的是已经输入到AI(地址输入)的待访问的存储体地址bank，而输入到RS中的是已经输入到AI的待访问的行地址row。
从BS输出存储体地址R-bank或bank，从RS输出行地址R-row或row。bank及row的输出和R-bank和R-row的输出的选择，由RT指示。RT包含计时器电路，以规定的时间间隔指示R-bank及R-row输出。此指示，也发送到CE(列启用)，其中已经输入有输入到AI的列地址。在指示R-bank及R-row的输出期间，CE暂时中止列地址co1umn的输出。
待访问的存储体、行地址、列地址、待刷新的存储体地址、行地址中的某一个送到存储阵列。因为切换的是对整个芯片为公共的存储体和行地址，每次只能访问一个存储体。即使是不能访问的存储体很多，也不能同时对其进行刷新。在进行刷新时，不进行通常的读写访问，优先进行刷新。在刷新时，存储器的可用性降低，数据传输率降低。
发明内容
本发明的目的在于提供一种可以减少刷新时的访问损失时间的DRAM。这种DRAM在进行通常的访问的同时可对别的存储体进行刷新。于是可以用DRAM置换SRAM。
本发明的DRAM关键之处为这是一种访问以存储体编号、行地址和列地址指定的存储单元的DRAM(动态随机存储器)，其构成包括：指示执行刷新的执行指示单元；指定待刷新的存储单元的存储体编号的存储体指定单元；指定在指定的存储体内进行刷新的存储单元的行地址的地址指定单元；以及在执行指示单元发出刷新执行指示时，对存储体指定单元指定的存储体内的由地址指定单元指定的行地址的存储单元进行刷新的执行单元。
另外，本发明的DRAM的刷新方法的关键之处为这是一种通过指定存储体编号、行地址和列地址来访问存储单元的DRAM(动态随机存储器)刷新方法，其构成包括：指示执行刷新的执行指示步骤；指定待刷新的存储单元的存储体编号的存储体指定步骤；指定在被指定的存储体内进行刷新的存储单元的行地址的地址指定步骤；以及在指示刷新执行时，对指定的存储体内的指定的行地址的存储单元进行刷新的执行步骤。
附图说明
图1为示出本发明的DRAM的一构成例的框图。
图2为示出图1所示的ZLC的一构成例的电路图。
图3为示出图2的电路动作的定时图。
图4为示出现有的DRAM的一构成例的框图。
具体实施方式
下面根据附图对本发明的DRAM及DRAM的刷新方法的实施方式予以详细说明。
如图1所示，本发明的DRAM 10的构成包括：指示刷新执行的RTE(刷新计时器&启用：执行指示单元)；指定待刷新的存储体编号的BAC(存储体地址计数器：存储体指定单元)；指定在指定的存储体内待刷新的存储体单元的行地址的ZLC(Z线计数器：地址指定单元)；在从RTE发出执行刷新的指示时，对在BAC内指定的存储体内的由ZLC指定的行地址的存储体单元进行刷新的执行单元。
在BAC中包含：保持待刷新的存储体单元的存储体编号的保持单元；在从RTE发出执行刷新的指示时，更新由保持单元保持的存储体编号的单元。
ZLC中包含：针对每个存储体保持待刷新的存储体单元的行地址的保持单元；在从RTE发出执行刷新的指示时，更新由保持单元保持的行地址的单元。
上述的执行单元包含：用作检测待访问的存储体编号和待刷新的存储体编号的一致性的单元的BCRBI(存储体比较&刷新存储体指示器)；用作根据存储体编号的一致性选择待访问的行地址或待刷新的行地址的单元的ZLS(Z线选择器)；以及在选择待刷新的行地址时暂时停止列地址指定的单元CP(列预译码器)。
本发明的DRAM 10的作用是藉助包含于存储体内的ZLS进行待访问的行地址和待刷新的行地址的选择。在ZLS中输入来自ZLC的待刷新的行地址及来自RP(行预译码器)的待访问的行地址。在CP中输入待访问的列地址。ZLC保持待刷新的行地址，在每次执行刷新时更新所保持的行地址。RP、CP可以保持行地址、列地址。
输入到RP、CP的行地址、列地址，是从AI(存储体、行&列地址输入)发送的。输入到AI的存储体编号发送到各个存储体，执行对该编号的存储体的访问。输入到AI的存储体编号还被送到BCRBI。在BCRBI中输入来自RTE的指示执行刷新的信号和来自BAC的指示待刷新的存储体的信号。BCRBI检测待访问的存储体和待刷新的存储体的一致性。存储体一致性的检测结果发送到各个存储体的ZLC和CP。
在不能检测存储体的一致性时，分别指定待刷新的存储体和待访问的存储体。在待刷新的存储体中，信号输入到ZLC及CP中，CP暂时中止列地址的输出，ZLS指定保持于ZLC中的行地址，进行刷新。在访问的存储体中，访问由从BP经ZLS输出的行地址和从CP输出的列地址指定的存储单元。
在检测存储体的一致性时，指示对同一存储体进行访问和刷新。ZLS，选择待刷新的列地址，CP的列地址输出暂时中止，进行刷新。在刷新进行期间，待访问行地址、列地址保持于RP、CP中。在刷新结束时，从RP、CP输出待访问的行地址、列地址，ZLS选择待访问的行地址进行访问。BCRBI，将检测一致性这一点通知存储器控制器。
如图2及图3所示，Pedecoder(预译码器)利用2位的TC，做成4根Z线，此4根Z线中只有一根变为高电平。如果地址增加一位计数，由低位的2地址产生的Z线的高电平移动到邻接的高位Z线。通过在每次刷新时使Z线的高电平移动而作为计数器使用。
图2示出低位的4位，其中前提是其结构相同，数目与必需的行地址位数一样。因为Reset应该将计数器初始化为开始地址，作为地址从何处开始都可以，作为各2位的最高位的Z01/11及Z23/11锁定为高电平。最低位2位的ZLC，在每次刷新时计数，其更高位只有在最高位处于高电平时计数。
在图3中，PH1’及PH2’的动作使Z23/00-11只有在作为其低位的最高位的Z01/11处于高电平时计数。所以，Z01/11及Z23/11的初始值选为高电平。PH2及PH2’，PH1及PH1’分别为起锁定功能和传输功能的Non-overlap的时钟，如图4所示，高电平，在最低位2位的预译码器的0、1中，从Z01/11开始，在每次刷新时向着Z01/00及Z01/01计数。其上的位2、3，只在Z01/11为高电平时，从Z2/11向Z23/00计数。
在上述方式中，待刷新的存储体及待刷新的定时是在存储器芯片中确定，但这些也可以设置于控制器内使待刷新的存储体和为读写而访问的存储体互相不冲突即可。
其次，对采用这种DRAM的刷新方法予以说明。指定待刷新的存储体的信号和从外部访问的存储体编号、行地址、列地址，分别送到应该刷新或访问的存储体。对于由AI指定的存储体的访问和由BAC指定的存储体的刷新同时进行。
如果待刷新的存储体和待访问的存储体相同，则在该存储体中优先进行刷新。从BCRBI通知存储器控制器，访问的执行延迟一个周期。在执行刷新期间，行地址、列地址锁定在RP及CP中。如果刷新结束，就立即访问已经锁定的地址。
这样，就可以同时平行进行刷新和通常的访问。如果待刷新的存储体和待访问的存储体重合，则顺序进行刷新及访问。此时，通知存储器控制器，访问的执行延迟一个周期。在刷新后，对同一存储体连续进行访问之际，其访问的定时也分别延迟一个周期。刷新对通常的访问的影响，可以抑制为时间损失最少，即由刷新引起的访问延迟只有一个周期。如果存储体数目多，因为刷新和从外部访问同一存储体的几率降低，可以在使数据传输率的损失几乎为零的情况下进行刷新。
刷新与访问几乎可以同时进行，从外部可以看不到刷新动作。由于看起来像是没有进行刷新，所以可以与SRAM同样对待。
以上针对本发明的DRAM及DRAM的刷新方法以实施例进行了说明，但本发明不限定于此。本发明，在不脱离本发明的精神的范围内本领域技术人员根据其知识可以实现具有多种改进、修改和变型的实施方式。
根据本发明，可以使刷新与通常的访问同时进行。可以改善由通常的刷新动作引起的数据传输率的降低。使得从外部看不到刷新动作，可以将其与SRAM同样看待，可以与SRAM进行置换。

Claims (7)

1.一种DRAM，该DRAM是一种访问以存储体编号、行地址和列地址指定的存储单元的DRAM(动态随机存储器)，包括：
指示执行刷新的执行指示单元；
指定待刷新的存储单元的存储体编号的存储体指定单元；
指定在指定的存储体内进行刷新的存储单元的行地址的地址指定单元；以及
在执行指示单元指示进行刷新时，对存储体指定单元指定的存储体内的由地址指定单元指定的行地址的存储单元进行刷新的执行单元。
2.如权利要求1所述的DRAM，其中上述存储体指定单元包括：保持待刷新的存储单元的存储体编号的保持单元；在从上述执行指示单元指示执行刷新时，更新由上述保持单元保持的存储体编号的单元；
上述地址指定单元包括：对每个存储体保持待刷新的存储单元的行地址的保持单元；在从上述执行指示单元指示执行刷新时，更新由上述保持单元保持的行地址的单元。
3.如权利要求1或2所述DRAM，其中上述执行单元包含：检测待访问的存储体编号和待刷新的存储体编号的一致性的单元；根据存储体编号的一致性选择待访问的行地址或待刷新的行地址的单元；以及在选择待刷新的行地址时暂时停止列地址指定的单元。
4.一种通过指定存储体编号、行地址和列地址来访问存储单元的DRAM(动态随机存储器)刷新方法，包括：
指示执行刷新的执行指示步骤；
指定待刷新的存储单元的存储体编号的存储体指定步骤；
指定在指定的存储体内进行刷新的存储单元的行地址的地址指定步骤；以及
在指示执行刷新时，对指定的存储体内的指定的行地址的存储单元进行刷新的执行步骤。
5.如权利要求4所述的DRAM的刷新方法，其中上述存储体指定步骤的构成包括：在指示执行刷新时从保持待刷新的存储体单元的存储体编号的存储体编号保持单元读出所保持的存储体编号的步骤；和在上述读出之后，更新由存储体编号保持单元保持的存储体编号的步骤；
上述地址指定步骤包括：在指示执行刷新时从保持待刷新的存储单元的行地址的地址保持单元读出所保持的行地址的步骤；和在上述读出之后，更新由地址保持单元保持的行地址的步骤。
6.如权利要求4所述的DRAM的刷新方法，其中上述执行步骤包含：检测待访问的存储体编号和待刷新的存储体编号的一致性的步骤；根据存储体编号的一致性选择待访问的行地址或待刷新的行地址的步骤；以及在选择待刷新的行地址时暂时停止列地址指定的步骤。
7.如权利要求6所述DRAM的刷新方法，其中上述选择步骤包含：在选择待刷新的行地址之后进行刷新的步骤；在上述刷新之后选择待访问的行地址进行访问的步骤；以及将对行地址的访问延迟通知存储器控制器的步骤。
CNB02805931XA 2001-03-30 2002-03-06 Dram及dram的刷新方法 Expired - Fee Related CN100545941C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001097911A JP2004288226A (ja) 2001-03-30 2001-03-30 Ｄｒａｍ及びｄｒａｍのリフレッシュ方法
JP97911/2001 2001-03-30
JP97911/01 2001-03-30

Publications (2)

Publication Number Publication Date
CN1524270A true CN1524270A (zh) 2004-08-25
CN100545941C CN100545941C (zh) 2009-09-30

Family

ID=18951619

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB02805931XA Expired - Fee Related CN100545941C (zh) 2001-03-30 2002-03-06 Dram及dram的刷新方法

Country Status (6)

Country Link
US (1) US7093067B2 (zh)
JP (2) JP2004288226A (zh)
KR (1) KR100560579B1 (zh)
CN (1) CN100545941C (zh)
TW (1) TWI276102B (zh)
WO (1) WO2002082455A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102081964A (zh) * 2009-11-30 2011-06-01 国际商业机器公司 动态随机访问存储器刷新的方法和系统
CN106128498A (zh) * 2015-05-08 2016-11-16 爱思开海力士有限公司 半导体存储器件
CN109658971A (zh) * 2017-10-12 2019-04-19 南亚科技股份有限公司 动态随机存取存储器及其操作方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6876593B2 (en) * 2003-07-01 2005-04-05 Intel Corporation Method and apparatus for partial refreshing of DRAMS
US7079440B2 (en) 2004-05-27 2006-07-18 Qualcomm Incorporated Method and system for providing directed bank refresh for volatile memories
US7433996B2 (en) * 2004-07-01 2008-10-07 Memocom Corp. System and method for refreshing random access memory cells
US7313047B2 (en) 2006-02-23 2007-12-25 Hynix Semiconductor Inc. Dynamic semiconductor memory with improved refresh mechanism
JP4912718B2 (ja) * 2006-03-30 2012-04-11 富士通セミコンダクター株式会社 ダイナミック型半導体メモリ
US8345685B2 (en) * 2006-06-09 2013-01-01 Ethernety Networks Ltd Method and device for processing data packets
US20080270683A1 (en) * 2007-04-25 2008-10-30 International Business Machines Corporation Systems and methods for a dram concurrent refresh engine with processor interface
KR101053541B1 (ko) * 2010-03-30 2011-08-03 주식회사 하이닉스반도체 반도체 메모리 장치
TWI442232B (zh) 2011-08-03 2014-06-21 Novatek Microelectronics Corp 動態存取記憶體的更新裝置與方法
KR20220121406A (ko) 2021-02-25 2022-09-01 삼성전자주식회사 메모리 장치 및 그 동작방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5265231A (en) * 1991-02-08 1993-11-23 Thinking Machines Corporation Refresh control arrangement and a method for refreshing a plurality of random access memory banks in a memory system
JPH06111570A (ja) * 1992-09-30 1994-04-22 Kawasaki Steel Corp Ｄｒａｍ制御回路
KR950014089B1 (ko) * 1993-11-08 1995-11-21 현대전자산업주식회사 동기식 디램의 히든 셀프 리프레쉬 방법 및 장치
JP2590712B2 (ja) * 1993-12-02 1997-03-12 日本電気株式会社 メモリ制御装置
JP3220586B2 (ja) * 1993-12-28 2001-10-22 富士通株式会社 半導体記憶装置
JPH08129881A (ja) * 1994-10-31 1996-05-21 Ricoh Co Ltd Ｓｄｒａｍ制御装置
US5627791A (en) * 1996-02-16 1997-05-06 Micron Technology, Inc. Multiple bank memory with auto refresh to specified bank
JPH10247384A (ja) * 1997-03-03 1998-09-14 Mitsubishi Electric Corp 同期型半導体記憶装置
US5999474A (en) * 1998-10-01 1999-12-07 Monolithic System Tech Inc Method and apparatus for complete hiding of the refresh of a semiconductor memory
JP2001332084A (ja) 2000-05-22 2001-11-30 Fujitsu Ltd 半導体記憶装置及び半導体記憶装置のリフレッシュ方法
US6603683B2 (en) * 2001-06-25 2003-08-05 International Business Machines Corporation Decoding scheme for a stacked bank architecture

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102081964A (zh) * 2009-11-30 2011-06-01 国际商业机器公司 动态随机访问存储器刷新的方法和系统
CN102081964B (zh) * 2009-11-30 2014-12-10 国际商业机器公司 动态随机访问存储器刷新的方法和系统
CN106128498A (zh) * 2015-05-08 2016-11-16 爱思开海力士有限公司 半导体存储器件
CN106128498B (zh) * 2015-05-08 2020-07-14 爱思开海力士有限公司 半导体存储器件
CN109658971A (zh) * 2017-10-12 2019-04-19 南亚科技股份有限公司 动态随机存取存储器及其操作方法
CN109658971B (zh) * 2017-10-12 2020-09-25 南亚科技股份有限公司 动态随机存取存储器及其操作方法

Also Published As

Publication number Publication date
KR20030088026A (ko) 2003-11-15
KR100560579B1 (ko) 2006-03-14
TWI276102B (en) 2007-03-11
CN100545941C (zh) 2009-09-30
US20040133735A1 (en) 2004-07-08
JPWO2002082455A1 (ja) 2004-10-21
JP2004288226A (ja) 2004-10-14
US7093067B2 (en) 2006-08-15
WO2002082455A1 (fr) 2002-10-17

Similar Documents

Publication Publication Date Title
EP2815321B1 (en) Memory reorder queue biasing preceding high latency operations
CN101609438B (zh) 存储器系统、其访问控制方法和计算机程序
JP2703668B2 (ja) データ転送制御装置および磁気ディスク制御装置
US6591323B2 (en) Memory controller with arbitration among several strobe requests
US7552292B2 (en) Method of memory space configuration
CN1524270A (zh) Dram及dram的刷新方法
TWI253563B (en) Read-write switching method for a memory controller
CN101286361A (zh) 半导体存储器件
CN104488031A (zh) 响应于数据访问执行存储装置的刷新
US20070011397A1 (en) Dram with hidden refresh
CN106024052A (zh) 存储器控制器和存储器系统的控制方法
CN106856098B (zh) 一种用于DRAM或eDRAM刷新的装置及其方法
US8549217B2 (en) Spacing periodic commands to a volatile memory for increased performance and decreased collision
US20160117123A1 (en) Device, method, and computer program for scheduling access requests to shared memory
CN103295627B (zh) 相变存储器、数据并行写入方法及数据读取方法
KR20010050239A (ko) 데이터 처리 장치 및 방법과 컴퓨터 프로그램 제품
CN103425437A (zh) 初始写入地址选择方法和装置
EP1738373B1 (en) Addressing data within dynamic random access memory
CN114564423A (zh) 基于镜像存储的dram访问系统
JPS6216294A (ja) メモリ装置
US6486884B1 (en) Apparatus for accessing memory in a video system and method thereof
JPS63114000A (ja) ダイナミツク・ランダム・アクセス・メモリの制御方式
KR100678784B1 (ko) 기능 시스템 및 그의 관리 방법, 데이터 처리 시스템 및 컴퓨터 판독 가능 저장 매체
CN112259141B (zh) 动态随机存取存储器的刷新方法及内存控制器、电子装置
CN108959106A (zh) 内存访问方法和装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090930

Termination date: 20210306

CF01 Termination of patent right due to non-payment of annual fee